KR101548750B1 - 표시 장치, 표시 장치의 화소 레이아웃 방법 및 전자 기기 - Google Patents

표시 장치, 표시 장치의 화소 레이아웃 방법 및 전자 기기 Download PDF

Info

Publication number
KR101548750B1
KR101548750B1 KR1020090124503A KR20090124503A KR101548750B1 KR 101548750 B1 KR101548750 B1 KR 101548750B1 KR 1020090124503 A KR1020090124503 A KR 1020090124503A KR 20090124503 A KR20090124503 A KR 20090124503A KR 101548750 B1 KR101548750 B1 KR 101548750B1
Authority
KR
South Korea
Prior art keywords
pixel
transistor
organic
driving transistor
display device
Prior art date
Application number
KR1020090124503A
Other languages
English (en)
Other versions
KR20100069605A (ko
Inventor
데쯔로 야마모또
가쯔히데 우찌노
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20100069605A publication Critical patent/KR20100069605A/ko
Application granted granted Critical
Publication of KR101548750B1 publication Critical patent/KR101548750B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치에 복수의 화소가 배열 형상으로 배치되어 있다. 각 화소는, 전기 광학 소자, 영상 신호를 기입하는 기입 트랜지스터, 상기 기입 트랜지스터에 의해 기입된 상기 영상 신호에 따라 상기 전기 광학 소자를 구동하는 구동 트랜지스터, 상기 구동 트랜지스터의 게이트 전극과 소스 전극 사이에 접속되고, 상기 기입 트랜지스터에 의해 기입된 상기 영상 신호를 유지하는 유지 용량, 및 상기 전기 광학 소자의 애노드와 고정 전위 노드 사이에 접속된 보조 용량을 포함한다. 각 보조 용량은 화소 행의 화소 레이아웃 방향으로 인접하는 특정 화소 쌍 사이의 경계에 걸쳐 형성된다. 상기 특정 화소 쌍 이외의 화소 쌍들 사이에는 상기 보조 용량과 대응하는 부위에 섬 형상의 금속 패턴이 형성되어 있다.
표시 장치, 전자 기기, 유지 용량, 보조 용량

Description

표시 장치, 표시 장치의 화소 레이아웃 방법 및 전자 기기{DISPLAY APPARATUS, PIXEL LAYOUT METHOD FOR DISPLAY APPARATUS, AND ELECTRONIC DEVICE}
본 발명은, 표시 장치, 표시 장치의 화소 레이아웃 방법 및 전자 기기에 관한 것이다. 특히, 본 발명은, 전기 광학 소자를 갖는 화소가 2차원 행렬 형상으로 배치된 평면형(즉, 플랫 패널형) 표시 장치, 이러한 표시 장치의 화소 레이아웃 방법 및 이러한 표시 장치를 포함하는 전자 기기에 관한 것이다.
최근, 화상을 표시하는 표시 장치의 분야에서는, 발광 소자를 갖는 화소(이하, 화소 회로라고도 함)가 2차원 행렬 형상으로 배치되어 있는 평면형의 표시 장치가 급속하게 보급되고 있다. 평면형의 표시 장치의 하나의 유형에서는, 전류 구동형의 전기 광학 소자를 화소의 발광 소자로서 사용한다. 다시 말하면, 이들 소자의 광도는 디바이스에 흐르는 전류치에 따라 변화한다. 이러한 전류 구동형의 전기 광학 소자의 일례로는, 유기 박막에 전계를 인가한 결과로서 발광하는 현상을 이용한 유기 EL(electro luminescence) 소자가 있다.
유기 EL 소자를 발광 소자로서 사용하는 유기 EL 표시 장치는 다음과 같은 이점을 가지고 있다. 유기 EL 소자는 10V 이하의 인가 전압으로 구동될 수 있기 때문에 전력 소비가 낮다. 유기 EL 소자는 자발광 소자이기 때문에, 액정을 통과하는 광원으로부터의 광의 광도를 화소 단위로 제어함으로써 화상을 표시하는 액정 표시 장치에 비해 화상의 시인성이 높다. 게다가 백라이트 또는 유사한 광원을 생략할 수 있기 때문에 유기 EL 표시 장치의 경량화 및 박형화가 용이하다. 또한, 유기 EL 소자의 응답 시간이 수 ㎲정도로 매우 고속이다. 이러한 이유로, 동화상 표시 시 잔상이 발생하지 않는다.
액정 표시 장치와 마찬가지로 유기 EL 표시 장치에서는 그 구동 방식으로서 단순(패시브) 매트릭스 방식 또는 액티브 매트릭스 방식을 채용할 수 있다. 단, 패시브 매트릭스 방식의 표시 장치는 구조가 간단하지만 전기 광학 소자의 발광 기간이 주사선의 수(즉, 화소의 수)의 증가에 따라 감소하므로, 대형이면서 고정밀한 표시 장치의 실현이 어렵다.
그 결과, 액티브 매트릭스 방식의 표시 장치의 개발이 최근 활발히 진행되고 있다. 이 액티브 매트릭스 방식의 표시 장치에서는, 각 전기 광학 소자에 흐르는 전류가 당해 전기 광학 소자와 동일한 화소 내에 설치된 능동 소자(예를 들면, 절연 게이트형 전계 효과 트랜지스터)에 의해 제어된다. 절연 게이트형 전계 효과 트랜지스터로서는, 일반적으로 TFT(thin film transistor)가 사용된다. 액티브 매트릭스 방식의 표시 장치에서는, 전기 광학 소자가 1 프레임의 기간에 걸쳐 발광을 지속한다. 이로 인해, 대형이면서 고정밀한 표시 장치의 실현이 용이하다.
액티브 매트릭스 방식의 유기 EL 표시 장치에 있어서, 각 화소(즉, 화소 회로)는, 유기 EL 소자의 구동 회로로서 구동 트랜지스터, 기입 트랜지스터 및 유지 용량을 적어도 포함하도록 구성되어 있다(예를 들어, 일본 특허 공개 공보 제2005-345722호 참조). 구동 트랜지스터는 유기 EL 소자를 전류 구동한다. 기입 트랜지스터는 영상 신호를 샘플링해서 화소 내에 기입한다. 유지 용량은, 기입 트랜지스터에 의해 기입된 영상 신호를 유지한다.
그런데, 최근, 표시 장치의 고정밀화 및 저소비 전력화가 진행되고 있다. 표시 장치의 고정밀화가 진행함에 따라, 각 유기 EL 소자의 크기가 작아져, 각 유기 EL 소자의 기생 용량의 용량값이 작아지게 되었다. 또한, 표시 장치의 저소비 전력화에 따라, 화소에 기입되는 영상 신호의 진폭을 낮추도록 설계된다.
기입 트랜지스터에 의한 영상 신호의 기입 동작에 있어서, 영상 신호의 기입에 의해 구동 트랜지스터의 게이트 전위 Vg가 상승할 때에, 유지 용량과 유기 EL 소자의 기생 용량과의 커플링으로 인해, 구동 트랜지스터의 소스 전압 Vs도 상승한다. 여기서, 게이트 전위의 상승분을 ΔVg, 유지 용량의 용량값을 Ccs, 유기 EL 소자의 기생 용량의 용량값을 Cel이라고 하면, 이 시점에서의 소스 전압의 상승분 ΔVs는, 아래의 수학식 1로 주어진다.
ΔVs=ΔVg×{Ccs/(Ccs＋Cel)}
표시 장치의 고정밀화에 의한 화소의 미세화에 따라 유기 EL 소자의 기생 용량의 용량값 Cel이 작아지게 된다. 상기 수학식 1로부터 명백해진 바와 같이, 용량값 Cel이 작아지게 되면, 구동 트랜지스터의 소스 전압에서의 상승분 ΔVs가 커진다. 이에 의해, 구동 트랜지스터의 구동 전압(즉, 게이트-소스 간 전압 Vgs)이 작아진다. 그 결과, 입력되는 영상 신호의 진폭에 대응하는 광도가 얻어지지 않게 된다. 영상 신호의 진폭을 크게 함으로써 광도의 저하를 억제할 수는 있지만, 표시 장치의 저소비 전력화를 막게 된다.
이상에서는, 유기 EL 소자가 전기 광학 소자로서 사용되는 경우를 예로 들어 종래의 문제점에 대해 설명하였다. 그러나, 상기의 문제점은 유기 EL 소자에 한하지 않고, 기생 용량을 갖는 전기 광학 소자 전반에 대해 적용된다고 말할 수 있는 것이다.
전기 광학 소자의 부족한 기생을 보상하기 위해, 전기 광학 소자의 애노드(즉, 구동 트랜지스터의 소스 전극)와 고정 전위 노드 사이에 보조 용량을 부가하는 구성을 취했었다(예를 들어, 일본 특허 공개 공보 제2008-051990호 참조). 이 보조 용량은 전기 광학 소자의 기생 용량의 용량값이 작아도, 당해 전기 광학 소자의 부족한 용량을 보상한다. 그렇게 함으로써, 이 보조 용량은 신호 기입 시 구동 트랜지스터의 소스 전압 Vs의 상승을 억제하는 작용을 한다. 이 보조 용량의 작용에 의해, 영상 신호의 진폭을 크게 하지 않아도 구동 트랜지스터의 구동 전압을 확보할 수 있다.
그런데, 유기 EL 소자의 발광 효율은, 유기 재료 및 다른 요인에 기인해서 발광 색에 좌우된다. 그로 인해, 유기 EL 소자를 구동하는 구동 트랜지스터의 크기(즉, 구동 능력) 및 구동 전류가 유기 EL 소자의 발광 색에 좌우된다. 따라서, 화소에 부가되는 보조 용량의 용량값도 유기 EL 소자의 발광 색에 좌우된다.
일례로서, 컬러 화상을 형성하는 하나의 단위가 되는 1개의 화소가 R(적), G(녹), B(청)의 3개의 부 화소로 되는 경우를 생각해본다. 이 예에서, B의 유기 EL 소자의 유기 재료의 막 두께가 다른 색의 유기 EL 소자보다도 일반적으로 두껍다고 하면, B의 유기 EL 소자의 발광 효율이 다른 색의 유기 EL 소자에 비해 작아질 것이다. 이로 인해, B의 부 화소의 보조 용량의 용량값이 가장 크게 된다.
또한, 표시 장치의 크기가 계속 커지고, 거기에 대응해서 각 유기 EL 소자의 면적이 커지면, 각 발광 색에 대한 기생 용량들 간의 크기 차가 보다 커져 버린다. 그로 인해, 전술의 예에서 B의 부 화소에 부가되는 보조 용량의 크기는 매우 크게 된다. 이 보조 용량의 작성 시에는, 화소 행의 화소의 배열 방향(즉, 수평 방향)에 있어서 인접하는 2개의 화소(즉, 부 화소)에 대해 선 대칭인 화소 레이아웃으로 설계하는 것이 가능하다. 이러한 화소 레이아웃에 의해, 2개의 화소 사이에 걸치면서 인접 화소의 영역에도 존재하는 보조 용량을 작성하는 것이 가능하게 된다 (그 상세에 대해서는 후술한다). 이에 의해, 큰 크기의 보조 용량이 레이아웃될 수 있다.
그리고, 도 10에 나타낸 바와 같이, B의 부 화소의 크기가 큰 보조 용량(25B)을 인접 화소의 영역에 걸쳐 형성한다고 했을 경우, 보조 용량(25B)은 B의 부 화소와 R의 부 화소의 사이, 및 B의 부 화소와 G의 부 화소의 사이의 경계에 걸쳐 형성된다. 그러나, 보조 용량(25B)은 인접하는 R과 G의 부 화소 사이에는 형성되지 않는다. 도 10에 나타내는 레이아웃에 있어서, R의 부 화소만 또는 G의 부 화소만을 보았을 경우, 보조 용량(25B)을 형성하는 금속층의 유무가 각 라인마다 발생한다.
이로 인해, 후술하는 레이저 어닐링 공정 동안, 보조 용량(25B)의 금속 패턴의 유무에 따라 TFT 상의 아몰퍼스 실리콘으로의 열 전달이 상이하게 되고, 이로 인해 TFT 특성이 일정하지 않게 되어 버린다. 그 결과, 각 라인마다 줄무늬가 발생하게 되어, 표시되는 화상의 화질이 손상된다.
따라서, 보조 용량이 2개의 인접 화소 사이에 걸쳐 형성되는 화소 레이아웃에 있어서 레이저 어닐링을 이용하여 TFT 특성을 일정하게 할 수 있는 표시 장치를 제공하는 것이 바람직하다. 게다가, 이러한 표시 장치의 화소 레이아웃 방법 및 이러한 표시 장치를 포함하는 전자 기기를 제공하는 것이 바람직하다.
본 발명의 실시예에 따른 표시 장치는 배열 형상으로 배치된 복수의 화소를 포함한다. 각 화소는, 전기 광학 소자, 영상 신호를 기입하도록 구성된 기입 트랜지스터, 상기 기입 트랜지스터에 의해 기입된 상기 영상 신호에 따라 상기 전기 광학 소자를 구동하도록 구성된 구동 트랜지스터, 상기 구동 트랜지스터의 게이트 전극과 소스 전극 사이에 접속되고, 상기 기입 트랜지스터에 의해 기입된 상기 영상 신호를 유지하도록 구성된 유지 용량, 및 상기 전기 광학 소자의 애노드와 고정 전위 노드 사이에 접속된 보조 용량을 포함한다. 표시 장치에서, 보조 용량은 화소 행의 화소 레이아웃 방향으로 인접하는 특정 화소 쌍 사이의 경계에 걸쳐 형성된다. 또한, 상기 특정 화소 쌍 이외의 화소 쌍들 사이의 경계에는 상기 보조 용량 과 대응하는 부위에 섬 형상의 금속 패턴이 형성되어 있다.
보조 용량이 2개의 화소 사이의 경계에 걸쳐 형성될 경우, 섬 형상의 금속 패턴은 보조 용량과 대응하는 부위에 그러나 특정 화소 쌍 이외의 화소 쌍 사이의 경계선에 형성된다. 그리하여, 보조 용량에 대응하는 금속 패턴은 임의의 2개의 화소 사이의 경계에 존재하게 된다. 이에 의해, 레이저 어닐링 시 TFT 상의 아몰퍼스 실리콘으로의 열 전달이 일정하게 되어, 레이저 어닐링을 이용하여 TFT 특성을 일정하게 할 수 있다.　
본 발명의 실시예에 따르면, 보조 용량이 2개의 화소 사이의 경계에 걸쳐 형성되는 경우에 있어서, 레이저 어닐링을 이용하여 TFT 특성을 일정하게 할 수 있다. 이로 인해, 줄무늬 없는 균일한 화질을 얻을 수 있다.
이하, 본 발명의 바람직한 형태에 대해 첨부된 도면을 사용해서 상세하게 설명한다. 설명은 이하의 순서로 행한다.
1. 기본예에 따른 유기 EL 표시 장치(2Tr의 화소 구성)
2. 제1 실시예(보조 용량의 타단부를 공통 전원 공급선에 접속)
3. 제2 실시예(보조 용량의 타단부를 전단 화소 행의 전원 공급선에 접속)
4. 변형예
5. 적용예(전자 기기)
<1. 기본예>
[시스템 구성]
도 1은 본 발명의 기본예에 따른 액티브 매트릭스형 표시 장치의 구성을 개략적으로 나타내는 시스템 구성도다. 여기에서는, 유기 EL 소자를 화소(즉, 화소 회로)의 발광 소자로서 사용한 액티브 매트릭스형 유기 EL 표시 장치의 경우를 예에 들어서 설명하는 것으로 한다. 다시 말하자면, 이 예에서의 발광 소자는 디바이스에 흐르는 전류치에 따라 광도가 변화하는 전류 구동형의 전기 광학 소자이다.
도 1에 나타낸 바와 같이, 본 기본예에 따른 유기 EL 표시 장치(10)는, 발광 소자를 각각 포함하는 복수의 화소(20), 이 화소(20)가 배열 형상으로 2차원 배치된 화소 어레이부(30) 및 이 화소 어레이부(30)의 주변에 배치된 구동부를 포함한다. 구동부는, 화소 어레이부(30)의 각 화소(20)를 발광 구동한다.
화소(20)의 구동부는, 예를 들어, 주사 구동계와 신호 공급계로 이루어져 있다. 주사 구동계는 기입 주사 회로(40) 및 구동 회로(50)를 포함한다. 신호 공급계는 신호 출력 회로(60)를 포함한다. 본 적용예에 따른 유기 EL 표시 장치(10)의 경우, 화소 어레이부(30)에 의해 형성된 표시 패널(70) 위에 신호 출력 회로(60)가 설치되어 있는 반면, 기입 주사 회로(40) 및 구동 회로(50)는 둘 다 표시 패널(기판)(70)의 외부에 설치되어 있다.
유기 EL 표시 장치(10)가 흑백 표시로 구성된 경우에는, 흑백 화상을 형성하는 단위가 되는 1개의 화소가 화소(20)에 상당한다. 한편, 유기 EL 표시 장치(10)가 컬러 표시로 구성된 경우에는, 컬러 화상을 형성하는 단위가 되는 1개의 화소는 복수의 부 화소(sub-pixel)로 구성된다. 이 경우에는 부 화소가 화소(20)에 상당 한다. 보다 구체적으로는, 컬러 표시용의 표시 장치에서, 1개의 화소는 예를 들어, 적색(R) 광을 발광하는 부 화소, 녹색(G) 광을 발광하는 부 화소 및 청색(B) 광을 발광하는 부 화소의 3개의 부 화소로 구성될 수 있다.
단, 1개의 화소는 RGB의 3원색의 부 화소의 조합에 한정되는 것은 아니다. 즉, 3원색의 부 화소에 1색 이상의 부 화소를 가해서 1개의 화소를 실현하는 것도 가능하다. 보다 구체적으로는, 휘도를 향상시키기 위해 백색(W) 광을 발광하는 부 화소를 가해서 1개의 화소를 실현할 수 있다. 대안으로는, 색 재현 범위를 확대하기 위해, 보색 광을 발광하는 적어도 1개의 부 화소를 가해서 1개의 화소를 실현하는 것도 가능하다.
화소 어레이부(30)는 m행 n열의 화소(20) 배열로 이루어져 있다. 각 행(즉, 화소 행 방향 또는 수평 방향)을 따라, 주사선(31-1 내지 31-m)과 전원 공급(즉, 구동)선(32-1 내지 32-m)이 화소마다 배선되어 있다. 또한, 열 방향(즉, 화소 열 방향 또는 수직 방향)을 따라, 신호선(33-1 내지 33-n)이 화소마다 배선되어 있다.
주사선(31-1 내지 31-m)은, 기입 주사 회로(40)의 대응하는 행의 출력 단부에 각각 접속되어 있다. 구동선(32-1 내지 32-m)은, 구동 회로(50)의 대응하는 행의 출력 단부에 각각 접속되어 있다. 신호선(33-1 내지 33-n)은, 신호 출력 회로(60)의 대응하는 열의 출력 단부에 각각 접속되어 있다.
화소 어레이부(30)는, 통상, 유리 기판 등의 투명 절연 기판상에 형성되어 있다. 이에 의해, 유기 EL 표시 장치(10)는 평면형(즉, 플랫형)의 패널 구조로 실현된다. 화소 어레이부(30)의 각 화소(20)의 구동 회로는, 아몰퍼스 실리콘 TFT 또는 저온 폴리실리콘 TFT를 사용해서 형성될 수 있다. 저온 폴리실리콘 TFT를 사용할 경우에는, 기입 주사 회로(40) 및 구동 회로(50)도 표시 패널(70) 위로 실장될 수 있다.
기입 주사 회로(40)는, 클록 펄스 ck에 동기하여 스타트 펄스 sp를 순서대로 시프트(즉, 전송)하는 시프트 레지스터 또는 유사한 구성요소로 실현되어 있다. 이 기입 주사 회로(40)는, 화소 어레이부(30)의 각 화소(20)에 영상 신호를 기입할 때, 주사선(31-1 내지 31-m)에 기입 주사 신호 WS(WS1 내지 WSm)를 순차 공급함으로써 화소 어레이부(30)의 각 화소(20)를 행 단위로 순차적으로 주사한다(즉, 선 순차 주사한다).
구동 회로(50)는, 클록 펄스 ck에 동기하여 스타트 펄스 sp를 순서대로 시프트하는 시프트 레지스터 또는 유사한 구성요소로 실현되어 있다. 이 구동 회로(50)는, 기입 주사 회로(40)에 의해 행해지는 선 순차 주사에 동기하고, 전원 전위(즉, 구동 전위) DS(DS1 내지 DSm)를 전원 공급선(32-1 내지 32-m)에 공급한다. 구동 전위는 제1 전원 전위 Vcc와 이 제1 전원 전위 Vcc보다도 낮은 제2 전원 전위 Vss 사이에서 전환한다. Vcc와 Vss 사이에서 전환되는 구동 전위 DS의 결과로서 화소(20)에 의한 발광(즉, 발광 또는 비발광)이 제어된다.
신호 공급원(도시하지 않음)으로부터 공급되는 강도 정보에 따라, 신호 출력 회로(60)는, 영상 신호의 신호 전압 (이하, 단순히 신호 전압이라고 함) Vsig 또는 기준 전위 Vofs 중 어느 한쪽을 적절하게 선택해서 출력한다. 여기서, 신호 출력 회로(60)로부터 선택적으로 출력되는 기준 전위 Vofs는, 영상 신호의 신호 전압 Vsig의 기준이 되는 전위(예를 들어, 영상 신호의 흑 레벨에 상당하는 전위)이다.
신호 출력 회로(60)는, 예를 들어 시분할 구동 방식의 회로 구성을 취한다. 시분할 구동 방식은 또한 셀렉터 기반 구동 방식으로도 불리며, 신호 공급원인 드라이버(도시하지 않음)의 1개의 출력 단부에 대해 복수의 신호선을 단위(그룹)로 배분하는 것을 담당한다. 이후 이 복수의 신호선을 시분할로 순차 선택하는 한편, 선택된 신호선에 대해 드라이버의 각 출력 단자를 통해 시계열로 영상 신호를 출력한다. 이후 시분할로 배분된 이 영상 신호들을 공급함으로써 각 신호선을 구동한다.
일례로서, 컬러 표시의 경우를 예로 들면, 인접하는 R, G, B의 3개의 화소 열을 하나의 단위로 하고, 1 수평 기간 내에 R, G, B의 각 영상 신호가 시계열로 드라이버로부터 신호 출력 회로(60)에 입력되도록 한다. 신호 출력 회로(60)는, R, G, B의 3개의 화소 열에 대해 설치된 셀렉터(즉, 선택 스위치)에 의해 실현된다. 이 셀렉터가 시분할 방식으로 스위치-온 동작을 순차적으로 행함으로써, R, G, B의 각 영상 신호는 대응하는 신호선에 시분할로 기입된다.
여기에서는, R, G, B의 3개의 화소 열(즉, 신호선)을 하나의 단위로 했지만, 본 발명의 실시예는 이것에 한정되는 것이 아님을 이해할 것이다. 그리고, 이 시분할 구동 방식(즉, 셀렉터 기반 구동 방식)을 구현함으로써, 시분할 수를 x(여기서 x는 2 이상의 정수)라고 하면, 드라이버의 출력 수 및 드라이버와 신호 출력 회로(60)(및 표시 패널(70)) 사이의 배선의 수를 신호 선의 개수의 1/x배로 삭감할 수 있는 이점이 있다.
신호 출력 회로(60)로부터 선택적으로 출력되는 신호 전압 Vsig 또는 기준 전위 Vofs는, 신호선(33-1 내지 33-n)을 통해 화소 어레이부(30)의 각 화소(20)에 행 단위로 기입된다. 즉, 신호 출력 회로(60)는, 신호 전압 Vsig를 행(즉, 라인) 단위로 기입하는 선 순차 기입의 구동 구성을 구현하고 있다.
(화소 회로)
도 2는 기본예에 따른 유기 EL 표시 장치(10)에 사용되는 화소(즉, 화소 회로)(20)의 구체적인 구성예를 도시하는 회로도다.
도 2에 나타낸 바와 같이, 화소(20)는 디바이스에 흐르는 전류치에 따라 광도가 변화하는 전류 구동형의 전기 광학 소자, 예를 들어 유기 EL 소자(21), 및 유기 EL 소자(21)를 구동하는 구동 회로에 의해 실현된다. 유기 EL 소자(21)의 캐소드는 모든 화소(20)에 의해 공유되는 공통 전원 공급선(34)(즉, 공통선)에 접속되어 있다.
유기 EL 소자(21)를 구동하는 구동 회로는, 구동 트랜지스터(22), 기입 트랜지스터(즉, 샘플링 트랜지스터)(23) 및 유지 용량(24)을 포함하도록 구성되어 있다. 여기에서는, 구동 트랜지스터(22) 및 기입 트랜지스터(23)가 N 채널형의 TFT를 사용하여 실현될 수 있다. 단, 상기는 구동 트랜지스터(22) 및 기입 트랜지스터(23)의 도전형의 가능한 조합의 일례에 지나지 않고, 본 발명의 실시예는 이에 한정되는 것이 아니다.
또한, 구동 트랜지스터(22) 및 기입 트랜지스터(23)로서 N 채널형의 TFT를 사용하면, 아몰퍼스 실리콘(a-Si) 프로세스를 사용할 수 있다. a-Si 프로세스를 사용함으로써, TFT를 작성하는 데 사용되는 기판의 비용을 줄일 수 있게 되어, 본 유기 EL　표시 장치(10)의 비용을 줄일 수 있게 된다. 또한, 구동 트랜지스터(22) 및 기입 트랜지스터(23)에 대해 동일한 도전형의 조합을 사용하면, 트랜지스터(22, 23) 둘 다를 같은 프로세스에서 작성할 수 있기 때문에, 저비용화에 기여할 수 있다.
구동 트랜지스터(22)의 제1 전극(소스 또는 드레인)은 유기 EL 소자(21)의 애노드에 접속되고, 다른 쪽의 전극(드레인 또는 소스)은 구동선들(32)(32-1 내지 32-m) 중 하나에 접속되어 있다.
기입 트랜지스터(23)의 게이트는 주사선들(31)(31-1 내지 31-m) 중 하나에 접속되어 있다. 나머지 전극들 중, 제1 전극(소스 또는 드레인)은 신호선들( 33)(33-1 내지 33-n) 중 하나에 접속되어 있고, 다른 쪽의 전극(드레인 또는 소스)은 구동 트랜지스터(22)의 게이트에 접속되어 있다.
구동 트랜지스터(22) 및 기입 트랜지스터(23)에 있어서, "제1 전극"은 소스 또는 드레인 영역에 전기적으로 접속된 금속 배선을 말하고, "다른 쪽의 전극"이란 드레인 또는 소스 영역에 전기적으로 접속된 금속 배선을 말한다. 또한, 제1 전극과 다른 쪽의 전극과의 전위 관계에 따라, 제1 전극이 소스 또는 드레인 전극이 될 수 있고, 다른 쪽의 전극이 드레인 또는 소스 전극이 될 수 있다.
유지 용량(24)의 제1 전극은 구동 트랜지스터(22)의 게이트에 접속되어 있는 반면, 다른 쪽의 전극은 구동 트랜지스터(22)의 다른 쪽의 전극 및 유기 EL 소자(21)의 애노드에 접속되어 있다.
상기 구성의 화소(20)에 있어서, 기입 트랜지스터(23)는 기입 주사 회로(40)로부터 주사선들(31) 중 하나를 통해서 게이트에 인가되는, 높은 액티브 기입 주사 신호 WS에 응답해서 도통 상태로 전환된다. 이에 의해, 기입 트랜지스터(23)는, 신호선들(33) 중 하나를 통해 신호 출력 회로(60)로부터 공급되는 강도 정보에 따라, 영상 신호의 신호 전압 Vsig 또는 기준 전위 Vofs 중 하나를 샘플링해서 화소(20) 내에 기입한다. 이 기입된 신호 전압 Vsig 또는 기준 전위 Vofs는, 구동 트랜지스터(22)의 게이트에 인가되고 또한 유지 용량(24)에 유지된다.
구동선들(32)(32-1 내지 32-m) 중 하나의 전위(이하, 구동 전위라고도 함) DS가 제1 전원 전위 Vcc에 있을 때, 구동 트랜지스터(22)는 제1 전극이 드레인이 되고 다른 쪽의 전극이 소스가 되는 포화 영역에서 동작한다. 이에 의해, 구동 트랜지스터(22)는 구동선들(32) 중 하나로부터 전류의 공급을 받아 유기 EL 소자(21)를 전류 구동에 의해 발광 구동한다. 보다 구체적으로는, 포화 영역에서 동작함으로써, 구동 트랜지스터(22)는 유지 용량(24)에서 유지되고 있는 신호 전압 Vsig의 전압치에 따른 전류치의 구동 전류를 유기 EL 소자(21)에 공급한다. 이러한 방식으로 유기 EL 소자(21)를 전류 구동함으로써 유기 EL 소자(21)가 발광하게 된다.
또한, 일단 구동 전위 DS가 제1 전원 전위 Vcc에서 제2 전원 전위 Vss로 전환되면, 제1 전극이 소스가 되고 다른 쪽의 전극이 드레인 전극으로 되어, 구동 트랜지스터(22)는 스위칭 트랜지스터로서 동작한다. 스위칭 동작에 의해, 구동 트랜지스터(22)는 유기 EL 소자(21)로의 구동 전류의 공급을 정지함으로써, 유기 EL 소자(21)를 비발광 상태로 한다. 즉, 구동 트랜지스터(22)는, 유기 EL 소자(21)의 발광 및 비발광을 제어하는 트랜지스터로서도 기능한다.
이와 같이 하여, 구동 트랜지스터(22)의 스위칭 동작에 의해, 유기 EL 소자(21)가 비발광 상태가 되는 기간(즉, 비발광 기간)이 제공되고, 유기 EL 소자(21)의 발광 기간과 비발광 기간의 비율을 제어한다(즉, 듀티 제어가 행해진다). 이러한 듀티 제어는 전체 프레임 기간 동안 화소(20)가 발광할 때 발생하는 잔상을 줄이는 데 사용될 수 있어, 특히 동화상의 화상 품질을 더 향상시킬 수 있다.
구동 회로(50)로부터 구동선들(32) 중 하나를 통해 선택적으로 공급되는 제1 및 제2 전원 전위 Vcc 및 Vss 중, 제1 전원 전위 Vcc는, 유기 EL 소자(21)로부터 발광 구동하는 데 사용되는 구동 전류를 구동 트랜지스터(22)에 공급하기 위한 전원 전위다. 제2 전원 전위 Vss는, 유기 EL 소자(21)에 역 바이어스를 인가하기 위한 전원 전위다. 이 제2 전원 전위 Vss는, 신호 전압 Vsig의 기준이 되는 기준 전위 Vofs보다도 낮은 전위이다. 예를 들어, 구동 트랜지스터(22)의 임계치 전압을 Vth라고 할 때, 제2 전원 전위 Vss는 Vofs－Vth보다도 낮게, Vofs－Vth보다도 충분히 낮은 전위로 설정되는 것이 바람직하다.
(화소 구조)
도 3은, 화소(20)의 단면 구조의 일례를 나타내는 단면도다. 도 3에 나타낸 바와 같이, 화소(20)에서는 구동 트랜지스터(22)를 포함하는 구동 회로가 유리 기판(201) 위에 형성되어 있다. 구체적으로는, 유리 기판(201) 위로 절연막(202), 절연 평탄화막(203) 및 윈드 절연막(204)이 이 순서대로 형성되고, 윈드 절연막(204)의 오목부(204A)에 유기 EL 소자(21)가 설치되어 있다. 구동 회로의 각 구 성 소자들 중 구동 트랜지스터(22)만을 도 3에 도시하고 있고 다른 구성 소자는 생략되어 있다.
유기 EL 소자(21)는, 금속 또는 유사한 재료로 이루어지는 애노드(205), 애노드(205) 위에 형성된 유기층(206) 및 유기층(206) 위에 형성되어 있고 전체 화소에 의해 공유되는 투명 도전막 또는 유사한 재료로 이루어지는 캐소드(207)를 포함한다. 애노드(205)는 상기 윈드 절연막(204)의 오목부(204A)의 저부에 형성되어 있다.
유기 EL 소자(21)에 있어서, 유기층(206)은 애노드(205) 위로 이하의 것들, 정공 수송/주입층(2061), 발광층(2062), 전자 수송층(2063) 및 전자 주입층(도시하지 않음)을 순차 퇴적함으로써 형성된다. 그리고, 도 2에 도시된 구동 트랜지스터(22)에 의한 전류 구동은, 구동 트랜지스터(22)로부터 애노드(205)를 통해 유기층(206)으로 전류가 흐르게 하는 데 사용된다. 그렇게 함으로써 유기층(206) 내의 발광층(2062)에 있어서 전자와 정공이 재결합할 때에 발광하게 된다.
구동 트랜지스터(22)는, 게이트 전극(221), 반도체층(222)의 게이트 전극(221)과 대향하는 채널 형성 영역(225) 및 반도체층(222)의 채널 형성 영역(225)의 한 측에 있는 드레인/소스 영역(223, 224)을 포함한다. 소스/드레인 영역(223)은, 콘택트 홀을 통해 유기 EL 소자(21)의 애노드(205)에 전기적으로 접속되어 있다.
또한, 도 3에 나타낸 바와 같이, 구동 트랜지스터(22)를 포함하는 구동 회로가 형성된 유리 기판(201) 상에, 절연막(202), 절연 평탄화막(203) 및 윈드 절연 막(204)을 통해 유기 EL 소자(21)가 화소 단위로서 형성된다. 그 후, 패시베이션 막(208)을 통해 밀봉 기판이 접착제(210)에 의해 접합된다. 밀봉 기판(209)에 의해 유기 EL 소자(21)가 밀봉됨으로써 표시 패널(70)이 형성된다.
[기본예에 따른 유기 EL 표시 장치의 회로 동작]
본 기본예에 따른 유기 EL 표시 장치(10)의 회로 동작에 대해서, 도 4에 도시된 타이밍 파형도를 기초로 하여 도 5a 내지 도 6d를 참조하여 설명한다.
간략하게 도시하기 위해, 도 5a 내지 도 6d에서 기입 트랜지스터(23)는 스위치 심벌로 도시되어 있다. 또한, 유기 EL 소자(21)가 등가 용량(즉, 기생 용량) Cel을 가지고 있다는 것이 명백함을 이해할 것이다. 따라서, 등가 용량 Cel도 또한 본 명세서에서는 용량으로서 도시되어 있다.
도 4에 도시된 타이밍 파형도는, 주사선(31)의 전위(즉, 기입 주사 신호) WS, 구동선(32)의 전위(즉, 구동 전위) DS, 신호선(33)의 전위(Vofs/Vsig) 및 구동 트랜지스터(22)의 게이트 전압 Vg 및 소스 전압 Vs에서의 변화를 나타내고 있다.
(이전 프레임의 발광 기간)
도 4에 도시된 타이밍 파형도에 있어서, 시각 t1 이전의 기간은, 이전 프레임(또는 필드)에 있어서의 유기 EL 소자(21)의 발광 기간이다. 이전 프레임의 이 발광 기간 동안, 구동선(32)의 전위 DS가 제1 전원 전위(이하, 고 전위라고 함) Vcc에 있고, 기입 트랜지스터(23)는 비 도통 상태에 있다.
본 명세서에서 구동 트랜지스터(22)는 포화 영역에서 동작하도록 설계되어 있다. 따라서, 도 5a에 나타낸 바와 같이, 구동 전류(즉, 드레인-소스 간 전류) Ids가 구동선들(32) 중 하나로부터 구동 트랜지스터(22)를 통해 유기 EL 소자(21)에 공급된다. 이 구동 전류 Ids의 크기는 구동 트랜지스터(22)의 게이트-소스 간 전압 Vgs에 따른다. 따라서, 유기 EL 소자(21)는 구동 전류 Ids의 전류치에 따른 강도로 발광한다.
(임계치 보정 준비 기간)
시각 t1이 되면, 시스템은 선 순차 주사의 새로운 프레임(즉, 현 프레임)에 들어간다. 도 5b에 나타낸 바와 같이, 구동선들(32) 중 하나의 전위 DS가 고 전위 Vcc에서 제2 전원 전위(이하, 저 전위라고 함) Vss로 전환된다. 저 전위 Vss는, 신호선들(33) 중 하나의 기준 전위 Vofs에 대해, Vofs－Vth보다도 충분히 낮다.
여기서, 유기 EL 소자(21)의 임계치 전압을 Vthel이라 하고, 공통 전원 공급선(34)의 전위(즉, 캐소드 전위)를 Vcath라 한다. 이때, 저 전위 Vss를 Vss＜Vthel＋Vcath이도록 하면, 구동 트랜지스터(22)의 소스 전위 Vs는 저 전위 Vss에 거의 동등하게 되어, 유기 EL 소자(21)는 역 바이어스 상태가 된다. 따라서, 유기 EL 소자(21)는 발광을 중지한다.
다음으로, 시각 t2에서 주사선들(31) 중 하나의 전위 WS가 저 전위에서 고 전위로 천이함으로써, 도 5c에 나타낸 바와 같이, 기입 트랜지스터(23)가 도통 상태가 된다. 이때, 신호 출력 회로(60)로부터 신호선들(33) 중 하나에 기준 전위 Vofs가 공급되고 있기 때문에, 구동 트랜지스터(22)의 게이트 전압 Vg는 기준 전위 Vofs가 된다. 또한, 구동 트랜지스터(22)의 소스 전압 Vs는, 기준 전위 Vofs보다도 충분히 낮은 전위 Vss에 있다.
이때, 구동 트랜지스터(22)의 게이트-소스 간 전압 Vgs는 Vofs－Vss가 된다. 여기서, Vofs－Vss가 구동 트랜지스터(22)의 임계치 전압 Vth보다도 크지 않으면, 후술하는 임계치 보정 처리를 못하게 된다. 이로 인해, Vofs－Vss＞Vth가 되도록 전위 관계를 설정하는 것이 바람직하다.
이와 같이, 구동 트랜지스터(22)의 게이트 전압 Vg를 기준 전위 Vofs에 고정하고(즉, 기준 전위가 되도록 규정하고), 소스 전압 Vs를 저 전위 Vss에 고정한다. 이러한 전압 초기화 처리는 후술하는 임계치 보정 처리 전에 실행되는 준비 처리(즉, 임계치 보정 준비)다. 따라서, 기준 전위 Vofs 및 저 전위 Vss는, 구동 트랜지스터(22)의 게이트 전압 Vg 및 소스 전압 Vs의 각 초기화 전위가 된다.
(임계치 보정 기간)
다음으로, 시각 t3에서, 도 5d에 나타낸 바와 같이, 구동선들(32) 중 하나의 전위 DS가 저 전위 Vss에서 고 전위 Vcc로 전환되면, 구동 트랜지스터(22)의 게이트 전압 Vg가 유지된 상태로 임계치 보정 처리가 개시된다. 즉, 게이트 전압 Vg에서 구동 트랜지스터(22)의 임계치 전압 Vth를 감하여 취득되는 전위와 동일한 전위를 향해 구동 트랜지스터(22)의 소스 전압 Vs가 상승을 개시한다.
요약해보면, 구동 트랜지스터(22)의 게이트 전압 Vg의 초기화 전위 Vofs를 기준으로서 이용하여, 이 초기화 전위 Vofs에서 구동 트랜지스터(22)의 임계치 전압 Vth를 감하여 취득되는 전위와 동일한 전위에 근접하도록 소스 전압 Vs를 변화시킨다. 이 처리를 본 명세서에서는 임계치 보정 처리라 칭하고 있다. 이 임계치 보정 처리가 진행하면, 구동 트랜지스터(22)의 게이트-소스 간 전압 Vgs가 마침내 구동 트랜지스터(22)의 임계치 전압 Vth에 수렴한다. 이 임계치 전압 Vth에 상당하는 전압은 유지 용량(24)에 유지된다.
임계치 보정 처리를 행하는 기간(즉, 임계치 보정 기간) 동안, 전류가 전적으로 유지 용량(24) 측으로 흐르고, 유기 EL 소자(21) 측으로는 흐르지 않아야 한다. 이것을 달성하기 위해, 공통 전원 공급선(34)의 전위 Vcath를 유기 EL 소자(21)가 컷오프 상태가 되도록 설정한다.
다음으로, 시각 t4에서 주사선들(31) 중 하나의 전위 WS가 저 전위로 천이하고, 이로 인해 도 6a에 나타낸 바와 같이, 기입 트랜지스터(23)가 비 도통 상태가 된다. 이때, 구동 트랜지스터(22)의 게이트 전극이 신호선들(33) 중 하나로부터 전기적으로 분리되는 결과로서 플로팅 상태가 된다. 그러나, 게이트-소스 간 전압 Vgs가 구동 트랜지스터(22)의 임계치 전압 Vth과 같기 때문에, 구동 트랜지스터(22)는 컷오프 상태에 있다. 따라서, 구동 트랜지스터(22)에 드레인-소스 간 전류 Ids가 흐르지 않는다.
(신호 기입 및 이동도 보정 기간)
다음으로, 도 6b에 나타낸 바와 같이, 시각 t5에서, 신호선들(33) 중 하나의 전위가 기준 전위 Vofs에서 영상 신호의 신호 전압 Vsig로 전환된다. 계속해서, 시각 t6에, 주사선들(31) 중 하나의 전위 WS가 고 전위로 천이한다. 도 6c에 나타낸 바와 같이, 이로 인해 기입 트랜지스터(23)가 도통 상태가 되어 영상 신호의 신호 전압 Vsig을 샘플링하고, 신호 전압 Vsig를 화소(20) 내에 기입한다.
기입 트랜지스터(23)가 신호 전압 Vsig를 기입한 결과, 구동 트랜지스터(22) 의 게이트 전압 Vg가 신호 전압 Vsig로 된다. 그리고, 영상 신호의 신호 전압 Vsig로 구동 트랜지스터(22)의 구동할 때, 구동 트랜지스터(22)의 임계치 전압 Vth가 유지 용량(24)에 유지된 임계치 전압 Vth에 상당하는 전압과 캔슬된다. 이 임계치 캔슬의 원리의 상세에 대해서는 후술한다.
이때, 유기 EL 소자(21)는 컷오프 상태(즉, 하이 임피던스 상태)에 있다. 따라서, 영상 신호의 신호 전압 Vsig에 따라 구동선들(32) 중 하나로부터 구동 트랜지스터(22)로 흐르는 전류(즉, 드레인-소스 간 전류 Ids)는 유기 EL 소자(21)의 등가 용량 Cel에 유입된다. 이 드레인-소스 간 전류 Ids에 의해, 유기 EL 소자(21)의 등가 용량 Cel의 충전이 개시된다.
등가 용량 Cel의 충전 결과, 구동 트랜지스터(22)의 소스 전압 Vs가 시간의 경과에 따라 상승한다. 이때, 구동 트랜지스터(22)의 임계치 전압 Vth의 화소별 편차가 이미 캔슬되어, 구동 트랜지스터(22)의 드레인-소스 간 전류 Ids는 구동 트랜지스터(22)의 이동도 μ에 의존하게 된다. 여기에서, 이동도 μ는, 구동 트랜지스터(22)의 채널을 구성하는 반도체 박막의 전자 이동도다.
여기서, 영상 신호의 신호 전압 Vsig에 대한 유지 용량(24)의 유지 전압 Vgs의 비율이 1(즉, 이상적인 값)이라고 가정한다. 이 신호 전압 Vsig에 대한 유지 전압 Vgs의 비율을 일부 경우에, 기입 게인이라고도 한다. 상술한 비율을 가정하여, 구동 트랜지스터(22)의 소스 전압 Vs가 전위 Vofs－Vth＋ΔV까지 상승하면, 구동 트랜지스터(22)의 게이트-소스 간 전압 Vgs는 Vsig－Vofs＋Vth－ΔV가 된다.
즉, 유지 용량(24)에 유지된 전압(Vsig－Vofs＋Vth)에서 구동 트랜지스 터(22)의 소스 전압 Vs의 전압 상승분 ΔV를 뺀다. 바꾸어 말하면, 소스 전압 Vs의 상승분 ΔV는, 유지 용량(24)에 축적된 전하를 방전하도록 작용하여, 부귀환이 적용되게 된다. 따라서, 구동 트랜지스터(22)의 소스 전압 Vs의 상승분 ΔV는 부귀환의 귀환량이 된다.
이와 같이, 구동 트랜지스터(22)에 흐르는 드레인-소스 간 전류 Ids에 따른 부귀환량 ΔV를 게이트-소스 간 전압 Vgs에 적용함으로써, 구동 트랜지스터(22)의 드레인-소스 간 전류 Ids의 이동도 μ에 대한 의존성을 상쇄할 수 있다. 이 이동도 μ에 대한 의존성을 상쇄하는 이 처리는 구동 트랜지스터(22)의 이동도 μ에서의 화소별 편차를 보정하는 이동도 보정 처리다.
보다 구체적으로는, 구동 트랜지스터(22)의 게이트 전극에 기입되는 영상 신호의 신호 진폭 Vin(Vin=Vsig－Vofs)이 높을수록 드레인-소스 간 전류 Ids가 증가한다. 이로 인해, 부귀환의 절대값 ΔV도 커진다. 따라서, 발광 강도 레벨에 따라 이동도 보정 처리가 행하여진다.
또한, 영상 신호의 신호 진폭 Vin을 일정하게 한 경우, 구동 트랜지스터(22)의 이동도 μ가 클수록 부귀환의 절대값 ΔV도 커진다. 이로 인해, 이동도 μ에서의 화소별 편차를 제거할 수 있다. 따라서, 부귀환의 귀환량 ΔV는 이동도 보정의 크기라고도 말할 수 있다. 이동도 보정의 원리의 상세에 대해서는 후술한다.
(발광 기간)
다음으로, 도 6d에 나타낸 바와 같이, 시각 t7에서 주사선들(31) 중 하나의 전위 WS가 저 전위로 천이하고, 이로 인해 기입 트랜지스터(23)가 비 도통 상태로 된다. 이에 의해, 구동 트랜지스터(22)의 게이트 전극은 신호선들(33) 중 하나로부터 전기적으로 분리되었기 때문에 플로팅 상태가 된다.
여기서, 구동 트랜지스터(22)의 게이트 전극이 플로팅 상태에 있을 때는, 게이트 전압 Vg에서의 변동이 구동 트랜지스터(22)의 소스 전압 Vs의 변동에 연동한다(즉, 변동된다). 이러한 연동은, 구동 트랜지스터(22)의 게이트와 소스 간에 유지 용량(24)이 접속되어 있기 때문에 발생한다. 이에 의해, 구동 트랜지스터(22)의 게이트 전압 Vg에서의 변동이 소스 전압 Vs에서의 변동에 연동하는 동작을, 본 명세서에서는 유지 용량(24)에 의한 부트스트랩 동작이라 한다.
구동 트랜지스터(22)의 게이트 전극이 플로팅 상태가 되는 것과 함께, 구동 트랜지스터(22)의 드레인-소스 간 전류 Ids가 유기 EL 소자(21)에 흐르기 시작한다. 이에 의해, 드레인-소스 간 전류 Ids에 따라 유기 EL 소자(21)의 애노드가 상승하게 된다.
그리고, 유기 EL 소자(21)의 애노드 전위가 일단 Vthel＋Vcath를 초과하면, 유기 EL 소자(21)에 구동 전류가 흐르기 시작하기 때문에 유기 EL 소자(21)가 발광을 개시한다. 또한, 유기 EL 소자(21)의 애노드 전위의 상승은, 정확히 구동 트랜지스터(22)의 소스 전압 Vs의 상승이다. 구동 트랜지스터(22)의 소스 전압 Vs가 상승하면, 유지 용량(24)의 부트스트랩 동작에 의해, 구동 트랜지스터(22)의 연동된 게이트 전압 Vg도 상승하게 된다.
이때, 부트스트랩 게인을 1(즉, 이상적인 값)이라고 가정했을 경우, 게이트 전압　Vg의 상승량은 소스 전압 Vs의 상승량과 같게 된다. 따라서, 발광 기간 동 안 구동 트랜지스터(22)의 게이트-소스 간 전압 Vgs는 Vsig－Vofs＋Vth－ΔV로 일정하게 유지될 것이다. 그리고, 시각 t8에서 신호선들(33) 중 하나의 전위가 영상 신호의 신호 전압 Vsig에서 기준 전위 Vofs로 전환될 것이다.
상술한 일련의 회로 동작에 있어서, 임계치 보정 준비, 임계치 보정, 신호 전압 Vsig의 기입(즉, 신호 기입) 및 이동도 보정 처리 동작은, 각각 1 수평 주사 기간(1H)에 실행된다. 또한, 신호 기입 및 이동도 보정 처리 동작은, 각각 시각 t6과 t7 사이의 기간 동안 병행하여 실행된다.
상술한 내용은 임계치 보정 처리를 한 번만 실행하는 구동법을 구현하는 경우를 예로 들어 설명했다. 그러나, 상술한 구동법은 일례에 지나지 않고, 본 발명의 실시예는 이 구동법에 한정되지 않는다. 예를 들어, 분할된 임계치 보정을 행하는 구동 방법을 구현하는 것 또한 가능하다. 즉, 이동도 보정 및 신호 기입 처리를 행하는 1H 기간에 더하여, 1H 기간에 선행하는 복수의 수평 주사 기간에 걸쳐 분할된 방식으로 임계치 보정 처리를 복수회 실행할 수 있다.
이러한 분할된 임계치 보정의 구동 방법을 구현함으로써, 고정밀화로 인한 화소 수의 증가의 결과로서 단일의 수평 주사 기간에 할당될 수 있는 시간이 짧아졌다 하더라도, 복수의 수평 주사 기간에 걸쳐 임계치 보정 기간을 위한 충분한 시간을 확보할 수 있다. 그 결과, 임계치 보정 처리를 확실하게 행할 수 있다.
(임계치 캔슬의 원리)
이제, 구동 트랜지스터(22)의 임계치 보정(즉, 임계치 캔슬)의 원리에 대해 설명한다. 상술한 바와 같이, 임계치 보정 처리는, 구동 트랜지스터(22)의 게이트 전압 Vg의 초기화 전위 Vofs를 기준으로 사용하여, 이 초기화 전위 Vofs로부터 구동 트랜지스터(22)의 임계치 전압 Vth를 감하여 취득된 것과 동일한 전위에 근접하도록 소스 전압 Vs를 변화시키는 것을 포함한다.
구동 트랜지스터(22)는 포화 영역에서 동작하도록 설계되어 있기 때문에, 구동 트랜지스터(22)는 정전류원으로서 동작한다. 정전류원으로서 동작함으로써, 수학식 2로 주어지는 일정한 드레인-소스 간 전류(즉, 구동 전류) Ids가 유기 EL 소자(21)에 구동 트랜지스터(22)로부터 공급되며, 여기서, W는 구동 트랜지스터(22)의 채널 폭, L은 채널 길이, 및 Cox는 단위 면적당 게이트 용량이다.
Ids=(1/2)×μ(W/L)Cox(Vgs－Vth)2
도 7은 구동 트랜지스터(22)의 드레인-소스 간 전류 Ids 대 게이트-소스 간 전압 Vgs의 플롯이다.
도 7에 나타낸 바와 같이, 구동 트랜지스터(22)의 임계치 전압 Vth의 화소별 편차가 보정되지 않으면, 임계치 전압 Vth가 Vth1일 때, 게이트-소스 간 전압 Vgs에 대응하는 드레인-소스 간 전류 Ids가 Ids1이 된다.
이와는 대조적으로, 임계치 전압 Vth가 Vth2(Vth2＞Vth1)일 때, 동일한 게이트-소스 간 전압 Vgs에 대응하는 드레인-소스 간 전류 Ids는 Ids2(Ids2＜Ids)가 된다. 즉, 구동 트랜지스터(22)의 임계치 전압 Vth가 변동하면, 구동 트랜지스터(22)의 게이트-소스 간 전압 Vgs가 일정하더라도 드레인-소스 간 전류 Ids도 변 동한다.
한편, 상술한 바와 같이 구성된 화소(즉, 화소 회로)(20)에서는, 상술한 것 같이, 발광시의 구동 트랜지스터(22)의 게이트-소스 간 전압 Vgs가 Vsig－Vofs＋Vth－ΔV이다. 이로 인해, 상기 게이트-소스 간 전압 Vgs를 수학식 2에 대입하면, 드레인-소스 간 전류 Ids는 수학식 3으로 표현될 수 있다.
Ids=(1/2)×μ(W/L)Cox(Vsig－Vofs－ΔV)2
즉, 구동 트랜지스터(22)의 임계치 전압 Vth를 나타내는 항이 캔슬되어, 구동 트랜지스터(22)로부터 유기 EL 소자(21)에 공급되는 드레인-소스 간 전류 Ids는, 구동 트랜지스터(22)의 임계치 전압 Vth에 의존하지 않는다. 그 결과, 구동 트랜지스터(22)의 제조 프로세스에서의 편차 또는 시간에 따른 변화로 인해 구동 트랜지스터(22)의 임계치 전압 Vth가 화소마다 변동했다고 해도, 드레인-소스 간 전류 Ids는 변동하지 않는다. 이로 인해, 유기 EL 소자(21)로부터의 발광 강도는 일정하게 유지될 수 있다.
(이동도 보정의 원리)
다음으로, 구동 트랜지스터(22)의 이동도 보정의 원리에 대해서 설명한다. 이동도 보정 처리는, 상술한 바와 같이, 구동 트랜지스터(22)에 흐르는 드레인-소스 간 전류 Ids에 따른 이동도 보정량 ΔV로 구동 트랜지스터(22)의 게이트와 소스 간의 전위 차에 부귀환을 적용하는 것을 포함한다. 이 이동도 보정 처리에 의해, 구동 트랜지스터(22)의 드레인-소스 간 전류 Ids의 이동도 μ에 대한 의존성을 상쇄할 수 있다.
도 8은, 구동 트랜지스터(22)의 이동도 μ가 상대적으로 큰 화소 A와 구동 트랜지스터(22)의 이동도 μ가 상대적으로 작은 화소 B를 비교하는 곡선 플롯이다. 폴리실리콘 박막 트랜지스터 또는 유사한 재료를 이용하여 각 구동 트랜지스터(22)를 구현한 경우, 상술한 화소 A 및 화소 B과 같은 화소들 간에 이동도 μ의 편차가 예상된다.
화소 A와 화소 B의 이동도 μ 간에 이러한 편차가 주어진 상태에서, 예를 들어 양쪽 화소 A 및 B에서의 구동 트랜지스터(22)의 게이트 전극에 동일한 레벨의 신호 진폭 Vin(Vin=Vsig－Vofs)을 각각 기입했을 경우를 생각해본다. 이 경우, 이동도 μ가 보정되지 않으면, 이동도 μ가 큰 화소 A에 흐르는 드레인-소스 간 전류 Ids1'와 이동도 μ가 작은 화소 B에 흐르는 드레인-소스 간 전류 Ids2'와의 사이에는 큰 차가 발생할 것이다. 이와 같이, 이동도 μ에서의 화소별 편차로 인해 드레인-소스 간 전류 Ids에서 화소 간에 큰 차가 발생하면, 화면의 균일성이 손상된다.
상술한 수학식 2에 나타난 트랜지스터 특성으로부터 명백해진 바와 같이, 이동도 μ가 상대적으로 클 때 드레인-소스 간 전류 Ids가 커진다. 따라서, 부귀환의 귀환량 ΔV는 이동도 μ가 커짐에 따라 커진다. 도 8에 나타낸 바와 같이, 이동도 μ가 상대적으로 큰 화소 A의 귀환량 ΔV1은, 이동도 μ가 상대적으로 작은 화소 B의 귀환량 ΔV2보다 크다.
따라서, 이동도 보정 처리를 이용하여 구동 트랜지스터(22)의 드레인-소스 간 전류 Ids에 따른 귀환량 ΔV를 갖는 부귀환을 게이트-소스 간 전압 Vgs에 적용하게 된다. 이렇게 함으로써, 적용된 부귀환은 이동도 μ가 큰 정도로 크다. 그 결과, 이동도 μ에서의 화소별 편차를 억제할 수 있다.
구체적으로는, 이동도 μ가 큰 화소 A에 귀환량 ΔV1로 보정을 적용하면, 드레인-소스 간 전류 Ids는 Ids1'에서 Ids1까지 크게 하강한다. 한편, 이동도 μ가 작은 화소 B의 귀환량 ΔV2는 작기 때문에, 드레인-소스 간 전류 Ids는 Ids2'에서 Ids2까지 하강하며 크게 하강하지는 않는다. 그 결과, 화소 A의 드레인-소스 간 전류 Ids1이 화소 B의 드레인-소스 간 전류 Ids2와 거의 동등해지도록, 이동도 μ에서의 화소별 편차가 보정된다.
상기의 내용을 요약하면, 이동도 μ가 서로 다른 화소 A와 화소 B가 주어졌을 경우, 이동도 μ가 큰 화소 A의 귀환량 ΔV1은 이동도 μ가 작은 화소 B의 귀환량 ΔV2보다 커지게 된다. 즉, 이동도 μ에 비례해서 귀환량 ΔV가 커지게 되어, 드레인-소스 간 전류 Ids가 감소되는 양 또한 커진다.
따라서, 구동 트랜지스터(22)의 드레인-소스 간 전류 Ids에 따라 귀환량 ΔV가 변하는 게이트-소스 간 전압 Vgs에 부귀환을 적용함으로써, 이동도 μ가 서로 다른 화소들의 드레인-소스 간 전류 Ids의 전류치가 균일화된다. 그 결과, 이동도 μ에서의 화소별 편차를 보정할 수 있다. 즉, 구동 트랜지스터(22)의 드레인-소스 간 전류 Ids에 따라 귀환량 ΔV가 변하는 구동 트랜지스터(22)의 게이트-소스 간 전압 Vgs에 부귀환을 적용하는 처리가 이동도 보정 처리가 된다.
도 2에 나타낸 화소(즉, 화소 회로)(20)에 있어서, 임계치 보정 및 이동도 보정이 행해졌는지의 여부에 관해, 영상 신호의 신호 전위(즉, 샘플링 전위) Vsig와 구동 트랜지스터(22)의 드레인-소스 간 전류 Ids의 관계에 대해 도 9a 내지 도 9c를 사용하여 설명한다.
도 9a는, 임계치 보정 처리 및 이동도 보정 처리 둘 다 행해지지 않은 경우를 도시한다. 도 9b는 임계치 보정 처리는 행해졌으나, 이동도 보정 처리는 행해지지 않은 경우를 도시한다. 도 9c는 임계치 보정 처리와 이동도 보정 처리 둘 다 행해진 경우를 도시한다. 도 9a에 도시된 바와 같이, 임계치 보정 처리와 이동도 보정 처리를 둘 다 행하지 않은 경우에는, 화소 A 및 B에서의 임계치 전압 Vth 및 이동도 μ 둘 다에서의 화소별 편차에 기인하여, 화소 A 및 B 사이에서 드레인-소스 간 전류 Ids에서의 큰 차가 발생하게 된다.
이와 대조적으로 도 9b에 도시된 바와 같이, 임계치 보정만을 행한 경우에는, 드레인-소스 간 전류 Ids에서의 편차를 어느 정도 저감할 수 있지만, 화소 A 및 B에서의 이동도 μ에서의 화소별 편차에 기인하여 드레인-소스 간 전류 Ids에서의 차는 화소 A와 B간에 여전히 남아 있다. 그러나, 도 9c에 도시된 바와 같이, 임계치 보정 처리 및 이동도 보정 처리를 둘 다 행함으로써, 화소 A 및 B에서의 임계치 전압 Vth 및 이동도 μ에서의 화소별 편차에 기인하는 화소 A와 화소 B 간의 드레인-소스 간 전류 Ids에서의 차를 거의 완전히 없앨 수 있다. 따라서, 어느 계조에 있어서도 유기 EL 소자(21)의 강도 편차는 발생하지 않고, 양호한 화질의 표시 화상을 얻을 수 있다.
임계치 보정 및 이동도 보정의 각 보정 기능에 더하여, 도 2에 도시된 화 소(20)에는 상술한 바와 같은 유지 용량(24)에 의한 부트스트랩 동작의 기능이 또한 제공된다. 그 결과, 이하의 이점을 얻을 수 있다.
유기 EL 소자(21)의 I-V 특성의 시간 경과에 따른 변화로 인해 구동 트랜지스터(22)의 소스 전압 Vs가 변화했다 하더라도, 유지 용량(24)에 의한 부트스트랩 동작에 의해, 구동 트랜지스터(22)의 게이트-소스 간 전압 Vgs를 일정한 값으로 유지할 수 있다. 따라서, 유기 EL 소자(21)에 흐르는 전류는 일정하고 변화하지 않게 된다. 그 결과, 유기 EL 소자(21)의 발광 강도도 일정하게 유지되어, 유기 EL 소자(21)의 I-V 특성의 시간 경과에 따른 변화로 인한 휘도 관련 열화를 나타내지 않는 화상 표시를 실현할 수 있다.
(보조 용량의 역할)
도 2의 도시된 화소 회로에서, 유지 용량(24)의 용량값을 Ccs, 구동 트랜지스터(22)의 게이트와 소스 간의 기생 용량의 용량값을 Cgs, 유기 EL 소자(21)의 등가 용량의 용량값을 Cel이라 한다. 영상 신호의 신호 전압 Vsig를 기입할 때의 기입 게인 G는 아래의 수학식 4로 주어진다.
G=1－{(Ccs＋Cgs)/(Ccs＋Cgs＋Cel)}
상기 수학식 4로부터 명백해진 바와 같이, 유기 EL 소자(21)의 등가 용량의 용량값 Cel이 커질수록 기입 게인 G가 1(즉, 이상적인 값)에 근접한다.
한편, 최근에는 표시 장치의 고정밀화를 달성하기 위해, 화소(20)가 점점 미세화되는 경향이 있다. 화소(20)가 미세화되면, 유기 EL 소자(21)의 크기 또한 작 아진다. 이렇게 함으로써, 유기 EL 소자(21)의 등가 용량의 용량값 Cel이 작아진다. 그 결과, 상기 수학식 4로부터 명백해진 바와 같이, 기입 게인 G가 작아진다.
상술한 바와 같이, 유기 EL 소자(21)의 부족한 용량을 보상하기 위해, 유기 EL 소자(21)의 애노드와 고정 전위 노드 사이에 보조 용량을 부가한다. 보조 용량을 부가함으로써, 보조 용량의 용량값을 Csub이라고 하면, 기입 게인 G는 아래의 수학식 5로 표현될 수 있다.
G=1－{(Ccs＋Cgs)/(Ccs＋Cgs＋Cel＋Csub)}
상기 수학식 5로부터 명백해진 바와 같이, 유기 EL 소자(21)의 애노드와 고정 전위 노드 사이에 보조 용량을 부가함으로써, 유기 EL 소자(21)의 크기가 작아도 기입 게인 G를 높일 수 있다. 게다가, 유기 EL 소자(21)의 부족한 용량을 보상함으로써, 보조 용량은 영상 신호의 신호 전압 Vsig를 기입할 때 구동 트랜지스터(22)의 소스 전압 Vs의 상승을 억제하는 작용을 한다.
보조 용량의 작용의 결과, 유지 용량(24)에 기입된 영상 신호의 신호 전압 Vsig의 진폭의 로스가 없어진다. 즉, 구동 트랜지스터(22)의 게이트-소스 간 전압 Vgs의 감소가 없어져서, 구동 트랜지스터(22)의 구동 전압을 확보할 수 있다. 따라서, 유기 EL 소자(21)는 입력된 영상 신호의 신호 전압 Vsig의 진폭에 따른 구동 전압에 의해 구동될 수 있다. 그 결과, 영상 신호의 신호 전압 Vsig의 진폭에 대응하는 강도의 발광을 얻을 수 있다.
또한, 상술한 이동도 보정 처리에 있어서, 구동 트랜지스터(22)의 소스 전압 Vs의 수렴 전압은 임계치 보정 처리 때와는 달리 일정하지 않다. 이것은, 이동도 보정 처리 시, 구동 트랜지스터(22)의 게이트 전압 Vg가 신호 전압 Vsig이고, 유기 EL 소자(21)를 그 임계치 전압 Vthel 이하로 동작시키기 위해서이다. 이러한 환경이 주어지면, 이동도 보정 시간을 짧은 기간으로 설정한다. 한편, 임계치 보정 처리에서는, 구동 트랜지스터(22)의 초기화 전압 Vofs에 대한 소스 전압 Vs의 수렴 전압이 초기화 전압 Vofs보다 구동 트랜지스터(22)의 임계치 전압 Vth만큼 낮은 정전압으로 된다(다시 말하면, 수렴 전압은 Vofs－Vth와 같게 된다).
이제 백색 표시 시의 이동도 보정 처리에 대해서 또한 생각해본다. 이동도 보정 기간 동안, 유기 EL 소자(21)의 애노드 전압(즉, 구동 트랜지스터(22)의 소스 전압 Vs)은, 캐소드 전압 Vcath와 유기 EL 소자(21)의 임계치 전압 Vthel과의 합보다 커서는 안 된다(즉, Vcath＋Vthel보다 크지 않다).
이 경우, 구동 트랜지스터(22)의 소스 전압 Vs는, 유기 EL 소자(21)의 기생 용량(즉, 등가 용량)의 용량값 Cel이 작으면 작을수록, 또한 백색 표시 시의 구동 전류가 크면 클수록, 그 상승이 빨라진다. 그로 인해, 이동도 보정 처리가 확실하게 행하여지도록 하기 위해 이동도 보정 시간이 단축된다.
이동도 보정 시간 t는, 아래의 수학식 6으로 주어질 수 있다.
t=(Ccs＋Cel)×ΔVs/Ids
여기서, ΔVs는 이동도 보정 동작 동안 구동 트랜지스터(22)의 소스 전압 Vs의 상승하는 양이며, Ids는 이동도 보정 시에 흐르는 전류다.
상기 수학식 6으로부터 명백해진 바와 같이, 이동도 보정 시의 전류 Ids의 값이 크면 클수록 이동도 보정 시간 t가 짧아진다. 유기 EL 소자(21)의 등가 용량의 용량값 Cel이 크면 클수록 이동도 보정 시간 t가 길어진다.
이동도 보정 시간 t가 짧으면, 이동도 보정 시간 t의 제어가 어렵게 된다. 따라서, 이동도 보정 시간 t를 길게 하기 위해, 유기 EL 소자(21)의 등가 용량의 용량값 Cel을 크게 한다. 그러나, 용량값 Cel을 크게 하기 위해 유기 EL 소자(21)의 크기를 크게 하는 것에는 화소(20)의 개구율에 의해 지시되는 상한이 있다. 이러한 추가의 관점으로부터, 유기 EL 소자(21)의 애노드와 고정 전위 노드 사이에 보조 용량을 부가함으로써 유기 EL 소자(21)의 부족한 용량을 보상하는 것이 한 번 더 바람직하다.
또한, 상술한 바와 같이, 유기 EL 소자(21)의 발광 효율이 각 발광 색마다 다른 것으로 인해, 구동 트랜지스터(22)의 크기(즉, 구동 능력)가 발광 색마다 상이하다. 따라서, 유기 EL 소자(21)와 보조 용량의 합성된 용량이 일정하더라도, 발광 색에 따라 이동도 보정 시간 t에 차이가 발생할 것이다. 따라서, 발광 색에 관계없이 이동도 보정 시간 t를 일정하게 하기 위해, 보조 용량의 용량값 Csub가 발광 색에 따라 변한다.
즉, 화소(20)에 부가되는 보조 용량의 용량값 Csub는, 유기 EL 소자(21)의 각 발광 색마다 상이하다. 일례로서, 컬러 화상을 형성하는 하나의 단위가 되는 1개의 화소가 R(적), G(녹), B(청)의 3개의 화소(즉, 부 화소)로 이루어지는 경우를 생각해본다. 이 예에서, R, G 및 B의 화소에서의 각 보조 용량들 간에 용량값 Csub가 상이하다.
(보조 용량의 레이아웃)
대형화된 표시 장치를 위해 설계된 유기 EL 소자(21)의 구동 전류가 커지면, 각 색의 유기 EL 소자(21)의 기생 용량들 Cel 간의 차도 더 커져 버린다. 그로 인해, 화소(20)에 부가되는 보조 용량의 크기가 매우 커지게 된다. 이러한 큰 크기의 보조 용량을 레이아웃하는 한 방법이 도 10에 일례로서 도시되어 있다.
도 10은, RGB 3개 화소(즉, 부 화소)의 단위를 반복하여 구성된 컬러 배열을 도시한다. 이 화소 레이아웃은, 컬러 배열에 있어서, 수평 방향으로 인접하는 화소의 쌍이 그 2개의 화소를 분리시키는 경계선 O에 대해 대칭이도록 한 레이아웃이다. 이러한 화소 레이아웃을 채용함으로써, 각 화소 열에 수직으로 배치된 신호선(33R, 33G, 33B)이 경계선 O의 변과 대향하는 화소의 변을 따라 연장한다.
그 결과, 도 10에 나타낸 바와 같이, 경계선 O에 대응하는 화소 변의 근방에는 신호선(33R, 33G, 33B)이 존재하지 않는다. 이로 인해, 두 개의 인접하는 화소 사이의 경계에 걸쳐 각 보조 용량(25)을 작성하는 것이 가능하게 된다. 두 개의 화소들 사이의 경계에 걸쳐 있도록 각 보조 용량(25)을 형성함으로써, 대형 크기의 보조 용량(25)을 레이아웃하는 것이 가능하게 된다. 도 10에는, 일례로서, B 화소용의 보조 용량(25B)을 도시하고 있다.
(레이저 어닐링)
저온 폴리실리콘 TFT에서는, 일반적으로, 아몰퍼스 실리콘을 결정화하기 위해 엑시머 레이저 어닐링(ELA)을 사용하고 있다. 그러나, 엑시머 레이저 어닐링법 으로 작성된 TFT는 큰 이동도를 나타내지만, 이러한 TFT는 또한 임계치 전압 및 이동도에서 큰 편차를 나타낸다. 또한 이러한 편차가 줄무늬 패턴을 나타내는 추가의 문제점도 존재한다.
이에 대해, TFT의 아몰퍼스 실리콘을 고정 레이저로부터의 열을 이용하여 어닐링하여 미세결정화시키는 레이저 열 어닐링(LTA; laser thermal annealing)도 있다. 이 레이저 열 어닐링에서는, 임계치 전압 및 이동도에서의 편차가 작기 때문에, 상기 편차에 기인하는 임의의 강도 편차가 쉽게 검출되지 않는다. 게다가, 레이저 열 어닐링에서는 아몰퍼스 실리콘의 2배 또는 3배의 이동도를 얻을 수 있다.
이제 레이저 어닐링에 대해 살펴본다. 도 11a 및 도 11b는 레이저 어닐링을 행할 때의 화소 레이아웃을 나타낸다. 도 11a는 화소 레이아웃의 평면도를 도시하고, 도 11b는 XIB 선을 따른 도 11a의 단면도다.
레이저 어닐링 공정은 알루미늄(Al) 증착 공정에 앞서 행해지므로, Al은 화소 내에 존재하지 않는다. 또한, 도 11a 및 도 11b에서는, 아몰퍼스 실리콘층이 섬 형상으로 형성되어 있으나, 실제 레이저 어널링 시에는, 아몰퍼스 실리콘층은 패널 전면에 성막되어 있다.
레이저에 의한 어닐링은, 아몰퍼스 실리콘층을 갖는 기판이 패널 전면에 성막되어 있는 상태에서 레이저광으로 기판을 조사하는 것을 포함한다. 이 기판은 열에 의해 가열되어, 아몰퍼스 실리콘을 미세 결정화시킨다. 또한, 레이저 열 어닐링에서는, 특정 화소 개소에만 레이저를 조사하도록 될 수 있다. 이로 인해, 도 11a 및 도 11b에 도시한 바와 같이, (Al과 같은) 저융점 금속을 이용하여 조사되지 않은 부분에 저저항 배선을 형성하는 것이 가능하게 된다. 이러한 저저항 배선을 형성함으로써, 배선 저항으로 인한 신호의 전파 지연을 대폭 완화할 수 있다. 그 결과, 표시 패널의 대형화가 용이해지는 이점이 있다.
도 10에 나타내는 화소 레이아웃에 대해 레이저 어닐링을 행할 경우에 대해이제 살펴본다. 도 12는 도 10에 나타내는 화소 레이아웃의 경우에서의, 레이저 어닐링 시의 금속 배선의 레이아웃을 나타낸다. 도 12는, 일례로서, 각각의 B 화소에 다른 색보다도 큰 크기의 보조 용량(25B)을 부가할 경우에 대해 나타내고 있다. R 및 G 화소의 보조 용량은 도시를 생략하고 있다.
도 12에 있어서, B 화소는 수평 방향으로, 매 3번째 화소마다 배치되어 있다. 이로 인해, R 화소와 G 화소가 선 대칭 방식으로 인접하는 부분에는 보조 용량(25B)이 형성되지 않는다. 즉, 크기가 큰 B 화소용의 보조 용량(25B)을 인접하는 화소들 사이의 경계에 걸쳐 작성한다고 했을 경우, 이 보조 용량(25B)은, B 화소와 R 화소가 인접하는 경계, 또는 B 화소와 G 화소가 인접하는 경계에 걸쳐 형성된다. 보조 용량(25B)은 인접하는 R과 G 화소 사이에는 형성되지 않는다.
도 10 및 도 12에 나타낸 바와 같이, 수평 방향으로 인접하는 화소의 쌍을 경계선 O 에 대해 선 대칭인 레이아웃을 채용함으로써, 큰 크기의 보조 용량(25B)이 상술한 바와 같이 형성될 수 있다. 그러나, 도 12에 나타내는 화소 레이아웃(즉, 보조 용량(25B)이 형성되지 않는 화소 쌍이 존재하는 화소 레이아웃)에 있어서는, R 화소 또는 G 화소만을 보았을 경우, 각 보조 용량(25B)을 형성하는 금속층이 각 라인마다 간헐적이다.
이로 인해, 상술한 바와 같이, 레이저 어닐링 공정에 있어서, 보조 용량(25B)의 금속 패턴의 유무에 따라 TFT상의 아몰퍼스 실리콘으로의 열 전달이 달라지고, 이로 인해 TFT의 특성이 일정하지 않게 된다. 그 결과, 각 라인마다 줄무늬가 발생하여, 표시 화상의 화상 품질을 손상되게 한다.
그 결과, 보조 용량이 수평 방향으로 인접하는 화소 쌍에 걸쳐 형성되는 화소 레이아웃에 있어서, 레이저 어닐링을 이용하여 TFT의 특성을 일정하게 할 수 있는 화소 레이아웃을 제공하는 것이 바람직하다. 이후, 본 발명의 구체적인 실시예를 설명한다.
<2. 제1 실시예>
(화소 회로)
도 13은, 제1 실시예에 따른 화소(20A)의 화소 회로를 도시하는 회로도이다. 도 13에서, 도 2에 도시된 것과 동등한 부분에 대해서는 동일한 참조 번호를 사용한다.
도 13에 나타낸 바와 같이, 본 실시예에 따른 화소(20A)는, 유기 EL 소자(21)의 구동 회로로 작동하는, 구동 트랜지스터(22), 기입 트랜지스터(23) 및 유지 용량(24)을 포함한다. 또한, 화소(20A)는 보조 용량(25)을 포함한다. 보조 용량(25)은, 유기 EL 소자(21)의 애노드(즉, 구동 트랜지스터(22)의 소스 전극)와 고정 전위 노드로서 작동하는 공통 전원 공급선(34) 사이에 접속되어 있다.
(화소 레이아웃)
도 14는 제1 실시예에 따른 화소(20A)의 화소 레이아웃을 도시하는 평면도이 다. 도 14에서, 도 12에 도시된 것과 동등한 부분에 대해서는 동일한 참조 번호를 사용한다. 일례로서, 도 14는 각 B 화소용의 보조 용량(25B)이 레이아웃된 경우를 도시한다. R 및 G 화소의 보조 용량은 도시가 생략되어 있다. 상술한 바와 같이, 각 B 화소용의 보조 용량(25B)은 다른 색의 보조 용량보다 크기가 더 크다.
도 14에서, 크기가 큰 각 B 화소용의 보조 용량(25B)을 인접하는 화소 영역에 걸쳐 레이아웃한다고 했을 경우, 각 보조 용량(25B)은 특정 화소 쌍 사이의 경계에 걸쳐 형성된다. 구체적으로, 보조 용량(25B)은 B 화소와 그에 인접하는 R 화소, 또는 B화소와 그에 인접하는 G 화소 사이의 경계에 걸쳐 형성된다. 한편, 상기 특정 화소 쌍 이외의 화소 쌍들 사이에는 보조 용량(25B)이 형성되지 않는다. 즉, 인접하는 R과 G 화소 사이에는 보조 용량(25B)이 형성되지 않는다.
따라서, 제1 실시예에 따른 화소 레이아웃에서는, 보조 용량(25B)이 형성되지 않는 R과 G 화소 사이의 각 영역에서 섬 형상의 금속 패턴(26)이 형성된다. 즉, 이 금속 패턴(26)은 보조 용량(25B)에 대응하는 부위에 형성된다. 이 금속 패턴(26)은, 각 B 화소용의 보조 용량(25B)의 금속 패턴의 더미 패턴이 된다. 여기서, 금속 패턴(26)은 또한 보조 용량(25B)의 금속 패턴과 상이한 패턴일 수 있다.
상술한 바와 같이 제1 실시예에 따른 화소 레이아웃을 채용함으로써, 임의의 2개의 화소 사이에 각 B 화소용의 보조 용량(25B)에 대응하는 금속 패턴이 존재하게 될 것이다. 이에 의해, 레이저 어닐링 시 TFT상의 아몰퍼스 실리콘으로의 열 전달이 크게 바뀌는 것을 방지할 수 있다.
즉, 제1 실시예에 따른 화소 레이아웃에 따르면, 레이저 어닐링 시 TFT상의 아몰퍼스 실리콘으로의 열 전달이 한결같이(즉, 일정하게) 된다. 이에 의해, 레이저 어닐링으로부터 비롯되는 TFT 특성이 일정하게 될 수 있으며, TFT 특성에서의 편차에 기인하는 불균일의 염려가 없는 균일한 화질이 얻어진다.
또한, 상술한 바와 같이, 레이저 열 어닐링에서는, 레이저를 특정 화소의 개소에만 조사하도록 할 수 있다. 이로 인해, 저융점을 갖는 금속(예를 들어, Al)을 이용하여 조사되지 않은 부분에 저저항 배선을 형성하는 것이 가능하게 된다. 본 예에서는, 신호선(33R, 33G, 33B)이 레이저에 의해 조사되지 않는 부분에 형성된 이러한 저저항 배선을 갖는다.
이와 같이, 신호선(33R, 33G, 33B)의 일부에 저저항 배선을 사용함으로써, 영상 신호의 신호 전압 Vsig 또는 기준 전위 Vofs의 전파 지연을 대폭 완화할 수 있고, 이것은 표시 패널(70)의 대형화를 용이하게 한다. 신호선(33R, 33G, 33B)에 있어서, 레이저에 의해 조사된 개소에서는 다른 금속 배선을 사용하여, 상기 배선들이 전기적으로 접촉하게 됨을 이해할 것이다.
<3. 제2 실시예>
(화소 회로)
도 15는 제2 실시예에 따른 화소(20B)의 화소 회로를 도시하는 회로도이다. 도 15에서, 도 2에 도시된 것과 동등한 부분에 대해서는 동일한 참조 번호를 사용한다.
도 15에 나타낸 바와 같이, 본 실시예에 따른 화소(20B)는, 유기 EL 소자(21)의 구동 회로로서 작동하는, 구동 트랜지스터(22), 기입 트랜지스터(23) 및 유지 용량(24)을 포함한다. 또한, 화소(24B)는 보조 용량(25)을 포함한다. 보조 용량(25)은 유기 EL 소자(21)의 애노드(즉, 구동 트랜지스터(22)의 소스 전극)와 주사 방향에 있어서의 전단의 화소 행의 구동선(32) 사이에 접속되어 있다.
구체적으로는, 도 15에서, 상측으로부터 하측으로 행 주사가 행하여진다고 했을 때에, ｉ번째 화소(20Bi)의 보조 용량(25)의 일단부는 유기 EL 소자(21)의 애노드에 접속되고, 타단부는 (i-1)번째 행(즉, 전단 행)의 구동선(32i-1)에 접속되어 있다. 도 4에 도시된 타이밍 파형도를 참조하여 상술한 회로 동작의 설명으로부터 명백한 바와 같이, 구동선들(32) 중 하나의 전위 DS는, 임계치 보정 준비 기간(t1 내지 t3) 동안 저 전위 Vss로 되고, 그 이외의 기간 동안에는 고 전위 Vcc로 된다.
현재(즉, i번째) 화소 행을 구동할 때에는, 전단(즉, (i-1)번째) 화소 행의 구동선(32i-1)의 전위는 고 전위 Vcc로 되고, 의사 고정 전위 상태가 된다. 따라서, i번째 행이 선택되고 보조 용량(25)이 그 기능을 행할 때, i번째 화소 행의 보조 용량(25)에 대해, (i-1)번째 행의 구동선(32i-1)은 고정 전위 노드가 된다. 이에 의해, 보조 용량(25)은 그 기능을 충분히 행할 수 있으며, 또는 다시 말하면, 유기 EL 소자(21)의 부족한 용량을 충분히 보상할 수 있다.
이와 같이, 보조 용량(25)의 타단부를 전단 행의 구동선(32)에 접속하는 제2 실시예에 따른 화소 레이아웃을 채용할 경우에 있어서도, 제1 실시예와 유사한 레이아웃으로 된다. 즉, 도 14에 나타낸 바와 같이, 보조 용량(25B)이 형성되지 않는 R과 G 화소 사이의 영역에서 섬 형상의 금속 패턴(26)이 더미 패턴으로서 형성 되는 레이아웃으로 한다. 이에 의해, 제1 실시예에 따른 화소 레이아웃의 경우와 마찬가지의 이점을 달성할 수 있다.
또한, 구동선(32)은, 전단의 화소 행의 구동선(32)이 현재 단의 화소 행의 보조 용량(25B)이 형성되어 있는 영역의 상방에 형성되도록 배치된다. 그리고, 도16에 나타낸 바와 같이, 금속 패턴(26)의 수평 양단부는 콘택트부(27A, 27B)를 통해 구동선(32)에 전기적으로 접속된다. 이러한 구성을 채용함으로써, 금속 패턴(26)과 이 금속 패턴(26)에 대응하는 구동선(32)의 부분이 병렬로 접속하게 된다. 이로 인해, 구동선(32)이 금속 패턴(26)과 병렬로 접속하지 않는 경우에 비해 구동선(32)의 저 배선 저항이 실현될 수 있다.
그 결과, 구동선(32)의 배선 저항이 구동선(32)과 금속 패턴(26)이 병렬 접속하지 않는 경우와 같은 정도로 이미 충분하다면, 구동선(32)의 배선 폭은 달성될 수 있는 저저항화에 대응하는 분만큼 줄어들 수 있다. 그 결과, 화소(20)를 더 미세화할 수 있고, 또한 배선들 간의 쇼트 발생을 억제하는 것으로 인해 고 수율화에 기여할 수 있다.
또한, 각 구동선(32)의 저 배선 저항을 실현함으로써, 구동선(32)의 부하를 경감할 수 있기 때문에, 표시 패널(70)의 대형화 및 고정밀화가 실현 가능하게 된다. 또한, 구동선(32)의 배선 저항에 의한 전압 강하를 억제할 수 있다. 이에 의해, 고 계조 표시 시 대 저 계조 표시 시의 구동선(32)의 전위 DS의 차분을 작게 할 수 있어, 크로스 토크(cross-talk)와 같은 화질 문제를 억제할 수 있다.
<4. 변형예>
상기 실시예에서는, 유기 EL 소자(21)의 구동 회로가 2개의 트랜지스터(Tr)구성을 갖는 예로 설명하였다. 즉, 유기 EL 소자(21)의 구동 회로는 기본적으로 이하의 2개의 트랜지스터, 구동 트랜지스터(22) 및 기입 트랜지스터(23)를 포함한다. 그러나, 본 발명은 이 2개의 Tr 구성에의 적용에 한정되지 않는다.
2Tr 구성 이외에, 예를 들어, 유기 EL 소자(21)의 발광/비발광을 제어하는 트랜지스터를 포함하는 구성, 또는 구동 트랜지스터(22)의 게이트 전극에 기준 전위 Vofs를 선택적으로 기입하는 스위칭 트랜지스터를 포함하는 구성과 같은 각종 다른 화소 구성을 생각할 수 있다. 발광/비발광을 제어하는 트랜지스터를 포함하는 화소 구성을 취할 경우에는, 화소에 전원 전위(즉, 구동 전위)를 공급하는 구동선의 전위는 고 전위 Vcc로 된다. 금속 패턴(26)과 병렬로 접속됨으로써 저저항화를 가능하게 하는 기술이 이러한 구동선에 또한 적용될 수 있다.
또한, 상술한 실시예에서는, 인접하는 2개의 화소가 이 2개 화소를 분리시키는 경계선 O에 대해 선 대칭인 화소 레이아웃을 예로서 설명하였다. 그러나, 본 발명은 선 대칭 화소 레이아웃에 한정되지 않으며, 그 실시예는 보조 용량(25)이 2개의 화소 사이의 경계에 걸쳐 형성될 수 있는 임의의 화소 레이아웃에 적용될 수 있다.
게다가, 상술한 실시예에서는, 화소의 전기 광학 소자로서 유기 EL 소자를 사용하는 유기 EL 장치에 적용되는 것을 예로서 설명하였다. 그러나, 본 발명은 이러한 적용예에 한정되지 않는다. 구체적으로는, 디바이스에 흐르는 전류치에 따라 발광 강도가 변하도록 구성된 전류 구동형 전기 광학 소자(즉, 발광 소자)를 사 용하는 일반적인 표시 장치에 본 발명의 실시예를 적용하는 것이 가능하다. 이러한 전기 광학 소자는, 예를 들면, 무기 EL 소자, LED 소자 또는 반도체 레이저 소자일 수 있다.　
<5. 적용예>
이상 설명한 본 발명의 실시예에 따른 표시 장치는, 외부에서 입력되거나 또는 내부에서 작성된 영상 신호를 취하여 그 영상 신호를 화상 또는 영상으로서 표시하는 각종 부류의 전자 기기의 표시 장치에 적용될 수 있다.
본 발명의 실시예에 따른 표시 장치에 따르면, 레이저 어닐링을 사용하여 TFT 특성을 일정하게 할 수 있어, 줄무늬가 없는 균일한 화질을 얻을 수 있다. 따라서, 각종 부류의 전자 기기의 표시 장치로서 본 발명의 실시예에 따른 표시 장치를 사용함으로써, 이러한 전자 기기의 표시 장치의 표시 품질의 향상이 가능하게 된다.
본 발명의 실시예에 따른 표시 장치는 밀봉된 모듈 형상의 구성요소도 포함한다. 이러한 모듈 형상의 구성요소로는, 예를 들면, 투명한 유리 또는 유사한 재료의 시트의 대향부에 화소 어레이부를 부착함으로써 형성되는 표시 모듈이 있다. 투명 대향부에는 컬러 필터, 보호막 또는 기타 막 뿐만 아니라 차광막이 제공될 수 있다. 디스플레이 모듈 그 자체에는 또한 화소 어레이부와 외부 구성요소 간에 신호 또는 다른 정보를 전송하기 위한 회로부나 플렉시블 회로 기판(FPC)이 제공될 수 있다.
이하에서는 본 발명의 실시예가 적용된 전자 기기의 구체예에 대해 설명한 다. 도 17 내지 도 21g에 도시된 각종 전자 기기는, 디지털 카메라, 랩톱 컴퓨터, 휴대 단말기 또는 기타 휴대 단말기 및 비디오 카메라와 같이, 본 발명의 실시예가 적용될 수 있는 표시 장치를 갖는 전자 기기의 예로서 주어진다.
도 17은 본 발명의 실시예가 적용되는 텔레비전 세트의 외관을 도시하는 사시도다. 본 적용 예에 따른 텔레비전 세트는, 프론트 패널(102) 및 필터 유리(103)와 같은 구성요소로 구성되는 영상 표시 화면부(101)를 포함한다. 본 적용 예에 따른 텔레비전 세트는, 본 발명의 실시예에 따른 표시 장치를 영상 표시 화면부(10)로서 사용함으로써 제작된다.
도 18a 및 도 18b는 본 발명의 실시예가 적용되는 디지털 카메라의 외관을 도시하는 사시도이다. 도 18a는 앞에서 본 사시도이고, 도 18b는 뒤에서 본 사시도이다. 본 적용 예에 따른 디지털 카메라는, 플래시(111), 표시부(112), 메뉴 스위치(113) 및 셔터 버튼(114)과 같은 구성요소들을 포함하고 있다. 본 적용 예에 따른 디지털 카메라는, 본 발명의 실시예에 따른 표시 장치를 표시부(112)로서 사용함으로써 제작된다.
도 19는 본 발명의 실시예가 적용되는 랩톱 컴퓨터의 외관을 도시하는 사시도다. 본 적용 예에 따른 랩톱 컴퓨터는, 문자 또는 기타 정보를 입력할 때에 작동되는 키보드(122), 화상을 표시하는 표시부(123)와 같은 구성요소들을 포함하며, 이 구성요소 둘 모두는 본체(121)에 하우징되어 있다. 본 적용 예에 따른 랩톱 컴퓨터는 본 발명의 실시예에 따른 표시 장치를 표시부(123)로서 사용함으로써 제작된다.
도 20은 본 발명의 실시예가 적용되는 비디오 카메라의 외관을 도시하는 사시도다. 본 적용 예에 따른 비디오 카메라는, 본체부(131), 전방을 향한 비디오 카메라의 측면에 제공되고 피사체의 화상을 얻기 위한 렌즈(132), 기록 시의 스타트/스톱 스위치(133) 및 표시부(134)와 같은 구성요소들을 포함한다. 본 적용 예에 따른 비디오 카메라는 본 발명의 실시예에 따른 표시 장치를 표시부(134)로서 사용함으로써 제작된다.
도 21a 내지 도 21g는 본 발명의 실시예가 적용되는 휴대 단말기의 각종 외관 뷰다. 휴대 단말기는 여기서 모바일 단말기의 일례로서 주어진다. 도 21a는 개방 상태에서의 휴대 단말기의 정면도이고, 도 21b는 도 21a의 측면도다. 도 21c는 폐쇄 상태에서의 휴대 단말기의 정면도이고, 도 21d 내지 도 21g는 각각 도 21c의 좌측면도, 우측면도, 상면도 및 하면도이다.
본 적용 예에 따른 휴대 단말기는 상측 샤시(141), 하측 샤시(142), 연결부(이 경우는 힌지)(143), 표시부(144), 서브 표시부(145), 픽처 라이트(146) 및 카메라(147)와 같은 구성요소를 포함한다. 본 적용 예에 따른 휴대 단말기는 본 발명의 실시예에 따른 표시 장치를 표시부(144) 또는 서브 표시부(145)로서 사용함으로써 제작된다.
본 발명은 2008년 12월 16일에 일본 특허청에 출원된 일본 우선권 특허 출원 JP 2008-319252호에 개시된 것에 관련된 내용을 포함하며, 그 전체 내용은 참조함으로써 본 명세서에 포함된다.
당업자들은, 각종 변형, 조합, 서브-조합 및 변경이, 첨부되는 특허청구범위 및 그 동등물의 범위 내에 있는 한, 설계 요건 및 다른 요인에 따라 일어날 수 있음을 이해할 것이다.
도 1은 본 발명의 기본예에 따른 유기 EL 표시 장치의 구성의 개략을 나타내 는 시스템 구성도.
도 2는 화소의 기본적인 회로 구성을 도시하는 회로도.
도 3은 화소의 단면 구조의 일례를 나타내는 단면도.
도 4는 본 기본예에 따른 유기 EL 표시 장치의 회로 동작의 설명을 수반하는 타이밍 파형도.
도 5a는 본 기본예에 따른 유기 EL 표시 장치의 회로 동작의 설명을 수반하는 도면.
도 5b는 본 기본예에 따른 유기 EL 표시 장치의 회로 동작의 설명을 수반하는 도면.
도 5c는 본 기본예에 따른 유기 EL 표시 장치의 회로 동작의 설명을 수반하는 도면.
도 5d는 본 기본예에 따른 유기 EL 표시 장치의 회로 동작의 설명을 수반하는 도면.
도 6a는 본 기본예에 따른 유기 EL 표시 장치의 회로 동작의 설명을 수반하는 도면.
도 6b는 본 기본예에 따른 유기 EL 표시 장치의 회로 동작의 설명을 수반하는 도면.
도 6c는 본 기본예에 따른 유기 EL 표시 장치의 회로 동작의 설명을 수반하는 도면.
도 6d는 본 기본예에 따른 유기 EL 표시 장치의 회로 동작의 설명을 수반하 는 도면.
도 7은 구동 트랜지스터의 임계치 전압 Vth의 편차에 기인하는 과제의 설명을 수반하는 그래프.
도 8은 구동 트랜지스터의 이동도 μ의 편차에 기인하는 과제의 설명을 수반하는 그래프.
도 9a는 임계치 보정 및 이동도 보정 둘 다 행해지지 않은 경우에서의, 영상 신호의 신호 전압 Vsig와 구동 트랜지스터의 드레인-소스 간 전류 Ids 간의 관계의 설명을 수반하는 그래프.
도 9b는 임계치 보정은 행해졌으나 이동도 보정은 행해지지 않은 경우에서의, 영상 신호의 신호 전압 Vsig와 구동 트랜지스터의 드레인-소스 간 전류 Ids 간의 관계의 설명을 수반하는 그래프.
도 9c는 임계치 보정 및 이동도 보정 둘 다 행해진 경우에서의, 영상 신호의 신호 전압 Vsig와 구동 트랜지스터의 드레인-소스 간 전류 Ids 간의 관계의 설명을 수반하는 그래프.
도 10은 화소 레이아웃의 기본형을 도시하는 도면.
도 11a는 레이저 어닐링을 행할 때의 화소 레이아웃을 도시하는 평면도.
도 11b는 도 11a의 단면도.
도 12는 도 10에 나타낸 화소 레이아웃의 경우에서, 레이저 어닐링 시의 금속 배선의 레이아웃을 도시하는 도면.
도 13은 제1 실시예에 따른 화소 회로를 도시하는 회로도.
도 14는 제1 실시예에 따른 화소의 화소 레이아웃을 도시하는 평면도.
도 15는 제2 실시예에 따른 화소 회로를 도시하는 회로도.
도 16는 제2 실시예에 따른 화소의 화소 레이아웃을 도시하는 평면도.
도 17은 본 발명의 실시예가 적용되는 텔레비전 세트의 외관을 도시하는 사시도.
도 18a는 본 발명의 실시예가 적용되는 디지털 카메라의 외관을 도시하는 정면 사시도.
도 18b는 본 발명의 실시예가 적용되는 디지털 카메라의 외관을 도시하는 후면 사시도.
도 19는 본 발명의 실시예가 적용되는 랩톱 컴퓨터의 외관을 도시하는 사시도.
도 20은 본 발명의 실시예가 적용되는 비디오 카메라의 외관을 도시하는 사시도.
도 21a는 본 발명의 실시예가 적용되는, 개방 상태에서의 휴대 단말기의 정면 외관도.
도 21b는 도 21a의 측면도.
도 21c는 본 발명의 실시예가 적용되는, 폐쇄 상태에서의 휴대 단말기의 정면 외관도.
도 21d는 도 21c의 좌측면도.
도 21e는 도 21c의 우측면도.
도 21f는 도 21c의 상면도.
도 21g는 도 21c의 하면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 유기 EL 표시 장치
20, 20A, 20B : 화소(화소 회로)
21 : 유기 EL 소자
22 : 구동 트랜지스터
23 : 기입 트랜지스터
24 : 유지 용량
25 : 보조 용량
26 : 금속 패턴(더미 패턴)
27A, 27B : 콘택트부
30 : 화소 어레이부
31(31-1 내지 31-m) : 주사선
32(32-1 내지 32-m) : 전원 공급선
33(33-1 내지 33-n, 33R, 33G, 33B) : 신호선
34 : 공통 전원 공급선
40 : 기입 주사 회로
50 : 전원 공급 주사 회로
60 : 신호 출력 회로
70 : 표시 패널
WS(WS1 내지 WSm) : 주사선의 전위(기입 주사 신호)
DS(DS1 내지 DSm) : 전원 공급선의 전위(전원 전위)

Claims (8)

  1. 표시 장치로서,
    배열 형상으로 배치된 복수의 화소
    를 포함하며,
    각각의 화소는,
    전기 광학 소자,
    영상 신호를 기입하도록 구성된 기입 트랜지스터,
    상기 기입 트랜지스터에 의해 기입된 상기 영상 신호에 따라 상기 전기 광학 소자를 구동하도록 구성된 구동 트랜지스터,
    상기 구동 트랜지스터의 게이트 전극과 소스 전극 사이에 접속되고, 상기 기입 트랜지스터에 의해 기입된 상기 영상 신호를 유지하도록 구성된 유지 용량, 및
    상기 전기 광학 소자의 애노드와 고정 전위 노드 사이에 접속된 보조 용량
    을 포함하며,
    각각의 보조 용량은 화소 행의 화소 레이아웃 방향으로 인접하는 특정 화소 쌍 사이의 경계에 걸쳐 형성되고,
    상기 특정 화소 쌍 이외의 화소 쌍들 사이에는 상기 보조 용량과 대응하는 부위에 섬 형상의 금속 패턴이 형성되어 있는, 표시 장치.
  2. 제1항에 있어서, 상기 특정 화소 쌍과 상기 특정 화소 쌍 이외의 화소 쌍들 은 둘 다, 각 화소 쌍 사이의 경계선에 대해 선 대칭되도록 화소 레이아웃으로 배치되어 있는, 표시 장치.
  3. 제1항에 있어서,
    상기 고정 전위 노드는 상기 화소에 전원 전위를 공급하도록 구성된 전원 공급선이며,
    상기 섬 형상의 금속 패턴은 상기 전원 공급선의 배선의 일부와 병렬로 접속되는, 표시 장치.
  4. 삭제
  5. 제1항에 있어서, 각 화소는, 상기 구동 트랜지스터에 흐르는 전류에 따라 변하는 보정량으로, 상기 구동 트랜지스터의 게이트와 소스 간의 전위 차에 부귀환을 적용하는 것에 의해 상기 구동 트랜지스터의 이동도를 보정하는 이동도 보정 처리 의 기능을 포함하는, 표시 장치.
  6. 제5항에 있어서, 상기 이동도 보정 처리는 상기 기입 트랜지스터에 의해 행해지는 상기 영상 신호 기입 처리와 병행해서 행하여지는, 표시 장치.
  7. 배열 형상으로 배치된 복수의 화소를 갖는 표시 장치의 화소 레이아웃 방법으로서,
    각각의 화소는,
    전기 광학 소자,
    영상 신호를 기입하도록 구성된 기입 트랜지스터,
    상기 기입 트랜지스터에 의해 기입된 상기 영상 신호에 따라 상기 전기 광학 소자를 구동하도록 구성된 구동 트랜지스터,
    상기 구동 트랜지스터의 게이트 전극과 소스 전극 사이에 접속되고, 상기 기입 트랜지스터에 의해 기입된 상기 영상 신호를 유지하도록 구성된 유지 용량, 및
    상기 전기 광학 소자의 애노드와 고정 전위 노드 사이에 접속된 보조 용량
    을 포함하며,
    상기 방법은,
    화소 행의 화소 레이아웃 방향으로 인접하는 특정 화소 쌍 사이의 경계에 걸쳐서 각 보조 용량을 형성하는 단계; 및
    상기 특정 화소 쌍 이외의 화소 쌍들 사이에는 상기 보조 용량과 대응하는 부위에 섬 형상의 금속 패턴을 형성하는 단계
    를 포함하는, 표시 장치의 화소 레이아웃 방법.
  8. 전자 기기로서,
    배열 형상으로 배치된 복수의 화소를 갖는 표시 장치를 포함하며,
    각각의 화소는,
    전기 광학 소자,
    영상 신호를 기입하도록 구성된 기입 트랜지스터,
    상기 기입 트랜지스터에 의해 기입된 상기 영상 신호에 따라 상기 전기 광학 소자를 구동하도록 구성된 구동 트랜지스터,
    상기 구동 트랜지스터의 게이트 전극과 소스 전극 사이에 접속되고, 상기 기입 트랜지스터에 의해 기입된 상기 영상 신호를 유지하도록 구성된 유지 용량, 및
    상기 전기 광학 소자의 애노드와 고정 전위 노드 사이에 접속된 보조 용량
    을 포함하며,
    각각의 보조 용량은 화소 행의 화소 레이아웃 방향으로 인접하는 특정 화소 쌍 사이의 경계에 걸쳐 형성되고,
    상기 특정 화소 쌍 이외의 화소 쌍들 사이에는 상기 보조 용량과 대응하는 부위에 섬 형상의 금속 패턴이 형성되어 있는, 전자 기기.
KR1020090124503A 2008-12-16 2009-12-15 표시 장치, 표시 장치의 화소 레이아웃 방법 및 전자 기기 KR101548750B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008319252A JP4697297B2 (ja) 2008-12-16 2008-12-16 表示装置、表示装置の画素レイアウト方法および電子機器
JPJP-P-2008-319252 2008-12-16

Publications (2)

Publication Number Publication Date
KR20100069605A KR20100069605A (ko) 2010-06-24
KR101548750B1 true KR101548750B1 (ko) 2015-08-31

Family

ID=42239923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090124503A KR101548750B1 (ko) 2008-12-16 2009-12-15 표시 장치, 표시 장치의 화소 레이아웃 방법 및 전자 기기

Country Status (5)

Country Link
US (1) US8854283B2 (ko)
JP (1) JP4697297B2 (ko)
KR (1) KR101548750B1 (ko)
CN (2) CN101751854B (ko)
TW (1) TWI444953B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5778961B2 (ja) * 2011-03-29 2015-09-16 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP5795893B2 (ja) * 2011-07-07 2015-10-14 株式会社Ｊｏｌｅｄ 表示装置、表示素子、及び、電子機器
JP6201465B2 (ja) 2013-07-08 2017-09-27 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器
KR102227455B1 (ko) * 2013-10-08 2021-03-11 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US9378686B2 (en) * 2014-05-01 2016-06-28 Pixtronix, Inc. Display circuit incorporating data feedback loop
US20170092183A1 (en) * 2015-09-24 2017-03-30 Pixtronix, Inc. Display apparatus including pixel circuits for controlling light modulators
JP6646824B2 (ja) 2016-01-22 2020-02-14 パナソニックＩｐマネジメント株式会社 撮像装置
JP7073198B2 (ja) * 2018-06-07 2022-05-23 株式会社ジャパンディスプレイ 表示装置
KR102562837B1 (ko) * 2018-09-13 2023-08-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102620074B1 (ko) * 2019-03-22 2024-01-02 삼성디스플레이 주식회사 발광 표시 장치
KR20220004879A (ko) 2020-07-03 2022-01-12 삼성디스플레이 주식회사 표시장치
CN112086468B (zh) * 2020-09-03 2023-08-22 武汉华星光电半导体显示技术有限公司 显示面板
US20220208913A1 (en) * 2020-12-30 2022-06-30 Lg Display Co., Ltd. Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637433B1 (ko) 2004-05-24 2006-10-20 삼성에스디아이 주식회사 발광 표시 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001109405A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
JP2002076359A (ja) * 2000-09-04 2002-03-15 Sanyo Electric Co Ltd 薄膜トランジスタ及び表示装置
CN100589162C (zh) * 2001-09-07 2010-02-10 松下电器产业株式会社 El显示装置和el显示装置的驱动电路以及图像显示装置
JP4348919B2 (ja) * 2002-09-20 2009-10-21 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP4168270B2 (ja) * 2003-08-11 2008-10-22 ソニー株式会社 表示装置及びその駆動方法
US7173590B2 (en) 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
US7710022B2 (en) * 2006-01-27 2010-05-04 Global Oled Technology Llc EL device having improved power distribution
JP4203773B2 (ja) * 2006-08-01 2009-01-07 ソニー株式会社 表示装置
JP2008051990A (ja) 2006-08-24 2008-03-06 Sony Corp 表示装置
JP2008233125A (ja) * 2007-02-21 2008-10-02 Sony Corp 表示装置、表示装置の駆動方法および電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637433B1 (ko) 2004-05-24 2006-10-20 삼성에스디아이 주식회사 발광 표시 장치

Also Published As

Publication number Publication date
JP4697297B2 (ja) 2011-06-08
US8854283B2 (en) 2014-10-07
CN102903326B (zh) 2015-09-30
KR20100069605A (ko) 2010-06-24
CN101751854A (zh) 2010-06-23
CN102903326A (zh) 2013-01-30
JP2010145444A (ja) 2010-07-01
TW201037661A (en) 2010-10-16
CN101751854B (zh) 2012-10-31
TWI444953B (zh) 2014-07-11
US20100149143A1 (en) 2010-06-17

Similar Documents

Publication Publication Date Title
KR102047631B1 (ko) 표시 장치
KR101548750B1 (ko) 표시 장치, 표시 장치의 화소 레이아웃 방법 및 전자 기기
JP4623138B2 (ja) 表示装置および電子機器
KR101567734B1 (ko) 표시 장치 및 전자 기기
JP5287210B2 (ja) 表示装置および電子機器
KR20090041331A (ko) 표시장치 및 전자기기
KR101559366B1 (ko) 표시장치, 표시장치에 있어서의 배선의 레이아웃 방법 및 전자기기
KR20110036668A (ko) 표시 장치, 표시 장치의 구동 방법 및 전자 기기
JP2014085384A (ja) 表示装置及び表示装置の駆動方法
JP5195410B2 (ja) 表示装置、表示装置の駆動方法および電子機器
JP2010145893A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009282191A (ja) 表示装置、表示装置の駆動方法および電子機器
JP5195409B2 (ja) 表示装置、表示装置の画素レイアウト方法および電子機器
JP2010002794A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2010145580A (ja) 表示装置、表示装置の駆動方法および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant