KR101548704B1 - Silicon nanowire array, anode of lithium ion battery and fabricating method for the same - Google Patents
Silicon nanowire array, anode of lithium ion battery and fabricating method for the same Download PDFInfo
- Publication number
- KR101548704B1 KR101548704B1 KR1020130102254A KR20130102254A KR101548704B1 KR 101548704 B1 KR101548704 B1 KR 101548704B1 KR 1020130102254 A KR1020130102254 A KR 1020130102254A KR 20130102254 A KR20130102254 A KR 20130102254A KR 101548704 B1 KR101548704 B1 KR 101548704B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- forming
- layer
- stress
- silicon substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M4/00—Electrodes
- H01M4/02—Electrodes composed of, or comprising, active material
- H01M4/13—Electrodes for accumulators with non-aqueous electrolyte, e.g. for lithium-accumulators; Processes of manufacture thereof
- H01M4/139—Processes of manufacture
- H01M4/1395—Processes of manufacture of electrodes based on metals, Si or alloys
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
- B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
- B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M10/00—Secondary cells; Manufacture thereof
- H01M10/04—Construction or manufacture in general
- H01M2010/0495—Nanobatteries
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Abstract
본 발명의 실리콘 나노와이어 어레이는, 금속층; 상기 금속층의 일면에 수직으로 배열된 실리콘 나노와이어들로 구성되며, 상기 실리콘 나노와이어들은 하부까지 서로 완전히 분리된 상태인 것을 특징으로 한다.
또한, 본 발명의 리튬 이온 전지용 음극은, 금속 전극; 및 상기 금속 일면에 수직으로 배열된 실리콘 나노와이어들로 구성된 음극재를 포함하며, 상기 실리콘 나노와이어들은 하부까지 서로 완전히 분리된 상태인 것을 특징으로 한다.
본 발명의 실리콘 나노와이어 어레이 및 이를 이용한 리튬 이온 전지용 음극은, 실리콘 나노와이어들이 하부에 벌크 실리콘이 없이 서로 완전히 분리됨으로써, 리튬 이온의 삽입과 탈리 과정에서 발생하는 실리콘의 부피팽창에 의한 파괴를 방지할 수 있는 효과가 있다.The silicon nanowire array of the present invention comprises: a metal layer; And the silicon nanowires are vertically arranged on one surface of the metal layer, and the silicon nanowires are completely separated from each other to the bottom.
Further, the negative electrode for a lithium ion battery of the present invention comprises: a metal electrode; And an anode material composed of silicon nanowires arranged perpendicular to the metal surface, wherein the silicon nanowires are completely separated from each other to a lower portion.
The silicon nanowire array of the present invention and the negative electrode for a lithium ion battery using the same are completely separated from each other without the bulk silicon in the lower part of the silicon nanowire, thereby preventing the destruction due to the expansion of the silicon caused by the insertion and removal of lithium ions There is an effect that can be done.
Description
본 발명은 실리콘 나노와이어 어레이와 이를 이용한 리튬 이온 전지용 음극 및 이들의 제조방법에 관한 것으로서, 더욱 상세하게는 각각이 완전히 분리된 실리콘 나노와이어가 배열된 어레이와 이를 이용한 리튬 이온 전지용 음극 및 이들의 제조방법에 관한 것이다.The present invention relates to a silicon nanowire array, a cathode for a lithium ion battery using the same, and more particularly, to an array in which silicon nano wires are completely separated, an anode for a lithium ion battery using the array, ≪ / RTI >
현재 리튬 이온 전지용의 음극재로 사용되는 탄소재는 안전성이 높고, 전기화학반응의 전위가 리튬금속에 가까우며, 결정구조의 변화가 적기 때문에 지속적인 산화환원반응이 가능한 점에서 우수한 사이클 수명을 나타낸다. 하지만, 372mAh/g의 이론용량 한계를 극복하기 위하여 실리콘과 주석계를 기반으로 하는 음극재에 연구가 집중되고 있다.The carbon material used as an anode material for a lithium ion battery has a high safety, a potential of an electrochemical reaction is close to a lithium metal, and a change in crystal structure is small, so that an oxidation and reduction reaction can be continuously performed. However, in order to overcome the theoretical capacity limit of 372 mAh / g, research is concentrated on an anode material based on silicon and tin.
실리콘계열의 음극재는 탄소재의 이론 용량 (372mAh/g)에 대비해서 10배 이상의 이론 용량 (4,010mAh/g)을 보이지만, Li과의 반응에서 발생하는 체적의 팽창은 탄소재의 약 20배 이상에 해당하는 약 3~400% 범위이다. 따라서 실리콘계열의 음극재는 높은 체적팽창으로 인한 기계적 응력에 의해 파괴가 일어나기 때문에 충, 방전 사이클 특성이 크게 저하된다는 문제점이 있다.Silicon-based anode materials show a theoretical capacity (4,010 mAh / g) 10 times or more as compared to the theoretical capacity (372 mAh / g) of carbon materials. However, the volume expansion caused by reaction with Li is about 20 times To about 400%. Therefore, there is a problem that the characteristics of the charge and discharge cycle are greatly deteriorated because the silicon negative electrode material is destroyed by mechanical stress due to high volume expansion.
실리콘계열 음극재의 체적변화에 의한 문제점을 극복하기 위해서는 음극재의 미세화가 필요하며, 기둥형상 구조의 실리콘을 음극재로 적용시키는 연구가 진행되고 있다. 특히, 기판 위에 실리콘 나노와이어가 수직으로 배열되어 있는 구조가 고효율의 음극재로 적합하다. 이러한 실리콘 나노와이어 어레이를 형성하는 방법으로는 고진공 분위기에서 물리 기상증착법 또는 고온의 VLS(Vapor-Liquid-Solid)법을 이용하여 나노와이어를 성장시키는 방식(bottom-up 방식)으로 실리콘 나노와이어를 합성하여 음극재로 응용하는 연구가 진행되고 있다. 하지만, 이와 같은 증착방법은 고가의 장비가 필요하고 공정시간이 길기 때문에, 대량생산에 적합하지 못하다.In order to overcome the problem caused by the volume change of the silicon-based negative electrode material, miniaturization of the negative electrode material is required, and studies have been made to apply columnar silicon to the negative electrode material. In particular, a structure in which silicon nanowires are vertically arranged on a substrate is suitable as a high-efficiency anode material. As a method of forming such a silicon nanowire array, a silicon nanowire is synthesized by a bottom-up method in which a nanowire is grown using a physical vapor deposition method or a high-temperature VLS (liquid-liquid-solid) method in a high vacuum atmosphere And research is being carried out to apply it as an anode material. However, such a deposition method is not suitable for mass production because expensive equipment is required and the processing time is long.
반대로, 실리콘 기판 위에 금속 촉매(Ag, Au)를 증착한 뒤에 화학적 식각을 수행하여 실리콘 나노와이어를 합성하는 연구도 수행되어 왔다. 이러한 화학적 식각에 의한 실리콘 나노와이어 어레이의 제작 방법은 경제적이고 공정시간이 짧으며 특정의 장비가 요구되지 않는 점에서 물리 기상증착법과 VLS법의 대체 기술로 주목을 받고 있다. Conversely, research has been carried out to synthesize silicon nanowires by depositing a metal catalyst (Ag, Au) on a silicon substrate, followed by chemical etching. The manufacturing method of the silicon nanowire array by the chemical etching is economical, the process time is short, and the special equipment is not required, and it is attracting attention as a substitute technology of the physical vapor deposition method and the VLS method.
하지만, 종래에 화학적 식각이 수행되는 실리콘 기판의 두께가 약 600㎛ 이상으로서, 이러한 실리콘 기판의 전체 두께를 화학적 식각하여 나노와이어를 형성하는데 한계가 있기 때문에, 형성된 나노와이어의 밑 부분에는 벌크 실리콘이 존재한다.However, since the thickness of the silicon substrate on which the chemical etching is conventionally performed is about 600 mu m or more and the total thickness of the silicon substrate is limited by the chemical etching to form the nanowire, bulk silicon is formed at the bottom of the formed nanowire exist.
결국, 벌크 실리콘 위에 실리콘 나노와이어가 배열되어 있는 구조이기 때문에, 실리콘 나노와이어들이 서로 완전히 분리된 것으로 볼 수 없으며, 벌크 실리콘의 체적변화에 따른 균열과 파괴가 발생하는 문제가 있다.
As a result, since the structure in which the silicon nanowires are arranged on the bulk silicon, the silicon nanowires can not be seen as completely separated from each other, and cracks and fractures occur due to the volume change of the bulk silicon.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 실리콘 나노와이어 어레이와 이를 이용한 리튬 이온 전지용 음극 및 이들의 제조방법에 관한 것으로서, 실리콘 나노와이어들이 서로 완전히 분리된 어레이와 이를 이용한 리튬 이온 전지용 음극 및 이들의 제조방법을 제공하는데 목적이 있다.The present invention relates to a silicon nanowire array, a cathode for a lithium ion battery using the same, and a method of manufacturing the same. The present invention relates to an array in which silicon nanowires are completely separated from each other, a cathode for a lithium- And to provide a method for producing these.
상기 목적을 달성하기 위한 실리콘 나노와이어 어레이는, 금속층; 상기 금속층의 일면에 수직으로 배열된 실리콘 나노와이어들로 구성되며, 상기 실리콘 나노와이어들은 하부까지 서로 완전히 분리된 상태인 것을 특징으로 한다.A silicon nanowire array for achieving the above object comprises: a metal layer; And the silicon nanowires are vertically arranged on one surface of the metal layer, and the silicon nanowires are completely separated from each other to the bottom.
이러한 실리콘 나노와이어 어레이를 제조하는 방법은, 결정질 실리콘 기판을 준비하는 단계; 상기 실리콘 기판에 전해 증착 공정으로 전해 증착 응력이 잔류하는 스트레스층을 형성하는 단계; 상기 스트레스층에 잔류하는 전해 증착 응력에 의하여 상기 결정질 실리콘 기판의 표면을 박리하는 단계; 상기 박리된 실리콘 박막의 표면에 마스크를 형성하는 단계; 및 상기 마스크가 형성된 실리콘 박막을 습식식각하여 하부까지 서로 완전히 분리된 실리콘 나노와이어를 형성하는 단계를 포함한다.A method of fabricating such a silicon nanowire array comprises the steps of: preparing a crystalline silicon substrate; Forming a stress layer on the silicon substrate, the electrolytic deposition process remaining an electrolytic deposition stress; Peeling the surface of the crystalline silicon substrate by an electrolytic deposition stress remaining in the stress layer; Forming a mask on a surface of the peeled silicon thin film; And wet-etching the silicon thin film having the mask formed thereon to form silicon nanowires completely separated from each other to a lower portion.
본 발명은 결정질 실리콘 기판에 전해 증착 응력이 잔류하는 스트레스층을 전해 증착하여 결정질 실리콘 기판을 박리한 뒤에, 박리된 결정질 실리콘 박막에 습식식각 공정으로 실리콘 나노와이어를 형성함으로써, 실리콘 나노와이어의 하부에 실리콘 벌크층이 남지 않고 서로 완전히 분리된 상태로 스트레스층에 수직으로 배열된 실리콘 나노와이어 어레이를 구성할 수 있다.The present invention relates to a method for manufacturing a semiconductor device, which comprises the steps of: electrolytically depositing a stress layer having an electrolytic deposition stress on a crystalline silicon substrate to electrolytically deposit a crystalline silicon substrate thereon, and then forming a silicon nanowire on the separated crystalline silicon thin film by a wet etching process; A silicon nanowire array vertically arranged in the stress layer can be constructed with the silicon bulk layer remaining completely separated from each other.
이때, 스트레스층은 전해 증착 과정에서 압축 응력이 잔류하는 Ni 또는 Ni합금 재질일 수 있으며, 전해 증착 공정을 수행하기 위하여 결정질 실리콘 기판에 스퍼터링 또는 증발공정으로 Ti층과 Ni층을 차례로 증착하여 씨앗층을 형성하는 것이 좋다.In this case, the stress layer may be a Ni or Ni alloy material in which compressive stress remains in the electrolytic deposition process. In order to perform the electrolytic deposition process, a Ti layer and a Ni layer are sequentially deposited on the crystalline silicon substrate by a sputtering or evaporation process, .
그리고 전해 증착 공정의 도금욕을 조절하여 스트레스층의 조성을 조절함으로써 스트레스층에 잔류하는 응력을 조절할 수 있다. 또한, 스트레스층의 두께를 조절하여 결정질 실리콘 기판의 표면에 미치는 응력을 조절할 수 있다. 따라서 이 둘을 함께 조절함으로써 결정질 실리콘 기판에서 박리되는 결정질 실리콘 박막의 두께를 조절할 수 있다.Also, by adjusting the composition of the stress layer by controlling the plating bath of the electrolytic deposition process, the stress remaining in the stress layer can be controlled. Also, the stress on the surface of the crystalline silicon substrate can be controlled by controlling the thickness of the stress layer. Therefore, by adjusting the two together, the thickness of the crystalline silicon thin film to be peeled off from the crystalline silicon substrate can be adjusted.
습식식각 공정으로 실리콘 나노와이어를 형성하기 위하여 사용되는 마스크는 Ag 나 Au와 같은 귀금속 재질이다. 이러한 금속재질의 마스크는 무전해 도금 공정을 이용하여 나노입자 형태로 실리콘 박막의 표면에 부착하여 무작위의 위치에 마스크를 형성할 수도 있고, 금속을 패터닝하여 마스크를 형성함으로써 원하는 간격과 위치에 마스크를 형성할 수도 있다. 금속을 패터닝하여 마스크를 형성하는 방법으로는 PS 나노입자리소그래피(Polystyrene Nanosphere Lithography), 레이저 간섭 리소그래피(Laser Interference Lithography)및 전자 빔 리소그래피(E-beam lithography) 등에서 선택하여 수행할 수 있다.The mask used to form the silicon nanowires in the wet etching process is a noble metal such as Ag or Au. Such a metal mask may be formed in a random position by attaching it to the surface of the silicon thin film in the form of nanoparticles using an electroless plating process. Alternatively, a metal may be patterned to form a mask, . A method of forming a mask by patterning a metal may be selected from PS nanoparticle lithography, laser interference lithography, and E-beam lithography.
그리고 결정질 실리콘 기판에서 박리된 실리콘 박막의 두께와 습식식각 공정을 수행하는 시간을 조절함으로써, 실리콘 나노와이어의 길이를 조절할 수 있다.The length of the silicon nanowire can be controlled by controlling the thickness of the silicon thin film separated from the crystalline silicon substrate and the time for performing the wet etching process.
또한, 상기 목적을 달성하기 위한 리튬 이온 전지용 음극은, 금속 전극; 및 상기 금속 전극의 일면에 수직으로 배열된 실리콘 나노와이어들로 구성된 음극재를 포함하며, 상기 실리콘 나노와이어들은 하부까지 서로 완전히 분리된 상태인 것을 특징으로 한다.To achieve the above object, a cathode for a lithium ion battery includes: a metal electrode; And an anode material composed of silicon nanowires arranged vertically on one surface of the metal electrode, wherein the silicon nanowires are completely separated from each other to a lower portion.
이러한 리튬 이온 전지용 음극은, 실리콘을 음극재로 사용하여 용량이 뛰어나며, 실리콘 나노와이어 음극재가 하부에 실리콘 벌크층이 남지 않고 서로 완전히 분리되어 있기 때문에 리튬 이온의 삽입과 탈리 과정에서 실리콘의 체적이 변화하여도 음극재의 하부가 파괴되는 현상이 발생하지 않는다.Since the negative electrode for lithium ion battery is excellent in capacity using silicon as an anode material and the silicon nanowire anode material is completely separated from each other without leaving the silicon bulk layer at the bottom, the volume of silicon is changed during the insertion and desorption of lithium ions A phenomenon that the lower portion of the negative electrode material is destroyed does not occur.
리튬 이온 전지용 음극의 제조방법은, 상기한 실리콘 나노와이어 어레이를 형성하는 방법을 적용하되, 하부까지 서로 완전히 분리된 실리콘 나노와이어들이 음극재로 작용한다.A method of manufacturing a negative electrode for a lithium ion battery uses the method of forming the above-described silicon nanowire array, wherein the silicon nanowires completely separated from each other to the lower part act as an anode material.
이러한 리튬 이온 전지용 음극의 제조방법은, 실리콘 나노와이어의 형성과정에서 음극재가 금속 재질의 스트레스층에 부착되어 있기 때문에 음극재를 바인딩하는 공정을 추가할 필요가 없다.Since the negative electrode material is attached to the stress layer of the metal material in the process of forming the silicon nanowire, there is no need to add a step of binding the negative electrode material to the negative electrode material for the lithium ion battery.
한편, 스트레스층의 재질은 전해 증착 응력을 고려하여 선택되며, 이에 따라 Ni 등의 재질을 사용하는 경우, 낮은 표준환원전위로 인하여 충,방전시 용해되기 쉽기 때문에 집전체의 전극으로 적용되기가 어렵다. 따라서 집전체의 전극으로서 표준환원전위가 높은 Cu를 사용하는 것이 바람직하며, 먼저 희석된 산용액에서 스트레스층을 제거한 다음 Cu 전극을 무전해증착법 또는 진공증착법으로 증착한다. 이때, Cu 전극은 0.5 ~ 2μm의 두께로 형성하는 것이 바람직하다.On the other hand, the material of the stress layer is selected in consideration of the electrodeposition stress, and therefore, when using a material such as Ni, it is difficult to apply the electrode as a current collector because it is easily dissolved in charge and discharge owing to a low standard reduction potential . Therefore, it is preferable to use Cu having a high standard reduction potential as an electrode of the current collector. First, the stress layer is removed from the diluted acid solution, and then the Cu electrode is deposited by electroless deposition or vacuum deposition. At this time, the Cu electrode is preferably formed to a thickness of 0.5 to 2 탆.
상술한 실리콘 나노와이어 어레이 및 이를 이용한 리튬 이온전지용 음극은, 실리콘 나노와이어들이 하부에 벌크 실리콘이 없이 서로 완전히 분리됨으로써, 리튬 이온의 삽입과 탈리 과정에서 발생하는 실리콘의 부피팽창에 의한 파괴를 방지할 수 있는 효과가 있다.The above-described silicon nanowire array and a negative electrode for a lithium ion battery using the same have a structure in which silicon nanowires are completely separated from each other without having bulk silicon at the bottom thereof, thereby preventing destruction due to volume expansion of silicon caused by insertion and removal of lithium ions There is an effect that can be.
또 상술한 실리콘 나노와이어 어레이 및 이를 이용한 리튬 이온 전지용 음극의 제조방법은, 전해 증착된 금속 박막에 실리콘 나노와이어들을 수직으로 배열함으로써, 집전체를 형성하거나 음극재를 전기적으로 연결하기 위해 바인딩하는 공정을 생략할 수 있다.The above-described silicon nanowire array and a method of manufacturing a negative electrode for a lithium ion battery using the same may further include a step of forming a current collector or electrically connecting the anode material by arranging the silicon nanowires vertically on the electrolytically deposited metal thin film Can be omitted.
또한, 상술한 실리콘 나노와이어 어레이 및 이를 이용한 리튬 이온 전지용 음극의 제조방법은, 화학적 식각을 적용함으로써, 공정비용이 경제적이고 공정시간이 짧기 때문에 대량생산에 적합한 제조방법을 제공하는 효과가 있다.Also, the above-described method of manufacturing a silicon nanowire array and a negative electrode for a lithium ion battery using the same has the effect of providing a manufacturing method suitable for mass production because the process cost is low and the process time is short by applying chemical etching.
도 1은 본 실시예에서 실리콘 기판을 박리하기까지의 공정을 나타내는 모식도이다.
도 2는 실리콘 박막에 무작위로 금속 입자를 부착시킨 뒤에 실리콘 나노와이어를 형성하는 공정을 나타낸 모식도이다.
도 3과 도 4는 본 실시예의 방법으로 제조된 실리콘 나노와이어 어레이를 촬영한 사진이다.
도 5는 화학적 습식 시간이 부족한 경우의 모습을 촬영한 사진이다.
도 6은 실리콘 박막에 마스크 패턴을 형성한 뒤에 실리콘 나노와이어를 형성하는 공정을 나타낸 모식도이다.Fig. 1 is a schematic view showing a process up to peeling of a silicon substrate in this embodiment.
2 is a schematic view showing a process of forming silicon nanowires after randomly attaching metal particles to a silicon thin film.
3 and 4 are photographs of a silicon nanowire array manufactured by the method of this embodiment.
Fig. 5 is a photograph of a state in which the chemical wetting time is insufficient.
6 is a schematic diagram showing a process of forming a silicon nanowire after a mask pattern is formed on a silicon thin film.
이하에서는 도면을 참조하여 본 발명의 실시예를 구체적으로 설명한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
도 1은 본 실시예에서 실리콘 기판을 박리하기까지의 공정을 나타내는 모식도이다.Fig. 1 is a schematic view showing a process up to peeling of a silicon substrate in this embodiment.
전해 증착(electrodeposition)은 용액 중에 전극판을 배치하고 직류전압을 가함으로써 전기 분해에 의해서 석출된 물질을 전극의 표면에 부착시키는 것이며, 음극에 위치한 물질에 금속을 코팅하는 전기도금은 전해 증착의 하나이다.Electrodeposition is to deposit a substance deposited by electrolysis by placing an electrode plate in a solution and applying a DC voltage to the surface of the electrode, and electroplating for coating metal on a substance located on a cathode is one of electrolytic deposition .
이러한 전해 증착에 의하여 형성된 전해 증착층은 그 내부에 전해 증착 응력이 형성되며, 전해 증착층의 품질을 향상시키기 위하여 열처리 등의 방법으로 전해 증착 응력을 해소하는 것이 일반적이다. 그러나 본 발명은 전해 증착 응력을 이용하여 결정질 실리콘 기판의 표면을 박리하기 때문에, 전해 증착 응력이 잔류하는 스트레스층을 결정질 실리콘 기판에 전해 증착하며, 본 실시예에서는 Ni층을 스트레스층으로 증착하였다.An electrolytic deposition layer formed by such electrolytic deposition forms an electrolytic deposition stress therein, and in order to improve the quality of the electrolytic deposition layer, electrolytic deposition stress is generally dissolved by a method such as heat treatment. However, in the present invention, since the surface of the crystalline silicon substrate is peeled off by using the electrolytic deposition stress, the stress layer in which the electrolytic deposition stress remains remains is electrolytically deposited on the crystalline silicon substrate. In this embodiment, the Ni layer is deposited as the stress layer.
먼저, 도시된 것과 같이, 결정질 실리콘 기판(100)에 전해 증착을 수행하기 위한 씨앗층(200)을 형성한다.First, as shown, a
씨앗층(200)은 먼저 Ti를 약 20nm 두께로 증착하고, Ni를 200nm 이하의 두께로 증착한다. 씨앗층(200)을 증착하는 방법은 특별히 제한되지 않으며, 스퍼터링과 증발법 등의 방법 중에서 선택할 수 있다.The
다음으로, 결정질 실리콘 기판(100)의 표면에 형성된 씨앗층(200)을 이용하여 Ni 재질의 스트레스층(300)을 전해 증착한다. Next, the
구체적으로, 1M의 NiCl2와 0.5M의 붕산 및 0.2M의 시트르산나트륨을 포함하는 도금욕을 이용하여 1~50mA/cm2의 전류밀도로, Ni층을 전해 증착하였다. 이와 같이 형성된 Ni 재질의 스트레스층(300)은 내부에 압축 응력이 잔류한다.Specifically, the Ni layer was electrolytically deposited at a current density of 1 to 50 mA / cm 2 using a plating bath containing 1 M of NiCl 2 , 0.5 M of boric acid and 0.2 M of sodium citrate. The
스트레스층에 적용할 수 있는 물질은 Ni, Co, Fe 등의 금속 또는 이들의 합금일 수 있다. The material that can be applied to the stress layer may be a metal such as Ni, Co, Fe, or an alloy thereof.
또한, 스트레스층을 전해 증착하기 위한 도금욕을 구성하는 단계에서 도금욕에 첨가물을 첨가하거나 전해 증착 공정의 전류밀도를 조절하여 스트레스층에 잔류하는 전해 증착 응력을 조절할 수 있다. 전해 증착은 증착되는 물질의 종류에 의해서 잔류하는 전해 증착 응력이 변하지만, 증착층에 불순물을 첨가함으로써 잔류하는 전해 증착 응력을 추가로 변화시킬 수 있으며, 도금욕에 첨가물을 첨가함으로써 증착층에 불순물을 첨가할 수 있다. 전해 증착 응력을 조절하기 위하여 도금욕에 첨가되는 첨가물은 증착층의 재질에 따라서 다양하며, 이는 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 사항이므로 자세한 설명은 생략한다.In addition, in the step of forming the plating bath for electrolytically depositing the stress layer, the electrolytic deposition stress remaining in the stress layer can be controlled by adding additives to the plating bath or adjusting the current density of the electrolytic deposition process. In electrolytic deposition, the remaining electrolytic deposition stress varies depending on the kind of the substance to be deposited, but it is possible to further change the residual electrolytic deposition stress by adding impurities to the deposition layer, and by adding an additive to the plating bath, Can be added. The additives added to the plating bath for controlling the electrolytic deposition stress may vary depending on the material of the deposition layer and are obvious to those skilled in the art.
다음으로, Ni 재질의 스트레스층(300)에 잔류하는 압축 응력을 이용하여 결정질 실리콘 기판(100)의 표면을 박리하면, 스트레스층(300)에 부착된 실리콘 박막(110)을 얻을 수 있다.Next, when the surface of the
실리콘 박막(110)의 두께는 약 20~50㎛으로 조절한다. 실리콘 박막(110)의 두께는 스트레스층(300)에 잔류하는 응력과 스트레스층(300)의 두께를 조절하여 결정질 실리콘 기판(100)에 미치는 응력을 조절하는 방법으로 조절할 수 있다.The thickness of the silicon
한편, 실리콘 박막(110)을 박리하고 남은 기판(100)은 추가적으로 실리콘 박막(110)을 박리하는 용도로 사용하거나 다른 용도로 사용할 수도 있기 때문에 매우 경제적이다.
On the other hand, the
상기한 과정으로 분리된 실리콘 박막에 마스크를 형성한 뒤에 습식식각 공정을 적용하여 실리콘 나노와이어를 형성한다.A mask is formed on the silicon thin film separated by the above process, and then a wet etching process is applied to form a silicon nanowire.
실리콘을 습식식각하여 실리콘 나노와이어를 형성하는 방법이라면, 특별히 제한되지 않고 모든 방법이 사용될 수 있으며, 특히 Ag나 Au와 같은 귀금속을 마스크로 하여 습식식각을 수행하는 종래의 실리콘 나노와이어 형성방법이 적용될 수 있다.Any method may be used as long as it is a method of forming silicon nanowires by wet etching the silicon, and in particular, a conventional method of forming a silicon nanowire in which wet etching is performed using a noble metal such as Ag or Au as a mask is applied .
이때, 귀금속 재질의 마스크를 형성하는 방법은 여러 가지 증착방법으로 금속 입자를 실리콘 기판의 표면에 무작위로 부착시키는 방법과 패턴 형성 공정으로 실리콘 기판의 표면에 금속 마스크를 형성하는 방법을 적용할 수 있다.
At this time, a method of forming a mask of a noble metal material may be a method of randomly attaching metal particles to the surface of a silicon substrate by various deposition methods and a method of forming a metal mask on the surface of a silicon substrate by a pattern forming step .
도 2는 실리콘 박막에 무작위로 금속 입자를 부착시킨 뒤에 실리콘 나노와이어를 형성하는 공정을 나타낸 모식도이다.2 is a schematic view showing a process of forming silicon nanowires after randomly attaching metal particles to a silicon thin film.
본 실시예에서는 5mM의 AgNO3와 4.8M의 HF가 포함된 무전해 도금액을 이용하여 실온에서 10분 동안 무전해 도금을 수행함으로써, 실리콘 박막(110)의 표면에 무작위로 Ag 나노입자(400)를 부착시켰다.In this embodiment, electroless plating is performed at room temperature for 10 minutes using an electroless plating solution containing 5 mM of AgNO 3 and 4.8 M of HF to randomly form Ag nanoparticles (400) on the surface of the silicon thin film (110) .
그리고 Ag 나노입자(400)가 부착된 실리콘 박막(110)에 대하여 0.4M의 H2O2와 4.8M의 HF가 포함된 식각액을 사용하여 240분 동안 습식식각 공정을 수행하여, 실리콘 나노와이어(120)를 형성하였다.The silicon
이때, 본 실시예에서는 습식식각 공정을 충분히 수행하여, 실리콘 나노와이어(120)가 서로 완전히 분리되도록 한다. 다만, 습식식각 공정을 수행하는 시간이 너무 긴 경우에는 실리콘 나노와이어가 식각되어 나노와이어의 길이가 짧아지는 문제가 있으므로, 실리콘 박막(110)의 두께를 고려하여 화학적 식각 공정의 시간을 결정하여야 한다.
In this embodiment, the wet etching process is sufficiently performed to completely separate the
도 3과 도 4는 본 실시예의 방법으로 제조된 실리콘 나노와이어 어레이를 촬영한 사진이다.3 and 4 are photographs of a silicon nanowire array manufactured by the method of this embodiment.
도 3에 도시된 것과 같이, 무작위로 무전해 도금된 Ag 나노입자를 마스크로 사용하였기 때문에 나노와이어가 불균일하게 배열되었지만, 넓은 면적에 대하여 실리콘 나노와이어가 형성된 실리콘 나노와이어 어레이가 제조된 것을 확인할 수 있다.As shown in FIG. 3, it was confirmed that the nanowires were arranged in a nonuniform manner due to the use of randomly electroless-plated Ag nanoparticles as a mask, but a silicon nanowire array having silicon nanowires formed over a wide area was manufactured have.
또한, 도 4에 도시된 것과 같이, Ni층 위에 수직으로 배열된 실리콘 나노와이어들은 서로 완전히 분리되어 있는 것을 확인할 수 있다.Also, as shown in FIG. 4, it can be seen that the silicon nanowires arranged vertically on the Ni layer are completely separated from each other.
도 5는 화학적 습식 시간이 부족한 경우의 모습을 촬영한 사진이다.Fig. 5 is a photograph of a state in which the chemical wetting time is insufficient.
도시된 것과 같이, 화학적 습식 공정의 시간이 부족하면 아래쪽에 실리콘 나노와이어가 완전히 분리되지 않고 연결된 부분이 잔류한다. 도 4와 도 5는 동일한 조건에서 동일한 시간 동안 식각공정을 수행하였으나, 도 5가 도 4와 달리 실리콘 나노와이어가 완전히 분리되지 않은 것은 실리콘 박막의 초기 두께가 더 두꺼웠기 때문이다. 이와 같이 실리콘 나노와이어가 완전히 분리되지 않은 실리콘 나노와이어 어레이를 리튬 이온 전지의 음극재로 사용하는 경우에는, 리튬 이온의 삽입과 탈리 과정에서 발생하는 실리콘의 체적변화에 의해서 실리콘 나노와이어의 아랫부분이 파괴되는 문제가 발생한다.
As shown, if the time of the chemical wet process is insufficient, the silicon nanowires do not completely separate at the bottom and the connected portion remains. FIGS. 4 and 5 illustrate that the etch process is performed for the same time under the same conditions, but FIG. 5 differs from FIG. 4 in that the silicon nanowires are not completely separated because the initial thickness of the silicon thin film is thicker. When the silicon nanowire array in which the silicon nanowires are not completely separated as described above is used as an anode material of the lithium ion battery, the lower part of the silicon nanowire is formed by the volume change of the silicon generated during the insertion and desorption of lithium ions A problem of destruction occurs.
도 6은 실리콘 박막에 마스크 패턴을 형성한 뒤에 실리콘 나노와이어를 형성하는 공정을 나타낸 모식도이다.6 is a schematic diagram showing a process of forming a silicon nanowire after a mask pattern is formed on a silicon thin film.
실리콘 나노와이어를 원하는 위치와 간격으로 배열하기 위해서는, 원하는 모양으로 패터닝된 금속 마스크(500)를 형성한 뒤에 화학적 습식식각 공정을 수행하여 실리콘 나노와이어(120)를 형성할 수 있다.In order to arrange the silicon nanowires at desired positions and intervals, the
Ag나 Au와 같은 금속 재질의 패터닝된 마스크(500)는 PS 나노입자리소그래피(Polystyrene Nanosphere Lithography), 레이저 간섭 리소그래피(Laser Interference Lithography) 또는 전자 빔 리소그라피(E-beam lithography) 등의 방법으로 형성할 수 있으며, 특별히 제한되지 않는다.The patterned
이와 같이, 패터닝된 금속 마스크를 사용하는 경우에는 실리콘 나노와이어(120) 사이의 간격과 위치를 조절할 수 있다.
In this way, when using a patterned metal mask, the spacing and position between the
이상의 방법으로 제조된 실리콘 나노와이어 어레이를 이용하여 리튬 이온 전지용 음극을 제조하는 경우에는, 각각의 실리콘 나노와이어가 금속 재질의 스트레스층에 연결된 형태이므로 실리콘 나노와이어를 집전체에 바인딩하는 공정을 필요로 하지 않는다.In the case of manufacturing a negative electrode for a lithium ion battery using a silicon nanowire array manufactured by the above method, since each silicon nanowire is connected to a stress layer of a metal material, a step of binding the silicon nanowire to the current collector is required I never do that.
다만, 실리콘 나노와이어와 연결된 스트레스층은 전해 증착 응력이 잔류하는 재질을 기준으로 선택된 것이기 때문에, 스트레스 층으로 전기적 특성이 좋지 못한 재질이 사용될 수 있다.However, since the stress layer connected to the silicon nanowire is selected based on the material on which the electrolytic deposition stress remains, a material having a poor electrical characteristic may be used as the stress layer.
이때에는 실리콘 박막을 분리한 뒤에, 희석된 산용액에서 스트레스 층을 제거하고 높은 표준환원전위를 가지는 Cu 등의 금속을 증착하는 단계를 추가하여 Cu층을 집전체의 전극으로 사용할 수도 있다.In this case, after separating the silicon thin film, a stress layer may be removed from the diluted acid solution, and a metal such as Cu having a high standard reduction potential may be deposited to use the Cu layer as an electrode of the current collector.
상기한 방법으로 제조된 실리콘 나노와이어 어레이를 이용하여 제조된 리튬 이온 전지용 음극은 금속 재질의 스트레스층 또는 스트레스 층을 제거한 뒤에 증착된 Cu층으로 구성되는 금속 재질의 전극 및 서로 완전히 분리된 상태로 집전체에 수직으로 배열된 실리콘 나노와이어들로 구성된 음극재를 포함하여 구성된다.The negative electrode for a lithium ion battery fabricated using the silicon nanowire array manufactured by the above method is formed of a metal material electrode composed of a Cu layer deposited after a stress layer or a stress layer of a metal material is removed, And an anode material composed of silicon nanowires arranged vertically all over.
이러한 본 발명의 리튬 이온 전지용 음극은 음극재로 사용된 실리콘 나노와이어들이 하부에 실리콘 벌크층이 남지 않고 서로 완전히 분리되어 있기 때문에, 리튬 이온의 삽입과 탈리 과정에서 발생하는 실리콘의 체적변화에 의해서 음극재가 파괴되는 문제가 발생하지 않는다.
Since the silicon nanowires used as the anode material are completely separated from each other without leaving the silicon bulk layer at the bottom, the negative electrode for the lithium ion battery of the present invention is formed by the change of the volume of silicon, which occurs during the insertion and desorption of lithium ions, There is no problem that the ash is destroyed.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The foregoing description is merely illustrative of the technical idea of the present invention and various changes and modifications may be made by those skilled in the art without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.
Claims (15)
상기 실리콘 기판에 전해 증착 공정으로 전해 증착 응력이 잔류하는 스트레스층을 형성하는 단계;
상기 스트레스층에 잔류하는 전해 증착 응력에 의하여 상기 결정질 실리콘 기판의 표면을 박리하는 단계;
상기 박리된 실리콘 박막의 표면에 마스크를 형성하는 단계; 및
상기 마스크가 형성된 실리콘 박막을 습식식각하여 하부까지 서로 완전히 분리된 실리콘 나노와이어를 형성하는 단계를 포함하는 것을 특징으로 하는 실리콘 나노와이어 어레이의 제조방법.
Preparing a crystalline silicon substrate;
Forming a stress layer on the silicon substrate, the electrolytic deposition process remaining an electrolytic deposition stress;
Peeling the surface of the crystalline silicon substrate by an electrolytic deposition stress remaining in the stress layer;
Forming a mask on a surface of the peeled silicon thin film; And
And wet etching the silicon thin film having the mask formed thereon to form silicon nanowires completely separated from each other to a lower portion.
상기 스트레스층이 Ni 또는 Ni합금 재질인 것을 특징으로 하는 실리콘 나노와이어 어레이의 제조방법.
The method of claim 3,
Wherein the stress layer is made of Ni or Ni alloy.
상기 전해 증착 공정으로 상기 스트레스층을 형성하기 위하여 상기 결정질 실리콘 기판에 씨앗층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 나노와이어 어레이의 제조방법.
The method of claim 4,
Further comprising forming a seed layer on the crystalline silicon substrate to form the stress layer in the electrolytic deposition process.
상기 씨앗층을 형성하는 단계가, 상기 결정질 실리콘 기판에 Ti층과 Ni층을 순차적으로 증착하여 수행되는 것을 특징으로 하는 실리콘 나노와이어 어레이의 제조방법.
The method of claim 5,
Wherein the step of forming the seed layer is performed by sequentially depositing a Ti layer and a Ni layer on the crystalline silicon substrate.
상기 씨앗층을 형성하는 단계가, 스퍼터링 공정 또는 증발 공정으로 수행되는 것을 특징으로 하는 실리콘 나노와이어 어레이의 제조방법.
The method of claim 6,
Wherein the step of forming the seed layer is performed by a sputtering process or an evaporation process.
상기 스트레스층을 형성하는 단계에서 상기 스트레스층에 잔류하는 잔류 응력과 상기 스트레스층의 두께를 조절하여, 상기 결정질 실리콘 기판의 표면을 박리하는 단계에서 박리되는 실리콘 박막의 두께를 조절하는 것을 특징으로 하는 실리콘 나노와이어 어레이의 제조방법.
The method of claim 3,
Wherein the thickness of the silicon thin film to be peeled is adjusted in the step of peeling the surface of the crystalline silicon substrate by adjusting the residual stress remaining in the stress layer and the thickness of the stress layer in the step of forming the stress layer A method of manufacturing a silicon nanowire array.
상기 마스크를 형성하는 단계가, 무전해 도금 공정으로 금속 나노입자를 상기 실리콘 박막의 표면에 부착하여 수행되는 것을 특징으로 하는 실리콘 나노와이어 어레이의 제조방법.
The method of claim 3,
Wherein the step of forming the mask is performed by attaching the metal nanoparticles to the surface of the silicon thin film by an electroless plating process.
상기 마스크를 형성하는 단계가, 금속 재질의 마스크를 패터닝하여 수행되는 것을 특징으로 하는 실리콘 나노와이어 어레이의 제조방법.
The method of claim 3,
Wherein the step of forming the mask is performed by patterning a metal mask.
상기 금속 재질의 마스크를 패터닝하는 공정이, PS 나노입자리소그래피(Polystyrene Nanosphere Lithography), 레이저 간섭 리소그래피(Laser Interference Lithography) 및 전자 빔 리소그라피(E-beam lithography) 중에서 선택된 하나의 방법으로 수행되는 것을 특징으로 하는 실리콘 나노와이어 어레이의 제조방법.
The method of claim 10,
Wherein the step of patterning the metal mask is performed by a method selected from PS nanoparticle lithography, laser interference lithography and electron beam lithography Wherein the silicon nanowire array is a silicon wafer.
상기 결정질 실리콘 기판의 표면을 박리하는 단계에서 박리되는 실리콘 박막의 두께와 상기 실리콘 나노와이어를 형성하는 단계에서 습식식각을 수행하는 시간을 조절하여, 상기 실리콘 나노와이어의 길이를 조절하는 것을 특징으로 하는 실리콘 나노와이어 어레이의 제조방법.
The method of claim 3,
Wherein the length of the silicon nanowire is controlled by adjusting the thickness of the silicon thin film to be peeled off in the step of peeling the surface of the crystalline silicon substrate and the time of performing the wet etching in the step of forming the silicon nanowire A method of manufacturing a silicon nanowire array.
하부까지 서로 완전히 분리된 상기 실리콘 나노와이어가 음극재인 리튬 이온 전지용 음극의 제조방법.
A method of forming a silicon nanowire array according to one of claims 3 to 12,
Wherein the silicon nanowires completely separated from each other to a lower portion are cathode materials.
결정질 실리콘 기판의 표면을 박리하는 단계 이후에, 상기 스트레스층을 제거하고 Cu를 전극으로 증착하는 단계를 더 포함하는 것을 특징으로 하는 리튬 이온 전지용 음극의 제조방법.
14. The method of claim 13,
Further comprising the step of removing the stress layer and depositing Cu onto the electrode after the step of peeling the surface of the crystalline silicon substrate.
상기 Cu를 증착하는 단계가 무전해 증착법 또는 진공 증착법으로 수행되는 것을 특징으로 하는 리튬 이온 전지용 음극의 제조방법.15. The method of claim 14,
Wherein the step of depositing Cu is performed by an electroless deposition method or a vacuum deposition method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130102254A KR101548704B1 (en) | 2013-08-28 | 2013-08-28 | Silicon nanowire array, anode of lithium ion battery and fabricating method for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130102254A KR101548704B1 (en) | 2013-08-28 | 2013-08-28 | Silicon nanowire array, anode of lithium ion battery and fabricating method for the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150025091A KR20150025091A (en) | 2015-03-10 |
| KR101548704B1 true KR101548704B1 (en) | 2015-09-01 |
Family
ID=53021401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130102254A KR101548704B1 (en) | 2013-08-28 | 2013-08-28 | Silicon nanowire array, anode of lithium ion battery and fabricating method for the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101548704B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170018718A (en) | 2015-08-10 | 2017-02-20 | 삼성전자주식회사 | Transparent electrode using amorphous alloy and method for manufacturing the same |
| KR102184173B1 (en) * | 2019-12-09 | 2020-11-27 | 전남대학교 산학협력단 | Method for transfering semiconductor nanowires |
| KR20230062840A (en) * | 2020-09-08 | 2023-05-09 | 각코호진 오키나와가가쿠기쥬츠다이가쿠인 다이가쿠가쿠엔 | Composite nanoarchitecture unit, multi-layer composite, and method for manufacturing composite nanoarchitecture unit |
-
2013
- 2013-08-28 KR KR1020130102254A patent/KR101548704B1/en not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| Nano Lett., 2010, 10 (5), pp. 1582-1588호(2010.04.27.* |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150025091A (en) | 2015-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110997988B (en) | The valve metal layer is transformed into a template comprising a plurality of spaced (nano) channels and forming a spacer structure therein | |
| JP5626926B2 (en) | Lithium ion battery electrode | |
| TW201035383A (en) | Porous three dimensional copper, tin, copper-tin, copper-tin-cobalt, and copper-tin-cobalt-titanium electrodes for batteries and ultra capacitors | |
| CN110061191A (en) | A kind of 3-dimensional metal cathode of lithium and the preparation method and application thereof | |
| CN105603469B (en) | A kind of CuO/Ni core-shell nanos line and preparation method thereof | |
| Guiliani et al. | Template-assisted electrodeposition of Ni and Ni/Au nanowires on planar and curved substrates | |
| Nagaraju et al. | Effect of diameter and height of electrochemically-deposited ZnO nanorod arrays on the performance of piezoelectric nanogenerators | |
| KR101548704B1 (en) | Silicon nanowire array, anode of lithium ion battery and fabricating method for the same | |
| Belov et al. | Pulsed electrodeposition of metals into porous anodic alumina | |
| CN106011969A (en) | Gold nanoparticle array on nickel base and preparation method of gold nanoparticle array | |
| US9153389B2 (en) | Carbon nanotube-graphene composite, method of forming the same, and electronic device | |
| She et al. | Electrodeposition of one-dimensional nanostructures | |
| Taghavi et al. | Synthesizing tubular and trapezoidal shaped ZnO nanowires by an aqueous solution method | |
| US20150380740A1 (en) | Metal backed nanowire arrays | |
| TW201843869A (en) | Lithium ion battery anode and lithium ion battery using the same | |
| US9159865B2 (en) | Method of forming zinc oxide prominence and depression structure and method of manufacturing solar cell using thereof | |
| KR101595757B1 (en) | Lift-off method for silicone substrate | |
| CN102074378A (en) | Preparation method for solid state super capacitor | |
| KR101935267B1 (en) | Fabrication method for ultrathin silicon substrate | |
| CN109811313B (en) | Preparation method of porous alumina template on high-resistivity substrate | |
| KR102582119B1 (en) | Anode Active Materials With Silicon Nano Rod For Li Secondary Battery And Manufacturing Methods Thereof | |
| JP2012011374A (en) | Method for forming catalyst suitable for growth of carbon nanotube | |
| CN106463376B (en) | Method for peeling surface of silicon substrate | |
| WO2014030779A1 (en) | Formation method for copper material formed so as to have nano-bicrystal structure, and copper material produced thereby | |
| US20230361310A1 (en) | Electrode structure comprising potential sheath for secondary battery and fabrication method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |