KR101542209B1 - Solar cell and method for fabricating the same - Google Patents

Solar cell and method for fabricating the same Download PDF

Info

Publication number
KR101542209B1
KR101542209B1 KR1020140056375A KR20140056375A KR101542209B1 KR 101542209 B1 KR101542209 B1 KR 101542209B1 KR 1020140056375 A KR1020140056375 A KR 1020140056375A KR 20140056375 A KR20140056375 A KR 20140056375A KR 101542209 B1 KR101542209 B1 KR 101542209B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
substrate
trench
solar cell
Prior art date
Application number
KR1020140056375A
Other languages
Korean (ko)
Inventor
이유진
이재학
Original Assignee
주식회사 티지오테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티지오테크 filed Critical 주식회사 티지오테크
Priority to KR1020140056375A priority Critical patent/KR101542209B1/en
Application granted granted Critical
Publication of KR101542209B1 publication Critical patent/KR101542209B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

Disclosed are a solar cell battery and a manufacturing method thereof. According to the present invention, the solar cell battery comprises: a substrate (100) on which a unit solar cell battery section (A, B) comprising a unit cell section (A) and a wired line section (B) are arranged; a first semiconductor layer (310) which is formed on the substrate (100) and in which a first trench (T1) is formed on the wired section (B) of the substrate (100); a second semiconductor layer (320) which is formed on the first semiconductor layer (310) and exposes a portion of the first semiconductor layer (310) as a second trench (T2) is formed on the wired line section (B) of the substrate (100); a third semiconductor layer (330) which is formed on the second semiconductor layer (320) and exposes a portion of the second semiconductor layer (320) as a third trench (T3) is formed on the wired line section (B) of the substrate (100); and an electrode layer (400) which is formed on the third semiconductor layer (330) and is connected to the first semiconductor layer (310) through the second trench (T2).

Description

태양전지 및 그 제조방법{SOLAR CELL AND METHOD FOR FABRICATING THE SAME}SOLAR CELL AND METHOD FOR FABRICATING THE SAME

본 발명은 태양전지 및 그 제조방법에 관한 것이다. 보다 상세하게는 본 발명은 패터닝 공정과 직렬 연결 구조를 단순화 할 수 있는 태양전지 및 그 제조방법에 관한 것이다.The present invention relates to a solar cell and a manufacturing method thereof. More particularly, the present invention relates to a solar cell capable of simplifying a patterning process and a series connection structure, and a manufacturing method thereof.

종래의 박막형 태양전지는 광전 변환 효율이 대략 10% 미만에 불과하여 실제로 상용화 되기에는 여러가지 어려움이 있었다. 이를 해결하기 위해, 다수개의 광전소자를 전기적으로 직렬 방식으로 연결시켜 우수한 광전 변환 효율을 구현하는 기술이 개발되어 왔다.In the conventional thin film solar cell, the photoelectric conversion efficiency is only about 10% or less, and thus various difficulties have been encountered in actual commercialization. To solve this problem, a technique has been developed in which a plurality of photoelectric elements are electrically connected in series to realize excellent photoelectric conversion efficiency.

이러한 직렬 방식의 태양전지는 수평으로 배열된 다수개의 광전소자를 전극(배선)으로 직렬 연결시켜 필요한 전력을 얻는 방식이다.Such a serial type solar cell is a method of obtaining required electric power by serially connecting a plurality of horizontally arranged photoelectric elements to an electrode (wiring).

그러나, 종래의 직렬 방식의 태양전지를 제조하기 위해서는 최소 3번의 식각(패턴) 공정을 수행하기 위해 기판을 반복적으로 반전시키는 과정이 수행되어 공정 및 설비가 복잡하고, 기판을 반전시키는 과정에서 물리적인 간섭을 초래할 수 있어 불량이 발생된다는 문제점이 있었다.However, in order to manufacture a conventional solar cell of the serial type, a process of repeatedly inverting the substrate is performed in order to perform the etching (pattern) process at least three times, so that the process and equipment are complicated, There is a problem that interference may occur and defects are generated.

또한, 종래의 직렬 방식의 태양전지는 하부전극과 상부전극 사이에 다수의 반도체층이 적층된 광전소자로 이루어진 단위셀 태양전지가 서로 직렬 연결된 구조이기 때문에 구조가 복잡하다는 문제점이 있었다.In addition, the conventional solar cell has a complicated structure because a unit cell solar cell composed of photoelectric elements in which a plurality of semiconductor layers are stacked between a lower electrode and an upper electrode is connected in series with each other.

따라서, 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 다수의 식각 공정을 모두 기판 전면에서 수행할 수 있는 태양전지 및 그 제조방법을 제공하는데 목적이 있다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a solar cell capable of performing a plurality of etching processes on the entire surface of a substrate, and a manufacturing method thereof.

또한, 본 발명은 직렬 연결시 별도의 하부전극이 필요 없는 태양전지 및 그 제조방법을 제공하는데 다른 목적이 있다.Another object of the present invention is to provide a solar cell which does not require a separate lower electrode when connected in series and a manufacturing method thereof.

또한, 본 발명은 반사 방지층에 따라 적합한 구조를 형성할 수 있는 태양전지 및 그 제조방법을 제공하는데 다른 목적이 있다.It is another object of the present invention to provide a solar cell capable of forming a suitable structure according to an antireflection layer and a method of manufacturing the same.

본 발명의 상기 목적은 단위셀 영역과 배선 영역으로 구성되는 단위 태양전지 영역이 배열되는 기판; 상기 기판 상에 형성되며, 상기 기판 상의 상기 배선 영역 상에 제1 트렌치가 형성되는 제1 반도체층; 상기 제1 트렌치 및 상기 제1 반도체층 상에 형성되며, 상기 기판 상의 상기 배선 영역 상에 제2 트렌치가 형성되어 상기 제1 반도체층 일부를 노출시키는 제2 반도체층; 상기 제2 반도체층 상에 형성되며, 상기 기판 상의 상기 배선 영역 상에 제3 트렌치가 형성되어 상기 제2 반도체층 일부를 노출시키는 제3 반도체층; 및 상기 제3 반도체층 상에 형성되며, 상기 제2 트렌치를 통해 상기 제1 반도체층과 접속되는 전극층을 포함하는 것을 특징으로 하는 태양전지에 의해 달성된다.The above object of the present invention is achieved by a solar cell module comprising: a substrate on which a unit solar cell region composed of a unit cell region and a wiring region is arranged; A first semiconductor layer formed on the substrate and having a first trench formed on the wiring region on the substrate; A second semiconductor layer formed on the first trench and the first semiconductor layer and having a second trench formed on the wiring region on the substrate to expose a portion of the first semiconductor layer; A third semiconductor layer formed on the second semiconductor layer and having a third trench formed on the wiring region on the substrate to expose a portion of the second semiconductor layer; And an electrode layer formed on the third semiconductor layer and connected to the first semiconductor layer through the second trench.

이때, 상기 기판과 상기 제1 반도체층 사이에는 반사 방지층이 더 형성될 수 있다.At this time, an anti-reflection layer may be further formed between the substrate and the first semiconductor layer.

상기 반사 방지층은 상기 제1 트렌치가 연장된 구조를 포함할 수 있다.The anti-reflection layer may include a structure in which the first trench is extended.

상기 반사 방지층은 실리콘 질화물(SiNx) 또는 티타늄 질화물(TiNx)일 수 있다.The anti-reflection layer may be silicon nitride (SiN x ) or titanium nitride (TiN x ).

상기 제1, 제2, 제3 반도체층은 n, i, p 또는 p, i, n일 수 있다.The first, second and third semiconductor layers may be n, i, p or p, i, n.

또한, 본 발명의 상기 목적은 (a) 단위셀 영역과 배선 영역으로 구성되는 단위 태양전지 영역이 배열되는 기판을 제공하는 단계; (b) 상기 기판 상에 제1 반도체층을 형성하는 단계; (c) 상기 배선 영역 상에서 상기 제1 반도체층을 식각하여, 인접하는 다른 단위 태양전지 영역과 분리하는 제1 트렌치를 형성하는 제1 식각 단계; (d) 상기 제1 반도체층을 포함하는 기판 상에 제2 반도체층 및 제3 반도체층을 순차적으로 형성하는 단계; (e) 상기 제3 반도체층 상에 제1 마스크층을 형성하고, 상기 배선 영역 상에서 상기 제1 마스크층을 이용하여 상기 제3 반도체층 및 상기 제2 반도체층을 동시에 식각하여 상기 제1 반도체층 일부를 노출시키는 제2 트렌치를 형성하는 제2 식각 단계; (f) 상기 제1 마스크층을 제거하고, 상기 제3 반도체층을 포함하는 기판 상에 전극층을 형성하는 단계; (g) 상기 전극층 상에 제2 마스크층을 형성하고, 상기 배선 영역 상에서 상기 제2 마스크층을 이용하여 상기 전극층 및 상기 제3 반도체층을 동시에 식각하여 상기 제2 반도체층 일부를 노출시키는 제3 트렌치를 형성하는 제3 식각 단계; 및 (h) 상기 제2 마스크층을 제거하는 단계를 포함하는 것을 특징으로 하는 태양전지의 제조방법에 의해서도 달성된다.According to another aspect of the present invention, there is provided a method of manufacturing a solar cell, comprising the steps of: (a) providing a substrate on which unit solar cell regions composed of a unit cell region and a wiring region are arranged; (b) forming a first semiconductor layer on the substrate; (c) a first etching step of etching the first semiconductor layer on the wiring region to form a first trench to be separated from another adjacent unit solar cell region; (d) sequentially forming a second semiconductor layer and a third semiconductor layer on the substrate including the first semiconductor layer; (e) forming a first mask layer on the third semiconductor layer, etching the third semiconductor layer and the second semiconductor layer simultaneously on the wiring region using the first mask layer, A second etch step of forming a second trench exposing a portion; (f) removing the first mask layer and forming an electrode layer on the substrate including the third semiconductor layer; (g) forming a second mask layer on the electrode layer, etching the electrode layer and the third semiconductor layer simultaneously on the wiring region using the second mask layer to expose a portion of the second semiconductor layer, A third etching step of forming a trench; And (h) removing the second mask layer. [0013] According to another aspect of the present invention, there is provided a method of manufacturing a solar cell,

이때, 상기 기판과 상기 제1 반도체층 사이에는 반사 방지층을 형성하는 단계를 더 포함할 수 있다.The method may further include forming an anti-reflection layer between the substrate and the first semiconductor layer.

상기 반사 방지층은 상기 제1 식각 단계에 의해 상기 제1 반도체층과 동시에 식각하여 상기 제1 트렌치를 연장 형성할 수 있다.The antireflection layer may etch simultaneously with the first semiconductor layer by the first etching step to extend the first trench.

상기 반사 방지층은 실리콘 질화물(SiNx) 또는 티타늄 질화물(TiNx)로 형성될 수 있다.The anti-reflection layer may be formed of silicon nitride (SiN x ) or titanium nitride (TiN x ).

상기 제1 트렌치는 레이저 스크라이빙 방식으로 식각될 수 있다.The first trench may be etched by a laser scribing method.

상기 제2 트렌치 및 상기 제3 트렌치는 습식 방식으로 식각될 수 있다.The second trench and the third trench may be etched in a wet manner.

상기 제1, 제2, 제3 식각 단계는 상기 기판의 상부에서 수행될 수 있다.The first, second, and third etching steps may be performed on top of the substrate.

상기 전극층은 투명 전도성 소재 또는 금속 소재이거나 이들의 적층 구조로 형성될 수 있다.The electrode layer may be formed of a transparent conductive material, a metal material, or a laminated structure thereof.

상기 제1, 제2, 제3 반도체층은 n, i, p 또는 p, i, n으로 형성될 수 있다.The first, second, and third semiconductor layers may be formed of n, i, p, or p, i, n.

본 발명에 따르면, 다수의 식각 공정을 모두 기판 전면에서 수행할 수 있어 기판을 반전시키는(뒤집는) 과정이 필요 없기 때문에, 공정 및 설비가 단축되고 불량 발생을 방지할 수 있다.According to the present invention, since a plurality of etching processes can be performed all over the substrate, it is not necessary to reverse the substrate (turn over), so that the process and equipment can be shortened and the occurrence of defects can be prevented.

또한, 본 발명에 따르면, 직렬 연결시 별도의 하부전극이 필요 없어, 구조 및 공정이 단축되는 효과를 얻을 수 있다.In addition, according to the present invention, a separate lower electrode is not required for series connection, and the structure and process can be shortened.

또한, 본 발명에 따르면, 반사 방지층에 따라 적합한 구조를 형성할 수 있어, 광전 변화 효율을 향상시킬 수 있다.Further, according to the present invention, a suitable structure can be formed according to the antireflection layer, and the photoelectric conversion efficiency can be improved.

도 1 내지 도 9는 본 발명의 일 실시예에 따른 태양전지의 제조 과정을 순차적으로 나타내는 도면이다.
도 10 및 도 11은 본 발명의 다른 일 실시예에 따른 태양전지의 제조 과정을 순차적으로 나타내는 도면이다.
도 12 및 도 13은 본 발명의 일 실시예에 따른 광전소자부의 상세한 구성을 나타내는 도면이다.FIGS. 1 to 9 are views sequentially illustrating a manufacturing process of a solar cell according to an embodiment of the present invention.
FIGS. 10 and 11 are views sequentially illustrating a manufacturing process of a solar cell according to another embodiment of the present invention.
12 and 13 are views showing a detailed configuration of a photoelectric element unit according to an embodiment of the present invention.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.The following detailed description of the invention refers to the accompanying drawings, which illustrate, by way of illustration, specific embodiments in which the invention may be practiced. These embodiments are described in sufficient detail to enable those skilled in the art to practice the invention. It should be understood that the various embodiments of the present invention are different, but need not be mutually exclusive. For example, certain features, structures, and characteristics described herein may be implemented in other embodiments without departing from the spirit and scope of the invention in connection with an embodiment. It is also to be understood that the position or arrangement of the individual components within each disclosed embodiment may be varied without departing from the spirit and scope of the invention. The following detailed description is, therefore, not to be taken in a limiting sense, and the scope of the present invention is to be limited only by the appended claims, along with the full scope of equivalents to which such claims are entitled, if properly explained. In the drawings, like reference numerals refer to the same or similar functions throughout the several views, and length and area, thickness, and the like may be exaggerated for convenience.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.

[본 발명의 바람직한 실시예][Preferred Embodiment of the Present Invention]

본 명세서에 있어서, 단위셀 영역(A)이란 전극 사이(제1 반도체층과 전극층 사이)에 광전소자(제1 반도체층, 제2 반도체층 및 제3 반도체층을 포함함)가 위치하여 실질적으로 태양전지의 광전 변환이 이루어지는 기판 상의 영역을 의미하는 것이다.In this specification, the unit cell region A is a region in which the photoelectric elements (including the first semiconductor layer, the second semiconductor layer and the third semiconductor layer) are located between the electrodes (between the first semiconductor layer and the electrode layer) Means a region on the substrate where photoelectric conversion of the solar cell is performed.

또한, 본 명세서에 있어서, 배선 영역(B)이란 단위셀 영역(A) 사이에 위치하며 단위셀간을 서로 분리함과 동시에 전기적으로는 연결(예를 들면, 직렬 연결)하는 기능을 수행하는 기판 상의 영역을 의미하는 것으로, 실질적으로 태양전지의 광전 변환이 일어나지 않는 데드 영역(dead region)으로 이해될 수 있다.Note that, in this specification, the wiring region B refers to a region on the substrate which is located between the unit cell regions A and performs the function of separating the unit cells from one another and electrically connecting (for example, serially connecting) Quot; region ", which can be understood as a dead region in which photoelectric conversion of the solar cell does not substantially take place.

이와 같은 하나의 단위셀 영역(A)과 하나의 배선 영역(B)이 모여 단위 태양전지 영역(A, B)을 구성하는데, 이러한 단위 태양전지 영역(A, B) 상에는 본 발명의 실시예에 따른 제조 공정에 의해 광전 변환과 배선 기능을 모두 수행할 수 있는 단위 태양전지가 형성된다.One unit cell area A and one wiring area B constitute the unit solar cell areas A and B and the unit solar cell areas A and B are formed in the embodiment of the present invention. A unit solar cell capable of performing both photoelectric conversion and wiring functions is formed.

일 예로, 기판 상에는 다수개의 단위 태양전지 영역(A, B)은 행과 열 방향으로 배열될 수 있는데, 임의의 행에서 n 번째(n은 자연수) 단위 태양전지 영역은 단위셀 영역(An)과 배선 영역(Bn)을 포함하여 구성될 수 있다.For example, a plurality of unit solar cell region on the substrate (A, B) is may be arranged in the row and the column direction, n-th (n is a natural number) in a random line-by-line solar cell area unit cell area (A n) And a wiring region B n .

이때, n 번째 단위 태양전지 영역(An, Bn)과 인접하는 일측 영역에는 n+1 번째 단위 태양전지 영역[단위셀 영역(An+1)과 배선 영역(Bn+1)], n+2 번째 단위 태양전지 영역[단위셀 영역(An+2)과 배선 영역(Bn+2)] 순서로 단위 태양전지 영역이 배열될 수 있다.At this time, n-th unit solar cell area (A n, B n) and adjacent the one side region, the n + 1-th unit solar cell area [unit cell area (A n + 1) and the wiring region (B n + 1)], which, the unit solar cell regions may be arranged in the order of the ( n + 2 ) th unit solar cell region (unit cell region (A n + 2 ) and wiring region (B n + 2 )

또한, n 번째 단위 태양전지 영역과 인접하는 타측 영역에는 n-1 번째 단위 태양전지 영역[단위셀 영역(An-1)과 배선 영역(Bn-1)], n-2 번째 단위 태양전지 영역[단위셀 영역(An-2)과 배선 영역(Bn-2)] 순서로 1 번째 단위 태양전지 영역까지 배열될 수 있다.The n-1 th unit solar cell region (unit cell region (A n-1 ) and wiring region (B n-1 )) is connected to the n-th unit solar cell region, (The unit cell area (A n-2 ) and the wiring area (B n-2 )).

이하의 실시예에서는 설명의 편의를 위해 기판 상의 다수개의 단위 태양전지 영역 중 n번째 단위 태양전지 영역[단위셀 영역(An)과 배선 영역(Bn)]을 중심으로 그 단면을 도시하여 설명하도록 한다.In the following embodiments, for the sake of convenience, the cross-sectional view of the n-th unit solar cell region (unit cell region A n and wiring region B n ) among a plurality of unit solar cell regions on the substrate is described .

도 1 내지 도 9는 본 발명의 일 실시예에 따른 태양전지의 제조 과정을 순차적으로 나타내는 도면이다.FIGS. 1 to 9 are views sequentially illustrating a manufacturing process of a solar cell according to an embodiment of the present invention.

먼저, 도 1을 참조하면, 단위셀 영역(A)과 배선 영역(B)으로 구성되는 단위 태양전지 영역(A, B)이 배열되는 기판(100)을 제공할 수 있다. 기판(100)의 재질은 투명한 유리 기판을 사용할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들면, 기판(100)은 빛을 수광하는 방향에 따라 유리, 플라스틱과 같은 투명 재질 또는 실리콘, 금속[예를 들면, SUS(Stainless Steel)]과 같은 불투명 재질을 모두 사용할 수 있다.1, a substrate 100 on which unit solar cell regions A and B including a unit cell region A and a wiring region B are arranged can be provided. The substrate 100 may be made of a transparent glass substrate, but the present invention is not limited thereto. For example, the substrate 100 may be made of glass, a transparent material such as plastic or an opaque material such as silicon or metal (for example, stainless steel) according to the direction of receiving light.

이어서, 기판(100)의 표면에는 텍스쳐링(texturing)이 수행될 수 있다. 본 발명에서 텍스쳐링이란, 태양전지의 기판 표면에 입사되는 빛이 반사되어 광학적으로 손실됨으로써 그 특성이 저하되는 현상을 방지하지 위한 것이다. 즉, 기판의 표면을 거칠게 만드는 것으로, 기판 표면에 요철 패턴(미도시 함)을 형성하는 것을 말한다. 예를 들면, 텍스쳐링으로 기판의 표면이 거칠어지면 표면에서 한번 반사된 빛이 태양전지 방향으로 재반사될 수 있으므로 빛이 손실되는 것을 감소시킬 수 있고, 광 포획량이 증가되어 태양전지의 광전 변환 효율을 향상시킬 수 있다.Texturing may then be performed on the surface of the substrate 100. In the present invention, texturing is intended to prevent a phenomenon in which light incident on a substrate surface of a solar cell is reflected and is optically lost, thereby deteriorating its characteristics. That is, the surface of the substrate is roughened to form an uneven pattern (not shown) on the substrate surface. For example, if the surface of the substrate is roughened by texturing, light reflected once on the surface can be reflected again toward the solar cell, thereby reducing loss of light, increasing the amount of trapped light and increasing the photoelectric conversion efficiency Can be improved.

이때, 대표적인 텍스쳐링 방법으로는 샌드 블래스팅 방법을 사용할 수 있다. 본 발명에서의 샌드 블래스팅은 식각 입자를 압축 공기로 분사하여 식각하는 건식 블래스팅과 액체와 함께 식각 입자를 분사하여 식각하는 습식 블래스팅을 모두 포함하는 것이다. 한편, 본 발명의 샌드 블래스팅에 사용되는 식각 입자는 모래, 작은 금속과 같이 물리적 충격으로 기판에 요철을 형성시킬 수 있는 입자를 제한 없이 사용할 수 있다.At this time, as a typical texturing method, a sandblasting method can be used. The sandblasting in the present invention includes both dry blasting in which etching particles are sprayed with compressed air and etching, and wet blasting in which etching particles are sprayed with the liquid to etch. On the other hand, the etchant particles used in the sandblasting of the present invention can be used without limitation, such as sand or small metal, which can form irregularities on the substrate by physical impact.

이어서, 기판(100) 상에는 반사 방지층(200)을 형성할 수 있다. 반사 방지층(200)은 기판(100)을 통하여 입사된 태양광이 이후 형성되는 광전소자(반도체층)에 흡수되지 못하고 바로 외부로 반사됨으로써, 태양전지의 효율을 저하시키는 현상을 방지하는 역할을 한다. 본 발명의 일 실시예에서 반사 방지층(200)의 소재는 반사 방지기능과 절연성을 포함하는 실리콘 질화물(SiNx)일 수 있으나 반드시 이에 한정되지 않는다.Next, the anti-reflection layer 200 may be formed on the substrate 100. The antireflection layer 200 serves to prevent the solar cell incident on the substrate 100 from being absorbed by the optoelectronic device (semiconductor layer) to be formed thereafter and to be reflected directly to the outside, thereby lowering the efficiency of the solar cell . In one embodiment of the present invention, the material of the antireflection layer 200 may be, but is not necessarily limited to, silicon nitride (SiN x ) including antireflection function and insulation.

반사 반지층의 형성 방법으로는 저압 화학기상 증착법(Low Pressure Chemical Vapor Deposition: LPCVD) 및 플라즈마 화학기상 증착법(Plasma Enhanced Chemical Vapor Deposition: PECVD) 등을 포함할 수 있다.The reflection ring layer may be formed by a low pressure chemical vapor deposition (LPCVD) method or a plasma enhanced chemical vapor deposition (PECVD) method.

한편, 본 발명의 다른 일 실시예에서는 반사 방지층(200)의 소재가 티타늄 질화물(TiNx)일 수 있다. 이러한 티타늄 질화물(TiNx)일 경우에는 우수한 반사 방지기능을 포함하며, 도 10 및 도 11에 도시된 바와 같이 반사 방지층(200)을 이후 형성되는 제1 반도체층(310)의 패터닝시 일괄적으로 식각하여 제1 트렌치(T1)를 형성함으로써, 단위셀 간의 전기적인 간섭(절연성)을 방지할 수 있는 직렬 방식의 태양전지를 제공할 수 있다.Meanwhile, in another embodiment of the present invention, the material of the antireflection layer 200 may be titanium nitride (TiN x ). In the case of such a titanium nitride (TiN x ), it includes an excellent antireflection function. As shown in FIGS. 10 and 11, when the first semiconductor layer 310 to be formed later is patterned, The first trench T1 is formed by etching to provide a series type solar cell capable of preventing electrical interference (insulation) between unit cells.

이어서, 반사 방지층(200)의 상부 전면에 제1 반도체층(310)을 형성할 수 있다. 이러한 제1 반도체층(310)은 불순물이 도핑되어 전도성을 가지는 도전형의 반도체일 수 있는데, 예를 들면 p 형 또는 n 형일 수 있다. 이하, 제1, 제2, 제3 반도체층(310, 320, 330)은 빛 에너지를 전기 에너지로 변환할 수 있는 광전소자부로서 기능할 수 있다. 제1 반도체층(310)의 재질은 통상적으로 사용되는 실리콘(Si)일 수 있으나, 이에 한정되는 것은 아니며 공지된 반도체 재질을 제한 없이 사용할 수 있다.The first semiconductor layer 310 may be formed on the entire upper surface of the antireflection layer 200. The first semiconductor layer 310 may be a conductive semiconductor doped with impurities to have conductivity, and may be, for example, p-type or n-type. Hereinafter, the first, second, and third semiconductor layers 310, 320, and 330 may function as a photoelectric element portion capable of converting light energy into electrical energy. The material of the first semiconductor layer 310 may be silicon (Si), which is commonly used, but is not limited thereto, and known semiconductor materials can be used without limitation.

제1 반도체층(310)의 형성 방법으로는 PECVD 또는 LPCVD와 같은 화학기상 증착법을 포함할 수 있는데, 이러한 제1 반도체층(310)은 전도성 성질을 이용하여 하부전극의 기능을 수행할 수 있다. 또한, 제1 반도체층(310)은 이후 공정에 의하여 단위셀 영역(A)에서는 빛을 수광하여 전력을 생산하는 광전소자의 일부 기능을 수행할 수 있다.The first semiconductor layer 310 may include a chemical vapor deposition method such as PECVD or LPCVD. The first semiconductor layer 310 may function as a lower electrode using a conductive property. In addition, the first semiconductor layer 310 can perform a part of a photoelectric device that receives light in the unit cell region A to produce electric power by a subsequent process.

다음으로, 도 2를 참조하면, 기판(100) 상의 배선 영역(B) 상에서 제1 반도체층(310) 일부를 제1 식각(즉, P1 너비만큼 식각)하여 제1 트렌치(T1)를 형성할 수 있다.Referring to FIG. 2, a first trench T1 is formed by first etching a part of the first semiconductor layer 310 on the wiring region B on the substrate 100 .

보다 자세하게 설명하면, 제1 식각 공정(P1)에 의해 단위셀 영역(A) 및 배선 영역(B)으로 구성되는 다수개의 단위 태양전지 영역(A, B)은 서로 분리될 수 있다. 예를 들면, n 번째 단위 태양전지 영역[단위셀 영역(An)과 배선 영역(Bn)]은 인접하는 일측 영역의 n+1 번째 단위 태양전지 영역[단위셀 영역(An+1)과 배선 영역(Bn+1)] 및 타측 영역의 n-1 번째 단위 태양전지 영역[단위셀 영역(An-1)과 배선 영역(Bn-1)]과 물리적, 전기적으로 분리될 수 있다.More specifically, the plurality of unit solar cell regions A and B constituted by the unit cell region A and the wiring region B can be separated from each other by the first etching process P1. For example, the n-th unit solar cell region (unit cell region A n and wiring region B n ) is connected to the n + 1th unit solar cell region (unit cell region A n + 1 ) and a wiring region (B n + 1)] and the other side region of the n-1-th unit solar cell area [unit cell area (a n-1) and the wiring region (B n-1)] and physically, to be electrically separated have.

이러한 제1 식각 공정(P1)의 방법으로는 레이저를 이용한 레이저 스크라이빙법을 사용할 수 있는데, 예를 들면, 자외선(ultraviolet) 또는 그린(green) 파장의 레이저일 수 있다.As a method of the first etching process (P1), a laser scribing method using a laser may be used. For example, the laser may be an ultraviolet or green wavelength laser.

그러나, 본 발명이 이에 한정되는 것은 아니며 공지된 포토리소그래피법을 포함하는 식각 방법을 제한 없이 사용할 수 있다. 레이저 스크라이빙법 사용시 레이저의 조사 방향은 기판(100) 상측 또는 하측에서 조사될 수 있으나, 본 발명에서는 패터닝 공정을 전면에서 수행할 수 있도록 도시된 바와 같이 기판(100)의 상측으로부터 조사되는 것이 바람직하다.  However, the present invention is not limited thereto, and an etching method including a known photolithography method can be used without limitation. In the laser scribing method, the irradiation direction of the laser may be irradiated on the upper side or the lower side of the substrate 100, but in the present invention, it is preferable that the patterning process is performed from the upper side of the substrate 100 as shown in FIG. Do.

다음으로, 도 3을 참조하면, 제1 트렌치(T1) 및 제1 반도체층(310)을 포함하는 기판(100) 상에 제2, 제3 반도체층(320, 330)을 순차적으로 형성할 수 있다. Referring to FIG. 3, the second and third semiconductor layers 320 and 330 may be sequentially formed on the substrate 100 including the first trench T1 and the first semiconductor layer 310 have.

이러한 제2 반도체층(320)은 불순물이 도핑되지 않은 진성 반도체인 i 형일 수 있으며, 제3 반도체층(330)은 불순물이 도핑되어 전도성을 가지는 도전형의 반도체일 수 있는데, 예를 들면 p 형 또는 n 형일 수 있다. 따라서, 제1 트렌치(T1)에는 제1, 제3 반도체층(310, 330)에 비해 전도성이 낮은 제2 반도체층(320)이 매립되어 하부전극의 기능을 수행하는 제1 반도체층(310)이 전기적으로 분리될 수 있다.The second semiconductor layer 320 may be an i-type semiconductor, which is an intrinsic semiconductor that is not doped with impurities. The third semiconductor layer 330 may be a conductive semiconductor having conductivity by doping impurities. For example, the p- Or n-type. The first semiconductor layer 310 having the lower conductivity than the first and third semiconductor layers 310 and 330 is buried in the first trench T1 to function as a lower electrode. Can be electrically disconnected.

제2, 제3 반도체층(320, 330)의 재질은 통상적으로 사용되는 실리콘(Si)일 수 있으나, 이에 한정되는 것은 아니며 공지된 반도체 재질을 제한 없이 사용할 수 있다.The material of the second and third semiconductor layers 320 and 330 may be silicon (Si), which is commonly used, but is not limited thereto and known semiconductor materials can be used without limitation.

제2, 제3 반도체층(320, 330)의 형성 방법으로는 PECVD 또는 LPCVD와 같은 화학기상 증착법을 포함할 수 있는데, 이후 공정에 의하여 단위셀 영역(A)에서는 빛을 수광하여 전력을 생산하는 광전소자의 일부 기능을 수행할 수 있는데, 보다 구체적으로는 도 12 및 도 13을 참조한 이하의 상세한 설명에 의해 이해될 것이다.The second and third semiconductor layers 320 and 330 may be formed by a chemical vapor deposition method such as PECVD or LPCVD. The unit cell region A receives light and generates electric power It is possible to perform some functions of the photoelectric element, more specifically, it will be understood by the following detailed description with reference to FIG. 12 and FIG.

다음으로, 도 4를 참조하면, 제3 반도체층(330) 상에는 제1 마스크층(10)을 형성할 수 있다. 이러한 제1 마스크층(10)은 수지(resin)일 수 있는데, 예를 들면 포토리소그래피 공정시 사용되는 공지된 포토레지스트(Photoresist)를 사용할 수 있다.Next, referring to FIG. 4, a first mask layer 10 may be formed on the third semiconductor layer 330. The first mask layer 10 may be a resin, for example, a known photoresist used in a photolithography process.

이어서, 기판(100) 상의 배선 영역(B) 상에 제1 마스크층(10)의 일부를 패터닝하여 소정의 패턴을 가지는 제1 마스크층(10)을 형성할 수 있다. 제1 마스크층(10)의 패터닝은 레이저 또는 잉크젯 패터닝일 수 있으나, 이에 한정되는 것은 아니며, 공지된 다양한 패터닝 방법을 공지의 사용할 수 있다. A first mask layer 10 having a predetermined pattern can be formed by patterning a part of the first mask layer 10 on the wiring region B on the substrate 100. [ The patterning of the first mask layer 10 may be laser or ink-jet patterning, but not limited thereto, and various known patterning methods may be used.

다음으로, 도 5를 참조하면, 배선 영역(B) 상에서 소정의 패턴을 가지는 제1 마스크층(10)으로 제2 반도체층(320) 및 제3 반도체층(330)을 제2 식각(즉, P2 너비만큼 식각)하여 제1 반도체층(310) 일부를 노출시키는 제2 트렌치(T2)를 형성할 수 있다.5, the second semiconductor layer 320 and the third semiconductor layer 330 are etched by a first mask layer 10 having a predetermined pattern on the wiring region B, The second trench T2 exposing a portion of the first semiconductor layer 310 may be formed.

이러한 제2 식각 공정(P2)의 방법으로는 수지(resin)로 이루어진 본 발명의 제1 마스크층(10)을 이용하여 제1 반도체층(310)만을 손상 없이 노출시키기 위해 식각 선택비가 우수한 습식 식각을 이용할 수 있으나, 본 발명이 이에 한정되는 것은 아니며 건식 식각을 포함하는 공지된 식각 방법을 제한 없이 사용할 수 있다.As a method of the second etching process P2, the first mask layer 10 of the present invention, which is made of resin, is used to etch only the first semiconductor layer 310 without damaging, However, the present invention is not limited thereto, and a known etching method including dry etching can be used without limitation.

이어서, 제1 마스크층(10)을 제거하는 공정을 수행할 수 있는데, 공지된 수지(resin) 스트립 공정 기술을 제한 없이 사용할 수 있다.Then, a process of removing the first mask layer 10 may be performed, and known resin strip process techniques may be used without limitation.

다음으로, 도 6을 참조하면, 제2 트렌치(T2) 및 제3 반도체층(330)을 포함하는 기판(100) 상에 전극층(400)을 형성할 수 있다. 이러한 전극층(400)의 소재는 전도성 재질을 제한 없이 사용할 수 있다. 예를 들면, 투명 전도층인 경우 TCO를 사용할 수 있는데, AZO(ZnO:Al), ITO(Indium-Tin-Oxide), GZO(ZnO:Ga), BZO(ZnO:B) 및 FTO(SnO2:F) 중 어느 하나일 수 있다. 또한, 불투명 전도층인 경우 통상적인 금속 소재를 사용할 수 있는데, 알루미늄(Al), 은(Ag), 금(Au), 구리(Cu), 아연(Zn), 티타늄(Ti) 등의 금속 및 이들의 합금일 수 있다.6, the electrode layer 400 may be formed on the substrate 100 including the second trenches T2 and the third semiconductor layer 330. Referring to FIG. The material of the electrode layer 400 may be any conductive material. For example, transparent It is possible to use the TCO when the conductive layer, AZO (ZnO: Al), ITO (Indium-Tin-Oxide), GZO (ZnO: Ga), BZO (ZnO: B) , and FTO (SnO 2: F). In the case of the opaque conductive layer, a conventional metal material may be used. Examples of the material include metals such as aluminum (Al), silver (Ag), gold (Au), copper (Cu), zinc (Zn), titanium . ≪ / RTI >

또한, 전극층(400)은 투명 전도층과 금속층이 적층된 구조로 형성될 수 있는데, 예를 들면, BZO(ZnO:B)/Al일 수 있다.In addition, the electrode layer 400 may be formed of a stacked structure of a transparent conductive layer and a metal layer, for example, BZO (ZnO: B) / Al.

전극층(400)의 형성 방법으로는 열 증착법(Thermal Evaporation), 전자빔 증착법(E-beam Evaporation), 스퍼터링(sputtering)과 같은 물리기상 증착법(Physical Vapor Deposition: PVD) 및 LPCVD, PECVD, 금속유기 화학기상 증착법(Metal Organic Chemical Vapor Deposition: MOCVD)과 같은 화학기상 증착법(Chemical Vapor Deposition: CVD)을 포함할 수 있다.Examples of the method for forming the electrode layer 400 include physical vapor deposition (PVD) such as thermal evaporation, E-beam evaporation, sputtering, and LPCVD, PECVD, And CVD (Chemical Vapor Deposition) such as metal organic chemical vapor deposition (MOCVD).

한편, 전극층(400)은 단위셀 영역(A)에서는 전도성 성질을 이용하여 상부전극의 기능을 수행할 수 있다.Meanwhile, the electrode layer 400 can perform the function of the upper electrode using the conductive property in the unit cell region A.

다음으로, 도 7을 참조하면, 전극층(400) 상에는 제2 마스크층(20)을 형성할 수 있다. 이러한 제2 마스크층(20)은 도 5를 참조한 상세한 설명의 제1 마스크층(10)과 동일하게 소정의 패턴을 가지도록 패터닝될 수 있다.Next, referring to FIG. 7, a second mask layer 20 may be formed on the electrode layer 400. This second mask layer 20 may be patterned to have a predetermined pattern in the same manner as the first mask layer 10 of the detailed description with reference to Fig.

다음으로, 도 8을 참조하면, 배선 영역(B) 상에서 소정의 패턴을 가지는 제2 마스크층(20)으로 전극층(400) 및 제3 반도체층(330)을 제3 식각(즉, P3 너비만큼 식각)하여 제2 반도체층(320) 일부를 노출시키는 제3 트렌치(T3)를 형성할 수 있다.8, the electrode layer 400 and the third semiconductor layer 330 are etched by a third etching (that is, by a width of P3) by a second mask layer 20 having a predetermined pattern on the wiring region B. Next, referring to FIG. 8, A third trench T3 exposing a portion of the second semiconductor layer 320 may be formed.

이러한 제3 식각 공정(P3)의 방법으로는 수지(resin)로 이루어진 본 발명의 제2 마스크층(20)을 이용하여 제2 반도체층(320)만을 손상 없이 노출시키기 위해 식각 선택비가 우수한 습식식각을 이용할 수 있으나, 본 발명이 이에 한정되는 것은 아니며 건식식각을 포함하는 공지된 식각 방법을 제한 없이 사용할 수 있다.As a method of the third etching process P3, the second mask layer 20 of the present invention, which is made of resin, is used to etch only the second semiconductor layer 320 without damage, However, the present invention is not limited thereto, and a known etching method including dry etching can be used without limitation.

마지막으로, 도 9를 참조하면, 제2 마스크층(20)을 제거하는 공정을 수행할 수 있는데, 공지된 수지(resin) 스트립 공정 기술을 제한 없이 사용할 수 있다.Finally, referring to FIG. 9, a process for removing the second mask layer 20 may be performed, and known resin strip process techniques may be used without limitation.

따라서, 전극층(400)은 제2 트렌치(T2)에 의해 노출된 제1 반도체층(310)과 이웃하는 다른 단위 태양전지 영역 상의 제3 반도체층(330)을 전기적으로 연결하는 직렬 방식 태양전지를 구현할 수 있다.Therefore, the electrode layer 400 may be formed by a series-type solar cell that electrically connects the first semiconductor layer 310 exposed by the second trench T2 and the third semiconductor layer 330 on another neighboring unit solar cell region Can be implemented.

일 예로, 전극층(400)의 일단은 n 번째 단위 태양전지 영역(An, Bn)의 배선 영역(Bn) 상에서 제2 트렌치(T2)를 통해 제1 반도체층(310)과 접속될 수 있다. 또한, 전극층(400)의 타단은 인접하는 n-1 번째 단위 태양전지 영역(An-1, Bn-1)의 단위셀 영역(An-1) 상의 제3 반도체층(330) 상부와 연결될 수 있다.For example, one of the electrode layer 400 is an n-th unit solar cells area can be connected to the line area the first semiconductor layer 310 through the second trench (T2) on the (B n) of the (A n, B n) have. The other end of the electrode layer 400 is connected to the upper part of the third semiconductor layer 330 on the unit cell area A n-1 of the adjacent n-1 th unit solar cell area A n-1 , B n- Can be connected.

이로써, n 번째 단위 태양전지(An, Bn)는 일측 영역에 인접하는 n-1 번째 단위 태양전지(An-1, Bn-1)와 직렬 연결될 수 있고, 이와 동일하게 타측 영역에 인접하는 n+1 번째 단위 태양전지(An+1, Bn+1)와도 직렬 연결되어 직렬 방식의 태양전지가 구현될 수 있다.Thus, the nth unit solar cells A n and B n can be connected in series with the ( n-1 ) th unit solar cells A n-1 and B n-1 adjacent to one side region, The solar cell may be connected in series with the adjacent n + 1th unit solar cells A n + 1 and B n + 1 to realize a solar cell of the serial type.

이상에서 설명된 바와 같이, 본 발명의 태양전지는 레이저 스크라이빙 및 식각공정(예를 들면, 습식식각)을 모두 기판(100)의 상부에서 순차적으로 수행할 수 있어서 공정 및 공정 설비를 감소시킬 수 있다.As described above, the solar cell of the present invention can sequentially perform laser scribing and etching processes (for example, wet etching) at the top of the substrate 100, thereby reducing process and processing equipment .

또한, 별도의 하부전극 없이도 직렬 연결을 구현할 수 있어 구조 및 공정이 단축되는 효과를 얻을 수 있다.In addition, since the series connection can be realized without a separate lower electrode, the structure and the process can be shortened.

또한, 반사 방지층의 재질에 따라 적합한 구조를 형성할 수 있어, 우수한 광전 변환 효율의 태양전지를 구현할 수 있다.Further, a suitable structure can be formed according to the material of the antireflection layer, and a solar cell having excellent photoelectric conversion efficiency can be realized.

광전소자부의 구성Configuration of photoelectric device part

도 12 및 도 13은 본 발명의 일 실시예에 따른 광전소자부의 상세한 구성을 나타내는 도면이다.12 and 13 are views showing a detailed configuration of a photoelectric element unit according to an embodiment of the present invention.

먼저, 도 12를 참조하면, 광전소자부(300)는 일 예로 3층의 비정질 실리콘층(310, 320, 330)으로 형성될 수 있다. 더 구체적으로, 기판(100) 상에는 제1 비정질 실리콘층(310)을 형성할 수 있으며, 이어서 제1 비정질 실리콘층(310) 상에는 제2 비정질 실리콘층(320)을 형성할 수 있으며, 이어서 제2 비정질 실리콘층(320) 상에는 제3 비정질 실리콘층(330)을 형성하여 하나의 광전소자를 구성할 수 있다. 이때, 제1, 제2, 제3 비정질 실리콘층(310, 320, 330)의 형성 방법으로는 PECVD 또는 LPCVD와 같은 화학기상 증착법을 이용하여 형성할 수 있다.Referring to FIG. 12, the photoelectric element portion 300 may include three layers of amorphous silicon layers 310, 320, and 330, for example. More specifically, a first amorphous silicon layer 310 may be formed on the substrate 100, a second amorphous silicon layer 320 may then be formed on the first amorphous silicon layer 310, A third amorphous silicon layer 330 may be formed on the amorphous silicon layer 320 to form one photoelectric device. At this time, the first, second, and third amorphous silicon layers 310, 320, and 330 may be formed by a chemical vapor deposition method such as PECVD or LPCVD.

다음으로, 도 13를 참조하면, 광전소자부(300)는 일 예로 3층의 다결정 실리콘층(311, 321, 331)으로 형성될 수 있다. 더 구체적으로, 기판(100) 상에는 제1 다결정 실리콘층(311)을 형성할 수 있으며, 이어서 제1 다결정 실리콘층(311) 상에는 제2 다결정 실리콘층(321)을 형성할 수 있으며, 이어서 제2 다결정 실리콘층(321) 상에는 제3 다결정 실리콘층(331)을 형성하여 하나의 광전소자를 구성할 수 있다.Next, referring to FIG. 13, the photoelectric element portion 300 may be formed of three layers of polycrystalline silicon layers 311, 321, and 331, for example. More specifically, a first polycrystalline silicon layer 311 may be formed on the substrate 100, a second polycrystalline silicon layer 321 may be formed on the first polycrystalline silicon layer 311, A third polycrystalline silicon layer 331 may be formed on the polycrystalline silicon layer 321 to form one photoelectric device.

이때, 제1, 제2, 제3 다결정 실리콘층(311, 321, 331)의 형성 방법으로는 도 13의 제1, 제2, 제3 비정질 실리콘층(310, 320, 330)을 열처리하여 결정화하는 과정을 수행할 수 있다. 즉, 제1 비정질 실리콘층(310)은 제1 다결정 실리콘층(311)으로, 제2 비정질 실리콘층(320)은 제2 다결정 실리콘층(321)으로, 제3 비정질 실리콘층(330)은 제3 다결정 실리콘층(331)으로 각각 결정화할 수 있다.As a method of forming the first, second and third polycrystalline silicon layers 311, 321 and 331, the first, second and third amorphous silicon layers 310, 320 and 330 shown in FIG. 13 are crystallized Can be performed. That is, the first amorphous silicon layer 310 is a first polycrystalline silicon layer 311, the second amorphous silicon layer 320 is a second polycrystalline silicon layer 321, and the third amorphous silicon layer 330 is a 3 polycrystalline silicon layer 331, respectively.

이때, 제1, 제2, 제3 비정질 실리콘층(310, 320, 330)의 결정화 방법은 SPC(Solid Phase Crystallization), ELA(Excimer Laser Annealing), SLS(Sequential Lateral Solidification), MIC(Metal Induced Crystallization), 및 MILC(Metal Induced Lateral Crystallization) 중 어느 하나의 방법을 사용할 수 있다. 상기의 비정질 실리콘의 결정화 방법은 공지의 기술이므로 이에 대한 상세한 설명은 본 명세서에서는 생략하기로 한다.The crystallization method of the first, second, and third amorphous silicon layers 310, 320, and 330 may include Solid Phase Crystallization (SPC), Excimer Laser Annealing (ELA), Sequential Lateral Solidification (SLS), Metal Induced Crystallization ), And MILC (Metal Induced Lateral Crystallization). Since the above-described method of crystallizing amorphous silicon is well known in the art, a detailed description thereof will be omitted herein.

상기에서는 제1, 제2, 제3 비정질 실리콘층(310, 320, 330)을 모두 형성한 후에 이들 층을 동시에 결정화시키는 것으로 설명하고 있으나 반드시 이에 한정되는 것은 아니다. 예를 들어, 하나의 비정질 실리콘층 마다 결정화 공정을 별도로 진행할 수 있으며, 또한 두 개의 비정질 실리콘층은 동시에 결정화 공정을 진행하고 나머지 하나의 비정질 실리콘층은 별도로 결정화 공정을 진행할 수도 있다.In the above description, the first, second and third amorphous silicon layers 310, 320 and 330 are all formed and then crystallized simultaneously. However, the present invention is not limited thereto. For example, the crystallization process may be separately performed for each one amorphous silicon layer, and the two amorphous silicon layers may simultaneously undergo a crystallization process, and the remaining one amorphous silicon layer may be crystallized separately.

결국, 기판(100) 상에는 제1, 제2, 제3 비정질 실리콘층(310, 320, 330) 또는 제1, 제2, 제3 다결정 실리콘층(311, 321, 331)으로 구성되는 광전소자가 형성된다. 하지만, 이에 한정되는 것은 아니고, 필요에 따라서는 미세 결정질(microcrystalline) 실리콘층으로 구성되는 광전소자를 사용할 수도 있다. 또한, 태양전지의 광 흡수층의 재료로 실리콘 이외에 공지된 재료를 제한 없이 사용할 수도 있다.As a result, on the substrate 100, the photoelectric elements composed of the first, second and third amorphous silicon layers 310, 320 and 330 or the first, second and third polycrystalline silicon layers 311, 321 and 331 . However, the present invention is not limited thereto, and if necessary, an optoelectronic device composed of a microcrystalline silicon layer may be used. In addition, as a material of the light absorbing layer of the solar cell, known materials other than silicon may be used without limitation.

이러한 광전소자는 광이 수광되어 발생되는 광기전력으로 전력을 생산할 수 있는 p 형, i 형, n 형의 실리콘층이 순서대로 적층된 p-i-n 다이오드의 구조일 수 있다. 여기서 i 형은 불순물이 도핑되지 않은 진성(intrinsic)을 의미한다. 또한, n 형 또는 p 형 도핑은 비정질 실리콘층 형성시에 불순물을 인시츄(in situ) 방식으로 도핑하는 것이 바람직하다. P 형 도핑시 불순물로서는 보론(B)을 n 형 도핑시 불순물로서는 인(P) 또는 비소(As)를 사용하는 것이 일반적이나, 이에 한정되는 것은 아니며 공지된 기술을 제한 없이 사용할 수 있다.Such a photoelectric device may be a p-i-n diode structure in which p-type, i-type, and n-type silicon layers are stacked in order to produce power by photovoltaic power generated by receiving light. Here, i means intrinsic in which no impurity is doped. Further, it is preferable that the n-type or p-type doping is doped in an in situ manner at the time of forming the amorphous silicon layer. Boron (B) is used as an impurity in the P-type doping, and phosphorus (P) or arsenic (As) is used as an impurity in the n-type doping. However, the present invention is not limited thereto.

한편, 광전소자는 p, i, n 형 이외에도 p+, i, n+ 형, n, i, p 형(특히, n+, i, p+), p, p, n 형(특히, p+, p-, n+) 또는 n, n, p 형(특히, n+, n-, p+)의 실리콘층으로 형성될 수 있다. 여기서, +와 -의 의미는 도핑 농도의 상대적인 차이를 나타내며 +가 -보다 고농도의 도핑 농도를 가짐을 의미한다. 예를 들어, n+가 n- 보다 하이 도핑되어 있음을 의미한다. + 또는 -의 표시가 없는 경우에는 도핑 농도의 특별한 제한이 없음을 의미한다. 또한, p와 n 형 사이에 위치하는 반도체층은 광 흡수층(예를 들면, i 형)의 기능을 한다.On the other hand, the photoelectric device can be formed of p +, i, n + type, n, i, p type (especially n +, i, p + ) Or a silicon layer of n, n, p type (particularly, n +, n-, p +). Here, the meaning of + and - indicates the relative difference in doping concentration and means that the doping concentration is higher than + -. For example, n + means heavily doped than n-. If there is no indication of + or -, it means that there is no particular limitation on the doping concentration. The semiconductor layer located between the p-type and the n-type functions as a light absorbing layer (for example, i-type).

한편, 제1 다결정 실리콘층(311), 제2 다결정 실리콘층(321), 제3 다결정 실리콘층(331)의 제반 특성을 보다 향상시키기 위하여 이들 다결정 실리콘층을 소정의 온도에서 추가로 열처리하여 결함을 제거하는 결함 제거 공정, 또한 이들 다결정 실리콘층을 수소 플라즈마 처리하여 다결정 실리콘층 내에 존재하는 댕글링 본드를 제거하는 수소 패시배이션(hydrogen passivation) 공정을 수행할 수 있다.On the other hand, in order to further improve various characteristics of the first polycrystalline silicon layer 311, the second polycrystalline silicon layer 321 and the third polycrystalline silicon layer 331, these polycrystalline silicon layers are further subjected to heat treatment at a predetermined temperature, And a hydrogen passivation process in which the polycrystalline silicon layer is subjected to a hydrogen plasma treatment to remove dangling bonds present in the polycrystalline silicon layer.

다른 예로, 광전소자부(300)는 하나의 광전소자 상에 다른 광전소자가 더 형성된 적층 구조[즉, 탠덤(tandem) 구조]일 수도 있다. 즉, 광전소자부(300)는 다결정 광전소자층과 비정질 광전소자층이 적층된 구조, 마이크로결정질 광전소자층과 비정질 광전소자층이 적층된 구조 등을 가질 수 있으나, 이중 이상으로 적층되는 구조를 포괄적으로 의미하는 것으로 이해되어야 한다.As another example, the photoelectric element portion 300 may be a laminated structure (i.e., a tandem structure) in which another photoelectric element is further formed on one photoelectric element. That is, the photoelectric element unit 300 may have a structure in which a polycrystalline photoelectric element layer and an amorphous photoelectric element layer are stacked, a structure in which a microcrystalline photoelectric element layer and an amorphous photoelectric element layer are stacked, It should be understood that the meaning is inclusive.

이를 도 9를 참조하여 본 발명에 적용하면 다음과 같다. 하부에 배치되는 광전소자를 제1, 제2, 제3 반도체층이라 하고, 상부에 배치되는 광전소자를 제4, 제5, 제6 반도체층이라 하면, 도 9에서 310으로 도시된 반도체층은 제1 반도체층이 배치되며, 320으로 도시된 반도체층에 제2, 제3, 제4, 제5 반도체층이 배치되며, 330으로 도시된 반도체층에 제6 반도체층이 배치됨에 따라 탠덤 구조를 이룰 수 있다.Referring to FIG. 9, the present invention is applied as follows. If the photoelectric elements disposed at the bottom are referred to as first, second, and third semiconductor layers, and the photoelectric elements disposed at the top are referred to as fourth, fifth, and sixth semiconductor layers, The first semiconductor layer is disposed, the second, third, fourth, and fifth semiconductor layers are disposed on the semiconductor layer 320, and the sixth semiconductor layer is disposed on the semiconductor layer 330 to form a tandem structure Can be achieved.

한편, 탠덤 구조의 광전소자부(300)에서 하나의 광전소자와 다른 광전소자 사이에는 투명 전도체인 연결층(미도시)이 추가로 형성될 수 있다. 상기 연결층은 적층된 광전소자 사이[일 예로, 다결정 광전소자와 비정질 광전소자 사이]에 오믹 접촉(ohmic contact)이 이루어지게 하여, 태양전지의 광전 변환 효율을 향상시키는 역할을 할 수 있다. 상기 연결층은 ZnO에 Al이 소량 첨가된 AZO(ZnO:Al)인 것이 바람직하나 반드시 이에 한정되지 않으며 통상적인 ITO, ZnO, IZO, FTO(SnO2:F), BZO 등과 같은 투명 전도성 소재를 특별한 제한 없이 사용할 수 있다.Meanwhile, a connection layer (not shown), which is a transparent conductor, may be additionally formed between one photoelectric element and another photoelectric element in the photoelectric element portion 300 having a tandem structure. The connection layer may serve to improve the photoelectric conversion efficiency of the solar cell by causing ohmic contact between the stacked photoelectric devices (for example, between the polycrystalline photoelectric device and the amorphous photoelectric device). The connection layer is preferably made of AZO (ZnO: Al) in which a small amount of Al is added to ZnO, but it is not always limited thereto and a transparent conductive material such as ITO, ZnO, IZO, FTO (SnO 2 : F) Can be used without restrictions.

이상의 상세한 설명에서 본 발명은 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다. 따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, And it is intended that the present invention cover the modifications and variations of this invention provided they come within the scope of the appended claims and their equivalents. Therefore, the spirit of the present invention should not be construed as being limited to the above-described embodiments, and all of the equivalents or equivalents of the claims, as well as the following claims, I will say.

100: 기판
200: 반사 방지층
310: 제1 반도체층(제1 비정질 실리콘층)
311: 제1 다결정 실리콘층
320: 제2 반도체층(제2 비정질 실리콘층)
321: 제2 다결정 실리콘층
330: 제3 반도체층(제3 비정질 실리콘층)
331: 제3 다결정 실리콘층
400: 전극층100: substrate
200: antireflection layer
310: first semiconductor layer (first amorphous silicon layer)
311: first polycrystalline silicon layer
320: second semiconductor layer (second amorphous silicon layer)
321: second polycrystalline silicon layer
330: third semiconductor layer (third amorphous silicon layer)
331: third polycrystalline silicon layer
400: electrode layer

Claims (14)

단위셀 영역과 배선 영역으로 구성되는 단위 태양전지 영역이 배열되는 기판;
상기 기판 상에 형성되며, 상기 기판 상의 상기 배선 영역 상에 제1 트렌치가 형성되는 제1 반도체층;
상기 제1 트렌치 및 상기 제1 반도체층 상에 형성되며, 상기 기판 상의 상기 배선 영역 상에 제2 트렌치가 형성되어 상기 제1 반도체층 일부를 노출시키는 제2 반도체층;
상기 제2 반도체층 상에 형성되며, 상기 기판 상의 상기 배선 영역 상에 제3 트렌치가 형성되어 상기 제2 반도체층 일부를 노출시키는 제3 반도체층; 및
상기 제3 반도체층 상에 형성되며, 상기 제2 트렌치를 통해 상기 제1 반도체층과 접속되는 전극층
을 포함하는 것을 특징으로 하는 태양전지.A substrate on which a unit solar cell region composed of a unit cell region and a wiring region is arranged;
A first semiconductor layer formed on the substrate and having a first trench formed on the wiring region on the substrate;
A second semiconductor layer formed on the first trench and the first semiconductor layer and having a second trench formed on the wiring region on the substrate to expose a portion of the first semiconductor layer;
A third semiconductor layer formed on the second semiconductor layer and having a third trench formed on the wiring region on the substrate to expose a portion of the second semiconductor layer; And
An electrode layer formed on the third semiconductor layer and connected to the first semiconductor layer through the second trench,
And a second electrode. 제1항에 있어서,
상기 기판과 상기 제1 반도체층 사이에는 반사 방지층이 더 형성되는 것을 특징으로 하는 태양전지.The method according to claim 1,
And an anti-reflection layer is further formed between the substrate and the first semiconductor layer. 제2항에 있어서,
상기 반사 방지층은 상기 제1 트렌치가 연장된 구조를 포함하는 것을 특징으로 하는 태양전지.3. The method of claim 2,
Wherein the antireflection layer comprises a structure in which the first trench is extended. 제2항에 있어서,
상기 반사 방지층은 실리콘 질화물(SiNx) 또는 티타늄 질화물(TiNx)인 것을 특징으로 하는 태양전지.3. The method of claim 2,
Wherein the antireflection layer is silicon nitride (SiN x ) or titanium nitride (TiN x ). 제1항에 있어서,
상기 제1, 제2, 제3 반도체층은 n, i, p 또는 p, i, n인 것을 특징으로 하는 태양전지.The method according to claim 1,
Wherein the first, second and third semiconductor layers are n, i, p or p, i, n. (a) 단위셀 영역과 배선 영역으로 구성되는 단위 태양전지 영역이 배열되는 기판을 제공하는 단계;
(b) 상기 기판 상에 제1 반도체층을 형성하는 단계;
(c) 상기 배선 영역 상에서 상기 제1 반도체층을 식각하여, 인접하는 다른 단위 태양전지 영역과 분리하는 제1 트렌치를 형성하는 제1 식각 단계;
(d) 상기 제1 반도체층을 포함하는 기판 상에 제2 반도체층 및 제3 반도체층을 순차적으로 형성하는 단계;
(e) 상기 제3 반도체층 상에 제1 마스크층을 형성하고, 상기 배선 영역 상에서 상기 제1 마스크층을 이용하여 상기 제3 반도체층 및 상기 제2 반도체층을 동시에 식각하여 상기 제1 반도체층 일부를 노출시키는 제2 트렌치를 형성하는 제2 식각 단계;
(f) 상기 제1 마스크층을 제거하고, 상기 제3 반도체층을 포함하는 기판 상에 전극층을 형성하는 단계;
(g) 상기 전극층 상에 제2 마스크층을 형성하고, 상기 배선 영역 상에서 상기 제2 마스크층을 이용하여 상기 전극층 및 상기 제3 반도체층을 동시에 식각하여 상기 제2 반도체층 일부를 노출시키는 제3 트렌치를 형성하는 제3 식각 단계; 및
(h) 상기 제2 마스크층을 제거하는 단계
를 포함하는 것을 특징으로 하는 태양전지의 제조방법.(a) providing a substrate on which unit solar cell regions composed of a unit cell region and a wiring region are arranged;
(b) forming a first semiconductor layer on the substrate;
(c) a first etching step of etching the first semiconductor layer on the wiring region to form a first trench to be separated from another adjacent unit solar cell region;
(d) sequentially forming a second semiconductor layer and a third semiconductor layer on the substrate including the first semiconductor layer;
(e) forming a first mask layer on the third semiconductor layer, etching the third semiconductor layer and the second semiconductor layer simultaneously on the wiring region using the first mask layer, A second etch step of forming a second trench exposing a portion;
(f) removing the first mask layer and forming an electrode layer on the substrate including the third semiconductor layer;
(g) forming a second mask layer on the electrode layer, etching the electrode layer and the third semiconductor layer simultaneously on the wiring region using the second mask layer to expose a portion of the second semiconductor layer, A third etching step of forming a trench; And
(h) removing the second mask layer
And a second electrode formed on the second electrode. 제6항에 있어서,
상기 기판과 상기 제1 반도체층 사이에는 반사 방지층이 형성하는 단계를 더 포함하는 것을 특징으로 하는 태양전지의 제조방법.The method according to claim 6,
And forming an anti-reflection layer between the substrate and the first semiconductor layer. 제7항에 있어서,
상기 반사 방지층은 상기 제1 식각 단계에 의해 상기 제1 반도체층과 동시에 식각하여 상기 제1 트렌치를 연장 형성하는 것을 특징으로 하는 태양전지의 제조방법.8. The method of claim 7,
Wherein the antireflection layer is etched simultaneously with the first semiconductor layer by the first etching step to extend the first trench. 제7항에 있어서,
상기 반사 방지층은 실리콘 질화물(SiNx) 또는 티타늄 질화물(TiNx)로 형성되는 것을 특징으로 하는 태양전지의 제조방법.8. The method of claim 7,
Wherein the antireflection layer is formed of silicon nitride (SiN x ) or titanium nitride (TiN x ). 제6항에 있어서,
상기 제1 트렌치는 레이저 스크라이빙 방식으로 식각되는 것을 특징으로 하는 태양전지의 제조방법.The method according to claim 6,
Wherein the first trench is etched by a laser scribing method. 제6항에 있어서,
상기 제2 트렌치 및 상기 제3 트렌치는 습식 방식으로 식각되는 것을 특징으로 하는 태양전지의 제조방법.The method according to claim 6,
Wherein the second trench and the third trench are etched in a wet manner. 제6항에 있어서,
상기 제1, 제2, 제3 식각 단계는 상기 기판의 상부에서 수행되는 것을 특징으로 하는 태양전지의 제조방법.The method according to claim 6,
Wherein the first, second, and third etching steps are performed on an upper portion of the substrate. 제6항에 있어서,
상기 전극층은 투명 전도성 소재 또는 금속 소재이거나 이들의 적층 구조로 형성되는 것을 특징으로 하는 태양전지의 제조방법.The method according to claim 6,
Wherein the electrode layer is formed of a transparent conductive material or a metal material or a laminated structure thereof. 제6항에 있어서,
상기 제1, 제2, 제3 반도체층은 n, i, p 또는 p, i, n으로 형성되는 것을 특징으로 하는 태양전지의 제조방법.The method according to claim 6,
Wherein the first, second, and third semiconductor layers are formed of n, i, p, or p, i, n.
KR1020140056375A 2014-05-12 2014-05-12 Solar cell and method for fabricating the same KR101542209B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140056375A KR101542209B1 (en) 2014-05-12 2014-05-12 Solar cell and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140056375A KR101542209B1 (en) 2014-05-12 2014-05-12 Solar cell and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR101542209B1 true KR101542209B1 (en) 2015-08-05

Family

ID=53886387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140056375A KR101542209B1 (en) 2014-05-12 2014-05-12 Solar cell and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101542209B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018230863A1 (en) * 2017-06-14 2018-12-20 Lg Electronics Inc. Compound semiconductor solar cell and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101384A (en) 2003-09-26 2005-04-14 Sanyo Electric Co Ltd Photovoltaic device and its manufacturing method
KR100960626B1 (en) 2008-05-08 2010-06-07 주식회사 티지솔라 Solar Cell And Method For Manufacturing The Same
KR101090780B1 (en) 2009-09-30 2011-12-08 주식회사 티지솔라 Solar cell and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101384A (en) 2003-09-26 2005-04-14 Sanyo Electric Co Ltd Photovoltaic device and its manufacturing method
KR100960626B1 (en) 2008-05-08 2010-06-07 주식회사 티지솔라 Solar Cell And Method For Manufacturing The Same
KR101090780B1 (en) 2009-09-30 2011-12-08 주식회사 티지솔라 Solar cell and method for fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018230863A1 (en) * 2017-06-14 2018-12-20 Lg Electronics Inc. Compound semiconductor solar cell and method of manufacturing the same
KR20180136270A (en) * 2017-06-14 2018-12-24 엘지전자 주식회사 Compound semiconductor solar cell and method of manufacturing the same
KR101998743B1 (en) * 2017-06-14 2019-07-10 엘지전자 주식회사 Compound semiconductor solar cell and method of manufacturing the same
US10861998B2 (en) 2017-06-14 2020-12-08 Lg Electronics Inc. Compound semiconductor solar cell and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR101065752B1 (en) Solar Cell Module and Method For Fabricating The Same
KR101248163B1 (en) Interdigitated back contact solar cell and manufacturing method thereof
WO2009096539A1 (en) Solar battery element and solar battery element manufacturing method
US11335818B2 (en) Solar cell and production method therefor, and solar cell module
KR101011228B1 (en) Solar Cell and Method For Fabricating The Same
KR101011222B1 (en) Solar Cell and Method For Fabricating The Same
KR101047170B1 (en) Solar cell and manufacturing method
KR101039149B1 (en) Solar cell and method for fabricating the same
KR20110023582A (en) Solar cell including micro-lens and method for fabricating the same
JP5566502B2 (en) Solar cell element
KR101098325B1 (en) Solar cell and method for fabricating the same
KR101542209B1 (en) Solar cell and method for fabricating the same
KR101065749B1 (en) Solar cell and method for fabricating the same
KR20110015998A (en) Solar cell and method for manufacturing the same
KR101044680B1 (en) Solar cell and method for fabricating the same
KR101090780B1 (en) Solar cell and method for fabricating the same
KR101541773B1 (en) Solar cell and method for fabricating the same
KR101505188B1 (en) Solar cell and method for fabricating the same
CN106409927A (en) Solar cell and manufacturing method thereof
KR101114345B1 (en) Solar cell and method for fabricating the same
KR101039148B1 (en) Solar cell and method for fabricating the same
KR101112081B1 (en) Solar cell and method for fabricating the same
KR101072531B1 (en) Solar cell and method for fabricating the same
KR101037124B1 (en) Solar cell and method for fabricating the same
KR20100116833A (en) Solar cell including metallic silicide layer and method for fabricating the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee