KR101536649B1 - 컬럼 ａｄｃ 구조를 갖는 x-선 이미지 센서 및 그 신호처리 방법 - Google Patents

컬럼 ａｄｃ 구조를 갖는 x-선 이미지 센서 및 그 신호처리 방법 Download PDF

Info

Publication number
KR101536649B1
KR101536649B1 KR1020140039881A KR20140039881A KR101536649B1 KR 101536649 B1 KR101536649 B1 KR 101536649B1 KR 1020140039881 A KR1020140039881 A KR 1020140039881A KR 20140039881 A KR20140039881 A KR 20140039881A KR 101536649 B1 KR101536649 B1 KR 101536649B1
Authority
KR
South Korea
Prior art keywords
cds
signal
ray
digital
bit value
Prior art date
Application number
KR1020140039881A
Other languages
English (en)
Inventor
김규겸
최용석
조규성
김명수
Original Assignee
한국과학기술원
클레어픽셀 주식회사
주식회사 나노포커스레이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원, 클레어픽셀 주식회사, 주식회사 나노포커스레이 filed Critical 한국과학기술원
Priority to KR1020140039881A priority Critical patent/KR101536649B1/ko
Application granted granted Critical
Publication of KR101536649B1 publication Critical patent/KR101536649B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/32—Transforming X-rays

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Measurement Of Radiation (AREA)

Abstract

본 발명은 컬럼 ADC 구조를 갖는 X-선 이미지 센서 및 그 신호처리 방법에 관한 것으로서, 컬럼 ADC 구조를 이용하여 X-선 이미지 센서를 구성함에 있어서, X-선 센서 어레이부로부터 전송되는 신호를 저장하는 CDS 블럭을 다중으로 배치하고, 각각의 CDS 블럭에 서로 다른 전압 레벨의 동일한 램프신호를 동시에 인가하여, 다중의 CDS 블럭을 통해 병렬 동작으로 CDS 신호를 처리함으로써, 멀티 CDS 신호 검출부에서 검출 신호의 디지털 상위비트 값을 검출하고, 컬럼 ADC에서 상기 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 산출하여, 디지털 신호값을 출력함으로써, 기존의 X-선 이미지 센서에 비해 신호 처리 시간의 증가 없이 ADC 분해능을 향상시킬 수 있어, X-선 검출 신호를 고해상으로 처리할 수 있는 컬럼 ADC 구조를 갖는 X-선 이미지 센서 및 그 신호처리 방법에 관한 것이다.
이를 위하여 본 발명은, X-선 이미지 검출용 이미지센서에 있어서, X-선을 수광하는 다수의 X-선 센서 셀이 매트릭스 형태의 어레이 구조로 배열되어 구성되는 X-선 센서 어레이부와; 상기 X-선 센서 어레이부로부터 각각의 컬럼 신호라인을 통해 각 X-선 센서 셀의 리셋신호와 광신호를 전달받아 전기적인 아날로그 신호로 변환하는 전류 소스원과; 상기 전류 소스원을 통해 변환된 아날로그 신호를 증폭하는 프리 앰프와; 상기 X-선 센서 어레이부의 컬럼 신호라인 단위로 구비되는 CDS 회로의 조합으로 구성되어, 상기 프리 앰프를 통해 증폭된 아날로그 신호를 각각 저장하는 복수의 CDS 블럭과; 전체 CDS 전압 레벨을 상기 CDS 블럭의 개수에 맞추어 동일하게 등분하여, 상기 복수의 CDS 블럭에 상기 동일하게 등분된 각각 다른 전압 레벨의 동일한 램프 신호를 동시에 인가하는 멀티 스텝 램프 발생기와; 상기 복수의 CDS 블럭에 각각 입력된 램프 신호와 리셋신호가 만나는 지점을 검출하여 디지털 상위비트 값을 검출하여 출력하는 멀티 CDS 신호 검출부와; 상기 멀티 CDS 신호 검출부에 의해 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 연산하여 출력하는 컬럼 ADC;를 포함하여 구성되는 것을 특징으로 한다.

Description

컬럼 ＡＤＣ 구조를 갖는 X-선 이미지 센서 및 그 신호처리 방법{An X-ray image sensor with column ADC structures and the signal processing method thereof}
본 발명은 컬럼 ADC 구조를 갖는 X-선 이미지 센서 및 그 신호처리 방법에 관한 것으로서, 컬럼 ADC 구조를 이용하여 X-선 이미지 센서를 구성함에 있어서, X-선 센서 어레이부로부터 전송되는 신호를 저장하는 CDS 블럭을 다중으로 배치하고, 각각의 CDS 블럭에 서로 다른 전압 레벨의 동일한 램프신호를 동시에 인가하여, 다중의 CDS 블럭을 통해 병렬 동작으로 CDS 신호를 처리함으로써, 멀티 CDS 신호 검출부에서 검출 신호의 디지털 상위비트 값을 검출하고, 컬럼 ADC에서 상기 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 산출하여, 디지털 신호값을 출력함으로써, 기존의 X-선 이미지 센서에 비해 신호 처리 시간의 증가 없이 ADC 분해능을 향상시킬 수 있어, X-선 검출 신호를 고해상으로 처리할 수 있는 컬럼 ADC 구조를 갖는 X-선 이미지 센서 및 그 신호처리 방법에 관한 것이다.
일반적으로 X-선 이미지 센서는 디지털 X-선 촬영장치에서 X-선을 센서 셀(픽셀) 별로 감지하여 디지털 화상으로 만들기 위한 일종의 이미지 센서이다.
X-선 이미지 센서의 집적 회로는 X-선 이미지 센서의 X-선 센서 어레이 내에서 X-선의 입사에 따라 각 X-선 센서 셀들의 포토다이오드에서 발생한 광신호(전하)를 감지하고, 그 크기에 비례하는 전압 신호로 변환 및 증폭하여, 최종적인 영상 신호를 디지털 데이터 형태로 출력하게 된다.
이와 같은 X-선 이미지 센서는 통상 디지털 X-선 촬영장치와 같은 X-선 의료장비에 적용되기 때문에, 일반 디지털 카메라에 적용되는 이미지센서와는 달리 대면적의 X-선 센서 셀 사이즈를 갖는 대형 X-선 이미지센서가 요구되고 있으며, 이와 더불어 고해상도의 선명한 이미지 영상을 지원하는 X-선 이미지센서가 요구되고 있다.
도 1은 종래에 일반적으로 사용되고 있는 X-선 이미지 센서의 구조를 보여주는 도면이다.
도 1에 도시된 바와 같이, 종래의 X-선 이미지 센서의 구조를 살펴보면, 이미지센서의 기판에 다수의 X-선 센서 셀(11)이 매트릭스 형태의 어레이 구조로 배열되어 있으며, 어레이 구조의 X-선 센서 셀(11)은 로우 쉬프트 레지스터(12)에 의해 순차적으로 로우(row) 단위로 선택되어, 활성화된 로우 단위의 각 X-선 센서 셀(11)로부터 리셋신호와 X-선 광신호가 전류 소스원(13)으로 전송된다.
전류 소스원(13)에서는 X-선 센서 셀(11)로부터 전송된 리셋신호와 X-선 광신호를 전기적인 아날로그 신호로 변환하고, 아날로그 신호로 변환된 리셋신호와 X-선 광신호는 CDS(Correlated Double Sampling) 블럭(14)에 저장된다.
여기서, CDS 블럭(14)은 X-선 센서 어레이부(10)의 컬럼(column) 신호라인 단위로 구비되는 CDS 회로의 조합으로 구성되어 있다.
또한, CDS 블럭(14)에 저장된 X-선 센서 셀(11)의 리셋신호와 X-선 광신호는 멀티플렉서(15)를 통해 하나씩 순차적으로 ADC(Analog Digital Converter,16)로 분배되어 전달되며, ADC(16)는 멀티플렉서(15)를 거쳐 전송되는 CDS 신호를 디지털 신호로 변환하여 외부로 출력하는 동작을 수행한다.
이와 같이 출력된 디지털 신호는 ISP(image signal processor,미도시)의 신호처리에 의해 동영상이나 정지 화면으로 이미지화되어 화면으로 표시될 수 있다.
도 1에 도시된 컬럼 쉬프트 레지스터(17)는 CDS 블럭(14)에서 컬럼별 CDS 신호를 순차적으로 선택하여 전달하는 동작을 제어하며, 컨트롤 블럭(18)은 상술한 각 구성들을 통한 신호처리 과정을 제어하기 위한 구성이다.
그러나, 이와 같이 구성된 종래기술에 따른 X-선 이미지 센서의 구조는, 대면적 X-선 센서 셀을 신호 처리하는 속도가 이미 한계에 다다른 상황이고, 고해상도의 영상 이미지를 출력하기 위해서도 고속 동작이 필요한 상황이다.
또한, 상기와 같은 도 1의 X-선 이미지 센서는, 하나의 ADC(16)를 이용함으로써, CDS 블럭(14)의 각 CDS 회로에 저장된 신호들을 멀티플렉서(15)를 통해 ADC(16)로 분배해야 하기 때문에, 다수의 CDS 회로로부터 멀티플렉서(15)를 통해 하나의 ADC(16)로 신호를 전달하기 위해서는 매우 긴 신호라인이 배치되며, 긴 신호라인으로 인한 신호 손실 및 노이즈가 발생하게 되는 문제점이 있다.
또한, 멀티플렉서(15)를 제어하기 위한 스위칭 동작에 의해 스위칭 노이즈가 발생되는 문제점이 있다.
한편, 최근 디지털 카메라 등에 적용되는 CMOS 이미지 센서를 구성함에 있어서는, 상술한 단일 ADC 구조에서 발생되는 신호 손실 및 노이즈 성분을 줄이기 위해, 각 컬럼 신호라인에 ADC를 배치하는 구조의 컬럼 ADC를 구비하여, CDS 블럭으로부터 ADC까지의 신호라인을 최소화하고, 멀티플렉서를 제거하여 스위칭 노이즈를 줄여주는 이미지 센서 기술이 한국공개특허 제2009-0083817호에 개시된 "CMOS 이미지 센서"와 같이 다수 개발되고 있으며, 도 2는 상술한 바와 같은 컬럼 ADC 구조를 갖는 일반적인 CMOS 이미지 센서 구조를 보여주는 도면이다.
도 2에 도시된 바와 같이, 컬럼 ADC 구조의 CMOS 이미지 센서는 각 컬럼 신호라인에 ADC가 배치되어 있는 구조로서, CDS 블럭(14)으로부터 컬럼 ADC(23)까지의 신호라인을 최소화할 수 있고, 멀티플렉서를 필요로 하지 않게 되어, 신호 손실 및 노이즈를 줄일 수 있다.
그러나, 이와 같은 컬럼 ADC 구조는 램프 발생기(21)와 데이터 카운터(22)를 이용하여 일정하게 정해진 램핑 구간에서 디지털 카운터 값을 세는 방식으로 동작하기 때문에, X-선 장비처럼 높은 해상도를 요구하는 분야에서는 적용하기가 어려운 상황이다.
즉, 주어진 램핑 구간에 디지털 카운터 값을 일정하게 증가시키고, X-선 광신호를 실어서 일정하게 증가시키는 램프신호와 X-선 센서 셀의 리셋신호가 교차되는 순간에 디지털 카운터 값을 저장하는 방식으로 동작되는 컬럼 ADC 구조에서는 ADC의 해상도를 높이는데 제약이 많이 따른다.
다시 말해서, X-선 장비의 고해상도를 위해, ADC의 해상도를 2배씩 증가시킬 때마다 컬럼 ADC에서 신호 처리하는데 필요한 시간은 2ⁿ배만큼 기하 급수적으로 증가하게 되고, 이러한 컬럼 ADC 신호 처리 시간을 단축하기 위해서는 데이터 카운터(22)의 클럭(clock) 속도를 증가시켜 클럭 시간을 줄여야 하지만, 반도체 제조 공정의 기술적 한계로 데이터 카운터의 클럭 속도를 증가시키는 것은 한계에 다다른 상황이다.
또한, 데이터 카운터(22)의 클럭 속도가 빨라질수록 클럭 노이즈에 취약해지므로, 고해상도를 위해서 데이터 카운터의 클럭 속도를 빠르게 하는 것도 제한적이다.
이에 따라, 장비 특성상 높은 해상도가 요구되는 의료용 X-선 장비에서는, 도 2에서 보여주는 컬럼 ADC 구조로는 X-선 장비에서 요구하는 고해상도를 충족시키기 어려워 최근까지도 X-선 장비에서는 상술한 도 1과 같은 파이프라인 ADC 구조를 많이 적용하고 있는 실정이다.
한국공개특허 제2009-0083817호(공개일 : 2009.08.04) "CMOS 이미지 센서"
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 컬럼 ADC 구조를 이용하여 X-선 이미지 센서를 구성함에 있어서, X-선 센서 어레이부로부터 전송되는 신호를 저장하는 CDS 블럭을 다중으로 배치하고, 각각의 CDS 블럭에 서로 다른 전압 레벨의 동일한 램프신호를 동시에 인가하여, 다중의 CDS 블럭을 통해 병렬 동작으로 CDS 신호를 처리함으로써, 멀티 CDS 신호 검출부에서 검출 신호의 디지털 상위비트 값을 검출하고, 컬럼 ADC에서 상기 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 산출하여, 디지털 신호값을 출력함으로써, 기존의 X-선 이미지 센서에 비해 신호 처리 시간의 증가 없이 ADC 분해능을 향상시킬 수 있어, X-선 검출 신호를 고해상으로 처리할 수 있는 컬럼 ADC 구조를 갖는 X-선 이미지 센서 및 그 신호처리 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명은, X-선 이미지 검출용 이미지센서에 있어서, X-선을 수광하는 다수의 X-선 센서 셀이 매트릭스 형태의 어레이 구조로 배열되어 구성되는 X-선 센서 어레이부와; 상기 X-선 센서 어레이부로부터 각각의 컬럼 신호라인을 통해 각 X-선 센서 셀의 리셋신호와 광신호를 전달받아 전기적인 아날로그 신호로 변환하는 전류 소스원과; 상기 전류 소스원을 통해 변환된 아날로그 신호를 증폭하는 프리 앰프와; 상기 X-선 센서 어레이부의 컬럼 신호라인 단위로 구비되는 CDS 회로의 조합으로 구성되어, 상기 프리 앰프를 통해 증폭된 아날로그 신호를 각각 저장하는 복수의 CDS 블럭과; 전체 CDS 전압 레벨을 상기 CDS 블럭의 개수에 맞추어 동일하게 등분하여, 상기 복수의 CDS 블럭에 상기 동일하게 등분된 각각 다른 전압 레벨의 동일한 램프 신호를 동시에 인가하는 멀티 스텝 램프 발생기와; 상기 복수의 CDS 블럭에 각각 입력된 램프 신호와 리셋신호가 만나는 지점을 검출하여 디지털 상위비트 값을 검출하여 출력하는 멀티 CDS 신호 검출부와; 상기 멀티 CDS 신호 검출부에 의해 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 연산하여 출력하는 컬럼 ADC;를 포함하여 구성되는 것을 특징으로 한다.
본 발명에 따른 X-선 이미지 센서는 복수의 CDS 블럭을 구비하는 멀티 CDS 블럭 회로 구조를 통해 병렬로 신호를 처리하여, 멀티 CDS 신호 검출부를 통해 디지털 상위비트 값을 검출하고, 컬럼 ADC를 통해 상기 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 산출하여, 디지털 신호값을 출력함으로써, 기존의 X-선 이미지 센서에 비해 신호 처리 시간의 증가 없이 ADC 분해능을 향상시킬 수 있어, X-선 검출 신호를 고해상으로 처리할 수 있는 장점이 있다.
또한, 본 발명은 멀티 CDS 에러 검출부 및 에러 보정 카운터를 추가로 구비하여 멀티 CDS 블럭 구조로 인해 발생될 수 있는 멀티 CDS 에러를 보정함으로써, 노이즈를 최소화하고, 고해상도, 고화질의 X-선 검출 영상 신호를 얻을 수 있다.
도 1은 종래 기술에 따른 X-선 이미지센서의 구조를 보여주는 도면
도 2는 종래 기술에 따른 컬럼 ADC 구조를 갖는 CMOS 이미지 센서의 구조를 보여주는 도면
도 3은 본 발명의 일 실시예에 따른 컬럼 ADC 구조를 갖는 X-선 이미지 센서의 구조를 보여주는 도면
도 4는 본 발명의 일 실시예에 따른 X-선 이미지 센서의 구조에서 CDS 블럭을 구성하는 CDS 회로구조를 보여주는 도면
도 5는 본 발명의 일 실시예에 따른 X-선 이미지 센서의 구조에서 멀티 CDS 블럭의 신호처리 과정을 보여주는 도면
도 6은 도 5의 멀티 CDS 블럭을 통한 신호처리 과정에서 멀티 CDS 에러가 발생되는 경우의 신호처리를 보여주는 도면
이하, 본 발명의 실시예에 대하여 상세히 설명하지만, 본 발명은 그 요지를 이탈하지 않는 한 이하의 실시예에 한정되지 않는다.
도 3은 본 발명의 일 실시예에 따른 컬럼 ADC 구조를 갖는 X-선 이미지 센서의 구조를 보여주는 도면이다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 컬럼 ADC(170) 구조를 갖는 X-선 이미지 센서는, X-선을 수광하는 다수의 X-선 센서 셀(111)이 매트릭스 형태의 어레이 구조로 배열되어 구성되는 X-선 센서 어레이부(110)와; 상기 X-선 센서 어레이부(110)로부터 각각의 컬럼 신호라인을 통해 각 X-선 센서 셀(111)의 리셋신호와 광신호를 전달받아 전기적인 아날로그 신호로 변환하는 전류 소스원(120)과; 상기 전류 소스원(120)을 통해 변환된 아날로그 신호를 증폭하는 프리 앰프(130)와; 상기 X-선 센서 어레이부(110)의 컬럼 신호라인 단위로 구비되는 CDS 회로의 조합으로 구성되어, 상기 프리 앰프(130)를 통해 증폭된 아날로그 신호를 각각 저장하는 복수의 CDS 블럭(140)과; 전체 CDS 전압 레벨을 상기 CDS 블럭(140)의 개수에 맞추어 동일하게 등분하여, 상기 복수의 CDS 블럭(140)에 상기 동일하게 등분된 각각 다른 전압 레벨의 동일한 램프 신호를 동시에 인가하는 멀티 스텝 램프 발생기(150)와; 상기 복수의 CDS 블럭에 각각 입력된 램프 신호와 리셋신호가 만나는 지점을 검출하여 디지털 상위비트 값을 검출하여 출력하는 멀티 CDS 신호 검출부(160)와; 상기 멀티 CDS 신호 검출부(160)에 의해 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 연산하여 출력하는 컬럼 ADC(170);를 포함하여 구성된다.
즉, 상기와 같이 구성된 본 발명에 따른 X-선 이미지 센서는, X-선 센서 어레이부로부터 전송되는 신호를 저장하는 CDS 블럭을 다중으로 배치하고, 각각의 CDS 블럭에 각각 동일하게 등분된 서로 다른 전압 레벨의 동일한 램프신호를 동시에 인가하여, 다중의 CDS 블럭을 통해 병렬 동작으로 CDS 신호를 처리함으로써, 멀티 CDS 신호 검출부에서 디지털 상위비트 값을 검출하는 동시에, 컬럼 ADC에서 상기 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 산출하여, 디지털 신호값을 출력함으로써, 기존의 X-선 이미지 센서에 비해 신호 처리 시간의 증가 없이 ADC 분해능을 향상시킬 수 있는 장점이 있는 발명이다.
X-선 센서 어레이부(110)는 X-선을 수광하는 다수의 X-선 센서 셀(111)이 2차원적으로 배열되어 있는 집합체 구조로 형성되어 있다.
여기서, 도 3에 도시된 바와 같이, X-선 센서 어레이부(110)의 일측에는 상기와 같은 어레이 구조의 X-선 센서 셀(111)을 로우(row) 단위로 선택하여, 각 X-선 센서 셀(111)의 리셋신호와 X-선 광신호를 컬럼(column) 신호라인을 따라 전송하도록 제어하는 로우 쉬프트 레지스터(210)가 구비되어 있다.
즉, 로우 쉬프트 레지스터(210)는 X-선 센서 어레이부(110)의 각 로우 단위로 배치되는 다수의 X-선 센서 셀(111)과 로우 신호라인을 통해 연결되어 있어, 어레이 구조의 X-선 센서 셀(111)이 로우 쉬프트 레지스터(210)의 제어에 의해 순차적으로 로우 단위로 선택되어, 활성화된 로우 단위의 각 X-선 센서 셀(111)로부터 리셋신호와 X-선 광신호가 컬럼 신호라인을 통해 전류 소스원(120)으로 전송된다.
전류 소스원(120)은 X-선 센서 어레이부(110)로부터 각 컬럼 신호라인을 통해 각 X-선 센서 셀(111)의 리셋신호와 X-선 광신호를 전달받아 전기적인 아날로그 신호로 변환한다.
또한, 프리 앰프(130)는 전류 소스원(120)을 통해 변환된 아날로그 신호를 증폭시켜 CDS 블럭으로 전달한다.
이때, 프리 앰프(130)에 의해 증폭된 X-선 광신호와 리셋신호는 복수로 구비되는 CDS 블럭(140)에 모두 동일하게 저장된다.
여기서, 복수로 구비되는 CDS 블럭의 개수는 2의 제곱수 즉, 2ⁿ(n = 1,2,3 …)개로 구비될 수 있으며, 이때 CDS 블럭의 개수가 많아질수록 신호처리 속도가 증가하나 회로의 사이즈가 커지게 되므로, X-선 이미지 센서의 설계사항에 따라 CDS 블럭의 개수를 조절하여 설계할 필요가 있다.
이하의 본 실시예에서는 도 3에 도시된 바와 같이, 4개의 CDS 블럭(141,142,143,144)으로 구성된 멀티 CDS 블럭 구조를 예시로 설명하기로 한다
각각의 CDS 블럭(141,142,143,144)은 X-선 센서 어레이부(110)의 컬럼 신호라인 단위로 구비되는 CDS 회로의 조합으로 구성되어 상기 프리 앰프(130)를 통해 증폭된 아날로그 신호를 저장한다.
도 4는 본 발명의 일 실시예에 따른 X-선 이미지 센서의 구조에서 CDS 블럭을 구성하는 CDS 회로구조를 보여주는 도면이다.
도 4에 도시된 바와 같이, CDS 블럭을 구성하는 각각의 CDS 회로는 X-선 센서 셀(111)의 리셋신호를 저장하는 제1 커패시터(310)와, X-선 광신호를 저장하는 제2 커패시터(320) 및 리셋 신호와 X-선 광신호를 비교하여 출력하는 아날로그 비교기(330)로 구성되어 있다.
즉, 복수로 같은 컬럼 신호라인에 배치된 CDS의 반도체 부정합에 대한 오차를 줄이기 위해 상술한 도 4의 구조로 CDS 회로가 구성된다.
한편, 다시 도 3을 참조하면, 멀티 스텝 램프 발생기(150)는 X-선 센서 어레이부(110)로부터 전송되는 X-선 광신호를 디지털 신호로 변환하는데 필요한 램프신호를 발생키는 역할을 하며, 프로그램 제어에 의해 램프의 기울기 및 구간을 변화시키며 제어할 수 있도록 구성된다.
이와 같은 멀티 스텝 램프 발생기(150)는 전체 CDS 전압 레벨을 CDS 블럭(140)의 개수에 맞추어 동일하게 등분하여, 복수의 CDS 블럭(140)에 동일하게 등분된 각각 다른 전압 레벨의 동일한 램프 신호를 동시에 인가한다.
도 5는 본 발명의 일 실시예에 따른 X-선 이미지 센서의 구조에서 멀티 CDS 블럭의 신호처리 과정을 보여주는 도면이다.
도 5에 도시된 바와 같이, 본 실시예에서는 4개의 CDS 블럭(141,142,143,144)이 구비되는 멀티 CDS 블럭 구조로 구성되어 있으므로, 멀티 스텝 램프 발생기(150)가 전체 CDS 전압 레벨을 4등분한 4개의 구간에 동일하게 등분된 서로 다른 전압 레벨의 동일한 램프신호를 출력하여 각각 제1 CDS 블럭(141), 제2 CDS 블럭(142), 제3 CDS 블럭(143) 및 제4 CDS 블럭(144)에 동시에 인가하게 된다.
즉, 4개의 램프신호는 각각 램핑이 시작되는 전압 레벨(최소 램프 전압 레벨)과 램핑이 끝나는 전압 레벨(최대 램프 전압 레벨) 간의 간격이 모두 동일한 값을 가지며, 4개의 CDS 블럭(141,142,143,144)에 인가되는 램프신호의 램프 기울기도 동일한 기울기로 설정된다.
도 5에서는 각각의 램프신호의 기울기가 최소 램프 전압 레벨에서 최대 램프 전압 레벨로 증가하는 것으로 도시되어 있으나, 램프신호의 기울기를 최대 램프 전압 레벨에서 최소 전압 레벨로 감소하는 것으로도 적용할 수 있음은 물론이다.
이와 같은 4개의 CDS 블럭(141,142,143,144)에는 X-선 센서 어레이부(110)로부터 전송된 각 X-선 센서의 리셋신호 값과 X-선 광신호 값이 동일하게 저장되어 있는 상태로서, 도 5에 도시된 바와 같이, 4개의 램프 구간에 맞게 독립적으로 제어된 램프신호를 제1 CDS 블럭 내지 제4 CDS 블럭(141,142,143,144)에 동시에 인가하게 되면, 4개의 독립된 램프 구간에서 램프신호가 증가하면서 리셋신호와 만나는 지점이 발생하게 된다.
즉, 본 실시예에서는 도 5에 도시된 바와 같이, 제1 내지 제4 CDS 블럭 구간 중 제3 CDS 블럭(143)이 위치한 구간에서 램프신호와 리셋신호가 만나고 있어, 제3 CDS 블럭(143) 한 곳에서만 비교신호가 검출되어 CDS 신호 출력이 발생되고, 제1 CDS 블럭(141), 제2 CDS 블럭(142) 및 제4 CDS 블럭(144)에는 아무런 신호가 검출되지 않고 있으며, 이에 따라 제3 CDS 블럭(143)에서만 CDS 출력값이 달라지게 된다.
이와 같은 과정으로, 도 3에 도시된 바와 같이, 4개의 CDS 블럭(141,142,143,144)에서 처리된 신호는 컬럼 신호라인을 통해 멀티 CDS 신호 검출부(160)로 전달되며, 멀티 CDS 신호 검출부(160)는 제3 CDS 블럭(143) 구간에서 램프신호와 리셋신호가 교차하는 지점의 CDS 출력 값을 통해 디지털 상위비트 값을 검출하게 된다.
이와 동시에, 컬럼 ADC(170)에서는 상기 CDS 출력값으로부터 멀티 CDS 신호 검출부(160)에 의해 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 연산하여 산출한다.
즉, 컬럼 ADC(170)는 제3 CDS 블럭(143) 구간에서 CDS 출력신호가 발생한 지점의 디지털 카운트 값으로부터 상기 멀티 CDS 신호 검출부(160)에 의해 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 산출한다.
상술한 바와 같이, 본 실시예에서는 4개의 CDS 블럭(141,142,143,144)을 갖는 멀티 CDS 블럭 구조를 통해 병렬 동작으로 CDS 신호를 처리함으로써, 멀티 CDS 신호 검출부(160)에서 디지털 상위비트 값을 검출하는 동시에, 컬럼 ADC(170)에서 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 산출하여, 디지털 신호값을 출력하고 있으며, 이에 따라, 기존의 X-선 이미지 센서에 비해 신호 처리 시간의 증가 없이 최종 ADC 비트 수를 늘려 X-선 장비의 고해상도를 지원할 수 있다.
상술한 설명에 있어서, 도 3에 나타난 컬럼 쉬프트 레지스터(220)는 복수의 CDS 블럭(140)에서 컬럼별 CDS 신호를 순차적으로 선택하여 전달하는 동작을 제어하며, 컨트롤 블럭(230)은 상술한 각 구성들을 통한 신호처리 과정을 제어하기 위한 구성이다.
한편, 멀티 CDS 블럭 구조를 통해 병렬 동작으로 CDS 신호를 처리함에 있어서, 도 5에서와 같이 4개의 CDS 구간에서 램프신호와 리셋신호가 만나는 지점이 한 곳에서 발생되는 경우는 정상으로 신호가 처리되지만, 4개의 CDS 구간에서 램프신호와 리셋신호가 만나는 지점이 2곳이상 발생되는 경우에는 에러가 발생되며, 이 경우 노이즈로 인해 영상 이미지에 왜곡이 발생될 수 있다.
이에 따라, 본 발명의 X-선 이미지 센서에는 에러 보정을 위한 멀티 CDS 에러 검출부(180)와 에러 보정 카운터(190)가 추가로 구비된다.
멀티 CDS 에러 검출부(180)는 4개의 CDS 블럭이 신호처리를 하는 과정에서 CDS 출력 신호가 다중으로 발생하는 멀티 CDS 에러신호를 검출하며, 에러 보정 카운터(190)는 상기 멀티 CDS 에러 검출부(180)에 의해 검출된 멀티 CDS 에러신호를 기반으로 에러 보정 카운트를 수행하여 디지털 에러 값을 출력한다.
도 6은 도 5의 멀티 CDS 블럭을 통한 신호처리 과정에서 멀티 CDS 에러가 발생되는 경우의 신호처리를 보여주는 도면이다.
도 6에 도시된 바와 같이, 4개의 CDS 블럭(141,142,143,144)이 동시에 신호를 처리하는 과정에서, 리셋신호가 제2 CDS 블럭(142) 및 제3 CDS 블럭(143)의 경계치에 위치하여, 2개의 램프신호와 리셋신호가 만나게 됨에 따라, 제2 CDS 블럭(142) 및 제3 CDS 블럭(143)에서 모두 CDS 출력신호가 검출될 시에는, 멀티 CDS 에러 검출부(180)에서 멀티 CDS 에러신호가 검출되며, 이 경우 가장 먼저 검출된 CDS 출력신호를 최종 CDS 출력신호로 간주하고, 이후에 검출된 CDS 출력신호는 무시한다.
즉, 도 6의 경우 제2 CDS 블럭(142) 보다 제3 CDS 블럭(143)에서 먼저 CDS 출력신호가 검출되었으므로, 제3 CDS 블럭(143)에서 CDS 출력신호가 검출된 것으로 처리되고, 제2 CDS 블럭(142)에서는 CDS 출력신호가 검출되지 않은 것으로 처리된다.
이때, 멀티 CDS 신호 검출부(160)에서는 제3 CDS 블럭(143)의 CDS 출력신호를 통해 디지털 상위비트 값을 검출하고, 컬럼 ADC(170)에서도 제3 CDS 블럭(143)의 CDS 출력신호를 최종 멀티 CDS 블럭의 출력값으로 인식하여, 해당 데이터 카운터 값을 저장하게 된다.
상술한 바와 같이, 멀티 CDS 블럭으로부터 검출된 출력신호는 디지털 상위비트 값과 컬럼 ADC(170)에 입력되는 값을 결정하게 되는데, 제2 CDS 블럭(142)에서 CDS 출력신호가 검출되었음에도 불구하고 CDS 출력신호 검출되지 않은 것으로 처리하게 되면 그 만큼의 오차가 발생되며, 이 경우, 에러 보정 카운터(190)를 통해 제3 CDS 블럭(143)과 제2 CDS 블럭(142)의 각 CDS 출력신호 간의 시간 간격 동안 데이터 카운터(200)의 클럭 수를 카운트하여 디지털 에러 값으로 출력함으로써, 추후 ADC의 출력 값을 산출하는 과정에서 에러를 보정하게 된다.
이때, ADC 출력 값을 산출하는 수식은 아래와 같다.
Figure 112014032090834-pat00001
MSB : 디지털 상위비트 값
LSB : 디지털 하위비트 값
ß : 멀티 CDS 에러 보정 계수
상기 수학식 1에서 ß는 멀티 CDS 에러 값을 보정할 때 사용되는 계수로서, 통상적으로 2를 사용할 수 있으나, 비선형적인 수치로 멀티 CDS 에러 값이 발생하는 경우에는 멀티 CDS 에러 보정 계수를 2 이외에 다른 적절한 수치를 사용할 수 있음은 물론이다.
멀티 CDS 에러가 발생되지 않는 경우에는 상기 수학식 1에서 디지털 에러 값이 "0"이되어 ADC 출력 값이 디지털 상위비트 값과 디지털 하위비트 값으로만 결정된다.
이상에서 설명한 바와 같이, 본 발명에 따른 X-선 이미지 센서는 복수의 CDS 블럭을 구비하는 멀티 CDS 블럭 회로 구조를 통해 병렬로 신호를 처리하여, 멀티 CDS 신호 검출부를 통해 디지털 상위비트 값을 검출하고, 컬럼 ADC를 통해 상기 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 산출하여, 디지털 신호값을 출력함으로써, 기존의 X-선 이미지 센서에 비해 신호 처리 시간의 증가 없이 ADC 분해능을 향상시킬 수 있어, X-선 검출 신호를 고해상으로 처리할 수 있는 장점이 있다.
또한, 본 발명은 멀티 CDS 에러 검출부 및 에러 보정 카운터를 추가로 구비하여 멀티 CDS 블럭 구조로 인해 발생될 수 있는 멀티 CDS 에러를 보정함으로써, 노이즈를 최소화하고, 고해상도, 고화질의 X-선 검출 영상 신호를 얻을 수 있다.
본 발명은, 본 발명에 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환 변형이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것은 아니다.
110 : X-선 센서 어레이부 111 : X-선 센서 셀
120 : 전류 소스원 130 : 프리 앰프
140 : 복수의 CDS 블럭 141 : 제1 CDS 블럭
142 : 제2 CDS 블럭 143 : 제3 CDS 블럭
144 : 제4 CDS 블럭 150 : 멀티 스텝 램프 발생기
160 : 멀티 CDS 신호 검출부 170 : 컬럼 ADC
180 : 멀티 CDS 에러 검출부 190 : 에러 보정 카운터
200 : 데이터 카운터 210 : 로우 쉬프트 레지스터
220 : 컬럼 쉬프트 레지스터 230 : 컨트롤 블럭
310 : 제1 커패시터 320 : 제2 커패시터
330 : 아날로그 비교기

Claims (10)

  1. X-선 이미지 검출용 이미지센서에 있어서,
    X-선을 수광하는 다수의 X-선 센서 셀이 매트릭스 형태의 어레이 구조로 배열되어 구성되는 X-선 센서 어레이부와;
    상기 X-선 센서 어레이부로부터 각각의 컬럼 신호라인을 통해 각 X-선 센서 셀의 리셋신호와 광신호를 전달받아 전기적인 아날로그 신호로 변환하는 전류 소스원과;
    상기 전류 소스원을 통해 변환된 아날로그 신호를 증폭하는 프리 앰프와;
    상기 X-선 센서 어레이부의 컬럼 신호라인 단위로 구비되는 CDS 회로의 조합으로 구성되어, 상기 프리 앰프를 통해 증폭된 아날로그 신호를 각각 저장하는 복수의 CDS 블럭과;
    전체 CDS 전압 레벨을 상기 CDS 블럭의 개수에 맞추어 동일하게 등분하여, 상기 복수의 CDS 블럭에 상기 동일하게 등분된 각각 다른 전압 레벨의 동일한 램프 신호를 동시에 인가하는 멀티 스텝 램프 발생기와;
    상기 복수의 CDS 블럭에 각각 입력된 램프 신호와 리셋신호가 만나는 지점을 검출하여 디지털 상위비트 값을 검출하여 출력하는 멀티 CDS 신호 검출부와;
    상기 멀티 CDS 신호 검출부에 의해 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 연산하여 출력하는 컬럼 ADC와;
    상기 복수의 CDS 블럭이 신호처리를 하는 과정에서 CDS 출력 신호가 다중으로 발생하는 멀티 CDS 에러신호를 검출하는 멀티 CDS 에러 검출부; 및
    상기 멀티 CDS 에러 검출부에 의해 검출된 멀티 CDS 에러신호를 기반으로 에러 보정 카운트를 수행하여 디지털 에러 값을 출력하는 에러 보정 카운터;
    를 포함하여 구성되는 것을 특징으로 하는 컬럼 ADC 구조를 갖는 X-선 이미지 센서.
  2. 제 1항에 있어서,
    상기 복수로 배치되는 CDS 블럭의 개수는,
    2ⁿ(n = 1,2,3 …)개로 구비되는 것을 특징으로 하는 컬럼 ADC 구조를 갖는 X-선 이미지 센서.
  3. 제 2항에 있어서,
    상기 복수로 배치되는 CDS 블럭의 개수는,
    4개인 것을 특징으로 하는 컬럼 ADC 구조를 갖는 X-선 이미지 센서.
  4. 제 1항에 있어서,
    상기 CDS 블럭을 구성하는 각각의 CDS 회로는,
    X-선 센서 셀의 리셋신호를 저장하는 제1 커패시터와;
    X-선 광신호를 저장하는 제2 커패시터; 및
    상기 리셋 신호와 X-선 광신호를 비교하여 출력하는 아날로그 비교기;
    로 구성되는 것을 특징으로 하는 컬럼 ADC 구조를 갖는 X-선 이미지 센서.
  5. 제 1항에 있어서,
    상기 멀티 스텝 램프 발생기는,
    램프신호의 기울기 및 구간을 제어할 수 있도록 구성되는 것을 특징으로 하는 컬럼 ADC 구조를 갖는 X-선 이미지 센서.
  6. 삭제
  7. 컬럼 ADC 구조를 갖는 X-선 이미지 센서의 신호처리 방법에 있어서,
    X-선 센서 어레이부의 각 X-선 센서 셀로부터 X-선 광신호와 리셋신호를 전송받아 전류 소스원을 통해 전기적인 아날로그 신호로 변환하는 단계와;
    프리 엠프를 통해 상기 아날로그 신호로 변환된 X-선 광신호와 리셋신호를 증폭하는 단계와;
    상기 프리 엠프에 의해 증폭된 X-선 광신호와 리셋신호를 복수의 CDS 블럭에 모두 동일하게 저장하는 단계와;
    멀티 스텝 램프 발생기를 통해 전체 CDS 전압 레벨을 CDS 블럭의 개수에 맞추어 동일하게 등분하여, 복수의 CDS 블럭에 동일하게 등분된 각각 다른 전압 레벨의 동일한 램프 신호를 동시에 인가하는 단계와;
    멀티 CDS 신호 검출부에서 상기 복수의 CDS 블럭에 각각 입력된 램프 신호와 리셋신호가 만나는 지점을 검출하여 디지털 상위비트 값을 검출하여 출력하는 단계와;
    컬럼 ADC에서 상기 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 산출하여 출력하는 단계와;
    상기 출력된 디지털 상위비트 값 및 디지털 하위비트 값에 기초한 ADC 출력 값을 산출하여 출력하는 단계;
    를 포함하여 구성되되,
    복수의 CDS 블럭 구간에서 램프 신호와 리셋신호가 만나는 지점이 2곳 이상 발생되어 다중으로 CDS 출력신호가 검출되는 경우에는,
    에러 보정 카운터를 통해 먼저 검출된 CDS 출력신호와 이후 검출된 CDS 출력신호 간의 시간 간격 동안 데이터 카운터의 클럭 수를 카운트하여 디지털 에러 값으로 출력하는 단계;
    를 추가로 수행하는 것을 특징으로 하는 컬럼 ADC 구조를 갖는 X-선 이미지 센서의 신호처리 방법.
  8. 제 7항에 있어서,
    상기 디지털 하위비트 값을 산출하여 출력하는 단계에서는,
    복수의 CDS 블럭 구간 중 램프 신호와 리셋신호가 만나는 지점의 디지털 카운트 값으로부터 상기 멀티 CDS 신호 검출부에 의해 검출된 디지털 상위비트 값에 이어지는 디지털 하위비트 값을 산출하여 출력하는 것을 특징으로 하는 컬럼 ADC 구조를 갖는 X-선 이미지 센서의 신호처리 방법.
  9. 삭제
  10. 제 7항에 있어서,
    상기 디지털 에러 값이 출력되는 경우, ADC 출력 값은 하기의 수학식에 의해 얻어지는 것을 특징으로 하는 컬럼 ADC 구조를 갖는 X-선 이미지 센서의 신호처리 방법.
    Figure 112015036616282-pat00002

    MSB : 디지털 상위비트 값
    LSB : 디지털 하위비트 값
    ß : 멀티 CDS 에러 보정 계수
KR1020140039881A 2014-04-03 2014-04-03 컬럼 ａｄｃ 구조를 갖는 x-선 이미지 센서 및 그 신호처리 방법 KR101536649B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140039881A KR101536649B1 (ko) 2014-04-03 2014-04-03 컬럼 ａｄｃ 구조를 갖는 x-선 이미지 센서 및 그 신호처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140039881A KR101536649B1 (ko) 2014-04-03 2014-04-03 컬럼 ａｄｃ 구조를 갖는 x-선 이미지 센서 및 그 신호처리 방법

Publications (1)

Publication Number Publication Date
KR101536649B1 true KR101536649B1 (ko) 2015-07-15

Family

ID=53793811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140039881A KR101536649B1 (ko) 2014-04-03 2014-04-03 컬럼 ａｄｃ 구조를 갖는 x-선 이미지 센서 및 그 신호처리 방법

Country Status (1)

Country Link
KR (1) KR101536649B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11172149B2 (en) 2018-10-02 2021-11-09 Samsung Electronics Co., Ltd. Image sensing system using average pixel data and operating method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060119062A (ko) * 2005-05-18 2006-11-24 삼성전자주식회사 서브 샘플링 모드에서 고 프레임 레이트를 지원하는 칼럼아날로그-디지털 변환 장치 및 그 방법
KR20120088603A (ko) * 2011-01-31 2012-08-08 에스케이하이닉스 주식회사 싱글-램프 아날로그-디지털 변환기를 이용한 ｃｍｏｓ 이미지 센서를 위한 연속 램프 발생기 설계 및 그 교정
KR20130042910A (ko) * 2011-10-19 2013-04-29 삼성전자주식회사 2-스텝 아날로그-디지털 변환 회로, 이의 동작 방법, 및 상기 2-스텝 아날로그-디지털 변환 회로를 포함하는 장치들

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060119062A (ko) * 2005-05-18 2006-11-24 삼성전자주식회사 서브 샘플링 모드에서 고 프레임 레이트를 지원하는 칼럼아날로그-디지털 변환 장치 및 그 방법
KR20120088603A (ko) * 2011-01-31 2012-08-08 에스케이하이닉스 주식회사 싱글-램프 아날로그-디지털 변환기를 이용한 ｃｍｏｓ 이미지 센서를 위한 연속 램프 발생기 설계 및 그 교정
KR20130042910A (ko) * 2011-10-19 2013-04-29 삼성전자주식회사 2-스텝 아날로그-디지털 변환 회로, 이의 동작 방법, 및 상기 2-스텝 아날로그-디지털 변환 회로를 포함하는 장치들

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11172149B2 (en) 2018-10-02 2021-11-09 Samsung Electronics Co., Ltd. Image sensing system using average pixel data and operating method thereof
US11665446B2 (en) 2018-10-02 2023-05-30 Samsung Electronics Co., Ltd. Image sensing system and operating method thereof

Similar Documents

Publication Publication Date Title
JP6391388B2 (ja) 放射線撮像装置
US7947961B2 (en) X-ray imaging readout and system
US8264580B2 (en) Solid state imaging device, signal processing method of solid-state imaging device and imaging apparatus capable of removing vertical smears
EP2538664B1 (en) Imaging apparatus and method of driving the same
US20160270755A1 (en) Radiation imaging apparatus and radiation imaging system
US20130299674A1 (en) Digital Pixel Sensor with Reduced Noise
US20170078601A1 (en) Driving method of imaging device and driving method of imaging system
JP2019091969A (ja) 放射線撮像装置
WO2013058147A1 (ja) 撮像素子およびカメラシステム
JP4927669B2 (ja) 固体撮像装置
JP5096946B2 (ja) 固体撮像装置
US20140284491A1 (en) Radiation image pickup system
KR101577844B1 (ko) 고체 촬상 장치
JP2017079464A (ja) 固体撮像装置、その制御方法、撮像システム及びカメラ
JP5091695B2 (ja) 固体撮像装置
JP2017158062A5 (ko)
KR101536649B1 (ko) 컬럼 ａｄｃ 구조를 갖는 x-선 이미지 센서 및 그 신호처리 방법
JP4470839B2 (ja) 半導体装置
JP2011166793A (ja) 画像変換器、ならびに、画像変換器および制御装置を備えた装置
JP2017092989A5 (ko)
EP3595292B1 (en) Image sensor system
KR20140145815A (ko) 픽셀 신호 처리 장치 및 그를 이용한 씨모스 이미지 센서
JP5436639B2 (ja) 固体撮像装置
JP2009177493A (ja) 固体撮像装置
EP3595293B1 (en) Image sensor system

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee