KR101536128B1 - In-Plane Switching mode Liquid crystal display device - Google Patents

In-Plane Switching mode Liquid crystal display device Download PDF

Info

Publication number
KR101536128B1
KR101536128B1 KR1020080124396A KR20080124396A KR101536128B1 KR 101536128 B1 KR101536128 B1 KR 101536128B1 KR 1020080124396 A KR1020080124396 A KR 1020080124396A KR 20080124396 A KR20080124396 A KR 20080124396A KR 101536128 B1 KR101536128 B1 KR 101536128B1
Authority
KR
South Korea
Prior art keywords
pixel electrode
common
wiring
electrode
common wiring
Prior art date
Application number
KR1020080124396A
Other languages
Korean (ko)
Other versions
KR20100065830A (en
Inventor
강문수
표종상
김광태
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080124396A priority Critical patent/KR101536128B1/en
Publication of KR20100065830A publication Critical patent/KR20100065830A/en
Application granted granted Critical
Publication of KR101536128B1 publication Critical patent/KR101536128B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 횡전계형 액정표시장치에 관한 것으로, 본 발명에 따른 횡전계형 액정표시장치는 기판 상에 수직으로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과, 상기 게이트 배선과 데이터 배선이 교차하는 부분에 형성되고, 데이터 배선에서 연장된 소스 전극, 소스전극과 이격하여 구성된 드레인 전극 및 게이트 배선에서 연장된 게이트 전극을 포함한 박막 트랜지스터와, 상기 드레인 전극과 연결한 화소 전극 인출부와, 상기 화소 전극 인출부에서 연장한 화소 전극 연결부와, 상기 화소 전극 연결부에서 연장한 복수 개의 제1 화소 전극 돌출부를 포함하는 화소 전극과, 상기 게이트 배선과 평행하게 이격하여 구성한 공통배선과, 상기 공통 배선과 연결되는 공통전극 연결부와, 상기 공통전극 연결부에서 연장되고 상기 화소 전극의 돌출부와 엇갈려 구성되는 복수 개의 공통전극 돌출부를 포함하는 공통전극을 포함하고, 상기 제1 화소전극 돌출부에 상응하도록 상기 화소전극 연결부에서 데이터라인방향으로 돌출되는 제2 화소전극 돌출부와, 상기 제2 화소전극 돌출부에 상응하도록 상기 공통배선에 형성되며, 상기 공통배선에 대해 오목한 홈형상의 공통배선 오목부를 포함한다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transverse electric field type liquid crystal display device, and a transverse electric field type liquid crystal display device according to the present invention includes a gate wiring and a data wiring crossing vertically on a substrate to define a pixel region, A thin film transistor including a source electrode extended from the data line, a drain electrode spaced apart from the source electrode, and a gate electrode extended from the gate line, a pixel electrode lead connected to the drain electrode, A pixel electrode including a pixel electrode connection portion extended from the lead portion and a plurality of first pixel electrode protrusions extending from the pixel electrode connection portion; a common wiring spaced apart from and parallel to the gate wiring; A common electrode connection portion, and a contact portion extending from the common electrode connection portion, A second pixel electrode protrusion including a common electrode including a plurality of common electrode protrusions formed on both sides of the first pixel electrode protrusion and protruding in the data line direction from the pixel electrode connection portion to correspond to the first pixel electrode protrusion; And a common wiring recess formed in the common wiring so as to correspond to the electrode projection portion and having a concave groove shape with respect to the common wiring.

횡전계, 스토리지 커패시턴스 Transverse electric field, storage capacitance

Description

횡전계형 액정표시장치{In-Plane Switching mode Liquid crystal display device}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a liquid crystal display (LCD)

본 발명은 액정표시장치에 관한 것으로, 더욱 상세하게는 횡전계형 액정표시장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a transverse electric field type liquid crystal display device.

최근 들어, 시야각 문제를 개선하기 위해, 하나의 기판 상에 두 개의 전극을 형성하고 두 전극 사이에서 발생하는 횡전계로 액정의 방향자를 조절하는 횡전계형(In-Plane Switching mode)액정표시장치가 도입되었다. In recent years, in order to solve the problem of viewing angle, a liquid crystal display device of in-plane switching mode has been introduced in which two electrodes are formed on one substrate and a director of liquid crystal is controlled by a transverse electric field generated between two electrodes .

도 1는 본 발명에 의한 횡전계형 액정표시장치의 평면도이다. 1 is a plan view of a transverse electric field type liquid crystal display device according to the present invention.

종래 기술에 의한 횡전계형 액정표시장치의 박막트랜지스터 어레이 기판은, 도 1에 도시된 바와 같이, 일렬로 배치된 게이트 배선(60)과, 게이트 배선에 수직 교차하여 화소영역을 정의하는 데이터 배선(70)과, 상기 화소영역에는 스위칭 역할을 하는 박막트랜지스터(T)와, 제1 콘택홀(CH1)을 통해 상기 박막트랜지스터의 드레인 전극(62)에 콘택되는 화소전극(82 내지 84)과, 상기 게이트 배선(60)에 평행하며 상기 제1 콘택홀 주변부(CH1)까지 연장되는 공통배선(90)과, 제2 콘택홀(CH2)을 통해 상기 공통배선(90)에 콘택되고 상기 화소전극(82)과 대향하여 맞물리게 형 성되어 횡전계를 발생시키는 공통전극(92)으로 구성된다. As shown in Fig. 1, the thin film transistor array substrate of the conventional transverse electric field type liquid crystal display device includes a gate wiring 60 arranged in a line and a data wiring 70 A pixel electrode 82 to 84 which is in contact with the drain electrode 62 of the thin film transistor through a first contact hole CH1; A common wiring 90 that is parallel to the wiring 60 and extends to the first contact hole peripheral portion CH1 and a common wiring 90 which is in contact with the common wiring 90 through the second contact hole CH2, And a common electrode 92 which is formed to be opposed to and generates a transverse electric field.

상기 박막트랜지스터(T)는 게이트 배선(60)에 구비된 게이트 전극(86)과, 상기 데이터 배선(70)과 연결하여 U자 형상으로 구성한 소스 전극(62)과, 상기 소스 전극(62)과 이격한 드레인 전극(64)으로 이루어지며, 상기 게이트 전극(86)과 소스 및 드레인 전극(62, 64) 사이에는 순수 비정질 실리콘층(미도시)과 불순물 비정질 실리콘층(미도시)이 위치한다. The thin film transistor T includes a gate electrode 86 provided in the gate wiring 60 and a source electrode 62 formed in a U shape in connection with the data wiring 70. The source electrode 62, And a pure amorphous silicon layer (not shown) and an impurity amorphous silicon layer (not shown) are disposed between the gate electrode 86 and the source and drain electrodes 62 and 64.

그리고, 화소전극(82 내지 84)는 드레인전극(64)와 드레인 콘택홀(CH1)을 통해 연결된 화소전극 인출부(82)와, 상기 화소 전극 인출부(82)에서 상기 데이터 배선(70)과는 평행하게 이격하여 연결된 화소 전극 연결부(83)와, 상기 화소 전극 연결부(83)에서 화소 영역의 중앙에서 상하 대칭성을 갖고 다수의 핑거 형상으로 분리된 화소 전극 돌출부(84)를 포함한다. The pixel electrodes 82 to 84 are connected to the drain electrode 64 through the drain contact hole CH1 and the pixel electrode lead-out portion 82. The pixel electrode lead- And a plurality of pixel electrode protrusions 84 which are vertically symmetric and separated from each other in a finger shape at the center of the pixel region in the pixel electrode connection portion 83. [

상기 공통전극(92, 93)은 화소 전극 돌출부(84)와 대향하여 맞물려 다수의 공통 전극 돌출부(92)와, 상기 데이터 배선(70)과 평행하게 이격되며, 상기 공통 전극 돌출부(92)를 모두 연결하는 공통전극 연결부(93)를 포함한다. 그리고, 상기 공통 전극 연결부(93)의 일측에는 제2 콘택홀(CH2)을 통해 공통 배선(90)과 연결된다. The common electrodes 92 and 93 are opposed to the pixel electrode protrusions 84 to form a plurality of common electrode protrusions 92 and a plurality of common electrode protrusions 92 spaced apart in parallel with the data lines 70, And a common electrode connection portion 93 for connection. One end of the common electrode connection portion 93 is connected to the common wiring 90 through the second contact hole CH2.

이와 같이 구성된 횡전계형 액정표시장치는 상기 공통전극 돌출부(92)에 공통전압을 인가하고 상기 화소전극 돌출부(84)에 픽셀 전압을 인가하여 두 전극 사이에 수평방향의 전계가 발생하도록 한다. In the transverse electric field type liquid crystal display device configured as described above, a common voltage is applied to the common electrode projection portion 92 and a pixel voltage is applied to the pixel electrode projection portion 84 to generate a horizontal electric field between the two electrodes.

한편, 상기 데이터 배선(70)에 평행하게 형성된 공통배선(90)은 화소영역 가 장자리에서 상기 화소전극 연결부(83) 및 화소전극 돌출부(84)에 오버랩되어 스토리지 커패시턴스(Cst)를 형성한다. The common line 90 formed in parallel with the data line 70 overlaps the pixel electrode connection portion 83 and the pixel electrode protrusion 84 at the longest portion of the pixel region to form a storage capacitance Cst.

그러나, 상기 화소전극과 공통전극은 각각의 마스크 공정(photo-lithography)으로 형성되고, 이러한 경우, 마스크 공정중 발생되는 미스 얼라인(mis-align)에 의해, 화소전극과 공통전극간의 오버랩 면적이 변할 수 있다. However, the pixel electrode and the common electrode are formed by photo-lithography. In this case, the overlap area between the pixel electrode and the common electrode is misaligned in the mask process Can change.

즉, 화소전극 또는 공통전극의 형성을 위한 마스크 공정시 발생될 수 있는 미스 얼라인에 의해, 공통전극(90)과 오버랩되는 화소전극 돌출부(84)의 면적이 도 2a의 A, 도 2b의 B와 같이 변할 수도 있고, 도 2c와 같이 없을 수도 있기 때문에, 화소전극과 공통전극간의 오버랩 면적이 변할 수 있다. That is, the area of the pixel electrode protrusion 84 overlapping with the common electrode 90 is reduced by the misalignment that may occur in the mask process for forming the pixel electrode or the common electrode, 2C, the overlap area between the pixel electrode and the common electrode can be changed.

따라서 상술한 바와 같이, 마스크 공정중 발생되는 미스 얼라인에 의해, 화소전극과 공통배선 사이의 스토리지 커패시턴스가 변화되는 문제점이 발생한다. Therefore, as described above, there arises a problem that the storage capacitance between the pixel electrode and the common wiring changes due to misalignment generated during the mask process.

상술한 문제점을 해결하기 위한 본 발명의 목적은 화소전극과 공통배선간에 발생하는 스토리지 커패시턴스의 변화를 방지하는 횡전계형 액정표시장치를 제공함에 있다. SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned problems and to provide a transverse electric field type liquid crystal display device which prevents a change in storage capacitance generated between a pixel electrode and a common interconnection.

상술한 목적을 달성하기 위한 본 발명에 따른 횡전계형 액정표시장치는 기판 상에 수직으로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과, 상기 게이트 배선과 데이터 배선이 교차하는 부분에 형성되고, 데이터 배선에서 연장된 소스 전극, 소스전극과 이격하여 구성된 드레인 전극 및 게이트 배선에서 연장된 게이트 전극을 포함한 박막 트랜지스터와, 상기 드레인 전극과 연결한 화소 전극 인출부와, 상기 화소 전극 인출부에서 연장한 화소 전극 연결부와, 상기 화소 전극 연결부에서 연장한 복수 개의 제1 화소 전극 돌출부를 포함하는 화소 전극과, 상기 게이트 배선과 평행하게 이격하여 구성한 공통배선과, 상기 공통 배선과 연결되는 공통전극 연결부와, 상기 공통전극 연결부에서 연장되고 상기 화소 전극의 돌출부와 엇갈려 구성되는 복수 개의 공통전극 돌출부를 포함하는 공통전극을 포함하고, 상기 제1 화소전극 돌출부에 상응하도록 상기 화소전극 연결부에서 데이터라인방향으로 돌출되는 제2 화소전극 돌출부와, 상기 제2 화소전극 돌출부에 상응하도록 상기 공통배선에 형성되며, 상기 공통배선에 대해 오목한 홈형상의 공통배선 오목부를 포함한다. According to an aspect of the present invention, there is provided a liquid crystal display device comprising: a gate line and a data line crossing vertically on a substrate to define a pixel region; A thin film transistor including a source electrode extended from the data line, a drain electrode spaced apart from the source electrode, and a gate electrode extended from the gate line, a pixel electrode withdrawing portion connected to the drain electrode, And a plurality of first pixel electrode protrusions extending from the pixel electrode connection portion, a common electrode spaced apart in parallel to the gate electrode, a common electrode connection portion connected to the common electrode, And the pixel electrodes extend from the common electrode connection portion and are staggered with the protrusions of the pixel electrodes. A second pixel electrode protrusion including a common electrode including a plurality of common electrode protrusions protruding in the data line direction from the pixel electrode connection portion to correspond to the first pixel electrode protrusion; And a common wiring recessed portion formed in the common wiring and having a concave groove shape with respect to the common wiring.

상기 공통배선과 화소전극 연결부가 오버랩되는 면적과, 상기 제1 및 제2 화소전극 돌출부와 상기 공통배선이 오버랩되는 면적과, 상기 제2 화소전극 돌출부와 공통배선 오목부가 오버랩되는 면적을 통해 스토리지 커패시턴스를 형성할 수도 있고, 상기 공통배선과 화소전극 연결부가 오버랩되는 면적과, 상기 제1 및 제2 화소전극 돌출부와 상기 공통배선이 오버랩되는 면적을 통해 스토리지 커패시턴스를 형성할 수도 있고, 상기 공통배선과 화소전극 연결부가 오버랩되는 면적과, 상기 제2 화소전극 돌출부와 공통배선 오목부가 오버랩되는 면적을 통해 스토리지 커패시턴스를 형성할 수도 있다. Wherein an area where the common wiring and the pixel electrode connection part overlap each other and an area where the first and second pixel electrode projection parts and the common wiring overlap each other and an area where the second pixel electrode projection part and the common wiring recess part overlap overlap each other, And the storage capacitance may be formed through the area where the common wiring and the pixel electrode connection overlap and the area where the first and second pixel electrode protrusions and the common wiring overlap with each other, The storage capacitance may be formed through an area where the pixel electrode connection portion overlaps and an area where the second pixel electrode projection portion and the common wiring recess portion overlap.

본 발명에 따른 횡전계형 액정표시장치는 상기 화소전극과 공통전극 형성을 위한 마스크 공정시 발생되는 미스 얼라인(mis-align)에 의해 변할 수 있는 화소전극 또는 공통전극간의 오버랩면적을 제2 화소전극 돌출부 및 공통배선 오목부을 통해 보상할 수 있게 되어, 화소전극과 공통배선간에 발생하는 스토리지 커패시턴스의 변화를 방지할 수 있는 효과가 있다. In the transverse electric field type liquid crystal display device according to the present invention, the overlapped area between the pixel electrode and the common electrode, which can be changed by misalignment generated in the mask process for forming the common electrode, It is possible to compensate through the projecting portion and the common wiring concave portion, thereby making it possible to prevent a change in the storage capacitance occurring between the pixel electrode and the common wiring.

이하, 첨부된 도면을 참조하여 본 발명에 따른 횡전계형 액정표시장치를 상세히 설명하면 다음과 같다. Hereinafter, a transverse electric field type liquid crystal display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 횡전계형 액정표시장치의 단위화소를 확대한 평면도이다. 3 is an enlarged plan view of a unit pixel of a transverse electric field type liquid crystal display device according to the present invention.

도 3에 도시된 바와 같이, 기판(150) 상에 일 방향으로 구성한 게이트 배선(160)과, 상기 게이트 배선(160)과 교차하여 화소 영역을 정의하는 데이터 배선(170)과, 상기 게이트 배선(160)과 데이터 배선(170)이 교차하는 부분에 박막트랜지스터(T)가 구성되어 있다. A gate wiring 160 formed in one direction on the substrate 150; a data wiring 170 defining a pixel region intersecting the gate wiring 160; 160 and the data line 170 intersect with each other.

상기 박막트랜지스터(T)는 게이트 배선(160)에 구비된 게이트 전극(186)과, 상기 데이터 배선(170)과 연결하여 U자 형상으로 구성한 소스 전극(162)과, 상기 소스 전극(162)과 이격한 드레인 전극(164)으로 이루어지며, 상기 게이트 전극(186)과 소스 및 드레인 전극(162, 164) 사이에는 순수 비정질 실리콘층(미도시)과 불순물 비정질 실리콘층(미도시)이 위치한다. The thin film transistor T includes a gate electrode 186 provided in the gate wiring 160 and a source electrode 162 formed in a U shape in connection with the data wiring 170. The source electrode 162, A pure amorphous silicon layer (not shown) and an impurity amorphous silicon layer (not shown) are positioned between the gate electrode 186 and the source and drain electrodes 162 and 164.

상기 드레인 전극(164)과 드레인 콘택홀(CH11)을 통해 연결된 화소전극 인출 부(182)와, 상기 화소전극 인출부(182)에서 상기 데이터 배선(170)과는 평행하게 이격하여 연결된 화소전극 연결부(183)와, 상기 화소전극 연결부(183)에서 화소 영역 방향으로 다수의 핑거 형상으로 분리된 제1 화소전극 돌출부(184)를 포함하여 화소 전극(182 내지 184)이 구성된다. A pixel electrode extension part 182 connected to the drain electrode 164 through a drain contact hole CH11 and a pixel electrode connection part 182 connected to the pixel electrode extension part 182 in parallel and spaced apart from the data line 170, And a first pixel electrode protrusion 184 separated from the pixel electrode connection portion 183 in the direction of the pixel region by a plurality of fingers to form pixel electrodes 182 to 184.

그리고, 제1 화소전극 돌출부(184)에 상응하도록 화소전극 연결부(183)에서 데이터라인(170) 방향으로 돌출되는 제2 화소전극 돌출부(185)를 더 포함한다. The second pixel electrode protrusion 185 protrudes in the direction of the data line 170 from the pixel electrode connection portion 183 so as to correspond to the first pixel electrode protrusion 184.

상기 화소 전극 돌출부(184)와 대향하여 맞물려 다수의 공통 전극 돌출부(192)가 구성되며, 상기 공통 전극 돌출부(192)는 상기 데이터 배선(170)과 평행하게 이격한 공통 전극 연결부(193)에 의해 모두 연결된다. 상기 공통 전극 연결부(193)의 일측에는 공통 콘택홀(CH12)을 통해 공통 배선(190)과 연결되고, 상기 공통 배선(190)은 상기 게이트 배선(160) 및 데이터 배선(170)과 각각 평행하게 구성되며, 화소 영역 외곽을 따라 상기 게이트 배선(160) 및 데이터 배선(170)과 이격하여 L자 형상으로 구성된다. The common electrode protrusion 192 is formed by a common electrode connection part 193 spaced apart from the data line 170 in parallel with the pixel electrode protrusion part 184, All connected. One end of the common electrode connection part 193 is connected to the common wiring 190 through a common contact hole CH12 and the common wiring 190 is connected to the gate wiring 160 and the data wiring 170 in parallel And is formed in an L-shape apart from the gate wiring 160 and the data wiring 170 along the outside of the pixel region.

그리고, 제2 화소전극 돌출부(185)에 상응하도록 상기 공통배선에 형성되며, 상기 공통배선에 대해 오목한 홈형상으로 형성된 공통배선 오목부(191)를 더 포함한다. The common wiring concave portion 191 is formed in the common wiring so as to correspond to the second pixel electrode projection 185 and is formed in a concave groove shape with respect to the common wiring.

상기 화소 영역 중 우측 상부 또는 하부에 위치한 화소 전극 돌출부 끝단과 그에 인접하는 상부 또는 하부 대각선 부분의 공통 전극 돌출부와 공통 전극 연결부가 연결되는 부분은 사선으로 구성되어 있다. The portion of the pixel electrode protrusion end located at the upper right portion or the lower portion of the pixel region and the portion where the common electrode protrusion portion of the upper or lower diagonal portion adjacent to the pixel electrode protrusion portion are connected to the common electrode connection portion is composed of diagonal lines.

한편, 공통배선 오목부(191)이 구비된 공통배선(190)은 화소영역 가장자리에 서 상기 화소전극 연결부(183) 및 제1 및 제2 화소전극 돌출부(184, 185)에 오버랩되어 스토리지 커패시턴스(Cst)를 형성한다. The common wiring 190 provided with the common wiring concave portion 191 overlaps the pixel electrode connecting portion 183 and the first and second pixel electrode protruding portions 184 and 185 at the edge of the pixel region to form a storage capacitance Cst).

따라서, 상기 화소전극과 공통전극 형성을 위한 마스크 공정시 발생되는 미스 얼라인(mis-align)에 의해 변할 수 있는 화소전극 또는 공통전극간의 오버랩면적을 제2 화소전극 돌출부(185) 및 공통배선 오목부(191)을 통해 보상할 수 있게 되어, 화소전극과 공통배선간에 발생하는 스토리지 커패시턴스의 변화를 방지할 수 있게 된다. Therefore, the overlapped area between the pixel electrode and the common electrode, which can be changed by mis-alignment occurring in the mask process for forming the common electrode, can be set to the second pixel electrode protrusion 185 and the common wiring concave It is possible to compensate for the change in the storage capacitance caused between the pixel electrode and the common wiring.

이에 대해, 도 4a,도 4b 및 도 4c에 도시된 바를 참조하여 보다 상세히 설명한다. This will be described in more detail with reference to Figs. 4A, 4B and 4C.

도 4a에는 상기 화소전극 또는 공통전극 형성을 위한 마스크 공정시 미스 얼라인이 발생하지 않은 상태에서의 화소전극 연결부(183)과 공통배선(190)이 도시되고, 도 4b 및 도 4c에는 상기 화소전극 또는 공통전극 형성을 위한 마스크 공정시 화소전극 또는 공통전극에 미스 얼라인(mis-align)이 발생한 상태에서의 화소전극 연결부(183)와 공통배선(190)이 각각 도시된다. 이때, 공통배선(191)과 제1 화소전극 돌출부(184)가 오버랩되는 면적을 AA로 정의하고, 공통배선(191)과 제2 화소전극 돌출부(185)가 오버랩되는 면적을 AB, 공통배선(191)과 화소전극 연결부(183)가 오버랩되는 면적AC 로 정의한다. 4A shows a pixel electrode connection part 183 and a common wiring line 190 in a state in which no misalignment is generated in the mask process for forming the pixel electrode or the common electrode. In FIGS. 4B and 4C, Or a pixel electrode connecting portion 183 and a common wiring 190 in a state where mis-alignment occurs in the pixel electrode or the common electrode in the mask process for forming the common electrode. The overlap area between the common line 191 and the first pixel electrode protrusion 184 is defined as AA and the overlap area between the common line 191 and the second pixel electrode protrusion 185 is defined as AB and the common line 191 and the pixel electrode connection portion 183 overlap each other.

도 4a에는 AA의 면적, AB 의 면적 및 AC의 면적을 통해 화소전극 및 공통배선간의 스토리지 커패시턴스가 형성된다. In Fig. 4A, the storage capacitance between the pixel electrode and the common wiring is formed through the area of AA, the area of AB, and the area of AC.

도 4b에는 도 4a에 도시된 화소전극 연결부보다 왼쪽으로 이동한 화소전극 연결부를 도시하고 있으며, AA'의 면적 및 AC의 면적을 통해 화소전극 및 공통배선간의 스토리지 커패시턴스가 형성된다. 이때, 도 4a의 화소전극연결부보다 왼쪽으로 이동함으로써, 제2 화소전극 돌출부(185)가 공통배선 오목부(191)와 오버랩되어 AB면적이 없어지고, 제1 화소전극 돌출부가 공통배선과 오버랩되는 면적이 AA면적보다 증가한 AA'면적으로 형성되므로, 없어진 AB면적을 AA면적보다 증가된 AA'면적으로 보상하게 된다. 4B shows a pixel electrode connection part moved to the left of the pixel electrode connection part shown in FIG. 4A. A storage capacitance between the pixel electrode and the common wiring is formed through the area of AA 'and the area of AC. 4A, the second pixel electrode protrusion 185 overlaps with the common wiring concave portion 191 and the area of AB is reduced, and the first pixel electrode protrusion overlaps with the common wiring. Since the area is formed with the area AA 'larger than the area AA, the area of the missing area AB is compensated by the area AA', which is larger than the area AA.

그리고, 도 4c에는 도 4a에 도시된 화소전극 연결부보다 오른쪽으로 이동한 화소전극 연결부를 도시하고 있으며, AB'의 면적 및 AC의 면적을 통해 화소전극 및 공통배선간의 스토리지 커패시턴스가 형성된다. 4C shows a pixel electrode connection portion shifted to the right from the pixel electrode connection portion shown in FIG. 4A. A storage capacitance between the pixel electrode and the common wiring is formed through the area of AB 'and the area of AC.

이때, 도 4a의 화소전극연결부보다 오른쪽으로 이동함으로써, 제1 화소전극 돌출부(184)와 공통배선(183)이 오버랩되는 면적이 없어지게 되어, AB면적이 없어지고, 제2 화소전극 돌출부가 공통배선과 오버랩되는 면적이 AB면적보다 증가한 AB'면적으로 형성되므로, 없어진 AA면적을 AB면적보다 증가된 AB'면적으로 보상하게 된다. At this time, by moving to the right of the pixel electrode connection portion of FIG. 4A, the overlap area between the first pixel electrode projection 184 and the common wiring 183 is lost, and the area of AB is eliminated, Since the area overlapping the wiring is formed by the area of AB 'that is larger than the area of AB, the area of the missing AA is compensated by the area of AB' which is larger than the area of AB.

따라서, 화소전극 연결부가 이동함으로써 변하는 공통배선과 화소전극간의 오버랩 면적을 공통배선 오목부 및 제2 화소전극 돌출부가 보상하게 된다. Therefore, the common wiring concave portion and the second pixel electrode projection portion can compensate the overlapped area between the common wiring and the pixel electrode, which changes as the pixel electrode connection portion moves.

한편, 상기 마스크 공정시 화소전극 또는 공통전극에 미스 얼라인(mis-align)이 발생한 상태에서는 화소전극 연결부(183)의 이동에 대해서만 설명하고 있지만, 공통배선(190)이 이동하여 도 4a, 도 4b 및 도 4c의 화소전극 연결부 및 공통배선간의 배치가 나타날 수도 있다. In the meantime, although only the movement of the pixel electrode connection portion 183 is described in a state where mis-alignment occurs in the pixel electrode or the common electrode in the mask process, the common wiring 190 moves, 4b and the pixel electrode connection portion and the common wiring in FIG.

도 1은 종래 기술에 따른 횡전계형 액정표시장치를 도시한 평면도1 is a plan view showing a conventional transverse electric field type liquid crystal display

도 2a 내지 도 2c는 종래 기술에 따른 화소전극과 공통배선간에 발생하는 스토리지 커패시턴스의 변화를 도시한 평면도FIGS. 2A to 2C are plan views showing changes in storage capacitance occurring between the pixel electrode and the common wiring according to the related art

도 3은 본 발명에 따른 횡전계형 액정표시장치를 도시한 평면도3 is a plan view showing a transverse electric field type liquid crystal display device according to the present invention.

도 4a 내지 도 4c는 본 발명에 따른 화소전극과 공통배선간에 발생하는 스토리지 커패시턴스의 변화를 도시한 평면도FIGS. 4A to 4C are plan views showing changes in storage capacitance occurring between the pixel electrode and the common wiring according to the present invention. FIG.

Claims (4)

기판 상에 수직으로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과, A gate wiring and a data wiring crossing vertically on the substrate to define a pixel region, 상기 게이트 배선과 데이터 배선이 교차하는 부분에 형성되고, 데이터 배선에서 연장된 소스 전극, 소스전극과 이격하여 구성된 드레인 전극 및 게이트 배선에서 연장된 게이트 전극을 포함한 박막 트랜지스터와, A thin film transistor formed at a portion where the gate wiring and the data wiring cross each other, the thin film transistor including a source electrode extended from the data wiring, a drain electrode spaced apart from the source electrode, and a gate electrode extended from the gate wiring, 상기 드레인 전극과 연결한 화소 전극 인출부와, 상기 화소 전극 인출부에서 연장한 화소 전극 연결부와, 상기 화소 전극 연결부에서 연장한 복수 개의 제1 화소 전극 돌출부를 포함하는 화소 전극과, A pixel electrode including a pixel electrode extension connected to the drain electrode, a pixel electrode connection extended from the pixel electrode extension, and a plurality of first pixel electrode protrusions extending from the pixel electrode connection, 상기 화소영역 외곽을 따라 상기 게이트 배선 및 데이터 배선과 이격하여 L자 형상으로 구성되는 공통배선과, A common wiring formed in an L-shape apart from the gate wiring and the data wiring along the outside of the pixel region, 상기 공통 배선과 연결되는 공통전극 연결부와, 상기 공통전극 연결부에서 연장되고 상기 제1 화소 전극 돌출부와 엇갈려 구성되는 복수 개의 공통전극 돌출부를 포함하는 공통전극을 포함하고, A common electrode connection portion connected to the common wiring and a common electrode extending from the common electrode connection portion and including a plurality of common electrode projection portions staggered with the first pixel electrode projection portion, 상기 제1 화소전극 돌출부에 상응하도록 상기 화소전극 연결부에서 데이터 배선 방향으로 돌출되는 제2 화소전극 돌출부와, A second pixel electrode protrusion protruding in the data line direction from the pixel electrode connection portion to correspond to the first pixel electrode protrusion; 상기 제2 화소전극 돌출부에 상응하도록 상기 공통배선에 형성되며, 상기 공통배선에 대해 오목한 홈형상의 공통배선 오목부를 포함하는 횡전계형 액정표시장치. And a common wiring concave portion formed in the common wiring so as to correspond to the second pixel electrode projection portion and having a concave groove shape with respect to the common wiring. 제1 항에 있어서, The method according to claim 1, 상기 공통배선과 화소전극 연결부가 오버랩되는 면적과, 상기 제1 및 제2 화소전극 돌출부와 상기 공통배선이 오버랩되는 면적과, 상기 제2 화소전극 돌출부와 공통배선 오목부가 오버랩되는 면적을 통해 스토리지 커패시턴스를 형성하는 것을 특징으로 하는 횡전계형 액정표시장치. Wherein an area where the common wiring and the pixel electrode connection part overlap each other and an area where the first and second pixel electrode projection parts and the common wiring overlap each other and an area where the second pixel electrode projection part and the common wiring recess part overlap overlap each other, The liquid crystal display device comprising: a liquid crystal panel; 제1 항에 있어서, The method according to claim 1, 상기 공통배선과 화소전극 연결부가 오버랩되는 면적과, 상기 제1 및 제2 화소전극 돌출부와 상기 공통배선이 오버랩되는 면적을 통해 스토리지 커패시턴스를 형성하는 것을 특징으로 하는 횡전계형 액정표시장치. Wherein a storage capacitance is formed through an area where the common wiring and the pixel electrode connection overlap and an area where the first and second pixel electrode protrusions and the common wiring overlap. 제1 항에 있어서, 상기 공통배선과 화소전극 연결부가 오버랩되는 면적과, 상기 제2 화소전극 돌출부와 공통배선 오목부가 오버랩되는 면적을 통해 스토리지 커패시턴스를 형성하는 것을 특징으로 하는 횡전계형 액정표시장치. The transverse electric field type liquid crystal display according to claim 1, wherein a storage capacitance is formed through an area where the common wiring and the pixel electrode connection overlap, and an area where the second pixel electrode projection and the common wiring recess overlap.
KR1020080124396A 2008-12-09 2008-12-09 In-Plane Switching mode Liquid crystal display device KR101536128B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080124396A KR101536128B1 (en) 2008-12-09 2008-12-09 In-Plane Switching mode Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080124396A KR101536128B1 (en) 2008-12-09 2008-12-09 In-Plane Switching mode Liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20100065830A KR20100065830A (en) 2010-06-17
KR101536128B1 true KR101536128B1 (en) 2015-07-27

Family

ID=42365002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080124396A KR101536128B1 (en) 2008-12-09 2008-12-09 In-Plane Switching mode Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101536128B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020080860A (en) * 2001-04-18 2002-10-26 주식회사 현대 디스플레이 테크놀로지 Fringe field switching mode lcd
KR20070071514A (en) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 In-plane switching mode liquid crystal display device
KR20070121121A (en) * 2006-06-21 2007-12-27 엘지.필립스 엘시디 주식회사 In-plane switching mode liquid crystal display device and the method of fabricating thereof
KR20080002054A (en) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 In-plane switching mode liquid crystal display device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020080860A (en) * 2001-04-18 2002-10-26 주식회사 현대 디스플레이 테크놀로지 Fringe field switching mode lcd
KR20070071514A (en) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 In-plane switching mode liquid crystal display device
KR20070121121A (en) * 2006-06-21 2007-12-27 엘지.필립스 엘시디 주식회사 In-plane switching mode liquid crystal display device and the method of fabricating thereof
KR20080002054A (en) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 In-plane switching mode liquid crystal display device and method for manufacturing the same

Also Published As

Publication number Publication date
KR20100065830A (en) 2010-06-17

Similar Documents

Publication Publication Date Title
EP2784574B1 (en) Tft array substrate and forming method thereof, and display panel
US8350792B2 (en) Display device
US8228478B2 (en) Liquid crystal display device
US10281785B2 (en) Liquid crystal display device having large holding capacitance in the pixel
US7576828B2 (en) Liquid crystal display device with spacer facing capacitance electrode
US8467022B2 (en) Liquid crystal display device
US7511780B2 (en) Active matrix liquid crystal display device
US8134155B2 (en) Liquid crystal display device capable of reducing leakage current, and fabrication method thereof
US7880833B2 (en) Thin film transistor array panel for a display
US20150055041A1 (en) Display panel and encapsulation method thereof, and liquid crystal display device
KR101495467B1 (en) Array substrate, liquid crystal display panel and driving method
JP2008004957A (en) Transistor and display comprising it
KR100816205B1 (en) LCD and method of manufacturing the same
TWI420208B (en) Liquid crystal display device
KR20020060153A (en) Tft array substrate, and liquid crystal display device using the same
JP5936839B2 (en) Array substrate, manufacturing method thereof, and liquid crystal display
JP4881475B2 (en) Active matrix substrate and liquid crystal display device
US20160329358A1 (en) Pixel structure
KR102513831B1 (en) Liquid Crystal Display Device
CN112384849B (en) Display device
KR101536128B1 (en) In-Plane Switching mode Liquid crystal display device
KR100336888B1 (en) LCD
WO2011066699A1 (en) Pixel structure
KR20070071948A (en) Array substrate for liquid crystal display and method for manufacturing the same
KR20070088044A (en) Array substrate of lcd device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 5