KR101529382B1 - Method for forming graphene and electronic device including them - Google Patents
Method for forming graphene and electronic device including them Download PDFInfo
- Publication number
- KR101529382B1 KR101529382B1 KR1020130077775A KR20130077775A KR101529382B1 KR 101529382 B1 KR101529382 B1 KR 101529382B1 KR 1020130077775 A KR1020130077775 A KR 1020130077775A KR 20130077775 A KR20130077775 A KR 20130077775A KR 101529382 B1 KR101529382 B1 KR 101529382B1
- Authority
- KR
- South Korea
- Prior art keywords
- graphene
- layer
- metal catalyst
- mesh
- catalyst layer
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C01—INORGANIC CHEMISTRY
- C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
- C01B32/00—Carbon; Compounds thereof
- C01B32/15—Nano-sized carbon materials
- C01B32/182—Graphene
- C01B32/184—Preparation
- C01B32/186—Preparation by chemical vapour deposition [CVD]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
- B41M5/00—Duplicating or marking methods; Sheet materials for use therein
- B41M5/10—Duplicating or marking methods; Sheet materials for use therein by using carbon paper or the like
-
- C—CHEMISTRY; METALLURGY
- C01—INORGANIC CHEMISTRY
- C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
- C01B2204/00—Structure or properties of graphene
- C01B2204/20—Graphene characterized by its properties
- C01B2204/22—Electronic properties
Abstract
그래핀 형성 방법이 개시된다. 이러한 방법은 금속촉매층 상에 성장마스크를 형성하는 단계와, 성장마스크에 의해 마스킹 되지 않은 금속촉매층 부위에 그래핀을 성장시키는 단계를 포함한다. 이는 그래핀 패터닝과 관련된 문제를 최소화하면서 그래핀 메쉬 구조를 직접 합성하는 방법을 제공한다. 그래핀 메쉬의 가장자리는 에칭 과정에서 발생되는 오염 및 반응성 플라즈마에 덜 노출된다. 또한 NH3를 이용한 열처리 후에, 가장자리에서의 C-N 공유결합을 통해 안정적인 N-doping이 이루어진다. 이러한 그래핀은 일반적인 그래핀 보다 전기적 특성의 조절이 용이하게, 그리고 영구적으로 구현될 수 있다.A graphene forming method is disclosed. This method includes forming a growth mask on the metal catalyst layer and growing graphene in the metal catalyst layer portion that is not masked by the growth mask. This provides a way to directly synthesize the graphene mesh structure while minimizing the problems associated with graphene patterning. The edges of the graphene mesh are less exposed to contamination and reactive plasma generated during the etching process. After heat treatment with NH 3 , stable N-doping is achieved through CN covalent bonding at the edges. These graphenes can be easily and permanently controlled in electrical properties than conventional graphenes.
Description
본 발명은 그래핀 기술 분야에 관한 것으로서, 보다 상세하게는 패터닝된 성장마스크를 이용함으로써 패터닝된 그래핀을 성장시킬 수 있는 그래핀 형성 방법 및 그를 이용하여 제조된 그래핀을 포함하는 전자 소자에 관한 것이다.
Field of the Invention [0001] The present invention relates to the field of graphene technology, and more particularly, to a graphene forming method capable of growing patterned graphene by using a patterned growth mask and an electronic device including graphene will be.
그래핀을 전자 소자에 적용하는 데에는 여러 가지 어려움이 있다. 특히, 기존의 그래핀을 원하는 형태로 패터닝하는 일반적인 방법은 리소그래피 기술을 이용하여 그래핀을 에칭하는 것이다.There are various difficulties in applying graphene to electronic devices. In particular, a common method of patterning existing graphenes in the desired pattern is to etch the graphene using lithography techniques.
이러한 기존의 그래핀 패터닝 방식은 리소그래피에서 사용된 고분자물질이 그래핀의 표면에 남게 되는 문제와, 산소 플라즈마를 이용하여 식각할 때 그래핀 가장자리(edge)의 배열이 깨지는 문제가 있다. 이런 문제들은 그래핀 본연의 특성을 방해하는 요인이 되어 전기적인 특성이나 광학적인 특성을 크게 저하 시킬 수 있다. 그래핀 패터닝에 대한 기존의 대안적 방법은 전사 인쇄 기술을 적용하는 것이지만, 이는 균일성과 재현성 부족으로 인해 대면적 제조에는 실질적인 제약이 있다. 또한 그래핀은 전기적 특성 제어에 중요한 도핑에 어려움이 있다.
Such a conventional graphene patterning method has a problem that the polymer material used in lithography is left on the surface of the graphene and the arrangement of the graphene edges when the oxygen plasma is etched. These problems may interfere with the nature of the graphene, which may significantly degrade electrical and optical properties. While the existing alternative method for graphen patterning is to apply the transfer printing technique, there is a practical restriction to large-area manufacture due to lack of uniformity and reproducibility. Graphene also has difficulties in doping, which is important for controlling electrical properties.
본 발명은 상술한 문제를 해결하기 위한 것으로서, 패터닝된 상태로 성장시킬 수 있는 그래핀 형성방법을 제공한다.SUMMARY OF THE INVENTION The present invention is directed to solving the above-mentioned problems and provides a graphene forming method capable of growing in a patterned state.
본 발명은 안정적인 도핑이 가능한 그래핀 형성방법을 제공한다.The present invention provides a graphene forming method capable of stable doping.
또한 본 발명은 상술한 개선된 방법을 이용하여 제조되는 그래핀을 이용하여 발광 전자 소자를 제조하는 방법을 제공한다.The present invention also provides a method of manufacturing a light emitting electronic device using graphene manufactured using the above-described improved method.
또한 본 발명은 상술한 개선된 방법을 이용하여 제조되는 그래핀을 포함하는 전자 소자를 제공한다.
The present invention also provides an electronic device comprising graphene produced using the improved method described above.
본 발명은 그래핀 형성 방법을 제공하며, 이 방법은: 금속촉매층 상에 성장마스크를 형성하는 단계; 및 상기 성장마스크에 의해 마스킹 되지 않은 상기 금속촉매층 부위에 그래핀을 성장시키는 단계;를 포함한다.The present invention provides a method of forming a graphene comprising: forming a growth mask on a metal catalyst layer; And growing graphene on the metal catalyst layer portion not masked by the growth mask.
상기 성장마스크는 실리콘산화막이거나, 실리카 나노구형체 배열일 수 있다.The growth mask may be a silicon oxide film or may be in the form of a silica nanosphere.
상기 성장마스크를 형성하는 단계는: 상기 금속촉매층 상에 상기 실리카 구형체 배열을 배치하는 과정; 및 상기 실리카 구형체 배열의 각 구형체가 상기 금속촉매층의 표면으로 소정 깊이로 함몰되도록 상기 금속촉매층을 열처리하는 과정;을 포함한다.Wherein the forming of the growth mask comprises: arranging the silica spheres on the metal catalyst layer; And heat treating the metal catalyst layer so that the spheres of the silica spheres are recessed to a predetermined depth on the surface of the metal catalyst layer.
상기 성장마스크를 상기 금속촉매층으로부터 제거하는 단계를 더 포함할 수 있다.And removing the growth mask from the metal catalyst layer.
상기 성장되는 그래핀은 메쉬 구조를 가진다.The grown graphene has a mesh structure.
상기 성장마스크 제거 전 또는 후에, 도판트를 포함하는 물질의 분위기에서 상기 그래핀을 열처리하여 상기 그래핀에 상기 도판트를 도핑시키는 단계를 더 포함한다.And heat treating the graphene in an atmosphere of a material including a dopant before or after removing the growth mask to dope the graphene with the dopant.
상기 도판트를 포함하는 물질은 NH3이다.Material containing the dopant is NH 3.
본 발명은 또한 상술한 개선된 방법에 의해 제조된 그래핀을 이용하여 발광 전자 소자를 제조하는 방법을 제공하며, 이는: 기판 상에 n-도전형반도체층, 활성층, 및 p-도전형반도체층을 순차로 적층하는 단계; 상기 n-도전형반도체층을 부분적으로 노출시키도록 상기 p-도전형반도체층과 상기 활성층을 부분적으로 에칭하는 단계; 및 상기 p-도전형반도체층 상에 전극층을 형성하는 단계;를 포함하고, 상기 전극층은 상기 청구항 1 내지 8 중 어느 하나의 방법으로 제조된 그래핀을 상기 p-도전형반도체층 상에 전사시킨다.The present invention also provides a method for manufacturing a light emitting electronic device using graphene produced by the above-described improved method, which comprises: forming on a substrate an n-conductive semiconductor layer, an active layer, and a p- Sequentially stacking the first electrode layer and the second electrode layer; Partially etching the p-conductive semiconductor layer and the active layer to partially expose the n-conductive semiconductor layer; And forming an electrode layer on the p-conductive semiconductor layer, wherein the electrode layer transfers the graphene produced by the method of any one of
또한 본 발명은 상술한 개선된 방법에 의해 제조된 그래핀을 포함하는 전자 소자를 제공한다.
The present invention also provides an electronic device comprising graphene produced by the improved method described above.
본 발명에 따르면, 그래핀 패터닝과 관련된 문제를 최소화하면서 그래핀 메쉬 구조를 직접 합성하는 방법을 제공한다. 본 발명의 방법에 따라 합성된 그래핀 메쉬의 가장자리는 에칭 과정에서 발생되는 오염이나 반응성 플라즈마에 덜 노출된다. 또한 NH3를 이용한 열처리를 수행하면, 가장자리(edge)에서의 C-N 공유결합을 통해 안정적인 N-도핑이 이루어진다. 따라서 본 발명에 따라 생성된 그래핀은 일반적인 그래핀 보다 전기적 특성의 조절이 용이하고 또한 그러한 조절이 반영구적으로 유지될 수 있다.
The present invention provides a method for directly compositing a graphene mesh structure with minimal problems associated with graphene patterning. The edge of the graphene mesh synthesized according to the method of the present invention is less exposed to contamination or reactive plasma generated during the etching process. Further, when annealing using NH 3 is performed, stable N-doping is achieved through CN covalent bonding at an edge. Therefore, the graphene produced according to the present invention is easier to control the electrical properties than general graphene, and such control can be maintained semi-permanently.
도 1a 내지 1d는 본 발명의 바람직한 실시예에 따른 그래핀 형성 방법을 설명하기 위해 도시한 도면이다.
도 2a 내지 2f, 도 3a 내지 3f, 및 도 4a 내지 4d는 본 발명의 방법에 의해 형성된 그래핀 메쉬를 설명하기 위한 이미지 및 그래프이다.
도 5a 및 5b는 본 발명의 방법에 의해 형성된 그래핀 메시를 설명하기 위해 도시한 그래프이다.
도 6a 내지 6c는 본 발명의 방법에 의해 형성된 그래핀을 적용한 전자 소자를 설명하기 위해 도시한 그래프이다.1A to 1D are views for explaining a graphening method according to a preferred embodiment of the present invention.
Figs. 2A to 2F, 3A to 3F, and 4A to 4D are images and graphs for explaining a graphene mesh formed by the method of the present invention.
5A and 5B are graphs for illustrating the graphene mesh formed by the method of the present invention.
6A to 6C are graphs for explaining an electronic device using graphene formed by the method of the present invention.
이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 본 발명의 실시예를 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the embodiments of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.
본 발명은 금속촉매층 상에 패터닝된 그래핀 메쉬를 직접 합성하는 방법에 관한 것이다. 여기서는 자기조립된 실리카 나노구형체 어레이를 성장마스크로 이용한다. 이렇게 얻어진 패터닝된 그래핀을 전자 소자에 적용하면 패터닝을 위한 리소그래피 및 에칭 공정을 생략하거나 최소화할 수 있다. 또한 본 발명에 따라 얻어진 그래핀 메쉬는 가장자리에서의 공유 C-N 결합을 통해 안정적인 전자 도핑을 가능하게 한다.The present invention relates to a method for directly synthesizing a patterned graphene mesh on a metal catalyst layer. Here, a self-assembled silica nanosphere array is used as a growth mask. Applying the patterned graphene thus obtained to an electronic device can eliminate or minimize the lithography and etching process for patterning. Also, the graphene mesh obtained according to the present invention enables stable electron doping through a shared C-N bond at the edge.
이하, 도면을 참조하여 본 발명의 그래핀 형성 방법을 상세하게 설명한다.Hereinafter, the graphening method of the present invention will be described in detail with reference to the drawings.
도 1a 내지 1d는 본 발명의 바람직한 실시예에 따른 그래핀 형성 방법을 설명하기 위해 도시한 도면이다.1A to 1D are views for explaining a graphening method according to a preferred embodiment of the present invention.
본 발명의 바람직한 실시예에 따른 그래핀 형성 방법은 도 1a 및 1b와 같이 금속촉매층(11) 상에 성장마스크(121, 122)를 형성하는 단계를 포함한다. 바람직한 실시예에 채용되는 성장마스크(121, 122)는 실리카 나노구형체 배열일 수 있다. 성장마스크는 먼저 도 1a와 같이 비드 상태(121)로 증착한 후, 도 1b와 같이 열처리(annealing)를 수행하면 실리카 나노구형체가 금속촉매층(11)에 소정깊이로 함몰(sinking)된다. 이러한 성장마스크(122)는 육각배열로 정렬된 형태를 가질 수 있다.The method of forming a graphene according to a preferred embodiment of the present invention includes forming
이어, 도 1c와 같이, 예컨대 CVD 증착으로 그래핀(13)을 성장시킨다. 그래핀(13)은 성장마스크(122)에 의해 가려지지 않은 금속촉매층(11) 부위에서만 선택적으로 성장한다. 이와 같이 본 발명의 제조방법에서는 성장마스크의 형태에 따라 결정된 패턴으로 그래핀이 성장되기 때문에, 실질적으로 그래핀을 직접 에칭하지 않고서도 원하는 패턴의 그래핀을 얻을 수 있다.Then, as shown in FIG. 1C, the
이후, 도 1d와 같이 성장마스크(122)를 제거한 후, 그래핀(13)을 원하는 위치로 이동시킬 수 있다. 예를 들어, 이렇게 제조된 그래핀은 반도체 소자, 플렉시블 디바이스, 투명전극, 센서 등에 적용될 수 있다.After removing the
또한 본 발명의 그래핀(13)은 성장마스크(122) 제거 전 또는 후에, 도판트를 포함하는 물질의 분위기에서 열처리를 통해 도판트가 도핑될 수 있다. 이러한 도판트를 포함하는 물질은 NH3일 수 있다. 이러한 도핑은 그래핀 메쉬의 가장자리에서의 공유 C-N 결합을 통해 안정적인 전자 도핑을 가능하게 하며, 반영구적으로 유지될 수 있다.
Also, the
실험예Experimental Example
그래핀 메쉬의 CVD 합성CVD synthesis of graphene mesh
도 1a 내지 1d에 도시한 바와 같이 자기조립된 단일층의 실리카 구형체(또는 실리카 나노구형체)로 마스킹되지 않은 금속-촉매층 상에 CVD(CHEMICAL VAPOR DEPOSITION)를 이용하여 그래핀 메시를 합성하였다.As shown in FIGS. 1A to 1D, a graphene mesh was synthesized on a metal-catalyst layer which was not masked with a self-assembled monolayer of silica spheres (or silica nanospheres) using CVD (Chemical Vapor Deposition).
구체적으로, 구리 포일을 초음파 세정조에서 아세톤, 메탄올, 순수의 순서로 각 5분간 세정한 후 N2를 이용하여 건조하였다. 에탄올 용액 내에 단분산 실리카 구형체(직경 약 600nm)를 Stㆆber 방법을 이용하여 준비한 후, Langmuir-Blodgett 조립 방법을 이용하여 구리 포일 상에 육각밀집구조(hexagonally close-packed)로 자기조립시켰다.Specifically, the copper foil was cleaned in an ultrasonic cleaning bath in the order of acetone, methanol, and pure water for 5 minutes each, followed by drying with N 2 . A monodispersed silica spherical body (diameter: about 600 nm) was prepared in the ethanol solution using the Stöber method and self assembled into a hexagonally close-packed structure on the copper foil using the Langmuir-Blodgett assembly method.
에탄올 용액 내의 실리카 구형체가 자연스럽게 응집되기 때문에, 먼저 용액을 초음파 처리 및 교반하였다. 실리카 구형체 현탁액을 물에 반쯤 잠긴 슬라이드 글라스를 이용하여 입사각 15도로 글라스 접시 안쪽의 물 표면으로 조심스럽게 도입하였다. 현탁액 내의 실리카 구형체는 공기-물 계면으로 서서히 분산되었고, 표면장력에 의해 물 표면에 육각밀집구조의 미립자막을 형성하였다. 계면활성제를 도입함으로써, 입자 크기가 크고 낮은 결함 밀도를 가지는 잘 정렬된 실리카 구형체 배열이 얻어졌다. 현탁액의 안정 후에, 구리 포일을 물에 침지하여 육각밀집구조의 실리카 구형체 막의 아래에 배치한 후, 상기 막의 전사를 위해 들어 올림으로써 도 1a와 같은 구조를 얻었다.Since the spherical silica spheres in the ethanol solution naturally flocculate, the solution was first ultrasonically treated and stirred. The silica spherical body suspension was carefully introduced into the water surface inside the glass plate at an incident angle of 15 degrees using a slide glass half-immersed in water. The silica spheres in the suspension were gradually dispersed at the air-water interface, and a hexagonal close-packed microparticle membrane was formed on the water surface by surface tension. By introducing the surfactant, a well-ordered silica spherical body arrangement having a large particle size and a low defect density was obtained. After stabilization of the suspension, the copper foil was immersed in water to place it under the hexagonal close-packed silica spherical body membrane, and then lifted for transfer of the membrane to obtain the structure shown in FIG. 1A.
이어, 실리카 구형체 배열이 상면에 있는 구리 포일을 진공 분위기의 석영 튜브 반응기 내에 배치하고 900-1000℃로 가열하였다. H2 가스를 흘리면서 압력은 500-800mTorr로 유지하였다. Cu를 재결정화하고 실리카를 구리 포일 내로 함몰시키기 위해, 30분 동안 열처리(thermal annealing)하였고, 이렇게 얻어진 상태가 도 1b에 도시되었다.The copper foil with the silica sphere arrangement on top was then placed in a vacuum quartz tube reactor and heated to 900-1000 占 폚. H 2 The pressure was maintained at 500-800 mTorr while flowing gas. Thermal annealing was performed for 30 minutes to recrystallize Cu and sink the silica into the copper foil, and the state thus obtained is shown in FIG. 1B.
열처리 후에, 그래핀 성장을 개시하기 위한 전구체로서 CH4 가스를 도입시켰다. 성장 과정 동안, 35 SCCM CH4 및 5 SCCM H2를 지속적으로 흘리면서 압력을 500mTorr로 유지하였다. 이러한 과정을 통해 그래핀이 선택적으로 성장된 상태가 도 1c에 도시되었다.After the heat treatment, CH 4 gas was introduced as a precursor for initiating graphene growth. During the growth process, the pressure was maintained at 500 mTorr while continuously flowing 35 SCCM CH 4 and 5 SCCM H 2 . The selective growth of graphene through this process is shown in Figure 1c.
희석된 HF 용액(H2O:HF=50:1)으로 실리카 구형체 배열(성장마스크)을 제거한 후, 그래핀 메쉬를 PMMA(polymethyl methacrylate) 보호층으로 코팅하였다. 이후 그래핀 메쉬(13)를 구리 포일로부터 분리하여 다른 타켓 기판(21)으로 이동하였다(도 1d).
The silica spheres array (growth mask) was removed with a diluted HF solution (H 2 O: HF = 50: 1), and then the graphene mesh was coated with a PMMA (polymethyl methacrylate) protective layer. Thereafter, the
질소 도핑Nitrogen doping
일반적인 그래핀 시트와 본 발명에 의한 그래핀 메쉬의 샘플을 SiO2/Si 기판으로 전사한 후 1 torr로 NH3 가스를 지속적으로 흘리면서 1000℃에서 1시간 동안 열처리하였다.
A typical graphene sheet and a sample of the graphene mesh according to the present invention were transferred to a SiO 2 / Si substrate and heat-treated at 1000 ° C. for 1 hour while NH 3 gas was continuously flowed at 1 torr.
그래핀-FET 및 그래핀 메쉬-FET의 제조Fabrication of Graphene-FET and Graphene Mesh-FET
그래핀 샘플을 소수성 자기조립된 HMDS(hexamethyldisilazane)층으로 덮힌 300nm 두께의 산화막이 형성된 고농도 도핑된 n+-Si 웨이퍼로 이동시켰다. HMDS층은 그래핀 표면에서 도판트 흡수가 이루어지는 것을 방지하기 위해 사용하였다.The graphene sample was transferred to a heavily doped n + -Si wafer with a 300 nm thick oxide layer covered with a hydrophobic self-assembled HMDS (hexamethyldisilazane) layer. The HMDS layer was used to prevent dopant absorption from the graphene surface.
5μm 폭을 가지는 그래핀 트랜지스터의 채널을 포토리소그래피와 50W에서 1분 동안 수행된 산소 플라즈마 에칭을 통해 형성하였다. 두 번째 포토리소그래피, Ti/Au(10nm/50nm)의 증착 및 리프트-오프 공정을 수행하여 소스 및 드레인 전극을 형성하였다. 전기적 콘택의 향상을 위해 300℃에서 30분 동안 소자를 열처리하였다. 반도체 파라미터 분석기(모델 HP4145A)을 가지는 프로브 스테이션을 이용하여 트랜지스터 특성 분석을 행하였다.
Channels of graphene transistors with a width of 5 mu m were formed through photolithography and oxygen plasma etching performed at 50W for 1 minute. A second photolithography, deposition of Ti / Au (10 nm / 50 nm) and a lift-off process were performed to form the source and drain electrodes. The device was annealed at 300 ° C for 30 minutes to improve the electrical contact. The transistor characteristics were analyzed using a probe station having a semiconductor parameter analyzer (Model HP4145A).
도 2a 내지 2c는 SiO2/Si 기판으로 이동된 그래핀 메쉬에 대한 SEM 이미지이다.2A to 2C are SEM images of a graphene mesh transferred to a SiO 2 / Si substrate.
실리카 구형체가 구리 포일에 소정 깊이로 함몰되었기 때문에, 구리 표면은 2개의 도메인으로 나누어질 수 있다. 즉, 구리 포일의 전체 표면은 실리카 아래의 원형 홈의 육각형 배열 및 그 주변의 평탄한 구리 표면(도 2e 및 2f 참조)을 포함한다. 순수한 구리 표면 상에는 매우 얇은 그래핀이 형성된 반면에, 실리카 구형체로 덮인 영역에는 그래핀이나 탄소를 포함하는 구조가 생성되지 않았다. 이는 실리카가 그래핀 성장을 억제하였다는 것을 의미한다.Since the silica spheres are recessed in the copper foil to a predetermined depth, the copper surface can be divided into two domains. That is, the entire surface of the copper foil comprises a hexagonal array of circular grooves beneath the silica and a flat copper surface (see Figures 2e and 2f) around it. Very thin graphenes were formed on the pure copper surface, whereas graphene and carbon-containing structures were not formed in the areas covered with the silica spheres. This means that silica inhibited graphene growth.
또한 실리카 구형체의 사이즈를 조절함으로써 그래핀 메쉬 홀의 사이즈와 간격을 조절할 수 있다는 것을 알 수 있다. 즉, 홀의 사이즈와 인접하는 홀 사이의 간격 모두를 줄이거나 늘일 수 있다. 구리 포일에 형성된 구형의 깊이가 홀의 직경을 결정하기 때문에, 그래핀 메쉬 홀의 사이즈 또한 독립적으로 조절할 수 있다.It can also be seen that the size and spacing of the graphene mesh holes can be controlled by adjusting the size of the spherical silica spheres. That is, both the size of the hole and the interval between adjacent holes can be reduced or increased. Since the depth of the spherical shape formed in the copper foil determines the diameter of the hole, the size of the graphene mesh hole can also be controlled independently.
이를 알아보기 위해, 900-1000℃의 범위에서 온도를 변경하면서 그래핀 메쉬의 성장을 테스트하였다. 실리카 구형체의 함몰의 정도는 본질적으로 구리 금속의 연화에 따르기 때문에, 그래핀 메쉬의 각 홀 사이즈는 매우 온도 의존적이다.To understand this, the growth of the graphene mesh was tested while changing the temperature in the range of 900-1000 ° C. Since the degree of depression of the silica spheres depends essentially on the softening of the copper metal, each hole size of the graphene mesh is very temperature dependent.
도 2d는 온도 대 홀 직경을 나타내는 도면이다.FIG. 2D is a diagram showing the temperature versus hole diameter. FIG.
실리카 구형체의 홀 간격이 일정한 크기(600nm)로 유지된 상태에서, 성장 온도가 1000℃에서 950℃와 900℃로 감소할 때 평균 홀 직경이 290nm에서 260 nm와 170nm로 감소하였다. 따라서, 이웃하는 2개의 홀 사이의 넥(neck)의 폭과 형상도 접합한 실리카 구형체 및 성장 파라미터를 선택함으로써 조절할 수 있다.The average hole diameter decreased from 290 nm to 260 nm and 170 nm when the growth temperature was decreased from 1000 캜 to 950 캜 and 900 캜 while the hole interval of the spherical silica spheres was maintained at a constant size (600 nm). Thus, the width and shape of the neck between two neighboring holes can also be adjusted by selecting the silica spheres and growth parameters to be bonded.
도 3a는 그래핀 메쉬에 대한 AFM 이미지이다. 이미지는 그래핀 메쉬의 홀 가장자리에서 급격한 높이 차이를 보여준다. 도 3b는 홀 가장자리를 가로지르는 AFM 선스캔이며, 그래핀 시트 두께가 대략 1~1.5(대략 1.33)nm로 측정되었다. 이러한 측정값은 그래핀의 두께(0.335nm)를 감안하면 비교적 두껍다고 할 수 있는데, CVD를 통해 성장된 그래핀 시트는 대부분 단일 또는 더블층이기 때문이다. AFM으로 측정된 그래핀 시트의 두께는 일반적으로 과평가되는데, 이는 그래핀 표면 또는 그래핀과 기판 사이로 흡수된 물 또는 솔벤트층에 기인한다. 과평가는 또한 도구적 오프셋(instrumental offset)에 의해 야기될 수 있다. 단일 그래핀층의 두께 보다 큰 약 0.5nm의 오프셋이 다른 간섭력에 의해 발생한다.3A is an AFM image of a graphene mesh. The image shows a sharp height difference at the hole edge of the graphene mesh. Figure 3b is an AFM line scan across the hole edge and the graphene sheet thickness was measured at approximately 1 to 1.5 (approximately 1.33) nm. These measurements are relatively thick considering the thickness of graphene (0.335 nm), because most of the graphene sheets grown through CVD are single or double layers. The thickness of the graphene sheet measured by AFM is generally assessed as a result of the absorbed water or solvent layer between the graphene surface or graphene and the substrate. And evaluation can also be caused by instrumental offsets. An offset of about 0.5 nm, greater than the thickness of a single graphene layer, is generated by other interference forces.
그에 더해, TEM(transmission electron microscopy)과 라만분광법을 이용한 그래핀 메쉬의 구조적 조사를 수행하였다. 도 3c는 그래핀 메쉬에 대한 전형적인 TEM 이미지이며, 이 또한 매우 극명한 가장자리를 가지는 선명하고 빈 홀을 보여준다. 도 3a에서 흰색 점선으로 표시된 FFT(Fast Fourier Transformation) 이미지는 단일 육각 스폿 패턴을 보여주는 반면, 홀 영역에서는 불분명한 패턴이 관찰된다(도 3e 참조). 흥미롭게도, 도 3c의 그래핀의 다른 영역에 대한 FFT 이미지가 또한 동일한 사이즈와 방위를 가지는 육각 패턴을 보여준다(도 3f 참조). 이는 실리카 구형체에 의해 성장 차단된 영역까지 포함하는 대규모 영역에 걸쳐서 단일-도메인 결정 구조를 나타낸다는 것을 보여주는 것이다. 도 3d에 도시한 바와 같이 라만분광법을 이용하여 그래핀층의 수와 원자 규칙화를 추정하였다. 2개의 특징적인 피크, 대략 1,595 cm-1에 중심점이 위치하는 G-피크와 대략 2,710cm-1에 중심점이 위치하는 2d-피크인 2개의 특징적인 피크가 관찰되었다. G-피크 대 2D-피크 강도 비(>1)와 단일 가우시안 2D 피크는 그래핀 메쉬가 대부분 단일 또는 더블층 필름으로 이루어졌다는 것을 보여준다. 탄소 필름에 대한 불규칙도와 관련이 있는, 약 1350cm-1에 있는 D피크는 명확하게 구별되지 않는다. 이는 그래핀 메쉬가 구조적으로 높은 품질을 갖는다는 것을 나타내며, 이는 TEM의 결과와 일치하는 것이다.In addition, structural investigation of graphene mesh using transmission electron microscopy (TEM) and Raman spectroscopy was performed. Fig. 3c is a typical TEM image for a graphene mesh, which also shows a sharp, hollow hole with a very distinct edge. In FIG. 3A, a FFT (Fast Fourier Transformation) image indicated by a white dotted line shows a single hexagonal spot pattern while an unclear pattern is observed in a hole region (see FIG. 3E). Interestingly, the FFT image for the other regions of graphene of Figure 3c also shows a hexagonal pattern with the same size and orientation (see Figure 3f). This shows that it exhibits a single-domain crystal structure over a large area including a region blocked by growth by the silica spheres. As shown in FIG. 3D, Raman spectroscopy was used to estimate the number of graphene layers and atomic ordering. Two characteristic peaks, G- 2d- peak and the peak of the two characteristic peaks of the central point located approximately 2,710cm -1 for the center point located at about 1,595 cm -1 was observed. The G-peak to 2D-peak intensity ratio (> 1) and the single Gaussian 2D peak show that the graphene mesh is mostly composed of single or double layer films. The D peak at about 1350 cm <" 1 & gt ;, which is related to the irregularity for the carbon film, is not clearly distinguished. This indicates that the graphene mesh has a structurally high quality, which is consistent with the results of the TEM.
그래핀 메쉬가 형성되는 동안, 실리카 구형체와 Cu 계면 영역으로 공급되는 탄화수소 소스 가스를 실리카 구형체가 차단한다고 생각할 수도 있다. 소스 가스가 충분하게 공급되지 못하면 그래핀 형성을 위한 기상 분해와 표면흡착반응이 제약을 받게 된다. 그러나, 구리 포일 및 Si/SiO2 기판 상에서의 성장된 그래핀에 대한 과거의 연구결과는 그레인 바운더리와 같은 결함이 Cu와 그 아래의 SiO2층 사이의 계면에 탄소 종(species)에 대한 우선적 확산 경로를 제공할 수 있다는 것을 보여줬다. 따라서, 성장차단에 의한 패턴 형성을 탄소 종의 불균일한 공급으로 설명하기에는 충분하지 못하다고 할 수 있다.It may be considered that while the graphene mesh is formed, the silica spherical body blocks the hydrocarbon source gas supplied to the Cu spherical body and the Cu interface region. If the source gas is not supplied sufficiently, the gas phase decomposition and surface adsorption reaction for graphene formation are restricted. However, previous researches on grown graphene on copper foil and Si / SiO 2 substrates have shown that defects such as grain boundaries can cause a preferential diffusion to carbon species at the interface between Cu and the underlying SiO 2 layer Path can be provided. Therefore, it can be said that pattern formation by growth inhibition is not sufficient to account for non-uniform supply of carbon species.
그러나 Cu/실리카 계면에서 탄소 원자가 그래핀 격자로부터 해리되고 있고, 따라서 탄소 종이 존재하지만 지속적인 그래핀 성장이 이루어지지 못하는 것을 알 수 있다. 수소 및 금속 또는 SiOx 나노파티클의 존재 하에 그래핀의 부위특이적(Site-specific) 에칭이 보고된 바 있는데, 여기서는 나노파티클이 탄소 원자의 해리를 촉진한다.However, it can be seen that the carbon atoms are dissociated from the graphene lattice at the Cu / silica interface, and therefore there is no continuous graphene growth even though carbon species are present. Site-specific etching of graphene in the presence of hydrogen and metal or SiO x nanoparticles has been reported wherein nanoparticles promote dissociation of carbon atoms.
유사한 메커니즘이 본 발명의 경우에도 적용될 수 있는지를 알아보기 위해, 실리카 구형체의 존재 하에 그래핀층에 대한 열처리를 실시하였다(도 4b). 먼저, 실리카 구형체 배열을 Si/SiO2 기판 상에 전사된 CVD 성장 그래핀층 상에 증착하고 나서 수소 분위기에서 열처리하였다. 실리카 구형체를 제거한 후에 얻은 SEM 이미지는 실리카 구형체 아래의 그래핀이 에칭으로 제거되었음을 보여주었다(도 4d). 대신에, 비정질 탄화막이 실리카 구형체 둘레에 형성되었다. 그래핀의 sp2-혼성 C-C 결합이 매우 강하기 때문에, 실리카 아래에서만 에칭이 일어난다는 사실은, 실리카가 탄소 원자가 그래핀으로부터 해리되는 것에 대한 촉매로 작용한다는 것을 의미한다. 그와 거의 동시에, 이들 해리된 탄소 종은 비정질 탄화막을 형성하였다. 실리카 구형체 아래에서의 그래핀 해리의 메커니즘은 촉매 수소화 반응 메커니즘에 기인한다. 반응식은 메탄화 반응 및 석탄으로부터의 탄화수소 생성과 유사하며, 이는 아래와 같다.
To see if a similar mechanism could be applied in the case of the present invention, a heat treatment was applied to the graphene layer in the presence of silica spheres (Fig. 4B). First, a silica spherical body arrangement was deposited on a transferred CVD grown graphene layer on a Si / SiO 2 substrate and then heat treated in a hydrogen atmosphere. The SEM image obtained after removing the silica spheres showed that the graphene beneath the silica spheres was removed by etching (FIG. 4d). Instead, an amorphous carbonized film was formed around the spherical silica spheres. The fact that the etching occurs only beneath the silica, because of the very strong sp 2 -hybrid CC bond of graphene, means that silica acts as a catalyst for the dissociation of carbon atoms from graphene. Nearly simultaneously, these dissociated carbon species formed an amorphous carbonized film. Mechanism of graphene dissociation under silica spheres is due to catalytic hydrogenation reaction mechanism. The reaction is analogous to the methanation reaction and the formation of hydrocarbons from coal, as follows.
본 발명의 확장성 및 유용성을 알아보기 위해, 다양한 패턴의 SiO2 박막을 성장마스크로 적용하였다.In order to investigate the extensibility and usefulness of the present invention, a SiO 2 thin film of various patterns was applied as a growth mask.
먼저, 30nm 두께의 SiO2 필름을 Cu 포일 상에 증착하였고, 이를 포토리소그래피(e-beam 증착기) 및 화학적 에칭으로 패터닝하였다. 패터닝된 Cu 포일 상에 그래핀을 CVD 합성한 후에, B.O.E(buffered oxide etchant)를 이용하여 SiO2 패턴을 제거하였다. SEM 분석을 위해 남겨진 그래핀 샘플을 SiO2/Si 기판에 전사하였다. 스트립된 SiO2 마스크 패턴을 이용하여 얻어진 패터닝된 그래핀 샘플에 대한 SEM 이미지가 도 4c에 도시되었다. 이 샘플은 이미지 밝기에 따라 그레이 영역과 밝은 영역으로 구별할 수 있다. 그레이 영역은 순수한 구리 표면 영역 상에 형성된 매우 얇은(대부분 모노층 또는 이중층) 그래핀에 해당한다. 반면에, SiO2 마스크 패턴 아래에 해당하는 영역은 SEM 이미지에서 매우 밝으며, 이는 전자 충전에 기인하여 발생하며 그래핀 또는 탄소질 구조가 존재하지 않는다는 것을 보여준다. SiO2 패턴 아래에서의 그래핀 성장은 상술한 바와 같이 촉매 수소화 과정에 의해 억제되었다.First, a 30 nm thick SiO 2 film was deposited on a Cu foil and patterned by photolithography (e-beam evaporator) and chemical etching. The graphene on a patterned Cu foil after the CVD synthesis, using the BOE (buffered oxide etchant) SiO 2 The pattern was removed. The graphene samples left for SEM analysis were transferred to a SiO 2 / Si substrate. An SEM image of the patterned graphene sample obtained using the stripped SiO 2 mask pattern is shown in Figure 4c. This sample can be distinguished into a gray area and a bright area according to the image brightness. Gray areas correspond to very thin (mostly mono or bilayer) graphenes formed on a pure copper surface area. On the other hand, the area under the SiO 2 mask pattern is very bright in the SEM image, which is caused by electron charging and shows that there is no graphene or carbonaceous structure. Graphene growth under the SiO 2 pattern was inhibited by the catalytic hydrogenation process as described above.
그래핀 내에서의 매우 강한 공유 탄소-탄소 결합으로 인해, 열처리는 일반적으로 치환 도핑 보다는 가스 분자의 물리 흡착을 일으킨다. 일반적으로 물리 흡착된 종은 페르미 준위를 디랙 포인트로부터 이동시킴으로써 화학적 도핑 효과를 갖지만, 일반적인 대기 상태에서 조차도 그래핀 표면으로부터 쉽게 탈착되는 불안정한 도핑이 된다. 반대로, 그래핀 메쉬의 가장자리는 도판트 종과의 공유 기능화 측면에서 화학적으로 보다 더 반응적 위치를 제공할 것이며, 이는 그래핀에서 보다 더 안정적인 전기적 도핑을 가능하게 한다.Due to the very strong covalent carbon-carbon bonds in graphene, the heat treatment generally results in physical adsorption of gas molecules rather than displacement doping. Generally, physically adsorbed species have a chemical doping effect by displacing the Fermi level from the dread point, but become unstable doping that is easily desorbed from the graphene surface even in the normal atmospheric state. Conversely, the edges of the graphene mesh will provide a more chemically more reactive location in terms of covalent functionalization with the dopant species, which allows more stable electrical doping than with graphene.
NH3 분위기에서 열처리에 의한 그래핀의 도핑을 수행하였다. 열처리 후에, 그래핀 내에 N-도판트가 존재하는지를 AES(Auger electron spectroscopy)를 통해 조사하였고, 이는 나노 구조 물질의 표면 화학 분석을 위한 유력한 기술이다.Doping of graphene by annealing was performed in NH 3 atmosphere. After heat treatment, the presence of N-dopants in graphene was investigated by AES (Auger electron spectroscopy), which is a promising technique for surface chemical analysis of nanostructured materials.
도 5a는 본 발명의 그래핀 메쉬의 AES 스펙트럼과 NH3가스에서 열처리된 일반적인 그래핀의 AES 스펙트럼을 비교 도시한 것이다. NH3에서 열처리된 일반적인 그래핀의 스펙트럼에서는 N 피크가 관찰되지 않았지만, 본 발명에 따른 그래핀 메쉬의 스펙트럼에서는 N 피크가 대략 400 eV에서 관찰되었다(도 5a). N 피크는 300도에서 3시간 동안 진공 열처리를 한 뒤에도 남아 있었다. 이러한 결과는 N 도핑이 주로 그래핀 메쉬에서의 공유 기능화를 통해 발생한다는 것을 나타내며, 그래핀의 반영구적인 N 도핑 가능성을 보여준다(도 5b).5A is a graph comparing the AES spectrum of the graphene mesh of the present invention with the AES spectrum of general graphene heat-treated with NH 3 gas. No N peak was observed in the spectrum of general graphene annealed in NH 3 , but in the spectrum of graphene mesh according to the present invention, N peak was observed at approximately 400 eV (FIG. 5A). The N peak remained after vacuum heat treatment at 300 degrees for 3 hours. These results indicate that N doping occurs mainly through covalent functionalization in the graphene mesh, and shows the semi-permanent N doping potential of graphene (FIG. 5B).
전기적 특성에 관한 N-도핑의 효과를 조사하기 위해, 300-nm의 SiO2/Si 기판 상에 순수 그래핀, 열처리된 그래핀, 순수 그래핀 메쉬, 및 열처리된 그래핀 메쉬로 이루어진 4가지 타입의 그래핀 채널을 이용하여 전계효과 트랜지스터(FET)를 제조하였다.In order to investigate the effect of N- doped on the electrical properties, of the 300-nm SiO 2 / Si substrate Pure yes to the pin, the heat-treated graphene pure graphene mesh, and the heat treatment yes four types of mesh made of a pin A field effect transistor (FET) was fabricated using the graphene channel of FIG.
FET의 대표 드레인 전류 대 백 게이트 전압(Id-Vg)곡선이 도 6a 및 6b에 도시되었다.The representative drain current versus back gate voltage (I d -V g ) curve of the FET is shown in Figures 6a and 6b.
순수 그래핀과 열처리된 그래핀은 모두 -1 내지 -5V에서의 디랙 포인트(최소 전도 점)의 변화만 있는 양극성 특징의 Id-Vg곡선을 나타낸다(도 6a).Pure graphene and heat treated graphene both exhibit a bipolar I d -V g curve with only a change in the delir- ing point (minimum conduction point) at -1 to -5 V (Fig. 6A).
한편, 아주 다른 거동이 그래핀 메쉬에서 발견되었다. 순수 그래핀 메쉬가 적용된 FET은 디랙 포인트가 80V의 V g 까지 보이지 않는 전형적인 p-type FET를 나타내었다. 다른 그래핀 FET 및 그래핀 메쉬 FET의 디랙 포인트에 관한 통계적 분석이 도 6c에 도시되었으며, 이 또한 유사한 거동을 나타낸다. NH3 분위기에서 열처리한 후, 그래핀 메쉬 FET의 디랙 포인트들이 평균적으로 80V 이상 내지 10V이하까지의 음방향 이동되었다.On the other hand, very different behaviors were found in the graphene mesh. FET pure graphene mesh applied exhibited a typical p-type FET is Dirac point invisible to V g of 80V. A statistical analysis of the difference points of the other graphene FET and graphene mesh FET is shown in Fig. 6C, which also shows a similar behavior. After annealing in an NH 3 atmosphere, the delta points of the graphene mesh FETs were moved in the negative direction from 80 V or more to 10 V or less on average.
그런가 하면, 통상의 그래핀 FET은 약 0.2 V 내지 약 -4.2 V까지의 작은 변화만을 나타내었다. 그래핀 메쉬의 넥(neck) 폭이 밴드갭 오프닝에 대하여 상대적으로 크지만, p-type 유사 거동의 물리적 메커니즘은 가장자리 위치에서의 댕글링 결합 및/또는 산소 종과 같은 물리적 흡착 분자에 기인한다. 열처리 과정 동안, 물리적으로 흡착된 분자가 탈착되어 N 원소들이 그래핀 메쉬의 가장자리에서 공유결합적으로 기능화되었고, 이는 디랙 포인트를 좌측으로 이동시켰다.
In contrast, conventional graphene FETs exhibited only small changes from about 0.2 V to about -4.2 V. Although the neck width of the graphene mesh is relatively large for the bandgap opening, the physical mechanism of the p-type-like behavior is due to physically adsorbed molecules such as dangling bonds and / or oxygen species at the edge positions. During the heat treatment process, the physically adsorbed molecules were desorbed and the N elements were covalently functionalized at the edge of the graphene mesh, which moved the dirac point to the left.
전자 소자에의 적용Application to electronic devices
본 발명의 제조방법에 의해 제조된 그래핀 및 그래핀 메쉬는 발광 소자의 요소로 적용할 수 있다. 예를 들어, 상술한 바와 같이 금속촉매층 상에 형성된 그래핀 메쉬를 발광 소자에 전사시켜서 전극층 또는 으로 이용할 수 있다.The graphene and graphene meshes produced by the manufacturing method of the present invention can be applied as elements of the light emitting device. For example, as described above, the graphene mesh formed on the metal catalyst layer can be transferred to the light emitting device and used as an electrode layer or the like.
이를테면, 도 7a와 같이, Al2O3(210) 상에 버퍼 GaN(220), n-GaN(230), MQW(240), 및 p-GaN(250)을 순차로 적층한 후, 도 7b와 같이 n-GaN(230)을 부분적으로 노출하도록 p-GaN(250), 및 MQW(240)의 일부분을 에칭한다.7A, a
이어서 도 7c와 같이 상술한 본 발명의 제조방법으로 제조된 그래핀 메쉬(260)를 p-GaN(250)의 상면에 전사시켜서 전극층으로 이용할 수 있다. 이 경우, 전극층으로 이용되는 그래핀 메쉬층(260)은 미리 n-GaN(230)을 부분적으로 노출하기 위해 에칭된 p-GaN(250)층의 상면과 같은 형태를 가지도록 성장시킨 후에 전사시킬 수 있다. 따라서 그래핀 메쉬(260)는 패터닝을 위한 별도의 에칭 공정을 수행하지 않고서도 전극층으로 이용될 수 있으며, 그에 따라 에칭에 의한 그래핀의 전기적, 화학적 특성의 열화 없는 그래핀 메쉬의 전극층이 얻어질 수 있다. 더구나, 본 발명의 그래핀 메쉬(260)의 전극층은 실리카 나노구형체에 의해 형성된 그래핀 메쉬의 공간들에 의해 직접적으로 빛 투과량이 증가되는 효과를 거둘 수 있다.Next, as shown in FIG. 7C, the
본 발명의 그래핀 메쉬는 상술한 전극층 외에도 다양한 전자 소자에 적용될 수 있다. 이를테면, 본 발명의 그래핀 메쉬는 에피 성장의 성장기반층으로 이용될 수 있다. 일반적인 그래핀 상에서는 에피 성장이 어렵지만, 본 발명의 그래핀 메쉬의 경우에는 홀을 포함하는 메쉬 구조이기 때문에 ELOG 방식으로 성장이 가능하다. 또한 본 발명의 그래핀 메쉬는 도핑이 가능하기 때문에 이를 통해 전기적 특성을 조절하여 반도체 물질과의 접합 시에 발생할 수 있는 샤키(Schottky) 특성을 회피할 수 있다.
The graphene mesh of the present invention can be applied to various electronic devices in addition to the electrode layer described above. For example, the graphene mesh of the present invention can be used as a growth-based layer of epitaxial growth. In the case of the graphene mesh of the present invention, it is possible to grow the ELOG method because it is a mesh structure including holes. In addition, since the graphene mesh of the present invention can be doped, it is possible to control the electrical characteristics to avoid the Schottky characteristic that may occur when bonding to a semiconductor material.
이상, 본 발명의 상세한 설명에서는 구체적인 실시예에 관해서 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 당해 분야에서 통상의 지식을 가진 자에게 있어서 자명하다 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments.
Claims (10)
금속촉매층 상에 실리카 구형체 배열을 배치하는 과정;
상기 실리카 구형체 배열의 각 구형체가 상기 금속촉매층의 표면으로 소정 깊이로 함몰되도록 상기 금속촉매층을 열처리하는 과정; 및
상기 실리카 구형체 배열로 이루어진 성장마스크에 의해 마스킹 되지 않은 상기 금속촉매층 부위에 그래핀을 성장시키는 단계;를 포함하는,
그래핀 형성 방법.
As a graphene forming method:
A step of disposing a silica spherical body arrangement on the metal catalyst layer;
Heat treating the metal catalyst layer so that each of the spheres of the silica spheres is recessed to a predetermined depth on the surface of the metal catalyst layer; And
And growing a graphene on the metal catalyst layer portion that is not masked by the growth mask having the silica spherical body arrangement.
Graphene formation method.
상기 성장마스크를 상기 금속촉매층으로부터 제거하는 단계를 더 포함하는 것인,
그래핀 형성 방법.
The method according to claim 1,
Further comprising removing the growth mask from the metal catalyst layer.
Graphene formation method.
상기 성장되는 그래핀은 메쉬 구조를 가지는 것인,
그래핀 형성 방법.
The method according to claim 1,
Wherein the grown graphene has a mesh structure.
Graphene formation method.
상기 성장마스크 제거 전 또는 후에,
도판트를 포함하는 물질의 분위기에서 상기 그래핀을 열처리하여 상기 그래핀에 상기 도판트를 도핑시키는 단계를 더 포함하는,
그래핀 형성 방법.
The method of claim 5,
Before or after removing the growth mask,
Further comprising heat treating the graphene in an atmosphere of a material comprising a dopant to thereby dope the graphene with the dopant.
Graphene formation method.
상기 도판트를 포함하는 물질은 NH3인,
그래핀 형성 방법.
The method of claim 7,
Wherein the dopant-containing material is NH 3 ,
Graphene formation method.
기판 상에 n-도전형반도체층, 활성층, 및 p-도전형반도체층을 순차로 적층하는 단계;
상기 n-도전형반도체층을 부분적으로 노출시키도록 상기 p-도전형반도체층과 상기 활성층을 부분적으로 에칭하는 단계; 및
상기 p-도전형반도체층 상에 전극층을 형성하는 단계;를 포함하고,
상기 전극층은 상기 청구항 1, 5, 6, 7 및 8 중 어느 하나의 방법으로 제조된 그래핀을 상기 p-도전형반도체층 상에 전사시키는 것인,
발광 전자 소자 제조방법.
A method of manufacturing a light emitting electronic device comprising:
Sequentially stacking an n-conductive semiconductor layer, an active layer, and a p-conductive semiconductor layer on a substrate;
Partially etching the p-conductive semiconductor layer and the active layer to partially expose the n-conductive semiconductor layer; And
And forming an electrode layer on the p-conductive semiconductor layer,
Wherein the electrode layer transfers graphene produced by the method of any one of claims 1, 5, 6, 7 and 8 onto the p-conductive semiconductor layer.
A method of manufacturing a light emitting electronic device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130077775A KR101529382B1 (en) | 2013-07-03 | 2013-07-03 | Method for forming graphene and electronic device including them |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130077775A KR101529382B1 (en) | 2013-07-03 | 2013-07-03 | Method for forming graphene and electronic device including them |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150004965A KR20150004965A (en) | 2015-01-14 |
| KR101529382B1 true KR101529382B1 (en) | 2015-06-16 |
Family
ID=52476924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130077775A KR101529382B1 (en) | 2013-07-03 | 2013-07-03 | Method for forming graphene and electronic device including them |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101529382B1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170116378A (en) * | 2016-04-11 | 2017-10-19 | 주성엔지니어링(주) | Graphene manufacturing method |
| US9900979B2 (en) | 2016-03-15 | 2018-02-20 | Samsung Electronics Co., Ltd. | Conductors, making method of the same, and electronic devices including the same |
| US9955577B2 (en) | 2015-12-23 | 2018-04-24 | Samsung Electronics Co., Ltd. | Conductive component and electronic device including the same |
| US10002927B2 (en) | 2015-11-11 | 2018-06-19 | Samsung Electronics Co., Ltd. | Transparent electrodes and electronic devices including the same |
| KR20180083641A (en) | 2017-01-13 | 2018-07-23 | 심재훈 | The method for extracting a graphene |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105551580B (en) * | 2015-12-24 | 2017-05-31 | 安徽大学 | A kind of high transmittance conductive film and preparation method thereof |
| CN105679678A (en) * | 2016-03-18 | 2016-06-15 | 武汉华星光电技术有限公司 | Preparation method for graphene thin film transistor |
| KR102307843B1 (en) * | 2017-03-24 | 2021-10-06 | 한국전자통신연구원 | Method of manufacturing nitrogen-doped graphene |
| US11097950B2 (en) * | 2017-05-15 | 2021-08-24 | Korea Electronics Technology Institute | Graphene fabrication method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090029621A (en) * | 2007-09-18 | 2009-03-23 | 삼성전자주식회사 | Graphene pattern and process for preparing the same |
| KR101174670B1 (en) * | 2011-05-13 | 2012-08-17 | 한국화학연구원 | Preparation of patterned graphene applicable to graphene-based device |
-
2013
- 2013-07-03 KR KR1020130077775A patent/KR101529382B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090029621A (en) * | 2007-09-18 | 2009-03-23 | 삼성전자주식회사 | Graphene pattern and process for preparing the same |
| KR101174670B1 (en) * | 2011-05-13 | 2012-08-17 | 한국화학연구원 | Preparation of patterned graphene applicable to graphene-based device |
Non-Patent Citations (4)
| Title |
|---|
| Advanced Materials Vol.22, pp.3615-3620 (2010.06.08) * |
| Advanced Materials Vol.22, pp.3615-3620 (2010.06.08)* |
| Nature Nanotechnology Vol 5, pp. 190-194. (2010.02.14) * |
| Nature Nanotechnology Vol 5, pp. 190-194. (2010.02.14)* |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10002927B2 (en) | 2015-11-11 | 2018-06-19 | Samsung Electronics Co., Ltd. | Transparent electrodes and electronic devices including the same |
| US9955577B2 (en) | 2015-12-23 | 2018-04-24 | Samsung Electronics Co., Ltd. | Conductive component and electronic device including the same |
| US9900979B2 (en) | 2016-03-15 | 2018-02-20 | Samsung Electronics Co., Ltd. | Conductors, making method of the same, and electronic devices including the same |
| KR20170116378A (en) * | 2016-04-11 | 2017-10-19 | 주성엔지니어링(주) | Graphene manufacturing method |
| KR102545470B1 (en) * | 2016-04-11 | 2023-06-21 | 주성엔지니어링(주) | Graphene manufacturing method |
| KR20180083641A (en) | 2017-01-13 | 2018-07-23 | 심재훈 | The method for extracting a graphene |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150004965A (en) | 2015-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101529382B1 (en) | Method for forming graphene and electronic device including them | |
| US10465276B2 (en) | Facile route to templated growth of two-dimensional layered materials | |
| KR102579500B1 (en) | Monolayer films of semiconducting metal dichalcogenides, methods of making same, and uses of same | |
| US9327982B2 (en) | Method of forming graphene on a surface | |
| US8685843B2 (en) | Direct growth of graphene on substrates | |
| US9012882B2 (en) | Graphene nanomesh and method of making the same | |
| US8198622B2 (en) | Nanowire, device comprising nanowire, and their production methods | |
| US8652944B2 (en) | Method for making side growth semiconductor nanowires and transistors obtained by said method | |
| US20100301336A1 (en) | Method to Improve Nucleation of Materials on Graphene and Carbon Nanotubes | |
| JP5632359B2 (en) | Method for producing nanostructure on metal oxide substrate, method for depositing thin film on metal oxide substrate, and thin film device | |
| KR101219769B1 (en) | Carbon nanostructured material pattern and manufacturing method of the same, and carbon nanostructured material thin film transistor and manufacturing method of the same | |
| KR101708260B1 (en) | Transitional metal dichalcogenides and method of preparing the same | |
| US9287359B1 (en) | Oriented bottom-up growth of armchair graphene nanoribbons on germanium | |
| US7393762B2 (en) | Charge-free low-temperature method of forming thin film-based nanoscale materials and structures on a substrate | |
| US8759199B2 (en) | Method of selectively growing semiconductor carbon nanotubes using light irradiation | |
| WO2015154724A1 (en) | Method for depositing high k gate medium on graphene material and use thereof | |
| US20200357635A1 (en) | Large-scale synthesis of 2d semiconductors by epitaxial phase conversion | |
| Barbagini et al. | Critical aspects of substrate nanopatterning for the ordered growth of GaN nanocolumns | |
| Jacobberger et al. | Effect of Germanium Surface Orientation on Graphene Chemical Vapor Deposition and Graphene-Induced Germanium Nanofaceting | |
| Alles et al. | Atomic layer deposition of high-k oxides on graphene | |
| KR20170047483A (en) | Functionalized graphene structures and method for manufacturing same | |
| TWI505984B (en) | A method for making an epitaxial structure | |
| 오홍석 | Hexagonal boron nitride based hybrid nanomaterials for flexible electronic and optoelectronic devices | |
| 박완서 | Electrical properties of field effect transistors fabricated with mechanically exfoliated and CVD-synthesized MoS2 | |
| GB2599150A (en) | A graphene transistor and method of manufacturing a graphene transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180406 Year of fee payment: 4 |