KR101526086B1 - 광전자 소자의 제조 방법 및 소자 - Google Patents

광전자 소자의 제조 방법 및 소자 Download PDF

Info

Publication number
KR101526086B1
KR101526086B1 KR1020137015922A KR20137015922A KR101526086B1 KR 101526086 B1 KR101526086 B1 KR 101526086B1 KR 1020137015922 A KR1020137015922 A KR 1020137015922A KR 20137015922 A KR20137015922 A KR 20137015922A KR 101526086 B1 KR101526086 B1 KR 101526086B1
Authority
KR
South Korea
Prior art keywords
thermal expansion
carrier
carrier material
providing
expansion coefficient
Prior art date
Application number
KR1020137015922A
Other languages
English (en)
Other versions
KR20130082171A (ko
Inventor
구드룬 린드버그
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20130082171A publication Critical patent/KR20130082171A/ko
Application granted granted Critical
Publication of KR101526086B1 publication Critical patent/KR101526086B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Photovoltaic Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

광전자 소자의 제조 방법에서 에피택셜 성장된 층 시퀀스(9)가 기판(8)에 제공된다. 층 시퀀스(9)에 금속층(10)이 증착되고 후속해서 그 위에 몰드 캐리어(12)가 배치된다. 몰드 캐리어는 제 1 열팽창 계수를 갖는 캐리어 물질(23, 31) 및 제 2 열팽창 계수를 갖고 상기 캐리어 물질과 작용 결합된 섬유 네트워크(22)를 포함한다. 후속해서 성장 기판은 분리된다.

Description

광전자 소자의 제조 방법 및 소자{METHOD FOR PRODUCING AN OPTOELECTRONIC COMPONENT, AND COMPONENT}
본 발명은 광전자 소자의 제조 방법 및 소자에 관한 것이다.
본 출원은 독일 특허 출원 10 2010 054 068.4의 우선권을 주장하며, 이의 개시 내용은 본문에서 참조로 포함된다.
광전자 소자는 주로 성장 기판에서 에피택셜 증착 방법에 의해 제조된다. 발광 층 시퀀스의 증착 후에 소자는 다른 방법 단계에서 양측면이 접촉된 후에 개별화되어야 한다. 따라서 주요 공정 단계에서 소자는 캐리어 상에 제공되고, 후속해서 성장 기판은 분리될 수 있고, 노출된 층 시퀀스는 계속해서 처리될 수 있다.
추가 처리는 추후의 광전자 소자를 위한 접촉 영역을 웨이퍼 구조에 배치하기 위한 추가 애칭 및 세정 단계를 포함한다. 따라서 추가 제조 방법의 개별 단계들도 더 높은 온도를 필요로 할 수 있다.
상승한 온도 또는 급속한 온도 변화에 의해 캐리어 기판의 및 그 위에 배치된 에피택셜 층 시퀀스의 상이한 온도 팽창 계수로 인해 열 응력이 발생할 수 있다. 그로 인해 결과되는 심한 기계적 응력은 웨이퍼 전체의 휨을 야기할 수 있다. 이는 불균일한 공정 및 웨이퍼 균열을 일으킬 수 있고, 이로써 수득률이 감소한다.
본 발명의 과제는 이러한 열 응력을 감소시키는 방법을 제공하는 것이다.
상기 과제는 독립 청구항 제 1 항 및 제 13 항에 의해 해결된다.
실시예 및 개선 조치들은 종속 청구항의 대상이다.
광전자 소자의 제조를 위한 본 발명에 따른 방법에서, 에피택셜 성장된 층 시퀀스를 성장 기판에 제공하고, 그 위에 금속층을 증착하는 것이 제안된다. 후속해서 금속층에 몰드 캐리어가 배치되고, 상기 몰드 캐리어는 제 1 열팽창 계수를 갖는 캐리어 물질 및 제 2 열팽창 계수를 갖고 상기 캐리어 물질에 작용 결합된 섬유 네트워크를 포함한다. 후속해서 성장 기판은 분리된다. 사용된 캐리어 물질은 폴리머 물질일 수 있다.
캐리어 물질과 섬유 네트워크의 조합으로 인해 고온에서도 금속층의 열팽창 계수에 맞게 조정되어 유지되는 복합 열팽창 계수가 얻어진다.
특히 섬유 네트워크와 폴리머 캐리어 물질의 결합으로 인해 폴리머 캐리어 물질의 유리점 이상의 온도에서 공정을 구현하는 것이 가능하다. 캐리어 물질 내로 삽입된 섬유 네트워크는 캐리어 물질의 열팽창 계수의 상승(소위 CTE-급격한 변화)을 보상하고, 따라서 캐리어 물질과 금속층과의 경계면 영역에서 기계적 응력이 감소한다.
전체적으로 몰드 캐리어의 섬유 네트워크에 의해 몰드 캐리어의 열팽창 계수는 금속층의 계수에 근사해지거나 또는 상기 금속층의 계수에 맞게 조정되므로, 다른 방법 단계에서 열 변형으로 인한 기계적 응력은 최소화된다. 결과적으로 광전자 소자의 품질이 개선되고 불량률도 감소한다.
실시예에서 표면이 팽창되고 높은 인장 강도를 갖는 섬유로 이루어진 네트워크가 금속층에 제공되고, 후속해서 그 위에 캐리어 물질이 증착될 수 있다. 따라서 이러한 실시예에서 금속층과 캐리어 물질 사이에 섬유 네트워크가 배치되고, 이 경우 캐리어 물질은 적어도 부분적으로 섬유 네트워크를 통해 유동하고, 금속층과 결합할 수 있다. 상이하게 정렬된 섬유로 결합된 섬유 네트워크는 2개의 공간 방향으로 높은 인장 강도가 달성된다.
다른 실시예에서 제 1 열팽창 계수를 갖는 캐리어 물질이 금속층에 제공되고, 후속해서 상기 캐리어 물질 위에 표면이 팽창되고 높은 인장 강도 및 제 1 열팽창 계수보다 낮은 계수를 갖는 상기 섬유로 이루어진 네트워크가 제공된다. 그 리고 나서 캐리어 물질과 섬유 네트워크는 결합되므로, 이들은 내부에서 작용 결합된다. 섬유 네트워크의 높은 인장 강도와 낮은 열팽창 계수는 특히 캐리어 물질의 유리점 이상으로 온도의 급격한 변화 시, 열팽창의 증가를 저지한다.
다른 대안 실시예에서 표면이 팽창되고 높은 인장 강도를 갖는 섬유로 이루어진 네트워크는 캐리어 물질의 다수의 층들 사이에 매립된다. 따라서 상기 섬유 네트워크는 상기 캐리어 물질로 완전히 둘러싸이고, 자체의 낮은 인장 강도에서 높아진 인장 강도로 인해 캐리어 물질의 열팽창이 저지된다.
제안된 원리를 위해, 캐리어 물질과 섬유 네트워크로 이루어진 예비 제조된 몰드 캐리어를 제공하고, 이들은 하나의 방법 단계에서 금속층에 제공하는 것이 고려될 수 있다. 대안으로서 캐리어 물질과 섬유 네트워크를 금속층 위의 별도의 층에 증착하여 경화시킬 수도 있다.
상이한 열팽창 계수들의 조합 및 섬유 네트워크의 높은 인장 강도로 인한 몰드 캐리어의 열팽창 계수의 개선은 특히 캐리어 물질의 팽창된 네트워크의 섬유에 대한 공유 결합의 형성에 의해 달성된다. 공유 결합은 특히, 캐리어 물질 내의 열 팽창 중에 발생하는 전단력을 저지한다. 이로 인해 결과적으로 실온 또는 고온에서도 몰드 캐리어의 초기 열팽창 계수는 보존되어, 금속층의 열팽창 계수에 맞게 조정된다.
사용된 재료와 무관하게 몰드 캐리어의 캐리어 물질 또는 몰드 캐리어의 섬유 네트워크와 금속층 사이에 접착층이 제공될 수 있다.
제조 중에 안정성을 개선하기 위해, 몰드 캐리어의 층 두께는 실질적으로 금속층의 층 두께의 1.5배 내지 4배에 상응할 수 있다.
섬유 네트워크의 물질로서 증가된 인장 강도와 비교적 높은 유리 전이 온도를 갖는 플라스틱 섬유가 제공된다. 예컨대 아라미드 섬유, 자일론 섬유, 폴리헥사메틸렌아디핀산아미드 섬유, 폴리카프로락탐 섬유 또는 폴리아크릴로니트릴 섬유도 이에 포함된다. 또한, 유리 섬유도 적합하다. 캐리어 물질로서 다양한 에폭시 수지 및 몰딩될 수 있는 실리콘 또는 플라스틱이 사용될 수도 있다. 캐리어 물질은 연질 페이스트, 비교적 높은 점착성을 가진 액체 형태로, 또는 미세 과립으로 제공될 수 있다.
변형 실시예에서 몰드 캐리어는 성장 기판의 분리 후에 제거된다. 이는 특히 광전자 소자, 예를 들어 반도체 칩으로 개별화 전에 이루어질 수 있다. 이러한 변형예에서 몰드 캐리어는 다른 제조 방법을 위해서 재사용될 수 있다. 금속층은 이러한 경우에 바람직하게 에피택셜 성장된 층 시퀀스를 기계적으로 안정화한다.
대안 변형 실시예에서 몰드 캐리어의 적어도 일부는 소자에 남겨 진다. 특히 몰드 캐리어는 광전자 소자, 예컨대 반도체 칩으로 개별화 시 분리될 수 있다.
본 발명의 다른 양상에서 에피택셜 성장 방법에 의해 성장 기판에서 광전자 층이 제조된 후에 광전자 소자들이 개별화된다.
상기 광전자 소자들은 추가 처리를 위해 캐리어, 소위 "테이프"에 제공되고, 따라서 각각 인접한 2개의 광전자 소자들은 이격된다. 그리고 나서 유연하고 가동적인 섬유 네트워크가 소자들 위에 배치되므로, 섬유 네트워크의 부분들도 소자들 사이의 갭에 제공된다. 후속해서 갭은 캐리어 물질로 채워지므로, 섬유 네트워크는 캐리어 물질 내에 매립된다. 테이프는 후속해서 제거될 수 있고, 개별화된 소자 전체가 추가 처리된다. 이 경우에도 캐리어 물질과 섬유 네트워크로 예비 제조된 몰드 캐리어의 사용이 가능하다.
캐리어 물질로 채우고 캐리어 물질 내에 섬유 네트워크를 매립함으로써, 복합 열팽창 계수는 고온에서 현저히 낮아지므로, 캐리어 물질의 열 변형에 의한 개별 소자들의 손상이 감소된다.
후속해서 본 발명은 도면과 관련한 다수의 실시예를 참고로 설명된다. 개별 도면에서 동일한 부재들에 동일한 도면부호가 제공된다. 축척과 무관하게 도시되고, 오히려 개별 부재들은 이해를 돕기 위해 과도하게 확대되어 도시된다.
도 1은 본 발명의 과제를 설명하기 위한, 제공된 금속층을 포함하는 캐리어의 개략도.
도 2는 제조 방법 중에 광전자 소자의 실시예를 개략적으로 도시한 도면.
도 3은 제조 방법 중에 광전자 소자를 개략적으로 도시한 도면.
도 4는 제안된 원리에 따른 몰드 캐리어의 형성을 위한 다양한 실시예를 도시한 도면.
도 5는 열 변형시 안정성을 높이기 위한 설명을 포함하는 몰드 캐리어의 실시예를 도시한 도면.
도 6은 다양한 유리 섬유 농도에 대한 변형을 도시한 다이어그램.
도 7은 본 발명에 따른 원리에 따른 방법을 도시한 도면.
도시된 실시예에서 광전자 소자는 박막 기술로 구현된다. 이러한 "박막 발광 다이오드칩"은 적어도 하나의 하기 특징에 의해 특징된다:
- 특히 복사를 생성하는 에피택셜 층 시퀀스일 수 있는 복사를 생성하는 반도체 층 시퀀스의 소정의 방출측에 대향 배치된 측면에 반사층이 제공되거나 또는 형성되고, 상기 반사층은 반도체 층 시퀀스에서 생성된 전자기 복사의 적어도 일부를 상기 층 시퀀스 내로 재반사하고;
- 박막 발광 다이오드 칩은 반도체 층 시퀀스가 에피택셜 성장된 성장 기판이 아니라, 추후에 반도체 층 시퀀스에 고정된 별도의 캐리어 소자인 캐리어 소자를 포함하고;
- 반도체 층 시퀀스는 20 ㎛ 미만, 특히 10 ㎛ 미만의 두께를 갖고;
- 반도체 층 시퀀스는 성장 기판을 포함하지 않는다. 여기에서 "성장 기판을 포함하지 않는다"는 것은, 경우에 따라서 사용된 성장 기판의 성장을 위해 반도체 층 시퀀스로부터 분리되거나 또는 적어도 매우 얇은 것을 의미한다. 특히 상기 성장 기판은, 자체로 또는 에피택셜 층 시퀀스와 함께도 지지되지 않을 정도로 얇다. 매우 얇은 성장 기판의 남아있는 부분은 특히 그것으로는 성장 기판의 기능에 적합하지 않고;
- 반도체 층 시퀀스는 바람직하게 반도체 층 시퀀스에서 광의 대략 에르고드(ergodic) 분포를 야기하는 혼합 구조물을 포함하는 적어도 하나의 표면을 가진 적어도 하나의 반도체 층을 포함하고, 즉 상 상기 반도체 층 시퀀스는 에르고드 확률적 산란 거동을 갖는다.
박막 발광 다이오드 칩의 기본 원리는 예컨대 간행물 I.(Schnitzer 외,, Appl. Phys. Lett. 63(16) 1993년 10월 18일, 2174-2176 페이지)에 기술되어 있고, 이의 공개 내용은 본문에서 참조로 포함된다. 박막 발광 다이오드 칩의 예들은 간행물 EP 0905797 A2호 및 WO 02/13281 A1호에 기술되어 있고, 이의 공개 내용도 본문에서 참조로 포함된다. 박막 발광 다이오드 칩은 램버트 표면 방출기(Lambertian surface emitter)와 매우 유사하고, 따라서 예컨대 전조등 즉, 자동차 전조등에서 사용하기에 적합하다.
물질 시스템으로서 이 경우 III/V족 화합물 반도체 물질 즉, 질화 갈륨이 사용되고, 이 경우 제 1 부분 층(12)은 p-도핑되고, 투명 지지 기판(40)을 향한 부분 층들(11, 11a)은 n-도핑된다. 또한, 다른 물질 시스템이 사용될 수도 있다.
III/V족 화합물 반도체 물질은 예를 들어 B, Al, Ga, In과 같은 3족의 적어도 하나의 원소 및 예를 들어 N, P, As와 같은 5족의 적어도 하나의 원소를 포함한다. 특히 용어 "III/V족 화합물 반도체 물질"은 이원, 삼원 또는 사원 화합물의 그룹을 포함하고, 상기 화합물은 3족의 적어도 하나의 원소 및, 5족의 적어도 하나의 원소를 포함하고, 예컨대 질화물계 및 인화물계 화합물 반도체를 포함한다. 또한, 이러한 이원, 삼원 또는 사원 화합물은 예를 들어 하나 이상의 도펀트 및 추가 성분들을 포함할 수 있다.
따라서 II/VI족 화합물 반도체 물질은 예컨대 Be, Mg, Ca, Sr과 같은 2족의 적어도 하나의 원소 및 예컨대 O, S, Se와 같은 6족의 적어도 하나의 원소를 포함한다. 특히 II/VI족 화합물 반도체 물질은 이원, 삼원 또는 사원 화합물을 포함하고, 상기 화합물은 2족의 적어도 하나의 원소와 6족의 적어도 하나의 원소를 포함한다. 또한, 이러한 이원, 삼원 또는 사원 화합물은 예를 들어 하나 이상의 도펀트 및 추가 성분들을 포함할 수 있다. 예를 들어 II/VI족 화합물 반도체 물질들에 포함되는 것은 다음과 같다: ZnO, ZnMgO, CdS, ZnCdS, MgBeO.
도 1은 본 발명의 과제를 설명하기 위한 웨이퍼 구조의 개략도를 도시한다.
도면에서 대략 110 ㎛ 두께의 니켈 금속층(10)이 200 내지 400 ㎛ 두께의 캐리어(11) 상에 제공된다. 니켈의 열팽창 계수(CTE)는 대략 13 ppm/K이다. 니켈 상부에 에피택셜 층 시퀀스가 박막 기술로 증착되고, 여기에서 상기 층 시퀀스는 편의상 도시되지 않는다.
캐리어는 "몰드"라고도 하고, 얇은 금속화된 니켈층의 안정화에 이용된다. 캐리어(11)의 제공 후에 에피택셜 층 시퀀스의 접촉을 위해 그리고 광 추출에 필요한 구조를 제공하기 위해, 일반적으로 도시되지 않은 성장 기판이 분리된다. 금속층(10)은 한편으로는 후면 콘택으로서 이용될 수 있고, 다른 한편으로는 소자의 추후 작동 시 열 제거에도 적합하다.
여기에 도시된 바와 같이, 금속층(10) 및 캐리어층(11)은 상이한 열팽창 계수(CTE)를 갖는다. 캐리어층은 실질적으로 플라스틱 물질, 예컨대 열가소성 플라스틱 또는 듀로플라스틱을 포함하기 때문에, 상기 플라스틱 물질의 열팽창 계수(CTE)는 사용된 물질의 유리 전이 온도(Tg)에 매우 의존적이다. 예를 들어 캐리어 물질로서 에폭시 수지의 경우에 유리 전이 온도 범위에서, 예컨대 대략 170℃에서, 유리 전이 온도 미만의 CTE(1) = 10 ppm/K로부터 유리 전이 온도 이상의 CTE(2) = 44 ppm/K로 팩터 4만큼의 열팽창 계수의 급격한 변화가 나타난다.
이는 개별 공정 단계에서 유리 전이 온도가 초과되는 추후 처리 시, 좌측 부분 영역에 도시된 상태가 되게 한다. 상이한 열팽창 계수에 의해 캐리어 물질(12)은 금속층(10)에 비해 현저히 연장되므로, 이로 인해 야기되는 기계적 응력으로 인해 웨이퍼의 외부 단부가 휘어진다. 도시된 휨 외에도 기계적 응력은 금속층 및/또는 층 시퀀스에 파열 또는 균열을 일으킬 수도 있으므로, 광전자 소자의 불량률이 상당히 증가한다.
본 발명에 따라, 캐리어 물질(11)은 하나의 물질로만 이루어지는 것이 아니라, 캐리어 물질 내에 추가로 높은 인장 강도와 현저히 낮은 온도 팽창 계수를 갖는 섬유 네트워크가 제공되는 것이 제안된다. 바람직하게 유리 전이 온도에서 온도 팽창 계수는 심지어 마이너스 값을 취할 수 있고 즉, 온도 상승 시 섬유 네트워크는 수축된다. 온도 상승 시 인장 강도 및 네트워크를 둘러싸는 캐리어 물질보다 낮은 온도 팽창 계수는 캐리어의 열 팽창을 저지한다. 다시 말해서 캐리어 물질과 섬유 네트워크의 계수로 형성된 복합 열팽창 계수는 섬유 네트워크에 의해 금속층(10) 또는 상기 금속층에 결합된 층들의 열팽창 계수에 맞게 조정된다. 복합 열팽창 계수는 따라서 44 ppm/K보다 훨씬 낮은 값으로 감소할 수 있으므로, 도 1의 우측 부분 영역에 개략적으로 도시된 것처럼 곡률의 정도도 감소한다.
도 5는 이와 관련해서 유리 섬유 네트워크(22)가 2개의 캐리어 물질 층들(21, 23) 사이에 매립된, 제안된 원리에 따른 캐리어의 예를 도시한다. 유리 섬유 네트워크(22)는 x-및 y-방향으로 팽창되어 서로 결합된 다수의 섬유들을 포함하고, 상기 섬유들은 매우 낮은 열팽창 계수에서 동시에 매우 높은 인장 강도를 갖는다. 이러한 열팽창 계수는 유리 전이 온도 근처의 온도 범위와 관련하여 섬유 네트워크(22)를 둘러싸는 캐리어 물질(21 또는 23)의 열팽창 계수보다 현저히 낮고, 경우에 따라서는 심지어 마이너스이다.
섬유 네트워크는 예컨대 유리 섬유로 구성될 수 있다. 또한, 아라미드, 자일론, 폴리헥사메틸렌아디핀산아미드, 폴리카프로락탐 또는 폴리아크릴로니트릴과 같은 플라스틱 섬유일 수도 있다. 기본적으로 낮은 열팽창 계수에서 동시에 증가된 인장 강도를 갖고 따라서 소자의 추가 가공시에 나타나는 온도에 대한 대해 내구성을 갖는 모든 섬유가 적합하다. 캐리어 물질로서 에폭시 수지 또는 플라스틱, 열가소성 플라스틱 또는 듀로플라스틱도 사용된다.
2개의 캐리어 층 내로 섬유 네트워크(22)의 매립과 후속 경화 시, 네트워크(22)의 개별 섬유와 상기 섬유를 둘러싸는 캐리어 물질 사이에 공유 결합(200)이 형성된다. 공유 결합은, 캐리어 매트릭스 내에서 섬유 네트워크를 양호하게 고정시킬 정도로 강력하다. 이로 인해 물질(21 또는 23)의 유리 온도보다 높은 온도에서도 캐리어의 낮은 열 팽창만이 발생한다.
도 2는 제안된 원리에 따른 제조 방법 중의 구조를 도시한다.
예를 들어 사파이어, 실리콘 또는 에피택셜 증착에 적합한 다른 기판으로 이루어진 성장 기판(8)에 여러 단계에서 에피택셜 층 시퀀스(9)로서 반도체 층들이 제공된다. 층 시퀀스(9)의 소수의 상기 층들은 전하 캐리어 재결합을 가능하게 하고, 발광 층을 형성한다.
후속해서 에피택셜 성장된 층 시퀀스(9)에 예를 들어 니켈, 구리로 또는 실리콘과 같은 반도체 물질로 이루어진 금속층(10)이 증착된다. 금속층(10)은 한편으로는 광 소자의 작동 중에 히트 싱크로서 이용되는 한편, 동시에 에피택셜 성장된 층 시퀀스(9)와 전기 접촉될 수도 있다. 계속해서 처리를 위해 다른 단계에서 성장 기판(8)은 분리되어야 하고, 따라서 에피택셜 층 시퀀스(9)는 이 측면부터 계속해서 처리될 수 있다.
이를 위해 금속층(10)에 접착층(100)이 증착되므로, 상기 금속층은 몰드 캐리어(12)에 결합될 수 있다. 몰드 캐리어(12)는 이 실시예에서 에폭시 수지로 이루어진 캐리어 물질을 포함하고, 상기 캐리어 물질에 섬유 네트워크가 매립된다.
후속해서 성장 기판(8)은 예컨대 레이저 리프트 오프(laser lift-off)에 의해 제거된다. 레이저 리프트 오프 및 다른 프로세스 단계 중에 몰드 캐리어 및 금속층의 온도는 몰드 캐리어의 캐리어 물질의 유리 온도 이상으로 증가한다. 추가로 제공된 섬유 네트워크에 의해 조절된 열팽창 계수로 인해 기계적 부하는 금속층(10)으로 감소된 열 팽창에 따라 낮게 유지된다.
성장 기판의 분리 후에 몰드 캐리어(12)는 특히 반도체 칩으로 개별화 전에 다시 제거될 수 있다. 금속층(10)은 이러한 경우에 에피택셜 층 시퀀스의 기계적 안정화에 이용될 수 있다.
대안으로서, 몰드 캐리어는 반도체 칩으로 개별화 시 분리될 수 있으므로, 몰드 캐리어의 일부는 개별화된 반도체 챕 내에 남게 된다. 몰드 캐리어의 부분은 이러한 경우에 개별화된 반도체 칩의 부분을 형성한다.
도 3은 제조 방법 중에 개별 공정 단계들에서 제안된 몰드 캐리어가 형성되는 다른 실시예를 도시한다. 이러한 실시예에서도 바람직하게 사파이어로 이루어진 기판(8) 상에서 발광을 위한 5 ㎛ 두께의 질화 갈륨층이 에피택셜 성장된 후에 120 ㎛ 두께의 금속층(10), 이 실시예에서는 니켈층이 제공된다. 상기 금속층은 대략 200 ㎛ 두께의 액체 에폭시 수지층으로 커버되고, 다음 공정 단계에서 상기 층 내로 유리 섬유 네트워크(22)가 매립된다. 매립된 유리 섬유 네트워크를 포함하는 에폭시 수지층은 후속해서 경화되므로, 에폭시 물질과 유리 섬유 층 사이에 공유 결합이 형성된다. 그렇게 형성된 몰드 캐리어는 실온에서처럼 고온도에서도 낮은 열팽창 계수를 갖고, 상기 열팽창 계수는 니켈층의 열팽창 온도 계수의 범위에서 유지된다.
이러한 몰드 캐리어의 형성 및 제조를 위해, 상기 몰드 캐리어를 제조 공정과 별도로 형성한 후에 광전자 소자의 제조 방법 중에 전체를 금속층에 결합하는 것이 가능하다. 또한, 대안으로서 도 3에 도시된 바와 같이, 제조 공정 중에 광전자 소자와 함께 몰드 캐리어를 형성할 수도 있다.
도 4는 몰드 캐리어의 다른 실시예를 도시하고, 이 경우 섬유 네트워크(22), 시트(25) 및 임의의 분포(27)가 개략적으로 도시된다. 몰드 캐리어는 예를 들어 샌드위치 구조로서 적어도 2개의 캐리어 물질 층 및 그 사이에 매립된 유리 섬유 층으로 형성될 수 있다. 하나의 유리 섬유 층을 포함하는 이러한 샌드위치 구조 외에 캐리어 물질에 다수의 유리 섬유 층이 매립되는 것이 고려될 수도 있다. 대안으로서 섬유 네트워크(22)는 몰드 캐리어의 상측면에 제공될 수도 있다. 예를 들어 금속층과 캐리어 물질(23) 사이에 섬유 네트워크가 배치될 수 있고, 이 경우 적절한 접착 물질에 의해, 몰드 캐리어의 섬유 네트워크(22)가 금속층에 결합되는 것도 보장된다. 실시예에서 캐리어 물질은 섬유 네트워크(22) 내의 천공을 통해 흐를 수 있고 따라서 내부에서 금속층에 결합된다.
다른 실시예에서 도 4에 따른 섬유 네트워크는 몰드 캐리어의 후방 하측면에 제공된다. 다시 말해서 몰드 캐리어의 캐리어 물질(21)이 캐리어 물질의 광전자 소자의 금속층과 섬유 네트워크(22) 사이에 배치된다.
광전자 소자의 금속층과 몰드 캐리어 사이의 상이한 열팽창 계수는 처리 온도가 캐리어 물질의 유리 전이 온도보다 높은 경우에 휨 또는 변형, 또는 결합의 완전한 분리 및 그에 따른 몰드 캐리어의 박리를 야기한다. 캐리어 물질에 매립된 추가로 제공된 섬유 네트워크에 따라 금속층의 열팽창 계수와 몰드 캐리어의 복합 열팽창 계수 사이의 차이가 감소하고, 이로 인해 변형도 줄어든다.
도 6은 약 170℃의 에폭시 수지의 유리 온도보다 높은 온도에서 변형(D)을 다양한 유리 섬유 농도에서 웨이퍼 반경(R)에 따라 mm로 기재한 다이어그램을 도시한다.
최대 변형은 "몰딩 물질"로서 에폭시 수지로만 이루어진 몰드 캐리어에서 곡선 40으로 도시된다.
다양한 중량의 유리 섬유를 추가함으로써 변형이 감소될 수 있다. 곡선 41이 도시하는 바와 같이, 50 g/㎟의 유리 섬유 농도는 변형을 감소시킨다. 이 실시예에서 곡선 42로 도시된 바와 같이, 100 g/㎟의 유리 섬유 농도는 거의 감지할 수 없는 변형을 제공한다. 이러한 유리 섬유 농도에서 몰드 캐리어의 복합 열팽창 계수는 실시예에서 사용된 금속층의 열팽창 계수와 동일하다. 곡선 43에 도시된 바와 같이 추가로 증가된 유리 섬유 농도에서 경미한 네가티브 변형이 이루어진다. 이는 유리 섬유 성분의 네가티브 열팽창 계수가 우세하다는 사실에 근거한다. 고온에서 감소 폭은 제공된 유리 섬유 양에서 캐리어 물질에 의한 가능한 증가 폭보다 크고, 이와 관련된 금속층의 값보다 작다.
이로써 사용된 금속층에 따라 캐리어 물질과 섬유 네트워크의 조합에 의해 열팽창 계수의 차이가 최소화되는 조합이 얻어질 수 있으므로, 변형은 가능한 한 방지된다.
도 7은 제안된 원리의 다른 실시예를 도시한다. 이 실시예에서 웨이퍼 형태로 제조된 광전자 소자(31)는 개별화되고, 테이프(30)에 접착된다. 2개의 소자들 사이의 간격은 d이다. 다음 단계에서 유연한 섬유 네트워크가 개별화된 소자(31)에 배치된다. 이 경우 섬유 네트워크는, 네트워크(32)의 부분들이 개별화된 2개의 소자들(31) 사이의 갭에 저장될 수 있을 정도로 유연하다. 따라서 섬유 네트워크는 한편으로는 갭 내에 배치되고, 다른 한편으로는 개별화된 소자 위에 배치된다. 다음 단계에서 캐리어 물질(33)이 섬유 네트워크(32) 위에 제공된다. 이 경우, 캐리어 물질(33)은 유동적으로, 과립 형태 및 시트 형태로도 제공될 수 있다. 캐리어 물질은 개별화된 소자들(31) 사이의 갭을 완전히 채우고, 또한 섬유 네트워크(32)를 균일하게 매립한다.
후속해서 다른 단계에서 테이프(30)는 개별화된 소자들로부터 제거되므로, 상기 소자들은 계속해서 처리될 수 있다. 캐리어 물질에 매립된 섬유 네트워크는 온도 변화 시 캐리어 물질의 열팽창을 저지하고, 개별 소자들(31)의 기계적 손상을 저지한다.
본 발명은 실시예를 참고로 한 설명에 의해 제한되지 않는다. 오히려 청구범위에 포함된 특징들의 모든 조합을 포함하는 모든 새로운 특징 및 이러한 특징들의 모든 조합이 실시예 또는 청구범위에 명시적으로 제시되지 않더라도, 본 발명은 이러한 특징들 및 조합을 포함한다.
8 성장 기판
9 층 시퀀스
10 금속층
12 몰드 캐리어
21, 23, 33 캐리어 물질
22 섬유 네트워크

Claims (15)

  1. 광전자 소자의 제조 방법으로서,
    - 발광에 적합한 층을 포함하는 성장 기판(8) 상에 에피택셜 성장된 층 시퀀스(9)를 제공하는 단계;
    - 상기 에피택셜 성장된 층 시퀀스(9)에 금속층(10)을 마련하는 단계;
    - 제 1 열팽창 계수를 갖는 캐리어 물질(21, 23, 33) 및 제 2 열팽창 계수를 갖고 상기 캐리어 물질(21, 23, 33)에 작용 결합된 섬유 네트워크(22, 32)를 포함하는 몰드 캐리어(12)를 상기 금속층(10)에 마련하는 단계;
    - 상기 성장 기판(8)을 분리하는 단계; 및
    - 상기 성장 기판(8)의 분리 후에 상기 몰드 캐리어(12)를 제거하는 단계를 포함하는, 광전자 소자의 제조 방법.
  2. 제 1 항에 있어서, 상기 섬유 네트워크(22, 32)는 상기 캐리어 물질(21, 23, 33) 내로 매립되는 것을 특징으로 하는, 광전자 소자의 제조 방법.
  3. 제 1 항에 있어서, 상기 몰드 캐리어를 마련하는 단계는,
    - 표면이 연장되고, 서로 다른 방향을 가지며 제 1 열팽창 계수보다 낮은 제 2 열팽창 계수를 갖는 섬유들로 이루어진 섬유 네트워크(22, 32)를 상기 금속층에 마련하는 단계;
    - 상기 네트워크에 상기 캐리어 물질(21, 33)을 마련하는 단계를 포함하는, 광전자 소자의 제조 방법.
  4. 제 1 항에 있어서, 상기 몰드 캐리어를 마련하는 단계는,
    - 상기 금속층(10)에 제 1 열팽창 계수를 갖는 캐리어 물질(23)을 마련하는 단계;
    - 표면이 연장되고, 서로 다른 방향을 가지며 상기 제 1 열팽창 계수보다 낮은 제 2 열팽창 계수를 갖는 섬유들로 이루어진 섬유 네트워크(22)를 상기 캐리어 물질(23)에 마련하는 단계를 포함하는, 광전자 소자의 제조 방법.
  5. 제 1 항에 있어서, 상기 몰드 캐리어를 마련하는 단계는,
    - 상기 금속층(10)에 제 1 열팽창 계수를 갖는 캐리어 물질(21)의 제 1 층을 마련하는 단계;
    - 표면이 연장되고, 서로 다른 방향을 가지며 제 1 열팽창 계수보다 낮은 제 2 열팽창 계수를 갖는 섬유들로 이루어진 섬유 네트워크(22)를 마련하는 단계;
    - 상기 네트워크(22)에 캐리어 물질(23)의 추가 층을 마련하는 단계를 포함하는, 광전자 소자의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 캐리어 물질(21, 23, 33)은 표면이 연장된 상기 네트워크(22)의 섬유들에 공유 결합(200)의 형성에 의해 결합되는 것을 특징으로 하는, 광전자 소자의 제조 방법.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 몰드 캐리어(12)를 마련하는 단계는,
    - 금속층에 접착제 층(100)을 마련하는 단계;
    - 몰드 캐리어를 마련하는 단계를 포함하는, 광전자 소자의 제조 방법.
  8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 섬유 네트워크의 물질 및 캐리어 물질은, 상기 캐리어 물질의 유리 전이 온도 위에서 상기 금속층(10)의 열팽창 계수와 섬유 네트워크의 물질 및 캐리어 물질의 복합 열팽창 계수 사이의 차이가 최소화되도록 선택되는 것을 특징으로 하는, 광전자 소자의 제조 방법.
  9. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 몰드 캐리어(12)의 층 두께는 상기 금속층(10)의 층 두께의 1.5배 내지 4배에 상응하는 것을 특징으로 하는, 광전자 소자의 제조 방법.
  10. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 캐리어 물질(21, 23)은 에폭시 수지 및 플라스틱 중 적어도 하나의 물질을 포함하는 것을 특징으로 하는, 광전자 소자의 제조 방법.
  11. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 섬유 네트워크(22)는 하기 물질들, 즉,
    - 아라미드 섬유,
    - 유리 섬유,
    - 자일론 섬유, 폴리(p-페닐렌-2, 6-벤조비스옥사졸),
    - 폴리헥사메틸렌아디핀산아미드 섬유,
    - 폴리카프로락탐 섬유,
    - 폴리아크릴로니트릴
    중 적어도 하나의 물질을 포함하는 것을 특징으로 하는, 광전자 소자의 제조 방법.
  12. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 캐리어 물질(21, 23)의 유리 온도 이상에서 제 2 열팽창 계수는 제 1 열팽창 계수보다 낮은 것을 특징으로 하는, 광전자 소자의 제조 방법.
  13. 복수의 광전자 소자로서, 상기 광전자 소자들은 테이프(30) 상에 서로 이격 배치되고, 각각의 광 전자 소자들은 에피택셜 성장되고 메인 방향으로의 발광에 적합한 층 시퀀스(9), 에피택셜 성장된 상기 층 시퀀스(9)에서 메인 방향을 등지는 측에 있는 금속층(10), 및 제 1 열팽창 계수를 갖는 캐리어 물질(21, 23, 33) 및 상기 캐리어 물질(21, 23, 33)에 작용 결합되고 제 2 열팽창 계수를 갖는 섬유 네트워크(22, 32)를 포함하는 몰드 캐리어(12)를 포함하고, 인접하는 2개의 소자들 사이의 갭에 섬유 네트워크 및 캐리어 물질의 일부가 배치되는 것을 특징으로 하는, 복수의 광전자 소자.
  14. 제 13 항에 있어서, 캐리어 물질(21, 23)의 유리 온도 이상에서 제 2 열팽창 계수는 제 1 열팽창 계수보다 낮은 것을 특징으로 하는, 복수의 광전자 소자.
  15. 삭제
KR1020137015922A 2010-12-10 2011-12-05 광전자 소자의 제조 방법 및 소자 KR101526086B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010054068.4 2010-12-10
DE102010054068A DE102010054068A1 (de) 2010-12-10 2010-12-10 Verfahren zur Herstellung eines optoelektronischen Bauelements und Bauelement
PCT/EP2011/071725 WO2012076458A1 (de) 2010-12-10 2011-12-05 Verfahren zur herstellung eines optoelektronischen bauelements und bauelement

Publications (2)

Publication Number Publication Date
KR20130082171A KR20130082171A (ko) 2013-07-18
KR101526086B1 true KR101526086B1 (ko) 2015-06-04

Family

ID=45315759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137015922A KR101526086B1 (ko) 2010-12-10 2011-12-05 광전자 소자의 제조 방법 및 소자

Country Status (6)

Country Link
US (1) US8994040B2 (ko)
KR (1) KR101526086B1 (ko)
CN (1) CN103229315B (ko)
DE (1) DE102010054068A1 (ko)
TW (1) TW201246604A (ko)
WO (1) WO2012076458A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015035331A1 (en) * 2013-09-06 2015-03-12 Veeco Instruments, Inc. Tensile separation of a semiconducting stack
DE102016115629A1 (de) * 2016-08-23 2018-03-01 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines optoelektronischen bauelements
KR102009346B1 (ko) * 2018-08-14 2019-08-12 (주)현대포멕스 접을 수 있는 회로선과 led가 구비된 조명장치 및 이의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070001512A (ko) * 2005-06-29 2007-01-04 엘지전자 주식회사 발광 소자의 패키지 및 그의 제조 방법
KR20080035679A (ko) * 2005-08-05 2008-04-23 오스람 옵토 세미컨덕터스 게엠베하 반도체 소자들을 제조하는 방법 및 박막 반도체 소자
US20100072500A1 (en) * 2007-01-29 2010-03-25 Osram Opto Semiconductors Gmbh Thin-Film Light Emitting Diode Chip and Method for Producing a Thin-Film Light Emitting Diode Chip

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0905797B1 (de) 1997-09-29 2010-02-10 OSRAM Opto Semiconductors GmbH Halbleiterlichtquelle und Verfahren zu ihrer Herstellung
DE10027206A1 (de) * 2000-05-31 2001-12-13 Osram Opto Semiconductors Gmbh Alterungsstabile Epoxidharzsysteme, daraus hergestellte Formstoffe und Bauelemente und deren Verwendung
US20020017652A1 (en) 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
US20020167804A1 (en) * 2001-05-14 2002-11-14 Intel Corporation Polymeric encapsulation material with fibrous filler for use in microelectronic circuit packaging
US6967115B1 (en) * 2004-04-20 2005-11-22 Nanosolor, Inc. Device transfer techniques for thin film optoelectronic devices
DE102004021233A1 (de) * 2004-04-30 2005-12-01 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung
JP2007305785A (ja) * 2006-05-11 2007-11-22 Nichia Chem Ind Ltd 発光装置
US9627420B2 (en) * 2008-02-08 2017-04-18 Carestream Health, Inc. Method for forming an electronic device on a flexible substrate supported by a detachable carrier
US7743492B2 (en) * 2008-02-08 2010-06-29 Carestream Health, Inc. Method for forming cast flexible substrate and resultant substrate and electronic device
DE102008025491A1 (de) * 2008-05-28 2009-12-03 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Leiterplatte
JP5440010B2 (ja) * 2008-09-09 2014-03-12 日亜化学工業株式会社 光半導体装置及びその製造方法
JP2010114427A (ja) * 2008-10-08 2010-05-20 Sumitomo Chemical Co Ltd チップ型ledパッケージ用基板
DE102009041574A1 (de) * 2008-10-29 2010-05-12 Electrovac Ag Verbundmaterial, Verfahren zum Herstellen eines Verbundmaterials sowie Kleber oder Bondmaterial
US8201326B2 (en) * 2008-12-23 2012-06-19 Infineon Technologies Ag Method of manufacturing a semiconductor device
JP5458910B2 (ja) * 2009-02-24 2014-04-02 日亜化学工業株式会社 発光装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070001512A (ko) * 2005-06-29 2007-01-04 엘지전자 주식회사 발광 소자의 패키지 및 그의 제조 방법
KR20080035679A (ko) * 2005-08-05 2008-04-23 오스람 옵토 세미컨덕터스 게엠베하 반도체 소자들을 제조하는 방법 및 박막 반도체 소자
US20100072500A1 (en) * 2007-01-29 2010-03-25 Osram Opto Semiconductors Gmbh Thin-Film Light Emitting Diode Chip and Method for Producing a Thin-Film Light Emitting Diode Chip

Also Published As

Publication number Publication date
CN103229315B (zh) 2016-07-20
DE102010054068A1 (de) 2012-06-14
WO2012076458A9 (de) 2012-11-22
KR20130082171A (ko) 2013-07-18
US20130292715A1 (en) 2013-11-07
CN103229315A (zh) 2013-07-31
WO2012076458A1 (de) 2012-06-14
US8994040B2 (en) 2015-03-31
TW201246604A (en) 2012-11-16

Similar Documents

Publication Publication Date Title
US20200295241A1 (en) Wavelength converted light emitting device with small source size
EP2537190B1 (en) Light emitting device with molded wavelength converting layer
EP2812929B1 (en) Molded lens forming a chip scale led package and method of manufacturing the same
US7452737B2 (en) Molded lens over LED die
KR102237304B1 (ko) 반사기 및 광학 요소를 갖는 발광 디바이스
KR100632004B1 (ko) 질화물 단결정 기판 제조방법 및 질화물 반도체 발광소자 제조방법
US20110031516A1 (en) Led with silicone layer and laminated remote phosphor layer
EP3005427B1 (en) Manufacturing method of light emitting diode laminated with a phosphor sheet
US20100171215A1 (en) Method of Producing Optoelectronic Components and Optoelectronic Component
EP2917938B1 (en) Wavelength converted light emitting device
EP2466658B1 (en) LED including a phosphor layer, LED package and methods of manufacturing the same
EP3111487B1 (en) Method of forming a wavelength converted light emitting device
KR101526086B1 (ko) 광전자 소자의 제조 방법 및 소자
CN105874615B (zh) 具有反射性侧壁的发光器件
WO2013038304A1 (en) Reflective coating for a light emitting device mount
JP6561815B2 (ja) 半導体発光装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180518

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 5