KR101525590B1 - 표시 기판 및 이의 제조 방법 - Google Patents

표시 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR101525590B1
KR101525590B1 KR1020080098648A KR20080098648A KR101525590B1 KR 101525590 B1 KR101525590 B1 KR 101525590B1 KR 1020080098648 A KR1020080098648 A KR 1020080098648A KR 20080098648 A KR20080098648 A KR 20080098648A KR 101525590 B1 KR101525590 B1 KR 101525590B1
Authority
KR
South Korea
Prior art keywords
barrier pattern
base substrate
drain electrode
electrode
semiconductor layer
Prior art date
Application number
KR1020080098648A
Other languages
English (en)
Other versions
KR20100039612A (ko
Inventor
노정훈
김명환
조승환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080098648A priority Critical patent/KR101525590B1/ko
Priority to US12/575,308 priority patent/US8138503B2/en
Publication of KR20100039612A publication Critical patent/KR20100039612A/ko
Priority to US13/397,631 priority patent/US8241934B2/en
Application granted granted Critical
Publication of KR101525590B1 publication Critical patent/KR101525590B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

누설 전류가 감소하는 표시 기판을 개시한다. 표시 기판은 베이스 기판, 장벽 패턴, 소스 전극, 드레인 전극, 반도체층, 절연층, 및 게이트 전극을 포함한다. 장벽 패턴은 베이스 기판의 일부에서 돌출하고, 소스 전극과 드레인 전극은 각각 장벽 패턴의 일측과 타측에 인접한 베이스 기판 위에 배치된다. 반도체층은 장벽 패턴 위에 배치되어 소스 전극과 상기 드레인 전극을 연결하고, 절연층은 반도체층, 소스 전극, 및 드레인 전극을 커버한다. 게이트 전극은 절연층 위에 배치되며, 반도체층과 중첩한다. 따라서, 베이스 기판과 일체인 장벽 패턴으로 누설 전류를 차단할 수 있다.

Description

표시 기판 및 이의 제조 방법{DISPLAY SUBSTRATE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 기판 및 이의 제조 방법에 관한 것으로 특히, 누설 전류가 감소하는 표시 기판 및 이의 제조 방법에 관한 것이다.
가요성 기판을 적용한 박막 트랜지스터(Thin Film Transistor) 표시 기판에 대한 연구가 활발히 진행되고 있다. 이러한 가요성 기판을 적용한 박막 트랜지스터 표시 기판에는 프린팅 공정 또는 잉크젯 공정이 가능한 유기 박막 트랜지스터(Organic TFT) 및 산화물 박막 트랜지스터(Oxide TFT) 등의 용액형 박막 트랜지스터(Soluble TFT)가 사용될 수 있다.
이러한 용액형 박막 트랜지스터는 게이트 전극의 위치에 따라 반도체층 상부에 게이트 전극이 배치되는 탑 게이트 타입과 반도체층 하부에 게이트 전극이 배치되는 바텀 게이트 타입으로 분류된다. 탑 게이트 타입의 박막 트랜지스터는 채널의 하측에 소스 전극과 드레인 전극이 배치되어 채널에 접속하는 구조로 이루어질 수 있다. 여기서, 용액형 박막 트랜지스터에는 게이트 전극의 오프 동작에 반응하지 않고 채널에 흐르는 누설 전류가 발생할 수 있다.
본 발명이 해결하고자 하는 과제는 박막 트랜지스터의 누설 전류가 감소하는 표시 기판 및 이의 제조 방법를 제공하는 것이다.
상술한 과제를 달성하기 위하여, 본 발명에 따른 표시 기판은 베이스 기판, 장벽 패턴, 소스 전극, 드레인 전극, 반도체층, 절연층, 및 게이트 전극을 포함한다. 상기 장벽 패턴은 베이스 기판의 일부에서 돌출한다. 상기 소스 전극은 상기 장벽 패턴의 일측에 인접한 상기 베이스 기판 위에 배치된다. 상기 드레인 전극은 상기 장벽 패턴의 타측에 인접한 상기 베이스 기판 위에 배치된다. 상기 반도체층은 상기 장벽 패턴 위에 배치되어 상기 소스 전극과 상기 드레인 전극을 연결한다. 상기 절연층은 상기 반도체층, 상기 소스 전극, 상기 드레인 전극을 커버한다. 상기 게이트 전극은 상기 절연층 위에 배치되며, 상기 반도체층과 중첩한다.
상기 장벽 패턴은 상기 베이스 기판과 일체로 이루어진다.
상기 장벽 패턴은 상기 소스 전극과 상기 드레인 전극 이상의 두께를 가질 수 있다.
상술한 과제를 달성하기 위하여, 본 발명에 따른 표시 기판의 제조 방법은 다음과 같다. 우선, 베이스 기판에 장벽 패턴을 형성하고, 상기 장벽 패턴의 양측면과 인접하게 소스 전극과 드레인 전극을 형성한다. 다음, 상기 장벽 패턴 위로 상기 소스 전극과 상기 드레인 전극과 접촉하는 반도체층을 형성하고, 상기 소스 전극, 상기 드레인 전극, 및 상기 반도체층 위에 절연층을 형성한다. 다음, 상기 절연층 위에 상기 반도체층과 중첩하는 게이트 전극을 형성하고, 상기 절연층과 상기 게이트 전극 위에 보호층을 형성한 후 상기 보호층 위에 상기 드레인 전극과 접촉하는 화소 전극을 형성한다.
상기 장벽 패턴은 상기 베이스 기판의 일부를 패터닝하여 형성할 수 있다.
상술한 표시 기판에 따르면, 베이스 기판으로부터 돌출하는 장벽 패턴이 소스 전극과 드레인 전극 사이의 누설 전류를 차단할 수 있다.
상술한 표시 기판의 제조 방법에 따르면, 베이스 기판으로부터 돌출하여 소스 전극과 드레인 전극 사이에 위치하는 장벽 패턴을 상기 베이스 기판과 일체로 형성하거나 상기 베이스 기판 위에 절연 물질로 형성할 수 있다.
이하에서는 첨부된 도면들을 참조하여 표시 기판 및 이의 제조 방법에 대한 실시 예를 상세하게 설명한다. 상술한 본 발명이 해결하고자 하는 과제, 과제 해결 수단, 및 효과는 첨부된 도면과 관련된 실시 예들을 통해서 용이하게 이해될 것이다. 본 발명은 여기서 설명되는 실시 예들에 한정되지 않고 다양한 형태로 응용되어 변형될 수도 있다. 아래의 실시 예들은 본 발명에 의해 개시된 기술 사상을 보다 명확히 하고 나아가 본 발명이 속하는 분야에서 평균적인 지식을 가진 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 제공되는 것이다. 따라서, 본 발명의 범위가 후술될 실시 예들로 인해 한정되는 것으로 해석되어서는 안 될 것이 다. 한편, 도면은 명확한 설명을 위해 일부가 간략하거나 과장되게 표현되었다. 도면에 표현된 동일한 참조 번호는 동일한 구성 요소를 나타낸다.
도 1은 본 발명의 일 실시 예에 따른 표시 기판을 나타내는 평면도이고, 도 2는 도 1에 도시된 지시선 I-I'를 따라 절단한 단면을 도시한 단면도이며, 도 3은 도 2에 도시된 A를 확대하여 도시한 도면이다.
도 1, 도 2, 및 도 3을 참조하면, 표시 기판(10)은 베이스 기판(30), 장벽 패턴(35), 소스 전극(41), 드레인 전극(45), 반도체층(50), 절연층(60), 게이트 전극(71), 보호층(80), 및 화소 전극(90)을 포함한다.
상기 베이스 기판(30)은 연성과 절연성의 특성을 갖는 고분자로 이루어진다. 상기 베이스 기판(30)은 실질적으로 투명하고 얇은 가요성 기판으로 형성된다. 상기 베이스 기판(30)은 예컨대, 폴리에틸렌 테레프탈레이트(polyethylen terephthalate), 폴리에테르술폰(polyethersulphone), 폴리에테르에테르케톤(polyetheretherketone), 폴리에테르이미드(polyetherimide), 폴리이미드(polyimide), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate), 폴리카보네이트(PC), 유리섬유강화플라스틱(fiberglass reinforced plastics) 등으로 이루어질 수 있다.
상기 장벽 패턴(35)은 상기 베이스 기판(30)의 일부 영역에서 돌출하여 이루어진다. 즉, 상기 장벽 패턴(35)은 상기 베이스 기판(30)과 일체로 이루어진다. 상기 장벽 패턴(35)은 상기 베이스 기판(30)의 일부 영역을 제외한 나머지 영역을 소정의 두께만큼 제거하여 형성된다. 또한, 상기 장벽 패턴(35)은 예컨대, 상기 베 이스 기판(30) 위에 질화실리콘(SiNx), 산화실리콘(SiOx) 등의 절연 물질 중 어느 하나를 증착한 후 상기 절연 물질을 패터닝하여 형성될 수 있다. 또한, 상기 장벽 패턴(35)은 라미네이션 방법으로 상기 베이스 기판(30) 위에 적층되는 절연체로 이루어질 수 있다.
상기 장벽 패턴(35)은 후술될 상기 소스 전극(41)과 상기 드레인 전극(45) 사이의 흐르는 누설 전류를 차단하기 위해 상기 소스 전극(41)과 상기 드레인 전극(45)와 동일하거나 더 두꺼운 두께를 가질 수 있다.
상기 소스 전극(41)은 상기 베이스 기판(30)의 제1 방향으로 연장되는 데이터 라인(40)으로부터 분기하여 상기 장벽 패턴(35)의 일측과 인접한 상기 베이스 기판(30) 위에 위치한다. 상기 소스 전극(41)은 예컨대, 상기 장벽 패턴(35)의 일측면에 접촉하여 배치될 수 있다. 상기 소스 전극(41)은 상기 장벽 패턴(35)에 대응하는 두께를 가질 수 있다.
상기 드레인 전극(45)은 상기 장벽 패턴(35)의 타측과 인접한 상기 베이스 기판(30) 위에 위치한다. 상기 드레인 전극(45)은 예컨대, 상기 장벽 패턴(35)의 타측면에 접촉하여 배치될 수 있다. 상기 드레인 전극(45)은 상기 소스 전극(41)에 대응하는 두께를 가질 수 있다.
상기 반도체층(50)은 상기 장벽 패턴(35), 상기 소스 전극(41), 및 상기 드레인 전극(45) 위에 위치한다. 상기 반도체층(50)은 올리고티오펜(oligothiophene), 펜타센(pentacene) 등과 같은 저분자 유기물이나 폴리티오펜(polythiophene) 계열 등과 같은 고분자 유기물을 포함할 수 있다. 또한, 상기 반도체층(50)은 TiO2, SnO2, SiO2, CuO, ZnO, ZnTiO3, Al2O3 등과 같은 산화물을 포함할 수도 있다. 상기 반도체층(50)은 상기 소스 전극(41) 및 상기 드레인 전극(45)과 전기적으로 연결된다. 상기 반도체층(50)은 도 3에 도시된 바와 같이 상기 소스 전극(41)과 상기 드레인 전극(45) 사이의 전하(55)가 이동하는 통로를 제공한다. 상기 전하(55)는 상기 소스 전극(41)과 상기 드레인 전극(45) 사이에서 상기 장벽 패턴(35)의 위로 이동한다. 만약, 상기 장벽 패턴(35)이 없을 경우 상기 전하(55)는 상기 베이스 기판(30)과 인접하여 상기 소스 전극(41)과 상기 드레인 전극(45) 사이를 이동하며, 상기 게이트 전극(71)의 제어에 반응하지 않을 수 있다.
상기 절연층(60)은 상기 베이스 기판(30), 상기 반도체층(50), 상기 소스 전극(41), 및 상기 드레인 전극(45)을 커버한다. 상기 절연층(60)은 상기 질화실리콘(SiNx), 산화실리콘(SiOx) 등의 절연 물질로 이루어질 수 있다.
상기 게이트 전극(71)은 상기 반도체층(50)과 중첩하여 상기 절연층(60) 위에 위치한다. 상기 게이트 전극(71)은 상기 데이터 라인(40)과 교차하는 게이트 라인(70)으로부터 분기한다. 여기서, 상기 게이트 라인(70)은 상기 제1 방향과 직교하는 제2 방향으로 연장된다. 상기 게이트 전극(71)은 상기 소스 전극(41), 상기 드레인 전극(45), 및 상기 반도체층(50)과 함께 박막 트랜지스터를 이룬다.
상기 보호층(80)은 상기 게이트 전극(71)과 상기 절연층(60)을 커버한다. 상기 보호층(80)은 상기 게이트 전극(71)을 절연하고, 외부의 충격으로부터 상기 게이트 전극(71)을 보호한다. 상기 보호층(80)은 상기 드레인 전극(45)의 일부를 노출하는 컨택홀(85)을 포함한다. 상기 컨택홀(85)은 상기 보호층(80)과 상기 절연층(60)의 일부를 식각하여 상기 드레인 전극(45)의 일부를 노출한다.
상기 화소 전극(90)은 상기 보호층(80)의 위에 위치하며, 상기 컨택홀(85)을 통해 상기 드레인 전극(45)에 연결된다. 상기 화소 전극(90)은 예컨대, 인듐 틴 옥사이드(Indium Tin Oxide: 이하, ITO), 인듐 징크 옥사이드(Indium Zinc Oxide: 이하, IZO) 등의 투명한 도전성 재질로 이루어질 수 있다.
도 1에 도시하지는 않았지만, 표시 기판(10)은 상기 베이스 기판(30) 위에 위치하는 버퍼층을 더 포함할 수 있다. 상기 버퍼층은 상기 베이스 기판(30)의 표면을 평탄하게 만들고, 상기 베이스 기판(30)의 표면이 외력에 의해 손상되는 것을 방지한다. 또한, 상기 버퍼층은 상기 베이스 기판(30)으로부터 가스가 용출되는 것을 방지하고, 상기 소스 전극(41), 상기 드레인 전극(45), 및 상기 반도체층(50)에 수분 및 산소가 침투하는 것을 방지한다.
이하에서는 도 4를 참조하여 본 발명의 일 실시 예에 따른 표시 기판의 전류 전압 특성을 더 상세하게 설명한다. 도 4는 본 발명의 일 실시 예에 따른 표시 기판의 전류 전압 특성을 설명하기 위해 도시한 그래프이다.
도 4에 도시된 측정 곡선(120)의 가로축은 게이트 전극과 소스 전극 사이에 형성되는 전기장의 전압(이하, 게이트 구동 전압)이고, 세로축은 상기 소스 전극과 드레인 전극 사이에 흐르는 전류(이하, 구동 전류)를 나타낸다. 여기서, 상기 측정 곡선(120)은 상기 소스 전극, 상기 드레인 전극, 반도체층 및 상기 게이트 전극이 PMOS 구조이고, 상기 소스 전극과 상기 드레인 전극 사이에 장벽 패턴을 배치하여 측정하였다.
상기 측정 곡선(120)은 약 10V 이하의 상기 게이트 구동 전압이 인가될때 상기 소스 전극과 상기 드레인 전극 사이에 약 1E-9A 이상의 상기 구동 전류가 흐르는 것을 보여준다. 또한, 상기 측정 곡선(120)은 약 13V 이상의 상기 게이트 구동 전압이 인가될 때 상기 소스 전극과 상기 드레인 전극 사이에 약 1E-13A 내지 약 1E-11A의 범위를 갖는 상기 구동 전류가 흐르는 것을 보여준다. 상기 측정 곡선(120)은 상기 게이트 구동 전압이 오프 레벨일 때 상기 소스 전극과 상기 드레인 전극 사이에 상기 구동 전류가 누설되지 않는 것을 보여준다. 이에 따라, 상기 측정 곡선(120)은 상기 장벽 패턴에 의해 상기 소스 전극과 상기 드레인 전극 사이에 발생하는 누설 전류가 감소하는 것을 나타낸다.
이하에서는 도 5 내지 도 22를 참조하여 본 발명의 일 실시 예에 따른 표시 기판의 제조 방법을 설명한다.
도 5 내지 도 22는 본 발명의 일 실시 예에 따른 표시 기판의 제조 방법을 설명하기 위해 도시한 도면들이다.
우선, 도 5를 참조하여 베이스 기판(30)을 캐리어 기판(20)과 결합한다. 구체적으로, 상기 베이스 기판(30)을 마련한다. 상기 베이스 기판(30)은 폴리에틸렌 테레프탈레이트(polyethylen terephthalate), 폴리에테르술폰(polyethersulphone), 폴리에테르에테르케톤(polyetheretherketone), 폴리에테르이미드(polyetherimide), 폴리이미드(polyimide), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate), 폴리카보네이트(PC), 유리섬유강화플라스틱(fiberglass reinforced plastics) 등으로 이루어진다. 또한, 상기 베이스 기판(30)은 스핀 코팅 방법으로 형성할 수 있다. 다음, 유리로 이루어진 캐리어 기판(20)을 마련한다. 다음, 상기 베이스 기판(30)과 상기 캐리어 기판(20) 사이에 점착제를 배치하여 상기 베이스 기판(30)과 상기 캐리어 기판(20)을 결합한다. 여기서, 상기 캐리어 기판(20)은 연성의 물질로 이루어진 상기 베이스 기판(30)을 쉽게 취급하기 위해 상기 베이스 기판(30)에 결합한다.
다음, 도 6, 도 7, 및 도 8을 참조하여 상기 베이스 기판(30)에 장벽 패턴(35)을 형성한다. 구체적으로, 상기 베이스 기판(30) 위에 포토레지스트 물질을 증착하여 포토레지스트층(32)을 형성한다. 다음, 포토리소그래피 공정을 통해 상기 포토레지스트층(32)을 소정의 형태로 패터닝한다. 다음, 산소 가스를 이용하는 드라이 에치(dry etch) 방법으로 상기 베이스 기판(30)을 식각하여 상기 패터닝된 포토레지스트층(32)과 중첩하는 상기 장벽 패턴(35)을 형성한다. 다음, 상기 패터닝된 포토레지스트층(32)을 제거한다.
한편, 도 9, 도 10, 및 도 11을 참조하여 상기 베이스 기판(30)에 장벽 패턴(35)을 형성할 수 있다. 구체적으로, 상기 베이스 기판(30) 위에 절연 물질을 증착하여 코팅층(33)을 형성한다. 상기 코팅층(33)은 폴리이미드(polyimide), 질화실리콘(SiNx), 산화실리콘(SiOx) 등으로 이루어질 수 있다. 다음, 상기 코팅층(33) 위에 상기 포토레지스트 물질을 증착하여 상기 포토레지스트층(32)을 형성한다. 다음, 포토리소그래피 공정을 통해 상기 포토레지스트층(32)을 소정의 형태로 패터닝한다. 다음, 상기 코팅층(33)을 식각하여 상기 장벽 패턴(35)을 형성한다. 다음, 상기 패터닝된 포토레지스트층(32)을 제거한다.
또한, 도면에 도시하지는 않았지만, 상기 베이스 기판(30)에 라미네이션 방법으로 장벽 패턴(35)을 형성할 수도 있다. 예를 들어, 롤러에 절연체를 부착한 후 상기 베이스 기판(30)의 표면에 상기 롤러로 상기 절연체를 라미네이트하여 상기 장벽 패턴(35)을 형성한다.
다음, 도 12 및 도 13를 참조하여 상기 베이스 기판(30) 위에 데이터 라인(40), 소스 전극(41), 및 드레인 전극(45)을 형성한다. 구체적으로, 상기 베이스 기판(30)에 몰리브덴(Mo), 구리(Cu), 은(Ag), 및 알루미늄(Al) 중 어느 하나의 단일 또는 합금을 증착하여 데이터 금속층을 형성한다. 다음, 상기 포토리소그래피 공정으로 상기 데이터 금속층을 패터닝하여 제1 방향으로 연장하는 상기 데이터 라인(40), 상기 데이터 라인(40)으로부터 분기하는 상기 소스 전극(41), 및 상기 소스 전극(41)과 떨어져 위치하는 드레인 전극(45)을 형성한다. 여기서, 상기 소스 전극(41)은 상기 장벽 패턴(35)의 일측에 인접하게 형성하고, 상기 드레인 전극(45)은 상기 장벽 패턴(35)의 타측에 인접하게 형성한다. 예를 들어, 상기 장벽 패턴(35)의 일측면과 타측면에 상기 소스 전극(41)과 상기 드레인 전극(45)이 각각 접촉하도록 상기 장벽 패턴(35) 위의 상기 데이터 금속층을 제거할 수 있다.
다음, 도 14 및 도 15를 참조하여 상기 장벽 패턴(35) 위에 반도체층(50)을 형성한다. 이때, 잉크젯 방법으로 반도체 물질을 적하하여 상기 반도체층(50)을 형성할 수 있다. 예를 들어, 저분자 유기물, 고분자 유기물 및 산화물 중 선택된 하나의 물질을 상기 장벽 패턴(35) 위에 적하하여 상기 소스 전극(41)과 상기 드레인 전극(45)에 접촉하는 상기 반도체층(50)을 형성한다. 이때, 베이스 기판(30), 상기 소스 전극(41), 및 상기 드레인 전극(45) 위에 상기 소스 전극(41) 및 상기 드레인 전극(45)의 일부와 상기 장벽 패턴(35)을 노출하는 홈이 구비된 격벽을 형성한 후 상기 반도체 물질을 적하할 수 있다.
다음, 도 16을 참조하여 상기 소스 전극(41), 상기 드레인 전극(45), 및 상기 반도체층(50) 위에 무기물로 이루어진 절연층(60)을 형성한다. 상기 절연층(60)을 상기 질화실리콘(SiNx), 상기 산화실리콘(SiOx) 등을 포함할 수 있다.
다음, 도 17 및 도 18을 참조하여 상기 절연층(60) 위에 게이트 라인(70) 및 게이트 전극(71)을 형성한다. 상기 게이트 라인(70)은 상기 제1 방향에 직교하는 제2 방향으로 연장하여 상기 데이터 라인(40)과 교차하도록 형성하고, 상기 게이트 전극(71)은 상기 게이트 라인(70)으로부터 분기하여 상기 반도체층(50)과 중첩하도록 형성한다. 여기서, 상기 게이트 라인(70)과 상기 게이트 전극(71)을 메탈 프린팅 방법으로 형성할 수 있다. 예를 들어, 상기 절연층(60) 위에 그라비어 인쇄 장치를 배치하고, 상기 그라비아 인쇄 장치의 표면에 상기 게이트 라인(70)과 상기 게이트 전극(71)에 대응하는 금속 패턴을 부착한다. 다음, 상기 그라비아 인쇄 장치로 상기 절연층(60)의 표면에 상기 금속 패턴을 프린팅하여 상기 게이트 라인(70)과 상기 게이트 전극(71)을 형성한다.
다음, 도 19 및 도 20을 참조하여 상기 절연층(60), 상기 게이트 라인(70), 및 상기 게이트 전극(71) 위에 유기물 또는 무기물을 증착하여 보호층(80)을 형성한다. 다음, 상기 드레인 전극(45)의 일부분과 중첩하는 상기 절연층(60)과 상기 보호층(80)의 일부분을 식각하여 컨택홀(85)을 형성한다. 상기 컨택홀(85)은 상기 드레인 전극(45)의 일부분을 노출한다.
다음, 도 21 및 도 22를 참조하여, 상기 보호층(80) 위에 투명한 도전 물질로 이루어진 화소 전극(90)을 형성한다. 구체적으로, 상기 보호층(80) 위에 ITO, IZO 중 어느 하나를 증착한 후 패터닝하여 상기 컨택홀(85)을 통해 상기 드레인 전극(45)과 접촉하는 상기 화소 전극(90)을 형성한다.
한편, 본 발명의 일 실시 예에 따른 표시 기판의 제조 방법은 상기 데이터 라인(40), 상기 소스 전극(41), 및 상기 드레인 전극(45)을 형성하는 단계 이전에 상기 베이스 기판(30) 위에 버퍼층을 형성하는 단계를 더 포함할 수 있다. 구체적으로, 상기 베이스 기판(30)과 상기 장벽 패턴(35) 위에 상기 질화실리콘(SiNx)을 증착하여 상기 버퍼층을 형성한다. 이때, 상기 장벽 패턴(35) 위에 형성된 상기 버퍼층은 제거한다. 상기 버퍼층은 상기 베이스 기판(30)의 표면을 평탄하게 만들고, 상기 베이스 기판(30)의 표면이 손상되는 것을 방지하고, 수분과 산소가 침투하는 것을 방지하기 위해 형성한다.
도 1은 본 발명의 일 실시 예에 따른 표시 기판을 나타내는 평면도이다.
도 2는 도 1에 도시된 지시선 I-I'를 따라 절단한 단면을 도시한 단면도이다.
도 3은 도 2에 도시된 A를 확대하여 도시한 도면이다.
도 4는 본 발명의 일 실시 예에 따른 표시 기판의 전류 전압 특성을 설명하기 위해 도시한 그래프이다.
도 5 내지 도 22는 본 발명의 일 실시 예에 따른 표시 기판의 제조 방법을 설명하기 위해 도시한 도면들이다.

Claims (19)

  1. 베이스 기판;
    상기 베이스 기판의 일부에서 돌출하는 장벽 패턴;
    상기 장벽 패턴의 일측면에 인접한 상기 베이스 기판 위에 배치되는 소스 전극;
    상기 장벽 패턴의 타측면에 인접한 상기 베이스 기판 위에 배치되는 드레인 전극;
    상기 장벽 패턴 위에 배치되어 상기 소스 전극과 상기 드레인 전극을 연결하는 반도체층;
    상기 반도체층, 상기 소스 전극, 상기 드레인 전극을 커버하는 절연층; 및
    상기 절연층 위에 배치되며, 상기 반도체층과 중첩하는 게이트 전극을 포함하고,
    상기 장벽 패턴은 상기 소스 전극과 상기 드레인 전극 사이에 배치되는 표시 기판.
  2. 제1 항에 있어서,
    상기 장벽 패턴은 상기 베이스 기판과 일체로 이루어지는 것을 특징으로 하는 표시 기판.
  3. 제2 항에 있어서,
    상기 베이스 기판은 가요성 기판인 것을 특징으로 하는 표시 기판.
  4. 제3 항에 있어서,
    상기 가요성 기판은 폴리에틸렌 테레프탈레이트(polyethylen terephthalate), 폴리에테르술폰(polyethersulphone), 폴리에테르에테르케톤(polyetheretherketone), 폴리에테르이미드(polyetherimide), 폴리이미드(polyimide), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate), 폴리카보네이트(PC), 및 유리섬유강화플라스틱(fiberglass reinforced plastics)을 포함하는 그룹에서 선택되는 물질로 이루어지는 것을 특징으로 하는 표시 기판.
  5. 제1 항에 있어서,
    상기 장벽 패턴은 상기 베이스 기판 위에 절연 물질로 이루어지는 것을 특징으로 하는 표시 기판.
  6. 제5 항에 있어서,
    상기 절연 물질은 질화실리콘(SiNx), 산화실리콘(SiOx), 산화알루미늄(Al2O3) 및 산화탄탈(Ta2O5)을 포함하는 그룹에서 선택되는 하나의 물질인 것을 특징으로 하는 표시 기판.
  7. 제1 항에 있어서,
    상기 반도체층은 유기물로 이루어지는 것을 특징으로 하는 표시 기판.
  8. 제1 항에 있어서,
    상기 반도체층은 산화물로 이루어지는 것을 특징으로 하는 표시 기판.
  9. 제1 항에 있어서,
    상기 게이트 전극 위에 구비되는 보호층을 더 포함하는 것을 특징으로 하는 표시 기판.
  10. 제9 항에 있어서,
    상기 보호층 위에 구비되며, 상기 드레인 전극과 전기적으로 연결된 화소 전극을 더 포함하는 것을 특징으로 하는 표시 기판.
  11. 제1 항에 있어서,
    상기 장벽 패턴은 상기 소스 전극 및 상기 드레인 전극 이상의 두께를 갖는 것을 특징으로 하는 표시 기판.
  12. 베이스 기판에 장벽 패턴을 형성하는 단계;
    상기 장벽 패턴의 양측면에 인접하게 소스 전극과 드레인 전극을 형성하는 단계;
    상기 장벽 패턴 위에 상기 소스 전극과 상기 드레인 전극과 접촉하는 반도 체층을 형성하는 단계;
    상기 소스 전극, 상기 드레인 전극, 및 상기 반도체층 위에 절연층을 형성하는 단계;
    상기 절연층 위에 상기 반도체층과 중첩하는 게이트 전극을 형성하는 단계;
    상기 절연층과 상기 게이트 전극 위에 보호층을 형성하는 단계; 및
    상기 보호층 위에 상기 드레인 전극과 전기적으로 접촉하는 화소 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  13. 제12 항에 있어서,
    상기 장벽 패턴은 상기 베이스 기판의 일부를 패터닝하여 형성하는 것을 특징으로 하는 표시 기판의 제조 방법.
  14. 제13 항에 있어서,
    상기 베이스 기판은 연성의 물질로 이루어지는 것을 특징으로 하는 표시 기판의 제조 방법.
  15. 제12 항에 있어서,
    상기 장벽 패턴은 상기 베이스 기판 위에 절연 물질을 증착하고, 상기 증착한 절연 물질을 패터닝하여 형성하는 것을 특징으로 하는 표시 기판의 제조 방법.
  16. 제12 항에 있어서,
    상기 장벽 패턴은 라미네이션 방법으로 절연체를 상기 베이스 기판과 결합하여 형상하는 것을 특징으로 하는 표시 기판의 제조 방법.
  17. 제12 항에 있어서,
    상기 반도체층은 상기 장벽 패턴 위에 반도체 물질을 적하하여 형성하는 것을 특징으로 하는 표시 기판의 제조 방법.
  18. 제12 항에 있어서,
    상기 게이트 전극은 상기 절연층 위에 금속 패턴을 프린팅하여 형성하는 것을 특징으로 하는 표시 기판의 제조 방법.
  19. 제12 항에 있어서, 상기 장벽 패턴을 형성하는 단계 이전에,
    상기 베이스 기판을 캐리어 기판과 결합하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020080098648A 2008-10-08 2008-10-08 표시 기판 및 이의 제조 방법 KR101525590B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080098648A KR101525590B1 (ko) 2008-10-08 2008-10-08 표시 기판 및 이의 제조 방법
US12/575,308 US8138503B2 (en) 2008-10-08 2009-10-07 Display substrate having a protruding barrier pattern
US13/397,631 US8241934B2 (en) 2008-10-08 2012-02-15 Display substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080098648A KR101525590B1 (ko) 2008-10-08 2008-10-08 표시 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100039612A KR20100039612A (ko) 2010-04-16
KR101525590B1 true KR101525590B1 (ko) 2015-06-04

Family

ID=42075086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080098648A KR101525590B1 (ko) 2008-10-08 2008-10-08 표시 기판 및 이의 제조 방법

Country Status (2)

Country Link
US (2) US8138503B2 (ko)
KR (1) KR101525590B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103299448B (zh) * 2010-09-29 2016-09-07 Posco公司 使用辊形状母基板的柔性电子器件的制造方法、柔性电子器件及柔性基板
KR101249483B1 (ko) * 2011-05-27 2013-04-01 경북대학교 산학협력단 ＣｕＯ 박막형성방법, 산화물 박막 트랜지스터 제조방법, 박막 트랜지스터 제조방법으로 제조된 산화물 박막 트랜지스터 및 ＣｕＯ 박막이 형성된 산화물 박막 트랜지스터
KR101539326B1 (ko) * 2014-04-30 2015-07-27 엘지디스플레이 주식회사 Z-인버전 방식의 표시장치 및 그 제조방법
EP3582004A1 (en) 2018-06-13 2019-12-18 Koninklijke Philips N.V. Imprinting composition and method of forming a patterned layer using the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080087744A (ko) * 2007-03-27 2008-10-01 후지필름 가부시키가이샤 박막 전계 효과 트랜지스터 및 디스플레이

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492694B2 (en) * 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
JP4044276B2 (ja) * 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
KR100867500B1 (ko) 2002-08-01 2008-11-06 하이디스 테크놀로지 주식회사 박막 트랜지스터 제조 방법
KR100471189B1 (ko) * 2003-02-19 2005-03-10 삼성전자주식회사 수직채널을 갖는 전계효과 트랜지스터 및 그 제조방법
US7172943B2 (en) * 2003-08-13 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-gate transistors formed on bulk substrates
US7144751B2 (en) * 2004-02-05 2006-12-05 Advent Solar, Inc. Back-contact solar cells and methods for fabrication
US7834422B2 (en) * 2004-05-18 2010-11-16 Qucor Pty. Ltd. Implanted counted dopant ions
US20050263801A1 (en) * 2004-05-27 2005-12-01 Jae-Hyun Park Phase-change memory device having a barrier layer and manufacturing method
KR100621628B1 (ko) * 2004-05-31 2006-09-19 삼성전자주식회사 비휘발성 기억 셀 및 그 형성 방법
KR100634372B1 (ko) * 2004-06-04 2006-10-16 삼성전자주식회사 반도체 소자들 및 그 형성 방법들
KR100652384B1 (ko) * 2004-11-08 2006-12-06 삼성전자주식회사 2비트 형태의 불휘발성 메모리소자 및 그 제조방법
KR100672826B1 (ko) * 2004-12-03 2007-01-22 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조방법
KR20060064318A (ko) 2004-12-08 2006-06-13 삼성에스디아이 주식회사 도전패턴 형성방법과 이를 이용한 박막 트랜지스터 및그의 제조방법
WO2006132172A1 (ja) * 2005-06-07 2006-12-14 Nec Corporation フィン型電界効果型トランジスタ、半導体装置及びその製造方法
KR100652433B1 (ko) * 2005-09-08 2006-12-01 삼성전자주식회사 다중 비트 저장이 가능한 비휘발성 메모리 소자 및 그 제조방법
KR100739653B1 (ko) * 2006-05-13 2007-07-13 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조 방법
KR100748261B1 (ko) * 2006-09-01 2007-08-09 경북대학교 산학협력단 낮은 누설전류를 갖는 ｆｉｎ 전계효과트랜지스터 및 그제조 방법
US7811890B2 (en) * 2006-10-11 2010-10-12 Macronix International Co., Ltd. Vertical channel transistor structure and manufacturing method thereof
US7989322B2 (en) * 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080087744A (ko) * 2007-03-27 2008-10-01 후지필름 가부시키가이샤 박막 전계 효과 트랜지스터 및 디스플레이

Also Published As

Publication number Publication date
KR20100039612A (ko) 2010-04-16
US8138503B2 (en) 2012-03-20
US20100084644A1 (en) 2010-04-08
US8241934B2 (en) 2012-08-14
US20120142126A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
JP4385812B2 (ja) 薄膜トランジスタおよびその製造方法
CN100552924C (zh) 显示装置及其制造方法
US7838872B2 (en) Organic thin film transistor array panel
US20080012008A1 (en) Making organic thin film transistor array panels
US20100117072A1 (en) Light emitting apparatus and method of manufacturing the same
US20070024766A1 (en) Organic thin film transistor display panel
KR20130092591A (ko) 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
CN107079543A (zh) 有机el显示单元及其制造方法以及电子设备
KR20060098522A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP2008159935A (ja) フレキシブルｔｆｔ基板及びその製造方法とフレキシブルディスプレイ
JP2007140520A (ja) 有機薄膜トランジスタ表示板及びその製造方法
US20130044046A1 (en) Display panel
KR100695013B1 (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
CN112151445A (zh) 一种显示基板的制备方法及显示基板、显示装置
KR101525590B1 (ko) 표시 기판 및 이의 제조 방법
EP1903609A2 (en) Method for manufacturing a thin film transistor array panel
US20090213039A1 (en) Display device
KR20200069118A (ko) 표시 장치
JP2008159934A (ja) フレキシブルｔｆｔ基板及びその製造方法とフレキシブルディスプレイ
US20100051911A1 (en) Organic Thin Film Transistor Array Panel and Method of Manufacturing the Same
CN102376893A (zh) 半导体装置、显示装置和电子装置
KR100635565B1 (ko) 유기전계발광 표시장치의 제조방법과 그에 따른 표시장치
KR20070063785A (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
US10243157B2 (en) Thin film transistor array and image display device
WO2014049970A1 (ja) 薄膜トランジスタアレイおよび画像表示装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 5