KR101524701B1 - Electric Charge Charging Circuit - Google Patents

Electric Charge Charging Circuit Download PDF

Info

Publication number
KR101524701B1
KR101524701B1 KR1020130153497A KR20130153497A KR101524701B1 KR 101524701 B1 KR101524701 B1 KR 101524701B1 KR 1020130153497 A KR1020130153497 A KR 1020130153497A KR 20130153497 A KR20130153497 A KR 20130153497A KR 101524701 B1 KR101524701 B1 KR 101524701B1
Authority
KR
South Korea
Prior art keywords
signal
charge
pull
turn
unit
Prior art date
Application number
KR1020130153497A
Other languages
Korean (ko)
Inventor
박경수
박기태
Original Assignee
(주)아이언디바이스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)아이언디바이스 filed Critical (주)아이언디바이스
Priority to KR1020130153497A priority Critical patent/KR101524701B1/en
Application granted granted Critical
Publication of KR101524701B1 publication Critical patent/KR101524701B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/00712—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
    • H02J7/00714—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters in response to battery charging or discharging current
    • H02J7/00718—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters in response to battery charging or discharging current in response to charge current gradient

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

The present invention relates to an electric charge charging circuit. It includes a charge element which stores charges; a driving signal generation part which receives a driving signal and generates a first charge driving signal; a charge driving part which responds to the first charge driving signal from the driving signal generation part and charges the charge element; a turn-on detection part which detects whether the first charge driving signal reaches the turn-on threshold voltage of the charge driving part and outputs a turn-on detection signal; an output current detection part which outputs a detection value which detects the output current of the charge driving part for charging the charge element; and a comparison part which compares the detection value with a predetermined reference value and outputs the comparison result as a first control signal. The driving signal generation part responds to the turn-on detection signal and the first control signal, selectively generates the first charge driving signal, and outputs it.

Description

전하 충전회로{Electric Charge Charging Circuit}[0001] The present invention relates to an electric charge charging circuit,

본 발명은 전하 충전회로에 관한 것으로, 충전소자를 충전하기 위한 전류를 제공하는 충전구동용 트랜지스터가 턴온되기 시작할 때, 상기 충전소자가 완전 방전상태이거나 상대적으로 낮은 충전상태인 경우에도 과도한 인러쉬 전류가 흐르지 않도록 구현된 전하 충전회로에 관한 것이다.
The present invention relates to a charge-charging circuit, in which, when a charge-driving transistor for providing a current for charging a charging element starts to turn on, excessive rush current flows even when the charging source is in a fully discharged state or a relatively low charging state The present invention relates to a charge-charging circuit embodied in a nonvolatile memory device.

전하 충전회로는 커패시터나 배터리 등의 충전소자에 일정 용량의 전하를 충전하기 위한 회로로서, 그 용도나 충전 용량에 따라 매우 다양한 분야와 회로에 적용되고 있다. 특히, 커패시터 등의 충전소자를 CMOS 타입의 구동용 트랜지스터를 이용하여 충전하는 회로는 많은 분야에 걸쳐 널리 적용되고 있다.The charge-charging circuit is a circuit for charging a certain amount of charge to a charging element such as a capacitor or a battery, and is applied to a wide variety of fields and circuits depending on its use and charging capacity. In particular, a circuit for charging a charging element such as a capacitor using a CMOS type driving transistor has been widely applied in many fields.

그런데, CMOS inverter type의 출력단을 가진 회로에서 용량성 부하(capacitive load)를 구동할 때, 초기 상태의 용량성 부하는 완전 방전 상태이거나 매우 적은 전하만을 충전하고 있는 경우가 대부분이다. 이 때 용량성 부하의 양단에 걸리는 전압은 0V이거나 매우 낮은 전압값을 가지는데, 이러한 상태에서 용량성 부하를 충전하게 되면 일반적으로 CMOS inverter type 출력단의 경우 PMOS 등의 트랜지스터의 소스-드레인 간에는 전원전압에 가까운 전압이 걸리게 되고 MOSFET의 특성상 초기 동작시에 매우 큰 인러쉬전류(inrush current)가 발생하게 된다. 이 전류는 해당 회로를 포함한 전체 시스템에 노이즈를 발생시켜 오동작을 유발하거나 열적인 스트레스를 증가시켜 심각한 신뢰성문제를 야기할 수 있다.However, when a capacitive load is driven in a circuit having a CMOS inverter type output stage, the capacitive load in the initial state is mostly discharged in a completely discharged state or very little charge. In this case, the voltage across the capacitive load has a value of 0V or a very low voltage. When the capacitive load is charged in this state, in the CMOS inverter type output stage, the power source voltage And a very large inrush current is generated in the initial operation due to the characteristics of the MOSFET. This current can cause noise to the entire system, including the circuitry, which can cause malfunctions or increase thermal stresses and cause serious reliability problems.

이에 종래에는, 이러한 문제점을 해결하기 위하여 소프트스타팅방법(soft-starting method)이나 전류 제한방법(current limiting method) 등이 적용되어 왔다. 이 중에서 소프트 스타팅방법은 별도의 구동회로를 추가하여 초기에 기존의 인러쉬전류보다 적은 전류로 일정시간 동안 충전시키는 방법이다. 그러나, 이러한 소프트 스타팅방법은 별도의 구동회로가 필요할 뿐만 아니라 소프트 스타팅 구간을 만들기 위한 타이밍 관련 회로가 필요하며, 소프트 스타팅이 끝난 후에는 인러쉬 전류를 제한할 수 없는 문제점이 있었다.Conventionally, a soft-starting method or a current limiting method has been applied to overcome such a problem. Among these methods, the soft starting method is a method in which a separate driving circuit is added to charge a current for a certain period of time at a current lower than an existing inrush current at the initial stage. However, such a soft starting method requires not only a separate driving circuit but also a timing related circuit for making a soft starting period, and there is a problem that the inrush current can not be limited after the soft starting is completed.

또한, 전류 제한방법은 용량성 부하를 구동할 때 발생되는 인러쉬 전류를 제한하기 위해 전류 제한(current limit)을 사용하는 방법으로서, 출력전류를 감시하기 위한 별도의 회로가 추가되어야 하고 해당 기능을 오프(off)시키기 위한 회로가 필요한 문제점이 있었다. 또한, 제한 전류 이상으로 전류가 흐르게 될 때 전류를 완전히 차단하여야 하기 때문에 충전 시간이 지연되고, 인러쉬 전류의 증가 기울기가 높아 출력 전류의 모니터링 지연 시간에 따른 오차가 커지는 문제점이 있었다.
In addition, the current limiting method is a method of using the current limit to limit the inrush current generated when the capacitive load is driven, in which a separate circuit for monitoring the output current must be added, There is a problem that a circuit for turning off the transistor is required. Also, since the current must be completely cut off when the current flows over the limit current, the charging time is delayed and the slope of the increase of the inrush current is high, which causes a problem that the error according to the monitoring delay time of the output current becomes large.

본 발명의 배경기술은 대한민국 공개특허공보 제 2011-0012474호(2011. 02. 09 공개)에 개시되어 있다.
The background art of the present invention is disclosed in Korean Patent Laid-Open Publication No. 2011-0012474 (published on Mar. 2, 2011).

본 발명이 이루고자하는 기술적 과제는, 충전소자를 충전하기 위한 충전구동용 트랜지스터가 턴온되기 시작할 때, 상기 충전소자가 완전 방전상태이거나 상대적으로 낮은 충전상태인 경우에도 상기 충전소자에 과도한 인러쉬 전류가 흐르지 않도록 구현된 전하 충전회로를 제공하는 데에 있다.
SUMMARY OF THE INVENTION It is an object of the present invention to provide a charging device and a charging device which are capable of preventing an excessive inrush current from flowing to the charging device even when the charging driver is in a fully discharged state or in a relatively low charging state, And to provide an implemented charge charge circuit.

본 발명의 일 측면에 따르면, 본 발명은 전하를 충전하는 충전소자; 운전신호를 입력받아 제 1 충전 구동신호를 생성하는 구동신호 생성부; 상기 구동신호 생성부로부터의 제 1 충전 구동신호에 응답하여 상기 충전소자를 충전하는 충전구동부; 상기 제 1 충전 구동신호가 상기 충전구동부의 턴온 문턱전압에 도달하는지 감지하여 턴온감지신호를 출력하는 턴온 감지부; 상기 충전소자의 충전을 위한 상기 충전구동부의 출력전류를 검출한 검출값을 출력하는 출력전류검출부; 및 상기 검출값을 미리 설정된 기준값과 비교하여 그 비교결과를 제 1 제어신호로서 출력하는 비교부를 포함하되, 상기 구동신호 생성부는 상기 턴온감지신호 및 상기 제 1 제어신호에 응답하여 상기 제 1 충전 구동신호를 선택적으로 생성하여 출력하는 것을 특징으로 하는, 전하 충전회로를 제공한다.According to an aspect of the present invention, there is provided a charging device comprising: a charging device for charging a charge; A driving signal generator for receiving a driving signal and generating a first charging driving signal; A charge driver for charging the charging element in response to a first charging drive signal from the driving signal generator; A turn-on sensing unit for sensing whether the first charge drive signal reaches a turn-on threshold voltage of the charge drive unit and outputting a turn-on detection signal; An output current detection unit for outputting a detection value that detects an output current of the charge drive unit for charging the rechargeable battery; And a comparator for comparing the detected value with a predetermined reference value and outputting the comparison result as a first control signal, wherein the drive signal generator generates the drive signal based on the turn-on detection signal and the first control signal, A signal is selectively generated and output.

본 발명에서, 상기 비교부에서의 비교결과 상기 출력전류를 검출한 검출값이 상기 기준값을 초과하면, 미리 설정된 전압레벨의 제 2 충전 구동신호를 상기 충전구동부를 구동하기 위한 구동신호로서 제공하는 신호출력부를 더 포함하는 것을 특징으로 한다.In the present invention, when a comparison result in the comparison unit indicates that the detected value of the output current exceeds the reference value, a signal for providing a second charge drive signal of a predetermined voltage level as a drive signal for driving the charge drive unit And an output unit.

본 발명에서, 상기 구동신호 생성부는, 상기 운전신호에 응답하여 동작하는 풀업부; 상기 운전신호 및 상기 턴온감지신호에 응답하여 동작하는 제 1 풀다운부; 및 상기 운전신호 및 상기 비교부로부터의 제 1 제어신호에 응답하여 동작하는 제 2 풀다운부를 포함하는 것을 특징으로 한다.In the present invention, the driving signal generating unit may include: a pull-up unit operating in response to the driving signal; A first pull-down unit operating in response to the operation signal and the turn-on detection signal; And a second pull-down unit operating in response to the operation signal and the first control signal from the comparison unit.

본 발명에서, 상기 제 1 풀다운부는, 상기 운전신호와 상기 턴온감지신호를 논리연산하는 제 1연산부; 및 상기 제 1 연산부의 출력신호에 응답하여 동작하는 제 1 풀다운소자를 포함하되, 상기 제 1 풀다운소자는 상기 운전신호가 인에이블될 때 턴온된 후 상기 턴온감지신호가 인에이블되면 턴오프되는 것을 특징으로 한다.In the present invention, the first pull down unit may include: a first operation unit for logically operating the operation signal and the turn-on detection signal; And a first pull-down device operating in response to an output signal of the first operation unit, wherein the first pull-down device is turned on when the operation signal is enabled and turned off when the turn-on detection signal is enabled .

본 발명에서, 상기 제 2 풀다운부는, 상기 운전신호와 상기 제 1 제어신호를 논리연산하는 제 2연산부; 및 상기 제 2 연산부의 출력신호에 응답하여 동작하는 제 2 풀다운소자를 포함하되, 상기 제 2 풀다운소자는 상기 운전신호가 인에이블될 때 턴온된 후 상기 제 1 제어신호가 인에이블되면 턴오프되는 것을 특징으로 한다.In the present invention, the second pull down unit may include: a second operation unit for logically operating the operation signal and the first control signal; And a second pull-down device operating in response to an output signal of the second operation unit, wherein the second pull-down device is turned off when the operation signal is enabled and is turned off when the first control signal is enabled .

본 발명에서, 상기 비교부는, 상기 출력전류를 검출한 검출값의 절대값이 상기 기준값을 초과하면, 상기 제 1 제어신호를 인에이블 상태로 출력하는 것을 특징으로 한다.In the present invention, the comparator may output the first control signal in an enabled state when the absolute value of the detected value of the output current exceeds the reference value.

본 발명에서, 상기 비교부는, 상기 절대값과 상기 기준값을 비교하는 비교기; 및 상기 비교기의 출력에 응답하여 동작하는 D-플립플랍을 포함하는 것을 특징으로 한다.In the present invention, the comparator may include: a comparator for comparing the absolute value and the reference value; And a D-flip-flop operative in response to an output of the comparator.

본 발명에서, 상기 D-플립플랍은 클럭신호의 인에이블 타이밍에 동기하여 상기 비교기의 출력신호를 래칭하여 출력하는 것을 특징으로 한다.In the present invention, the D-flip-flop latches the output signal of the comparator in synchronization with the enable timing of the clock signal and outputs the latched output signal.

본 발명에서, 상기 턴온 감지부는, 상기 제 1 충전 구동신호에 응답하여 동작하는 제 1 풀업소자; 및 상기 제 1 풀업소자에 연결된 제 1 저항을 포함하되, 상기 턴온 감지부는 상기 제 1 풀업소자의 턴온저항 및 상기 저항에 의해 전압분배된 신호를 상기 턴온감지신호로서 출력하는 것을 특징으로 한다.In the present invention, the turn-on sensing unit includes: a first pull-up device operating in response to the first charge driving signal; And a first resistor connected to the first pull-up device, wherein the turn-on sensing unit outputs a turn-on resistance of the first pull-up device and a voltage-divided signal as the turn-on detection signal.

본 발명에서, 상기 출력전류검출부는, 상기 제 1 충전 구동신호에 응답하여 동작하는 제 2 풀업소자; 및 외부전압단과 상기 제 2 풀업소자 간에 설치되는 제 2저항을 포함하되, 상기 출력전류검출부는 상기 제 2 풀업소자와 상기 제 2저항에 의해 전압분배된 신호를 상기 충전구동부의 출력전류를 검출한 검출값으로서 출력하는 것을 특징으로 한다.In the present invention, the output current detection unit may include: a second pull-up element operating in response to the first charge drive signal; And a second resistor provided between the external voltage terminal and the second pull-up element, wherein the output current detector detects a voltage-divided signal output from the second pull-up device and the second resistor by detecting an output current of the charge driver And outputs it as a detected value.

본 발명에서, 상기 제 2 풀업소자는 상기 충전구동부의 출력전류에 비례하는 전류를 출력하는 것을 특징으로 한다.In the present invention, the second pull-up element outputs a current proportional to the output current of the charge drive section.

본 발명에서, 상기 충전구동부는 상기 제 2 풀업소자의 M배(M은 임의의 양의 실수)의 출력용량을 갖는 것을 특징으로 한다.
In the present invention, the charge driving unit has an output capacity of M times (M is an arbitrary positive real number) output capacity of the second pull-up device.

본 발명에 따른 전하 충전회로는, 충전소자를 충전하기 위한 충전구동용 트랜지스터가 턴온되기 시작할 때, 상기 충전소자가 완전 방전상태이거나 상대적으로 낮은 충전상태인 경우에도 상기 충전소자에 과도한 인러쉬 전류가 흐르지 않도록 함으로써, 과도한 인러쉬전류로 인해 발생될 수 있는 시스템 상의 노이즈발생을 억제하여 시스템의 오동작을 방지하고 열적 스트레스 발생을 억제할 수 있다.
The charge charge circuit according to the present invention is characterized in that when the charge-driving transistor for charging the charge element starts to turn on, an excessive inrush current does not flow to the charge element even when the charge-source device is in a fully discharged state or a relatively low- Thus, it is possible to prevent malfunction of the system by suppressing the occurrence of noise on the system, which may be caused by an excessive inrush current, and suppress the occurrence of thermal stress.

도 1은 본 발명에 의한 일 실시예에 따른 전하 충전회로의 구성을 도시한 것이다.
도 2는 본 실시예에 포함된 신호출력부에 게이팅용 제어신호를 제공하는 게이트신호 생성부를 도시한 것이다.
도 3은 본 실시예의 동작 특성을 설명하기 위한 타이밍도이다.FIG. 1 shows a configuration of a charge charge circuit according to an embodiment of the present invention.
2 shows a gate signal generator for providing a gating control signal to a signal output unit included in the present embodiment.
3 is a timing chart for explaining the operation characteristics of this embodiment.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
Throughout the specification, when an element is referred to as "comprising ", it means that it can include other elements as well, without excluding other elements unless specifically stated otherwise.

도 1은 본 발명에 의한 일 실시예에 따른 전하 충전회로의 구성을 도시한 것이고, 도 2는 본 실시예에 포함된 신호출력부에 게이팅용 제어신호를 제공하는 게이트신호 생성부를 도시한 것이며, 도 3은 본 실시예의 동작 특성을 설명하기 위한 타이밍도로서, 이를 참조하여 본 발명에 따른 실시예를 설명하면 다음과 같다. FIG. 1 illustrates a configuration of a charge charge circuit according to an embodiment of the present invention. FIG. 2 illustrates a gate signal generator for providing a gating control signal to a signal output unit included in the present embodiment, FIG. 3 is a timing chart for explaining operation characteristics of the present embodiment, and an embodiment according to the present invention will be described with reference to FIG.

도 1과 도 2에 도시된 바와 같이, 본 실시예에 따른 전하 충전회로는 전하를 충전하는 충전소자인 커패시터(C); 운전신호(on_off)를 입력받아 제 1 충전 구동신호(g10)를 생성하는 구동신호 생성부(110); 구동신호 생성부(110)로부터의 제 1 충전 구동신호(g10)에 응답하여 커패시터(C)를 충전하는 충전구동부인 PMOS(POUT); 제 1 충전 구동신호(g10)가 충전구동부인 PMOS(POUT)의 턴온 문턱전압(Vth)에 도달하는지 감지하여 턴온감지신호(on_det)를 출력하는 턴온 감지부(120); 커패시터(C)의 충전을 위한 PMOS(POUT)의 출력전류(I0)를 검출한 검출값(S10)을 출력하는 출력전류검출부(130); 및 상기 검출값(S10) 또는 그 절대값을 미리 설정된 기준값(C_lim)과 비교하여 그 비교결과를 제 1 제어신호(ctr1)로서 출력하는 비교부(150)를 포함한다. 구동신호 생성부(110)는 상기 턴온감지신호(on_det) 및 제 1 제어신호(ctr1)에 응답하여 제 1 충전 구동신호(g10)를 선택적으로 생성하여 출력할 수 있다.As shown in Figs. 1 and 2, the charge charge circuit according to the present embodiment includes a capacitor C, which is a charge element for charging a charge; A drive signal generator 110 receiving the operation signal on_off and generating a first charge drive signal g10; A PMOS (POUT) which is a charge driver for charging the capacitor (C) in response to the first charge drive signal (g10) from the drive signal generator (110); A turn-on sensing unit 120 for sensing whether the first charge driving signal g10 reaches a turn-on threshold voltage Vth of the charge driving unit PMOS (POUT) and outputting a turn-on detection signal on_det; An output current detector 130 for outputting a detection value S10 that detects the output current I0 of the PMOS (POUT) for charging the capacitor C; And a comparator 150 for comparing the detected value S10 or its absolute value with a preset reference value C_lim and outputting the comparison result as a first control signal ctr1. The driving signal generating unit 110 may selectively generate and output the first charging driving signal g10 in response to the turn-on detection signal on_det and the first control signal ctr1.

또한, 본 실시예에 따른 전하 충전회로는 비교부(150)에서의 비교결과 출력전류(IO)를 검출한 검출값(S10) 또는 그 절대값이 기준값(C_lim)을 초과하면, 미리 설정된 전압레벨의 제 2 충전 구동신호(Vlg)를 PMOS(POUT)를 구동하기 위한 구동신호로서 제공하는 신호출력부(140)를 더 포함할 수 있다.The charge charge circuit according to the present embodiment is configured such that when the detection value S10 that has detected the output current IO as the comparison result in the comparison unit 150 or the absolute value thereof exceeds the reference value C_lim, And a signal output unit 140 for providing the second charge drive signal Vlg of the second charge driving signal Vlg as a drive signal for driving the PMOS (POUT).

구동신호 생성부(110)는, 운전신호(on_off)에 응답하여 동작하는 풀업부인 PMOS(P10); 운전신호(on_off) 및 턴온감지신호(on_det)에 응답하여 동작하는 제 1 풀다운부(111); 및 운전신호(on_off) 및 비교부(150)로부터의 제 1 제어신호(ctr1)에 응답하여 동작하는 제 2 풀다운부(112)를 포함한다. The driving signal generation unit 110 includes a PMOS P10 that is a pull-up unit operating in response to an operation signal on_off; A first pull-down section 111 which operates in response to an operation signal on_off and a turn-on detection signal on_det; And a second pull-down section 112 which operates in response to the operation signal on_off and the first control signal ctr1 from the comparison section 150. [

제 1 풀다운부(111)는, 운전신호(on_off)와 턴온감지신호(on_det)의 반전신호를 논리곱연산하는 제 1연산부인 앤드게이트(AND11); 및 앤드게이트(AND11)의 출력신호(fast)에 응답하여 동작하는 제 1 풀다운소자인 NMOS(N11)를 포함하고, NMOS(N11)는 운전신호(on_off)가 인에이블될 때 턴온된 후 턴온감지신호(on_det)가 인에이블되면 턴오프된다.The first pull down unit 111 includes an AND gate AND11 as a first arithmetic operation unit for ANDing an inverted signal of the operation signal on_off and the turn-on detection signal on_det; And an NMOS N11 which is a first pull-down device operating in response to an output signal fast of the AND gate AND11. The NMOS N11 is turned on when the operation signal on_off is enabled, And is turned off when the signal on_det is enabled.

제 2 풀다운부(112)는, 운전신호(on_off)와 제 1 제어신호(ctr1)를 논리곱연산하는 제 2연산부인 앤드게이트(AND12); 및 앤드게이트(AND12)의 출력신호(slow)에 응답하여 동작하는 제 2 풀다운소자인 NMOS(N12)를 포함한다. NMOS(N12)는 운전신호(on_off)가 인에이블될 때 턴온된 후 제 1 제어신호(ctr1)가 로우 인에이블되면 턴오프된다.The second pull down unit 112 includes an AND gate AND12 as a second arithmetic operation unit for performing an AND operation on the operation signal on_off and the first control signal ctr1; And an NMOS (N12) which is a second pull-down device that operates in response to the output signal (slow) of the AND gate (AND12). The NMOS N12 is turned off when the first control signal ctr1 is low enabled after being turned on when the operation signal on_off is enabled.

비교부(150)는, 출력전류(IO)를 검출한 검출값(S10)의 절대값과 기준값(C_lim)을 비교하는 비교기(COM10); 및 비교기(COM10)의 출력(comp_0)에 응답하여 동작하는 D-플립플랍(D10)을 포함한다.The comparator 150 includes a comparator COM10 for comparing the absolute value of the detection value S10 that has detected the output current IO with the reference value C_lim; And a D-flip-flop D10 which operates in response to the output comp_0 of the comparator COM10.

턴온 감지부(120)는, 제 1 충전 구동신호(g10)에 응답하여 동작하는 제 1 풀업소자인 PMOS(P20); 및 PMOS(P20)에 연결된 저항(R2)을 포함한다. The turn-on sensing unit 120 includes: a PMOS P20 which is a first pull-up device that operates in response to the first charge driving signal g10; And a resistor R2 connected to the PMOS P20.

출력전류검출부(130)는, 제 1 충전 구동신호(g10)에 응답하여 동작하는 제 2 풀업소자인 PMOS(P30); 및 외부전압단(VDD)과 PMOS(P30) 간에 설치되는 저항(R3)을 포함한다.
The output current detection unit 130 includes: a PMOS P30 that is a second pullup element that operates in response to the first charge drive signal g10; And a resistor R3 provided between the external voltage terminal VDD and the PMOS P30.

이와 같이 구성된 본 실시예의 동작 및 작용을 도 1 내지 도 3을 참조하여 구체적으로 설명한다.The operation and operation of the present embodiment thus configured will be described in detail with reference to Figs. 1 to 3. Fig.

구간 t0~t1Section t0 to t1

도 1 및 도 3에 도시된 바와 같이, 시점(t0)에서 운전신호(on_off)가 하이레벨로 인에이블되어 구동신호 생성부(110)에 입력된다. 여기서 운전신호(on_off)는 본 실시예의 전하 충전회로의 충전동작을 제어하기 위한 신호로서, 클럭신호(CLK)에 분주하여 생성된 신호이며 그외 다른 방법에 의해 생성되어 입력될 수도 있다. 초기상태에서는 턴온감지신호(on_det)는 로우상태에 있다.As shown in FIGS. 1 and 3, the operation signal on_off is enabled to a high level at a time t0 and input to the drive signal generation unit 110. FIG. Here, the operation signal on_off is a signal for controlling the charging operation of the charge charge circuit of the present embodiment, generated by dividing the clock signal CLK, and may be generated and input by other methods. In the initial state, the turn-on detection signal on_det is in a low state.

운전신호(on_off)가 하이레벨로 인에이블됨에 따라 이에 응답하여 PMOS(P10)는 오프되고, 제 1 풀다운부(111)의 논리곱소자인 앤드게이트(AND11)는 운전신호(on_off) 및 턴온감지신호(on_det)의 반전신호를 논리곱연산하여 하이레벨의 신호를 출력하고 풀다운소자인 NMOS(N11)는 턴온된다. 그리고, 제 2 풀다운부(112)의 논리곱소자인 앤드게이트(AND12)는 운전신호(on_off) 및 비교부(150)의 출력신호(ctr1)를 논리곱연산하여 하이레벨의 신호를 출력하고 풀다운소자인 NMOS(N12)도 턴온된다. 이와 같이 NMOS(N11)와 NMOS(N12)가 풀다운 구동됨에 따라 충전구동 소자인 PMOS(POUT)와, PMOS(P20) 및 PMOS(P30)는 서서히 구동되기 시작하고, PMOS(POUT)의 게이트-소스간 전압(VGS)은 감소하기 시작한다. 즉, 도 3에 도시된 바와 같이, PMOS(POUT)의 게이트-소스간 전압(VGS)의 절대값(ABS(VGS))은 증가하기 시작하며, 이후에서는 설명의 편의를 위해 PMOS(POUT)의 게이트-소스간 전압의 절대값(ABS(VGS))을 기준으로 하여 설명한다. As the operation signal on_off is enabled to the high level, the PMOS P10 is turned off in response to this, and the AND gate AND11, which is the AND gate of the first pull down section 111, outputs the operation signal on_off and the turn- And the inverted signal of the signal on_det to produce a high-level signal, and the pull-down NMOS N11 is turned on. The AND gate AND12 which is the AND gate of the second pull down unit 112 ANDs the operation signal on_off and the output signal ctr1 of the comparison unit 150 to output a high level signal, The NMOS transistor N12 is also turned on. As the NMOS N11 and the NMOS N12 are pulled down, the charge driving element PMOS POUT, the PMOS P20 and the PMOS P30 gradually start to be driven and the gate-source of the PMOS POUT The inter-electrode voltage VGS starts to decrease. 3, the absolute value (ABS (VGS)) of the gate-source voltage VGS of the PMOS (POUT) starts to increase. Hereinafter, for the sake of convenience, And the absolute value of the gate-source voltage (ABS (VGS)).

상기에서, 비교부(150)의 D-플립플랍(D10)은 D단에 들어오는 신호를 Q단으로 출력하는 소자로서, 클럭신호(CLK)가 로우에서 하이로 천이할 때 D단 입력을 센싱하여 Q단으로 출력하며, 리셋단으로 하이 신호가 입력되면 리셋되어 Q단으로 로우신호를 출력한다. 구간(t0~t1)에서는 D단으로 하이레벨(H)의 신호가 입력되고 있으므로 하이레벨의 신호를 출력한다.
The D flip-flop D10 of the comparator 150 outputs the signal input to the D-stage in the Q-stage. When the clock signal CLK transits from low to high, the D-stage input is sensed Q stage, and when a high signal is input to the reset terminal, it is reset and outputs a low signal to Q stage. In the period t0 to t1, a signal of a high level (H) is inputted to the D-stage, and therefore, a signal of a high level is outputted.

구간 t1~t2Section t1 ~ t2

시점(t1)에 이르러 상기 게이트-소스간 전압의 절대값(ABS(VGS))이 문턱전압의 절대값(ABS(Vth))에 도달하게 되면, PMOS(POUT), PMOS(P20) 및 PMOS(P30)는 턴온되고 턴온 감지부(120)는 이를 감지하여 하이레벨의 턴온감지신호(on_det)를 출력한다. 턴온감지신호(on_det)가 하이레벨로 즉시 천이될 수 있도록 턴온 감지부(120)의 저항(R2)은 비교적 큰 저항값을 갖도록 설계된다.PMOS P20 and PMOS P20 when the absolute value of the gate-source voltage ABS (VGS) reaches the absolute value of the threshold voltage ABS (Vth) P30 are turned on and the turn-on sensing unit 120 senses this and outputs a turn-on detection signal on_det of high level. The resistance R2 of the turn-on sensing unit 120 is designed to have a relatively large resistance value so that the turn-on detection signal on_det can be immediately transited to a high level.

그러면, 제 1 풀다운부(111)의 논리곱소자인 앤드게이트(AND11)는 턴온감지신호(on_det)의 반전신호(로우레벨)에 응답하여 로우레벨의 신호(fast)를 출력하고 NMOS(N11)는 턴오프된다. 다만, 풀다운소자인 NMOS(N12)는 여전히 턴온상태를 유지한다. 따라서, NMOS(N12)만 풀다운 구동됨에 따라, 충전구동 소자인 PMOS(POUT)의 게이트-소스간 전압(VGS)의 절대값(ABS(VGS))은 도 3에 도시된 바와 같이 서서히 증가하면서 커패시터(C)를 충전한다. 즉, 충전구동 소자인 PMOS(POUT)의 전류는 급격하게 증가되지 않는다.The AND gate AND11, which is the AND gate of the first pull-down unit 111, outputs the low level signal "fast" in response to the inverted signal (low level) of the turn-on sense signal "on_det" Is turned off. However, the NMOS N12, which is a pull-down device, still maintains a turn-on state. 3, the absolute value (ABS (VGS)) of the gate-source voltage VGS of the charge-driving element PMOS (POUT) gradually increases as shown in FIG. 3, (C). That is, the current of the PMOS (POUT) as the charge driving element does not increase abruptly.

출력전류검출부(130)의 PMOS(P30)는 PMOS(POUT)의 출력전류(I0)에 비례하는 전류를 출력하도록 구성된다. 이를 위해, PMOS(P30)는 PMOS(POUT)의 1/M배(M은 임의의 양의 실수)의 출력용량을 갖도록 설계되는 것이 바람직하다. 이를 통해 출력전류검출부(130)는 노드(S10)의 전압을 감지하여 PMOS(P30)에 흐르는 전류를 검출함으로써, PMOS(POUT)의 출력전류(IO)를 검출할 수 있는 것이다. 구간(t1~t2)에서는 출력전류(IO)가 증가하므로, 도 3에 도시된 바와 같이 출력전류(IO)를 검출한 검출값(S10)의 절대값(ABS(S10))도 증가한다.
The PMOS P30 of the output current detection unit 130 is configured to output a current proportional to the output current I0 of the PMOS (POUT). For this purpose, the PMOS P30 is preferably designed to have an output capacity of 1 / M times (M is an arbitrary positive real number) of the PMOS (POUT). The output current detector 130 detects the voltage of the node S10 and detects the current flowing through the PMOS P30 to detect the output current IO of the PMOS POUT. Since the output current IO increases in the period t1 to t2, the absolute value (ABS (S10)) of the detection value S10 which detects the output current IO also increases as shown in Fig.

구간 t2~t3Section t2 to t3

시점(t2)에 이르러 상기 출력전류(IO)의 검출값의 절대값(ABS(S10))이 도 3에 도시된 바와 같이 미리 설정된 기준값(C_lim)을 초과하게 되면, 비교부(150)의 비교기(COM10)는 기준값(C_lim)과 절대값(ABS(S10))을 비교하여 하이레벨의 신호(comp_0)를 출력하고, 이에 따라 D-플립플랍(D10)은 리셋되어 로우레벨의 신호를 출력한다. When the absolute value (ABS (S10)) of the detected value of the output current IO exceeds the reference value (C_lim) set in advance as shown in FIG. 3 at the time t2, The comparator COM10 compares the reference value C_lim with the absolute value ABS S10 to output a signal comp_0 of a high level and accordingly the D flip-flop D10 is reset to output a low level signal .

그러면, 제 2 풀다운부(112)의 논리곱소자인 앤드게이트(AND12)는 비교부(150)의 출력신호인 제어신호(ctr1)에 응답하여 로우레벨의 신호(slow)를 출력하고 NMOS(N12)는 턴오프된다. 따라서, NMOS(N11)와 NMOS(N12)는 모두 오프상태로 있게 된다.The AND gate AND12 which is the AND gate of the second pull down unit 112 outputs the low level signal Slow in response to the control signal ctr1 which is the output signal of the comparator 150 and outputs the low level signal Slow Is turned off. Therefore, both the NMOS N11 and the NMOS N12 are off.

대신에, 신호출력부(140)가 미리 설정된 전압레벨의 제 2 충전 구동신호(Vlg)를 PMOS(POUT)를 구동하기 위한 구동신호로서 제공한다. 즉, 도 2에 도시된 게이트신호 생성부(160)의 앤드게이트(AND16)는 앤드게이트(AND12)의 출력신호(slow)의 반전신호와 운전신호(on_off)를 논리곱연산하여 출력하는데, 시점(t2)에서 신호(slow)의 반전신호가 하이로 천이되므로 게이트 신호 생성부(160)는 하이레벨의 인에이블신호(GVC)를 신호출력부(140)에 제공한다. 이에 따라 신호출력부(140)의 스위치(SW1)가 턴온되어 미리 설정된 레벨의 제 2 충전 구동신호(Vlg)가 PMOS(POUT)에 제공된다. 여기서 제 2 충전 구동신호(Vlg)는 PMOS(POUT)의 출력전류(I0)가 과도하게 증가하지 않도록 하기 위해 적정 레벨의 전압값을 가지며, 도 3에 도시된 바와 같이 PMOS(POUT)의 게이트-소스전압의 절대값(ABS(VGS))은 구동신호(Vlg)의 절대값(ABS(Vlg))의 수준으로 유지된다. 결과적으로, 구간(t2~t3)에서 PMOS(POUT)의 출력전류(I0)는 과도하게 증가하지 않고 적정 수준으로 유지되고, 커패시터(C)의 충전도 순조롭게 이루어져 출력전압(VO)도 서서히 증가한다.
Instead, the signal output section 140 provides the second charge drive signal Vlg having the preset voltage level as a drive signal for driving the PMOS (POUT). That is, the AND gate AND16 of the gate signal generator 160 shown in FIG. 2 performs an AND operation between the inverted signal of the output signal slow of the AND gate AND12 and the operation signal on_off, the inverted signal of the signal slow transits to high at time t2 so that the gate signal generator 160 provides the high level enable signal GVC to the signal output unit 140. [ Accordingly, the switch SW1 of the signal output unit 140 is turned on and the second charge drive signal Vlg of a predetermined level is supplied to the PMOS (POUT). Here, the second charge driving signal Vlg has an appropriate level of voltage value to prevent the output current I0 of the PMOS (POUT) from excessively increasing, The absolute value (ABS (VGS)) of the source voltage is maintained at the level of the absolute value (ABS (Vlg)) of the driving signal Vlg. As a result, the output current I0 of the PMOS (POUT) does not excessively increase and remains at an appropriate level during the period from t2 to t3, and the charging of the capacitor C smoothly occurs to gradually increase the output voltage VO .

구간 t3~t4Section t3 to t4

도 3에 도시된 바와 같이 시점(t3)에 이르러 운전신호(on_off)가 로우레벨로 디스에이블되면, 게이트신호 생성부(160)의 앤드게이트(AND16)는 로우레벨로 천이된 운전신호(on_off)에 응답하여 로우레벨의 디스에이블신호(GVC)를 출력하며, 이에 따라 신호출력부(140)의 스위치(SW1)는 턴오프되어 제 2 충전 구동신호(Vlg)의 공급이 차단된다. 따라서, PMOS(POUT), PMOS(P20) 및 PMOS(P30)는 턴오프되고, 턴온감지신호(on_det)는 하이레벨에서 로우레벨로 천이된다. 이와 함께, 출력전류(IO)가 중단되므로, 도 3에 도시된 바와 같이 출력전류(IO)를 검출한 검출값(S10)의 절대값(ABS(S10))도 하이레벨에서 로우레벨로 천이된다. 3, when the operation signal on_off is disabled to low level at time t3, the AND gate AND16 of the gate signal generation unit 160 generates the low-level operation signal on_off, The switch SW1 of the signal output unit 140 is turned off to cut off the supply of the second charge driving signal Vlg. Therefore, the PMOS (POUT), the PMOS (P20) and the PMOS (P30) are turned off, and the turn-on detection signal on_det transitions from high level to low level. At the same time, since the output current IO is interrupted, the absolute value (ABS (S10)) of the detection value S10 that has detected the output current IO also transitions from the high level to the low level .

이상과 같이 운전신호(on_off)가 한 주기에 걸쳐 레벨천이되는 동안 본 실시예에 따른 전하 충전회로는 충전소자인 커패시터(C)에 전하를 충전하는 동작을 수행하며, 이후 도 3에 도시된 바와 같이 계속적으로 상기와 같은 충전동작을 반복하여 수행한다. 상기 실시예에서는 각각의 제어신호, 검출신호 및 감지신호 등이 하이 인에이블되거나 로우인에이블되는 것이고 기재하고 경우에 따라 그 절대값을 사용하는 것으로 기재하고 있으나, 본 발명은 이에 한정되지 않으며, 실시예에 따라서는 각각의 신호의 인에이블 레벨에 대한 정의를 다양하게 할 수 있고 각 논리소자를 변경하거나 인버터 등을 추가하는 방법을 통해 다양한 형태로 확장, 변경할 수도 있다.
As described above, the charge charge circuit according to the present embodiment performs an operation of charging the capacitor C, which is a charging station, while the operation signal on_off is level-shifted over one period, and then, as shown in FIG. 3 The above-described charging operation is repeatedly performed. In the above embodiment, it is described that each control signal, detection signal, sensing signal, etc. is high enabled or low enabled, and the absolute value thereof is used in some cases. However, the present invention is not limited to this, For example, the definition of the enable level of each signal may vary, and may be expanded or changed in various forms by changing each logic element or adding an inverter or the like.

이와 같이, 본 실시예에 따른 전하 충전회로는, 충전소자를 충전하기 위한 충전구동용 트랜지스터가 턴온되기 시작할 때, 상기 충전소자가 완전 방전상태이거나 상대적으로 낮은 충전상태인 경우에도 상기 충전소자에 과도한 인러쉬 전류가 흐르지 않도록 함으로써, 과도한 인러쉬전류로 인해 발생될 수 있는 시스템 상의 노이즈발생을 억제하여 시스템의 오동작을 방지하고 열적 스트레스 발생을 억제할 수 있다.
As described above, in the charge charge circuit according to the present embodiment, when the charge drive transistor for charging the charge element starts to turn on, even when the charge element is in a fully discharged state or in a relatively low charge state, By preventing the current from flowing, it is possible to prevent the malfunction of the system and suppress the occurrence of thermal stress by suppressing the generation of noise on the system which may be caused by an excessive inrush current.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

110 : 구동신호 생성부
111 : 제 1 풀다운부 112 : 제 2 풀다운부
120 : 턴온 감지부
130 : 출력전류검출부
140 : 신호출력부
150 : 비교부
160 : 게이트신호 생성부110: driving signal generating unit
111: first pull down part 112: second pull down part
120: Turn-on sensing unit
130:
140: Signal output section
150:
160: Gate signal generator

Claims (14)

전하를 충전하는 충전소자;
운전신호를 입력받아 제 1 충전 구동신호를 생성하는 구동신호 생성부;
상기 구동신호 생성부로부터의 제 1 충전 구동신호에 응답하여 상기 충전소자를 충전하는 충전구동부;
상기 제 1 충전 구동신호가 상기 충전구동부의 턴온 문턱전압에 도달하는지 감지하여 턴온감지신호를 출력하는 턴온 감지부;
상기 충전소자의 충전을 위한 상기 충전구동부의 출력전류를 검출한 검출값을 출력하는 출력전류검출부; 및
상기 검출값을 미리 설정된 기준값과 비교하여 그 비교결과를 제 1 제어신호로서 출력하는 비교부를 포함하되,
상기 구동신호 생성부는 상기 운전신호와 상기 턴온감지신호의 논리연산 결과신호, 및 상기 운전신호와 상기 제 1 제어신호의 논리연산 결과신호에 응답하여 상기 제 1 충전 구동신호를 선택적으로 생성하여 출력하는 것을 특징으로 하는, 전하 충전회로.
A charging device for charging the charge;
A driving signal generator for receiving a driving signal and generating a first charging driving signal;
A charge driver for charging the charging element in response to a first charging drive signal from the driving signal generator;
A turn-on sensing unit for sensing whether the first charge drive signal reaches a turn-on threshold voltage of the charge drive unit and outputting a turn-on detection signal;
An output current detection unit for outputting a detection value that detects an output current of the charge drive unit for charging the rechargeable battery; And
And a comparator for comparing the detected value with a preset reference value and outputting the comparison result as a first control signal,
The drive signal generator selectively generates and outputs the first charge drive signal in response to a logic operation result signal of the operation signal and the turn-on detection signal, and a logic operation result signal of the operation signal and the first control signal Charge pump circuit.
제 1항에 있어서,
상기 비교부에서의 비교결과 상기 출력전류를 검출한 검출값이 상기 기준값을 초과하면, 미리 설정된 전압레벨의 제 2 충전 구동신호를 상기 충전구동부를 구동하기 위한 구동신호로서 제공하는 신호출력부를 더 포함하는 것을 특징으로 하는 전하 충전회로.
The method according to claim 1,
And a signal output unit for providing a second charge drive signal having a predetermined voltage level as a drive signal for driving the charge drive unit when the detection value of the output current detected as a result of the comparison in the comparison unit exceeds the reference value And the charge pump circuit.
제 1항에 있어서,
상기 구동신호 생성부는,
상기 운전신호에 응답하여 동작하는 풀업부;
상기 운전신호 및 상기 턴온감지신호에 응답하여 동작하는 제 1 풀다운부; 및
상기 운전신호 및 상기 비교부로부터의 제 1 제어신호에 응답하여 동작하는 제 2 풀다운부를 포함하는 것을 특징으로 하는 전하 충전회로.
The method according to claim 1,
Wherein the drive signal generating unit comprises:
A pull-up unit operating in response to the operation signal;
A first pull-down unit operating in response to the operation signal and the turn-on detection signal; And
And a second pull-down section that operates in response to the operation signal and the first control signal from the comparison section.
제 3항에 있어서,
상기 제 1 풀다운부는,
상기 운전신호와 상기 턴온감지신호를 논리연산하는 제 1연산부; 및
상기 제 1 연산부의 출력신호에 응답하여 동작하는 제 1 풀다운소자를 포함하되,
상기 제 1 풀다운소자는 상기 운전신호가 인에이블될 때 턴온된 후 상기 턴온감지신호가 인에이블되면 턴오프되는 것을 특징으로 하는 전하 충전회로.
The method of claim 3,
The first pull-
A first operation unit for logically operating the operation signal and the turn-on detection signal; And
A first pull-down device operable in response to an output signal of the first calculation unit,
Wherein the first pull-down device is turned off when the operation signal is enabled and turned off when the turn-on detection signal is enabled.
제 3항에 있어서,
상기 제 2 풀다운부는,
상기 운전신호와 상기 제 1 제어신호를 논리연산하는 제 2연산부; 및
상기 제 2 연산부의 출력신호에 응답하여 동작하는 제 2 풀다운소자를 포함하되,
상기 제 2 풀다운소자는 상기 운전신호가 인에이블될 때 턴온된 후 상기 제 1 제어신호가 인에이블되면 턴오프되는 것을 특징으로 하는 전하 충전회로.
The method of claim 3,
The second pull-
A second operation unit for logically operating the operation signal and the first control signal; And
A second pull-down device operative in response to an output signal of the second operation unit,
Wherein the second pull-down device is turned off when the operation signal is enabled and turned off when the first control signal is enabled.
제 5항에 있어서,
상기 비교부는, 상기 출력전류를 검출한 검출값의 절대값이 상기 기준값을 초과하면, 상기 제 1 제어신호를 인에이블 상태로 출력하는 것을 특징으로 하는 전하 충전회로.
6. The method of claim 5,
Wherein the comparator outputs the first control signal in an enabled state when the absolute value of the detection value that has detected the output current exceeds the reference value.
제 6항에 있어서,
상기 비교부는,
상기 절대값과 상기 기준값을 비교하는 비교기; 및
상기 비교기의 출력에 응답하여 동작하는 D-플립플랍을 포함하는 것을 특징으로 하는 전하 충전회로.
The method according to claim 6,
Wherein,
A comparator for comparing the absolute value with the reference value; And
And a D-flip-flop operative in response to an output of the comparator.
제 7항에 있어서,
상기 D-플립플랍은 클럭신호의 인에이블 타이밍에 동기하여 상기 비교기의 출력신호를 래칭하여 출력하는 것을 특징으로 하는 전하 충전회로.
8. The method of claim 7,
Wherein the D-flip-flop latches the output signal of the comparator in synchronization with the enable timing of the clock signal and outputs the latched signal.
제 1항에 있어서,
상기 턴온 감지부는,
상기 제 1 충전 구동신호에 응답하여 동작하는 제 1 풀업소자; 및
상기 제 1 풀업소자에 연결된 제 1 저항을 포함하되,
상기 턴온 감지부는 상기 제 1 풀업소자의 턴온저항 및 상기 저항에 의해 전압분배된 신호를 상기 턴온감지신호로서 출력하는 것을 특징으로 하는 전하 충전회로.
The method according to claim 1,
The turn-
A first pull-up element operating in response to the first charge drive signal; And
A first resistor coupled to the first pull-up element,
Wherein the turn-on sensing unit outputs a turn-on resistance of the first pull-up device and a voltage-divided signal by the resistor as the turn-on sensing signal.
제 1항에 있어서,
상기 출력전류검출부는,
상기 제 1 충전 구동신호에 응답하여 동작하는 제 2 풀업소자; 및
외부전압단과 상기 제 2 풀업소자 간에 설치되는 제 2저항을 포함하되,
상기 출력전류검출부는 상기 제 2 풀업소자와 상기 제 2저항에 의해 전압분배된 신호를 상기 충전구동부의 출력전류를 검출한 검출값으로서 출력하는 것을 특징으로 하는, 전하 충전회로.
The method according to claim 1,
Wherein the output current detection unit comprises:
A second pull-up element operating in response to the first charge drive signal; And
And a second resistor provided between the external voltage terminal and the second pull-up element,
And the output current detection section outputs a signal that is voltage-divided by the second pull-up element and the second resistor as a detection value that detects an output current of the charge drive section.
제 10항에 있어서,
상기 제 2 풀업소자는 상기 충전구동부의 출력전류에 비례하는 전류를 출력하는 것을 특징으로 하는 전하 충전회로.
11. The method of claim 10,
And the second pull-up element outputs a current proportional to the output current of the charge drive section.
제 10항에 있어서,
상기 제 2 풀업소자는 상기 충전구동부의 M배(M은 임의의 양의 실수)의 출력용량을 갖는 것을 특징으로 하는 전하 충전회로.
11. The method of claim 10,
And said second pull-up element has an output capacity of M times (M is an arbitrary positive real number) output capacity of said charge drive section.
제 1항에 있어서,
상기 비교부는, 상기 출력전류를 검출한 검출값의 절대값이 상기 기준값을 초과하면, 상기 제 1 제어신호를 인에이블 상태로 출력하는 것을 특징으로 하는 전하 충전회로.
The method according to claim 1,
Wherein the comparator outputs the first control signal in an enabled state when the absolute value of the detection value that has detected the output current exceeds the reference value.
제 13항에 있어서,
상기 비교부는,
상기 절대값과 상기 기준값을 비교하는 비교기; 및
상기 비교기의 출력에 응답하여 동작하는 D-플립플랍을 포함하는 것을 특징으로 하는 전하 충전회로.
14. The method of claim 13,
Wherein,
A comparator for comparing the absolute value with the reference value; And
And a D-flip-flop operative in response to an output of the comparator.
KR1020130153497A 2013-12-10 2013-12-10 Electric Charge Charging Circuit KR101524701B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130153497A KR101524701B1 (en) 2013-12-10 2013-12-10 Electric Charge Charging Circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130153497A KR101524701B1 (en) 2013-12-10 2013-12-10 Electric Charge Charging Circuit

Publications (1)

Publication Number Publication Date
KR101524701B1 true KR101524701B1 (en) 2015-06-01

Family

ID=53490752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130153497A KR101524701B1 (en) 2013-12-10 2013-12-10 Electric Charge Charging Circuit

Country Status (1)

Country Link
KR (1) KR101524701B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0549182A (en) * 1991-08-08 1993-02-26 Sharp Corp Charger for battery set
JP2010178591A (en) * 2009-02-02 2010-08-12 Fujitsu Semiconductor Ltd Charging circuit, charging device, electronic apparatus, and charging method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0549182A (en) * 1991-08-08 1993-02-26 Sharp Corp Charger for battery set
JP2010178591A (en) * 2009-02-02 2010-08-12 Fujitsu Semiconductor Ltd Charging circuit, charging device, electronic apparatus, and charging method

Similar Documents

Publication Publication Date Title
KR101974024B1 (en) Undervoltage lockout circuit, switch control circuit and power supply device comprising the undervoltage lockout circuit
JP6135333B2 (en) Power supply switching circuit, electronic device, and control method for power supply switching circuit
US8547147B2 (en) Power-on-reset circuit and reset method
CN103076483B (en) Low-voltage detection circuit
US20090219661A1 (en) Power switching circuit
US8193855B2 (en) Semiconductor device and power control method used for same
US20080272809A1 (en) Integrated circuit power-on control and programmable comparator
JP4786369B2 (en) Power detection circuit
US20120112816A1 (en) Circuit and method for implementing power good and chip enable control by a multi-functional pin of an integrated circuit
US10401399B2 (en) Low-power voltage detection circuit
CN103678012A (en) Semiconductor device
EP3251150B1 (en) Self-sensing reverse current protection switch
JP2007300760A (en) Booster circuit and electric apparatus
EP2738768A1 (en) Systems and methods for controlling power in semiconductor circuits
JP5163211B2 (en) Semiconductor integrated circuit for reset circuit and power supply control
KR101524701B1 (en) Electric Charge Charging Circuit
JP5641908B2 (en) Control circuit
JP5762358B2 (en) DC power supply
CN102468839B (en) Circuit applied to integrated circuit to realize multifunctional pin and method
KR100642402B1 (en) Initializing Signals Generating Circuit of Semiconductor Device
JP5971604B2 (en) Voltage detection circuit
KR101475229B1 (en) Apparatus of generating power-up signal for stable initialize and method thereof
JP5181761B2 (en) Semiconductor integrated circuit for reset circuit and power supply control
JP5687091B2 (en) Power supply voltage detection circuit
WO2018115869A1 (en) Voltage regulator

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180525

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 5