KR101521116B1 - 플라즈마파 트랜지스터의 성능을 평가하는 방법 - Google Patents

플라즈마파 트랜지스터의 성능을 평가하는 방법 Download PDF

Info

Publication number
KR101521116B1
KR101521116B1 KR1020140021365A KR20140021365A KR101521116B1 KR 101521116 B1 KR101521116 B1 KR 101521116B1 KR 1020140021365 A KR1020140021365 A KR 1020140021365A KR 20140021365 A KR20140021365 A KR 20140021365A KR 101521116 B1 KR101521116 B1 KR 101521116B1
Authority
KR
South Korea
Prior art keywords
plasma wave
axis
design window
channel length
velocity
Prior art date
Application number
KR1020140021365A
Other languages
English (en)
Inventor
김경록
박종률
김성호
Original Assignee
국립대학법인 울산과학기술대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국립대학법인 울산과학기술대학교 산학협력단 filed Critical 국립대학법인 울산과학기술대학교 산학협력단
Priority to KR1020140021365A priority Critical patent/KR101521116B1/ko
Priority to US15/120,786 priority patent/US9869711B2/en
Priority to PCT/KR2014/004009 priority patent/WO2015126005A1/ko
Priority to JP2016554651A priority patent/JP6324527B2/ja
Application granted granted Critical
Publication of KR101521116B1 publication Critical patent/KR101521116B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Plasma Technology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

플라즈마파 트랜지스터의 성능을 평가하는 방법은, 게이트 오버드라이브 전압(gate over drive voltage)에 의해 조정되는 플라즈마파 속도(plasma wave velocity)를 제 1 축으로 설정하고, 드레인-소스 전압(drain-to-source voltage)에 의해 조정되는 전자 표류 속도(electron drift velocity)를 제 2 축으로 설정하고, 채널 길이(Channel length)를 제 3 축으로 설정하며, 제 1 축, 제 2 축 및 제 3 축 간의 관계식에 기반하여 상기 플라즈마파 트랜지스터의 성능 파라미터 값의 변화에 따라 플라즈마파 트랜지스터가 테라헤르츠 이미터(terahertz emitter)로서 동작하는지 여부를 검사한다.

Description

플라즈마파 트랜지스터의 성능을 평가하는 방법{Method for estimating performace of plasma wave transistor}
본 발명은 반도체 소자 및 특성을 평가하는 방법에 관한 것으로서, 특히 플라즈마파 트랜지스터의 성능을 평가하기 위한 디자인 윈도우(design window) 및 이를 활용한 평가 방법에 관한 것이다.
테라헤르츠파는 100GHz~10THz 대역의 미개발 주파수 자원으로 전자기파 스펙트럼에서 적외선과 밀리미터파의 중간 영역으로서, 현재 기술 수준으로는 진입 장벽이 매우 높기 때문의 일종의 테라헤르츠 갭으로 인식되는 미개척 기술 분야이다. 테라헤르츠파 기술은 처음에는 주로 광학적 영역이었으나, 차츰 나노급 전자 소자/소재 기술이 발달하면서 광공학 기술과 전자공학 기술이 혼재하는 양상으로 전개되고 있다.
전자공학 기술로는 RTD(resonant tunneling diode), SBD(schottky barrier diode) 등의 수동 소자에 대한 연구가 활발히 진행 중이며, III-V HBT, HEMT 소자는 최근 차단 주파수 1 THz까지 접근하며 Sub-THz 동작이 가능하게 되었다. 한편, 광공학 기술로는 광전도 스위치, 광정류, 차주파수 발생(DFG), 광파 라메트릭, 테라헤르츠 양자폭포 레이저(THz-QCL) 및 일방 캐리어 포토다이오드(UTC-PD) 등과 같은 소자의 개발이 현실화되면서 테라헤르츠 기술을 더욱 견인하고 있다.
현재의 나노 트랜지스터 기술은 더욱 더 높은 동작 주파수를 위해 지속적으로 20nm까지 스케일 다운되고 있지만, 트랜짓 모드(transit-mode)에서의 채널 축소화만으로는 500 GHz 이상의 대역에서 동작하기에 한계가 있다. 이를 극복하기 위한 새로운 개념의 소자인 플라즈마파 트랜지스터(plasma wave transistor, PWT)는 채널 전자 밀도의 시공간 진동파로 정의되는 플라즈마파(plasma-wave)를 이용하여 트랜짓 모드 전자 표류 속도의 10~100 배 속도로 동작이 가능하다. 이러한 2D 채널 전자 밀도의 플라즈마 공진 현상을 이용해 트랜지스터의 차단 주파수보다 높은 주파수 영역에서 동작하는 테라헤르츠 발진 및 검출용 플라즈마파 트랜지스터에 대한 소자 연구는 테라헤르츠 갭을 메우기 위한 기술로써 전세계적으로 많은 연구가 진행되고 있다.
플라즈마파 트랜지스터를 이용한 테라헤르츠 발진 및 검출 소자 연구는 1993년 미국 RPI의 Michael Shur 교수가 처음 제시한 이후에, 20년간 구현 및 응용에의 연구가 미국, 일본, 유럽의 대학을 중심으로 진행되고 있으나, 여전히 상용화 수준에 이르는 테라헤르츠 소자 및 특성을 평가하는데 기술적 어려움이 존재한다.
이하에서 제시되는 선행기술문헌들에는 플라즈마파를 위한 공진기를 이용하여 테라헤르츠 범위 내에 도달할 수 있는 기술적 개요와 드레인-소스 전류나 플라즈마파의 주파수에 관한 상관 관계 내지 플라즈마파의 속도 및 드리프트 속도의 관계를 이론적으로 풀이하고 있다.
Terahertz Emitters, Detectors and Sensors: Current Status and Future Prospects, M. Ghanashyam Krishna, Sachin D. Kshirsagar and Surya P. Tewari, intech. Terahertz Resonant Detection by Plasma Waves in Nanometric Transistors, F. Teppe, A. El Fatimy, S. Boubanga, D. Seliuta, G. Valusis, B. Chenaud and W. Knap, Proceedings of the 13th International Symposium UFPS.
본 발명이 해결하고자 하는 기술적 과제는, 종래의 반도체 소자 기반의 공진형 플라즈마파 트랜지스터 테라헤르츠 발진기(THz emitter)의 실험에서는 실험 전에 해당 소자가 어느 정도의 성능을 발현할 것인지에 대한 기본적인 평가 방법이 미비하다는 문제를 해소하고, 이에 따라 이론과 실험의 결과를 비교하기 어려운 기술적 한계를 극복하고자 한다.
상기 기술적 과제를 해결하기 위하여, 본 발명의 일 실시예에 따른 플라즈마파 트랜지스터(plasma wave transistor, PWT)의 성능을 평가하는 방법은, 게이트 오버드라이브 전압(gate over drive voltage)에 의해 조정되는 플라즈마파 속도(plasma wave velocity)를 제 1 축으로 설정하는 단계; 드레인-소스 전압(drain-to-source voltage)에 의해 조정되는 전자 표류 속도(electron drift velocity)를 제 2 축으로 설정하는 단계; 및 상기 제 1 축 및 상기 제 2 축 간의 관계식을 포함하는 디자인 윈도우(design window)를 생성함으로써, 상기 플라즈마파 트랜지스터의 성능 파라미터 값의 변화에 따라 상기 플라즈마파 트랜지스터가 테라헤르츠 이미터(terahertz emitter)로서 동작하는지 여부를 검사하는 단계;를 포함한다.
일 실시예에 따른 상기 플라즈마파 트랜지스터의 성능을 평가하는 방법에서, 상기 디자인 윈도우는, 운동량 완화 시간(momentum relaxation time)에 따라 이미션(emission) 경계가 변화하고, 상기 플라즈마파 속도 및 상기 전자 표류 속도에 대한 플라즈마파 증가(plasma wave increment)를 이용하여 이미션 경계를 결정하며, 테라헤르츠 이미터로서의 기능이 보장되는 최대 채널 길이를 산출할 수 있다. 또한, 상기 디자인 윈도우에서 이미션 가능한 최소 마하 수(minimum Mach number)를 나타내는 그래프 모서리를 이용하여 상기 이미션 경계를 도출할 수 있다.
일 실시예에 따른 상기 플라즈마파 트랜지스터의 성능을 평가하는 방법에서, 상기 디자인 윈도우는, 채널 이동도(channel mobility) 또는 채널 길이(channel length)의 변화에 따라 이미션 경계가 변화하며, 사용자의 입력에 따라 이미션(emission) 경계 지점을 획득하고, 획득된 경계 지점에 해당하는 성능 파라미터를 상기 관계식에 입력함으로써 생성될 수 있다.
상기 기술적 과제를 해결하기 위하여, 본 발명의 다른 실시예에 따른 플라즈마파 트랜지스터의 성능을 평가하는 방법은, 게이트 오버드라이브 전압에 의해 조정되는 플라즈마파 속도를 제 1 축으로 설정하는 단계; 드레인-소스 전압에 의해 조정되는 전자 표류 속도를 제 2 축으로 설정하는 단계; 채널 길이(channel length)를 제 3 축으로 설정하는 단계; 및 상기 제 1 축, 상기 제 2 축 및 상기 제 3 축 간의 관계식을 포함하는 디자인 윈도우를 생성함으로써, 상기 플라즈마파 트랜지스터의 성능 파라미터 값의 변화에 따라 상기 플라즈마파 트랜지스터가 테라헤르츠 이미터로서 동작하는지 여부를 검사하는 단계;를 포함한다.
다른 실시예에 따른 상기 플라즈마파 트랜지스터의 성능을 평가하는 방법에서, 상기 디자인 윈도우는, 채널 이동도 및 채널 길이의 변화에 따른 이미션 경계의 변화를 3차원(3-dimension)으로 동시에 표현함으로써, 테라헤르츠 이미터로서의 기능이 보장되는 채널 길이, 플라즈마파 속도 및 전자 표류 속도의 범위를 결정할 수 있다.
다른 실시예에 따른 상기 플라즈마파 트랜지스터의 성능을 평가하는 방법에서, 상기 디자인 윈도우는, 플라즈마파의 움직임은 업스트림(upstream)과 다운스트림(downstream) 성분으로 나뉘고, 테라헤르츠 이미터의 이미션은 다중 반사(multiple reflection)에 의해 발생한다는 성질을 이용한 수학식을 만족하는 물리 조건을 포함하도록 설계될 수 있다.
상기 기술적 과제를 해결하기 위하여, 본 발명의 또 다른 실시예에 따른 플라즈마파 트랜지스터의 성능을 평가하는 방법은, 테라헤르츠 이미터의 채널 내부에서 고려하여야 하는 물리 조건(physical condition)을 미리 선정하여 디자인 윈도우의 성능 파라미터로 입력하는 단계; 플라즈마파 트랜지스터 소자를 위한 복수의 물질별로 상기 성능 파라미터의 변화에 따른 시각적인 이미션 양상을 3차원 플롯(plot)을 통해 생성하는 단계; 및 상기 복수의 물질별로 생성된 이미션 양상을 비교하여 디스플레이 수단 상에 표시하는 단계;를 포함하되, 상기 디자인 윈도우는, 게이트 오버드라이브 전압에 의해 조정되는 플라즈마파 속도를 제 1 축으로 설정하고, 드레인-소스 전압에 의해 조정되는 전자 표류 속도를 제 2 축으로 설정하고, 채널 길이를 제 3 축으로 설정하며, 상기 제 1 축, 상기 제 2 축 및 상기 제 3 축 간의 관계식에 기반하여 상기 플라즈마파 트랜지스터의 성능 파라미터 값의 변화에 따라 상기 플라즈마파 트랜지스터가 테라헤르츠 이미터로서 동작하는지 여부를 표시한다.
또 다른 실시예에 따른 상기 플라즈마파 트랜지스터의 성능을 평가하는 방법에서, 상기 디자인 윈도우는, 채널 이동도 및 채널 길이의 변화에 따른 이미션 경계의 변화를 3차원으로 동시에 표현함으로써, 테라헤르츠 이미터로서의 기능이 보장되는 채널 길이, 플라즈마파 속도 및 전자 표류 속도의 범위를 결정할 수 있다.
또 다른 실시예에 따른 상기 플라즈마파 트랜지스터의 성능을 평가하는 방법에서, 상기 디자인 윈도우는, 플라즈마파의 움직임은 업스트림과 다운스트림 성분으로 나뉘고, 테라헤르츠 이미터의 이미션은 다중 반사에 의해 발생한다는 성질을 이용한 수학식을 만족하는 물리 조건을 포함하도록 설계될 수 있다.
본 발명의 실시예들은, 플라즈마파 트랜지스터 이미터의 평가에 있어서 이미션 성능에 영향을 미치는 성능 파라미터를 선정하여 이들 간의 관계를 도출하고, 실험 전에 이미터가 이론적으로 어떠한 성능을 발현할 것인지를 검사할 수 있는 디자인 윈도우를 설계함으로써, 플라즈마파 트랜지스터가 테라헤르츠 발진기로서 동작할 수 있는지를 용이하게 평가할 수 있으며, 반도체 소자에 활용될 수 있는 다양한 물질들에 대한 이미터 성능 평가를 통해 새로운 소재를 활용한 플라즈마파 테라헤르츠 이미터 개발을 유도할 수 있다.
도 1은 본 발명의 일 실시예에 따른 플라즈마파 트랜지스터(plasma wave transistor, PWT)의 성능을 평가하는 공통 개념을 도시한 흐름도이다.
도 2 및 도 3은 제 1 실시예에 따른 성능 파라미터의 변화에 따른 이미션 윈도우(emission window)의 변화를 나타낸 도면이다.
도 4 내지 도 8은 제 2 실시예에 따른 성능 파라미터의 변화에 따른 이미션 윈도우의 변화를 나타낸 도면이다.
도 9는 본 발명의 다른 실시예에 따른 플라즈마파 트랜지스터의 성능을 평가하는 방법을 도시한 흐름도로서, 새로운 물리 조건을 디자인 윈도우에 반영하고 있는 제 3 실시예를 제안하고 있다.
도 10 내지 도 13은 제 3 실시예에 따른 새로운 경계를 정하는 방법을 설명하기 위한 이미션 윈도우 및 그 변화 양상을 도시한 도면이다.
도 14 내지 도 16은 도 9의 실시예에 따른 실제 활용 예를 도시한 이미션 윈도우 플롯이다.
도 17은 본 발명의 또 다른 실시예에 따른 플라즈마파 트랜지스터의 성능을 평가하는 방법을 도시한 흐름도로서, 다양한 물질을 비교하여 평가할 수 있는 기술적 수단을 제안하고 있다.
이하에서는 우선 본 발명의 실시예들이 채택하고 있는 공통 개념을 개괄적으로 제시한 후, 각각의 실시예들이 구현하고 있는 기술적 수단을 순차적으로 제시하도록 한다.
본 발명의 실시예들에 따른 플라즈마파 트랜지스터는 게이트 전압 (gate voltage)
Figure 112014017928477-pat00001
과 문턱 전압 (threshold voltage)
Figure 112014017928477-pat00002
의 차로 구성되는 게이트 오버드라이브 전압(gate over drive voltage)
Figure 112014017928477-pat00003
와 드레인-소스 전압(drain-to-source voltage)
Figure 112014017928477-pat00004
에 의하여 구동하고, 각각 플라즈마파 속도(plasma wave velocity)
Figure 112014017928477-pat00005
와 전자 표류 속도(electron drift velocity)
Figure 112014017928477-pat00006
를 결정한다. 따라서, 플라즈마파 속도
Figure 112014017928477-pat00007
와 전자 표류 속도
Figure 112014017928477-pat00008
를 각각 축으로 하여 양자 간의 관계식을 이용할 경우, 어느 지점에서부터 플라즈마파 트랜지스터가 테라헤르츠 이미터로서의 역할을 수행하는지, 또한 어떠한 테라헤르츠 영역을 지니는지를 확인할 수 있다.
이하에서 제시되는 본 발명의 실시예들은, 이상과 같은 공통 개념을 적용한 디자인 윈도우를 설계하되, 각 디자인 윈도우를 통해 이미션이 나타나는 경계 지점을 어떻게 확인할지에 대한 차이점을 갖는다. 이하에서 각각을 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 플라즈마파 트랜지스터(plasma wave transistor, PWT)의 성능을 평가하는 방법을 도시한 흐름도로서, 이상에서 소개한 공통 개념을 제시하고 있다.
S110 단계에서, 플라즈마파 트랜지스터 평가 장치는, 게이트 오버드라이브 전압(gate over drive voltage)에 의해 조정되는 플라즈마파 속도(plasma wave velocity)를 제 1 축으로 설정한다.
S120 단계에서, 플라즈마파 트랜지스터 평가 장치는, 드레인-소스 전압(drain-to-source voltage)에 의해 조정되는 전자 표류 속도(electron drift velocity)를 제 2 축으로 설정한다.
S130 단계에서, 플라즈마파 트랜지스터 평가 장치는, 상기 제 1 축 및 상기 제 2 축 간의 관계식을 포함하는 디자인 윈도우(design window)를 생성함으로써, 상기 플라즈마파 트랜지스터의 성능 파라미터 값의 변화에 따라 상기 플라즈마파 트랜지스터가 테라헤르츠 이미터(terahertz emitter)로서 동작하는지 여부를 검사한다.
[제 1 실시예 ]
상기 방법에서, S110 단계 및 S120 단계는 다음과 같은 일련의 수학식에 의해 풀이될 수 있다. 이하의 수학식에서 사용되는 부호 및 파라미터의 의미는 다음과 같다.
Figure 112014017928477-pat00009
Figure 112014017928477-pat00010
수학식 1은 초당 플라즈마 파동의 진폭이 얼마나 빠르게 증가하는지를 나타내는 식으로서, 여기에 FET가 게이트 오버드라이브 전압과 드레인-소스 전압에 의하여 조정된다는 점을 이용하여 ① 플라즈마 파동의 속도(게이트 오버드라이브 전압에 의하여 조정된다.) 및 ② 전자의 속도(드레인-소스 전압에 의하여 조정된다.)의 파라미터들로 각각 하나의 플롯(plot)의 축들을 구성한다.
이제, 수학식 1을 이용하여 어느 지점에서부터 이미션(emission)이 발생할지 (
Figure 112014017928477-pat00011
의 지점)를 일일이 확인하면서 점으로 표시한 뒤, 선으로 연결하여 영역을 표시할 수 있다.
Figure 112014017928477-pat00012
Figure 112014017928477-pat00013
Figure 112014017928477-pat00014
수학식 2 및 수학식 3은 각 물질의 특성에 따라 정해지는 값이며, 특정
Figure 112014017928477-pat00015
를 선정하고, 수학식 4를 이용하여
Figure 112014017928477-pat00016
로 환산한 뒤에,
Figure 112014017928477-pat00017
의 값을 일일이 수학식 1에 대입하여
Figure 112014017928477-pat00018
이 0이 되는 지점과,
Figure 112014017928477-pat00019
를 경계선으로 정한 뒤 연결하여 이미션 윈도우를 설계하였다.
도 2 및 도 3은 성능 파라미터의 변화에 따른 이미션 윈도우(emission window)의 변화를 나타낸 도면으로, 각각 채널 이동도
Figure 112014017928477-pat00020
및 채널 길이
Figure 112014017928477-pat00021
의 변화에 따른 이미션 윈도우를 나타내고 있다.
상기된 실시예에서, 디자인 윈도우는, 채널 이동도(channel mobility) 또는 채널 길이(channel length)의 변화에 따라 이미션 경계가 변화하며, 사용자의 입력에 따라 이미션(emission) 경계 지점을 획득하고, 획득된 경계 지점에 해당하는 성능 파라미터를 상기 관계식에 입력함으로써 생성될 수 있다. 즉, 상기 디자인 윈도우는, 본격적인 플라즈마파 트랜지스터의 공정 및 실험에 앞서 차후 실험적으로 확인하여 획득되어야 할 채널 이동도(channel mobility) 또는 채널 길이(channel length)의 타당한 파라미터를 상정하고, 상기 운동량 완화 시간과 주입 속도(injection velocity)를 계산하여 상기 제 1 축 및 상기 제 2축 간의 관계식에 입력함으로써 생성될 수 있다. 이후, 디자인 윈도우의 경계선에서 나타나는 상기 플라즈마파 속도와 상기 전자 표류 속도를 확인하여 이미터로써 동작하기 위한 상기 플라즈마파 트랜지스터의 성능을 평가할 수 있다.
그러나, 이렇게 수학식에 값을 대입하여 이미션하는 경계 지점의 형태를 확인하는 것은 다소 많은 시간이 소모되는 불편이 발견되었다. 따라서, 다음의 실시예에서는 이러한 번거로운 절차를 해소하고 즉시 각 경계를 결정할 수 있는 관계식을 도출하였다.
[제 2 실시예 ]
이를 위해 본 실시예에 따른 플라즈마파 트랜지스터의 성능을 평가하는 방법에서, 디자인 윈도우는, 운동량 완화 시간(momentum relaxation time)에 따라 이미션 경계가 변화하고, 상기 플라즈마파 속도 및 상기 전자 표류 속도에 대한 플라즈마파 증가(plasma wave increment)를 이용하여 이미션 경계를 결정하며, 테라헤르츠 이미터로서의 기능이 보장되는 최대 채널 길이를 산출한다. 특히, 상기 디자인 윈도우에서 이미션 가능한 최소 마하 수(minimum Mach number)를 나타내는 그래프 모서리를 이용하여 상기 이미션 경계를 도출하게 된다.
도 4는
Figure 112014017928477-pat00022
및
Figure 112014017928477-pat00023
에 대하여
Figure 112014017928477-pat00024
가 어떻게 변화하는지를 나타내는 플롯으로서,
Figure 112014017928477-pat00025
가 커질수록 파동의 진폭이 더욱 빠르고 크게 증가함을 알 수 있다.
한편, 다음의 표 1은 테라헤르츠 이미터를 제작하기 위한 물리 조건을 나타내고 있으며, 수학식 5 내지 수학식 7은 이로부터 유도되었다.
Figure 112014017928477-pat00026
Figure 112014017928477-pat00027
Figure 112014017928477-pat00028
Figure 112014017928477-pat00029
여기서,
Figure 112014017928477-pat00030
로서, 마하수(Mach number)를 나타낸다.
도 5는 이상의 표 1에 의하여 유도된 상기 수학식 5의 파란선, 상기 수학식 6의 10THz 점선, 및 상기 수학식 7의 초록선으로 나타낸 이미션 윈도우이다. 즉, 이상에서 제안된 수학식 5 내지 수학식 7에 의하여 앞서 소개한 실시예 1에 비해 상대적으로 더욱 빠르게 이미션 윈도우를 확인할 수 있다.
이러한 도 5의 디자인 윈도우는, 각 경계에서 이미션이 불가능한 영역으로 넘어갈 때 특징이 나타난다는 점에 착안하여 안출되었으며, 그 특징을 나타내는 조건들을 상기 표 1의 물리 조건(physical condition)으로 명명하였다. 즉, 표 1에서의 기준(criteria)에 기술되어 있는 식들의 부호를 모두 '='으로 바꾸어 그 식이 경계선을 의미하도록 변경한 후, 각 기호에 적합하도록
Figure 112014017928477-pat00031
에 관한 함수로 변형한 것이 수학식 5 내지 수학식 7에 해당한다.
도 6은 앞서 도 4 및 도 5를 합쳐서 표현한 플롯으로서, 어느 지점에서 플라즈마파 증가(plasma wave increment)
Figure 112014017928477-pat00032
가 가장 큰지를 확인할 수 있다. 또한, 도 7은 운동량 완화 시간(momentum relaxation time)
Figure 112014017928477-pat00033
에 따른 이미션 윈도우의 변화를 나타내었다.
도 8은 게이트 길이(gate length)의 변화에 따른 이미션 윈도우의 변화를 나타내고 있는 도면으로서, 다음의 수학식 8 및 수학식 9로부터 임의의 플라즈마파 트랜지스터가 테라헤르츠 이미터로서 기능할 수 있는 최대
Figure 112014017928477-pat00034
에 대한 정보가 담겨있다.
Figure 112014017928477-pat00035
Figure 112014017928477-pat00036
여기서, 각 변수의 의미는 앞서 정의된 바 있다.
예를 들어, 얻고자 하는 범위가 10THz까지라고 가정하였을 때, 디자인 윈도의 왼쪽 상단의 모서리가 이미션 가능한 최소 마하수(minimum Mach number)를 의미한다는 점을 이용하여, 10THz 경게선을 나타내는 수학식 6을 변형하여 수학식 9를 도출하였다. 즉, 수학식 6에 수학식 8을 활용하여 수학식 9를 얻을 수 있다.
[제 3 실시예 ]
한편, 다음의 실시예에서는 새로운 물리 조건(physical condition)을 활용한 디자인 윈도우를 제안하고 있다.
도 9는 본 발명의 다른 실시예에 따른 플라즈마파 트랜지스터의 성능을 평가하는 방법을 도시한 흐름도로서, 새로운 물리 조건을 디자인 윈도우에 반영하고 있다.
S210 단계에서, 플라즈마파 트랜지스터의 성능 평가 장치는, 게이트 오버드라이브 전압에 의해 조정되는 플라즈마파 속도를 제 1 축으로 설정한다.
S220 단계에서, 플라즈마파 트랜지스터의 성능 평가 장치는, 드레인-소스 전압에 의해 조정되는 전자 표류 속도를 제 2 축으로 설정한다.
S230 단계에서, 플라즈마파 트랜지스터의 성능 평가 장치는, 채널 길이(channel length)를 제 3 축으로 설정한다.
S240 단계에서, 플라즈마파 트랜지스터의 성능 평가 장치는, 상기 제 1 축, 상기 제 2 축 및 상기 제 3 축 간의 관계식을 포함하는 디자인 윈도우를 생성함으로써, 상기 플라즈마파 트랜지스터의 성능 파라미터 값의 변화에 따라 상기 플라즈마파 트랜지스터가 테라헤르츠 이미터로서 동작하는지 여부를 검사한다.
이때, 디자인 윈도우는, 채널 이동도 및 채널 길이의 변화에 따른 이미션 경계의 변화를 3차원(3-dimension)으로 동시에 표현함으로써, 테라헤르츠 이미터로서의 기능이 보장되는 채널 길이, 플라즈마파 속도 및 전자 표류 속도의 범위를 결정하는 것이 바람직하다. 또한, 상기 디자인 윈도우는, 플라즈마파의 움직임은 업스트림(upstream)과 다운스트림(downstream) 성분으로 나뉘고, 테라헤르츠 이미터의 이미션은 다중 반사(multiple reflection)에 의해 발생한다는 성질을 이용한 수학식((플라즈마파 속도 - 전자 표류 속도) × 운동량 완화 시간 > 채널 길이)을 만족하는 물리 조건을 포함하도록 설계될 수 있다.
본 실시예에서 활용되는 새로운 물리 조건에 관하여,
Figure 112014017928477-pat00037
는 플라즈마 파동의 진폭이 exp[-1](
Figure 112014017928477-pat00038
)이 되기까지 진행한 거리를 의미한다. 이 값이 채널 길이
Figure 112014017928477-pat00039
보다 작게 되면 다중 반사(multiple reflection)을 위한 충분한 진폭이 보장되지 않음을 의미한다.
플라즈마 파동은 채널 내부에 존재하므로,
Figure 112014017928477-pat00040
조건은 파동의 진행 방향에 따라,
Figure 112014017928477-pat00041
과
Figure 112014017928477-pat00042
으로 나뉘어야 한다. 이를 디자인 윈도우 플롯 상에 나타내기 위해
Figure 112014017928477-pat00043
에 관한 수학식으로 표현하면 다음과 같다.
Figure 112014017928477-pat00044
Figure 112014017928477-pat00045
여기서, 각 변수의 의미는 다음과 같다.
Figure 112014017928477-pat00046
이제, 이미션 윈도우의 아래 경계를 정하는 물리 조건에 한정하여 플롯으로 나타내면 도 10과 같다. 또한, 도 10의 물리 조건은 다음과 같이 수학식 12로 표현될 수 있다.
Figure 112014017928477-pat00047
여기서, 각 변수의 의미는 다음과 같다.
Figure 112014017928477-pat00048
상기 도 10의 플롯에 제시된 바와 같이 채널 내부의 업스트림(upstream)과 관련되어 있는
Figure 112014017928477-pat00049
조건이 이미션 윈도우의 아래 경계를 결정하는데 가장 주요한 조건임을 확인할 수 있다.
따라서, 새로운 경계선으로 나타낸 이미션 윈도우는 도 11과 같다. 도 11에 나타난 각 변수의 의미는 다음과 같다.
Figure 112014017928477-pat00050
도 11에서,
Figure 112014017928477-pat00051
이 작아질수록,
Figure 112014017928477-pat00052
이
Figure 112014017928477-pat00053
보다 우세해진다. 특히, 제 3 실시예는 플라즈마 파동의 움직임은 업스트림과 다운스트림의 성분으로 나뉜다는 점과 플라즈마파 트랜지스터 테라헤르츠 이미터에서 이미션은 다중 반사에 의하여 발생한다는 점에 주목함으로써 안출되었다.
이러한 두 가지 특징을 고려하였을 때,
Figure 112014017928477-pat00054
의 물리 조건이 추가되어야할 필요성을 인지하였으며, 이러한 조건을 추가하여 수학식 12의
Figure 112014017928477-pat00055
가 유도되었으며, 이를 플롯(붉은선)으로 나타낸 것이 도 11에 해당한다. 이상과 같이 새로운 물리 조건을 추가함으로써 더욱 정확한 이미션 윈도우의 제안이 가능하게 되었다.
도 12는 수학식 12의
Figure 112014017928477-pat00056
를 포함하여 이동도(mobility)와 게이트 길이(gate length)의 변화에 대하여 이미션 윈도우가 어떤 형태를 지닐지를 동시에 표현한 3차원 플롯이다.
즉, 최종적으로 도 11과 같은 플롯을 기본으로, 수학식 9의 요소를 더하여 어떠한 주어진 물질에 대하여 어느 채널 길이까지 이미터를 구현하는 것이 가능하며, 그 때의 플라즈마 파동의 속도와 전자의 속도 범위가 어느 정도 되는지 도 12의 3차원 플롯으로 구성하여 확인할 수 있게 되었다.
도 12의 3차원 플롯은 스트레인드(strained) Si (
Figure 112014017928477-pat00057
)로 플라즈마파 테라헤르츠 이미터로 만들었을 때, 어느
Figure 112014017928477-pat00058
와
Figure 112014017928477-pat00059
구간에서 이미터로서 작동하는지를 나타낸다. 예를 들어, 채널 길이 14nm를 지니는 소자의 이동도가 500 cm2/Vs를 지닐 때,
Figure 112014017928477-pat00060
는 약 1.1×107 cm/sec ~ 1.23×107 cm/sec,
Figure 112014017928477-pat00061
는 약 3.5×107 cm/sec ~ 5.1×107 cm/sec을 가해주어야 해당 소자가 테라헤르츠 이미터로서 작동함을 나타낸다.
도 13은 다음의 수학식 13에 의하여 이동도의 변화에 따라 이미션 윈도우가 어떤 양상으로 변하는지를 나타낸 3차원 플롯이다.
Figure 112014017928477-pat00062
여기서,
Figure 112014017928477-pat00063
는 전하량(electric charge)를 나타낸다.
이하에서는 이렇게 설계된 이미션 윈도우를 활용하는 예들을 제시하도록 한다.
도 14는 기존의 일반적인 Si에서 이동도가 향상된 스트레인드(strained) Si을 사용하였을 때, 이미션 윈도우의 확장과 최대 게이트 길이가 증가함으로 보여주는 플롯이다.
도 15는 동일한 게이트 길이에서 스트레인드 Si과 InAs가 테라헤르츠 이미터로 동작하는 경우 어떤 이미션 영역을 지니는지를 나타낸 플롯이다. 도 15에서 원하는 주파수를 얻기 위하여 요구되는
Figure 112014017928477-pat00064
와
Figure 112014017928477-pat00065
는 게이트 길이에 따라 동일하지만, 이러한 값들을 달성할 수 있는지의 여부는 물질이 지닌 특성에 의하여 결정된다.
도 16은 이동도에 따른 이미션 윈도우의 변화를 나타낸 도면으로서, 새로 제안한 소자의 이동도가 높아질수록 InAs 소자에 비하여 더 낮은 전자 표류 속도에서 이미터로서 구동이 가능함을 나타낸다.
예를 들어, InAs의 경우
Figure 112014017928477-pat00066
부터, 이동도 2000의 스트레인드 Si의 경우
Figure 112014017928477-pat00067
부터, 이동도 1000의 경우
Figure 112014017928477-pat00068
부터 구동이 가능하다.
도 17은 본 발명의 또 다른 실시예에 따른 플라즈마파 트랜지스터의 성능을 평가하는 방법을 도시한 흐름도로서, 다양한 물질을 비교하여 평가할 수 있는 기술적 수단을 제안하고 있다.
S310 단계에서, 플라즈마파 트랜지스터의 성능 평가 장치는, 테라헤르츠 이미터의 채널 내부에서 고려하여야 하는 물리 조건(physical condition)을 미리 선정하여 디자인 윈도우의 성능 파라미터로 입력한다.
여기서, 상기 디자인 윈도우는, 게이트 오버드라이브 전압에 의해 조정되는 플라즈마파 속도를 제 1 축으로 설정하고, 드레인-소스 전압에 의해 조정되는 전자 표류 속도를 제 2 축으로 설정하고, 채널 길이를 제 3 축으로 설정하며, 상기 제 1 축, 상기 제 2 축 및 상기 제 3 축 간의 관계식에 기반하여 상기 플라즈마파 트랜지스터의 성능 파라미터 값의 변화에 따라 상기 플라즈마파 트랜지스터가 테라헤르츠 이미터로서 동작하는지 여부를 표시하는 것이 바람직하다.
또한, 상기 디자인 윈도우는, 채널 이동도 및 채널 길이의 변화에 따른 이미션 경계의 변화를 3차원으로 동시에 표현함으로써, 테라헤르츠 이미터로서의 기능이 보장되는 채널 길이, 플라즈마파 속도 및 전자 표류 속도의 범위를 결정할 수 있다.
나아가, 상기 디자인 윈도우는, 플라즈마파의 움직임은 업스트림과 다운스트림 성분으로 나뉘고, 테라헤르츠 이미터의 이미션은 다중 반사에 의해 발생한다는 성질을 이용한 수학식((플라즈마파 속도 - 전자 표류 속도) × 운동량 완화 시간 > 채널 길이)을 만족하는 물리 조건을 포함하도록 설계될 수 있다.
S320 단계에서, 플라즈마파 트랜지스터의 성능 평가 장치는, 플라즈마파 트랜지스터 소자를 위한 복수의 물질별로 상기 성능 파라미터의 변화에 따른 시각적인 이미션 양상을 3차원 플롯(plot)을 통해 생성한다.
S330 단계에서, 플라즈마파 트랜지스터의 성능 평가 장치는, 상기 복수의 물질별로 생성된 이미션 양상을 비교하여 디스플레이 수단 상에 표시한다.
상기된 본 발명의 실시예들에 따르면, 플라즈마파 트랜지스터 이미터의 평가에 있어서 이미션 성능에 영향을 미치는 성능 파라미터를 선정하여 이들 간의 관계를 도출하고, 실험 전에 이미터가 이론적으로 어떠한 성능을 발현할 것인지를 검사할 수 있는 디자인 윈도우를 설계함으로써, 플라즈마파 트랜지스터가 테라헤르츠 발진기로서 동작할 수 있는지를 용이하게 평가할 수 있으며, 반도체 소자에 활용될 수 있는 다양한 물질들에 대한 이미터 성능 평가를 통해 새로운 소재를 활용한 플라즈마파 테라헤르츠 이미터 개발을 유도할 수 있다.
이를 위해 본 발명의 실시예들은, 테라헤르츠 이미터의 성능을 결정하는 물질, 채널의 길이, 플라즈마 파동의 속도, 전자의 표류 속도와 같은 파라미터들을 선정하여, 플라즈마파 트랜지스터 이미터를 예견하는 수학식을 제안하였다. 이 과정에서, 플라즈마 파동의 속도는 게이트 오버드라이브 전압에 의하여 조정되고, 전자의 속도는 드레인-소스 전압에 의해 조정되므로, 이 둘을 한 도면의 x축 및 y축으로 설정하고, 추가적으로 채널의 길이를 z축으로 설정한 후, 이들의 관계를 나타내는 수학식을 3차원 그래프를 통해 표현함으로써, 어떠한
Figure 112014017928477-pat00069
에서 어느 정도
Figure 112014017928477-pat00070
및
Figure 112014017928477-pat00071
를 가해야 테라헤르츠 이미터를 구현할 수 있을지를 간단하게 확인할 수 있다.
나아가, 주요 파라미터를 선정하고, 이를 평가 축에 배열하여 소자의 성능을 평가할 수 있는 평가 방법을 제안함으로써, 종래의 테라헤르츠 이미터에서 활용되지 못하던 소재를 활용한 소자의 개발에 도움을 줄 수 있는 기술로 기대된다.
이상에서 본 발명에 대하여 그 다양한 실시예들을 중심으로 살펴보았다. 본 발명에 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

Claims (10)

  1. 플라즈마파 트랜지스터(plasma wave transistor, PWT)의 성능을 평가하는 방법에 있어서,
    게이트 오버드라이브 전압(gate over drive voltage)에 의해 조정되는 플라즈마파 속도(plasma wave velocity)를 제 1 축으로 설정하는 단계;
    드레인-소스 전압(drain-to-source voltage)에 의해 조정되는 전자 표류 속도(electron drift velocity)를 제 2 축으로 설정하는 단계; 및
    상기 제 1 축 및 상기 제 2 축 간의 관계식을 포함하는 디자인 윈도우(design window)를 생성함으로써, 테라헤르츠 이미터의 채널 내부에서 고려하여야 하는 물리 조건(physical condition)을 나타내는 상기 플라즈마파 트랜지스터의 성능 파라미터 값의 변화에 따라 상기 플라즈마파 트랜지스터가 테라헤르츠 이미터(terahertz emitter)로서 동작하는지 여부를 검사하는 단계;를 포함하는 방법.
  2. 제 1 항에 있어서,
    상기 디자인 윈도우는,
    채널 이동도(channel mobility) 또는 채널 길이(channel length)의 변화에 따라 이미션 경계가 변화하며,
    사용자의 입력에 따라 이미션(emission) 경계 지점을 획득하고, 획득된 경계 지점에 해당하는 성능 파라미터를 상기 관계식에 입력함으로써 생성되는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서,
    상기 디자인 윈도우는,
    운동량 완화 시간(momentum relaxation time)에 따라 이미션 경계가 변화하고,
    상기 플라즈마파 속도 및 상기 전자 표류 속도에 대한 플라즈마파 증가(plasma wave increment)를 이용하여 이미션 경계를 결정하며,
    테라헤르츠 이미터로서의 기능이 보장되는 최대 채널 길이를 산출하는 것을 특징으로 하는 방법.
  4. 제 3 항에 있어서,
    상기 디자인 윈도우에서 이미션 가능한 최소 마하 수(minimum Mach number)를 나타내는 그래프 모서리를 이용하여 상기 이미션 경계를 도출하는 것을 특징으로 하는 방법.
  5. 플라즈마파 트랜지스터의 성능을 평가하는 방법에 있어서,
    게이트 오버드라이브 전압에 의해 조정되는 플라즈마파 속도를 제 1 축으로 설정하는 단계;
    드레인-소스 전압에 의해 조정되는 전자 표류 속도를 제 2 축으로 설정하는 단계;
    채널 길이(channel length)를 제 3 축으로 설정하는 단계; 및
    상기 제 1 축, 상기 제 2 축 및 상기 제 3 축 간의 관계식을 포함하는 디자인 윈도우를 생성함으로써, 테라헤르츠 이미터의 채널 내부에서 고려하여야 하는 물리 조건(physical condition)을 나타내는 상기 플라즈마파 트랜지스터의 성능 파라미터 값의 변화에 따라 상기 플라즈마파 트랜지스터가 테라헤르츠 이미터로서 동작하는지 여부를 검사하는 단계;를 포함하는 방법.
  6. 제 5 항에 있어서,
    상기 디자인 윈도우는, 채널 이동도 및 채널 길이의 변화에 따른 이미션 경계의 변화를 3차원(3-dimension)으로 동시에 표현함으로써, 테라헤르츠 이미터로서의 기능이 보장되는 채널 길이, 플라즈마파 속도 및 전자 표류 속도의 범위를 결정하는 것을 특징으로 하는 방법.
  7. 제 5 항에 있어서,
    상기 디자인 윈도우는,
    플라즈마파의 움직임은 업스트림(upstream)과 다운스트림(downstream) 성분으로 나뉘고, 테라헤르츠 이미터의 이미션은 다중 반사(multiple reflection)에 의해 발생한다는 성질을 이용하여, 다음의 수학식을 만족하는 물리 조건을 포함하도록 설계된 것을 특징으로 하는 방법.
    [수학식]
    (플라즈마파 속도 - 전자 표류 속도) × 운동량 완화 시간 > 채널 길이
  8. 플라즈마파 트랜지스터의 성능을 평가하는 방법에 있어서,
    테라헤르츠 이미터의 채널 내부에서 고려하여야 하는 물리 조건(physical condition)을 미리 선정하여 디자인 윈도우의 성능 파라미터로 입력하는 단계;
    플라즈마파 트랜지스터 소자를 위한 복수의 물질별로 상기 성능 파라미터의 변화에 따른 시각적인 이미션 양상을 3차원 플롯(plot)을 통해 생성하는 단계; 및
    상기 복수의 물질별로 생성된 이미션 양상을 비교하여 디스플레이 수단 상에 표시하는 단계;를 포함하되,
    상기 디자인 윈도우는,
    게이트 오버드라이브 전압에 의해 조정되는 플라즈마파 속도를 제 1 축으로 설정하고, 드레인-소스 전압에 의해 조정되는 전자 표류 속도를 제 2 축으로 설정하고, 채널 길이를 제 3 축으로 설정하며,
    상기 제 1 축, 상기 제 2 축 및 상기 제 3 축 간의 관계식에 기반하여 상기 플라즈마파 트랜지스터의 성능 파라미터 값의 변화에 따라 상기 플라즈마파 트랜지스터가 테라헤르츠 이미터로서 동작하는지 여부를 표시하는 것을 특징으로 하는 방법.
  9. 제 8 항에 있어서,
    상기 디자인 윈도우는, 채널 이동도 및 채널 길이의 변화에 따른 이미션 경계의 변화를 3차원으로 동시에 표현함으로써, 테라헤르츠 이미터로서의 기능이 보장되는 채널 길이, 플라즈마파 속도 및 전자 표류 속도의 범위를 결정하는 것을 특징으로 하는 방법.
  10. 제 8 항에 있어서,
    상기 디자인 윈도우는,
    플라즈마파의 움직임은 업스트림과 다운스트림 성분으로 나뉘고, 테라헤르츠 이미터의 이미션은 다중 반사에 의해 발생한다는 성질을 이용하여, 다음의 수학식을 만족하는 물리 조건을 포함하도록 설계된 것을 특징으로 하는 방법.
    [수학식]
    (플라즈마파 속도 - 전자 표류 속도) × 운동량 완화 시간 > 채널 길이
KR1020140021365A 2014-02-24 2014-02-24 플라즈마파 트랜지스터의 성능을 평가하는 방법 KR101521116B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140021365A KR101521116B1 (ko) 2014-02-24 2014-02-24 플라즈마파 트랜지스터의 성능을 평가하는 방법
US15/120,786 US9869711B2 (en) 2014-02-24 2014-05-07 Method for evaluating performance of plasma wave transistor
PCT/KR2014/004009 WO2015126005A1 (ko) 2014-02-24 2014-05-07 플라즈마파 트랜지스터의 성능을 평가하는 방법
JP2016554651A JP6324527B2 (ja) 2014-02-24 2014-05-07 プラズマ波トランジスタの性能を評価する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140021365A KR101521116B1 (ko) 2014-02-24 2014-02-24 플라즈마파 트랜지스터의 성능을 평가하는 방법

Publications (1)

Publication Number Publication Date
KR101521116B1 true KR101521116B1 (ko) 2015-05-19

Family

ID=53394938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140021365A KR101521116B1 (ko) 2014-02-24 2014-02-24 플라즈마파 트랜지스터의 성능을 평가하는 방법

Country Status (4)

Country Link
US (1) US9869711B2 (ko)
JP (1) JP6324527B2 (ko)
KR (1) KR101521116B1 (ko)
WO (1) WO2015126005A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017115895A1 (ko) * 2015-12-31 2017-07-06 울산과학기술원 서스펜디드 채널 플라즈마파 트랜지스터의 성능 평가 방법
KR101777929B1 (ko) * 2015-12-31 2017-09-13 울산과학기술원 서스펜디드 채널 플라즈마파 트랜지스터의 성능 평가 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216646A (ja) * 2005-02-02 2006-08-17 Matsushita Electric Ind Co Ltd 電磁波発生素子
US8053271B2 (en) * 2004-04-26 2011-11-08 Sensor Electronic Technology, Inc. Device and method for managing radiation
US20130277716A1 (en) * 2010-12-03 2013-10-24 Tohoku University Terahertz electromagnetic wave conversion device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3492526B2 (ja) * 1998-08-14 2004-02-03 モトローラ株式会社 Ｍｏｓｆｅｔの電気的特性の特性化方法
JP2005142304A (ja) * 2003-11-05 2005-06-02 Seiko Epson Corp トランジスタの評価方法
JP5393058B2 (ja) * 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
DE102007062562B4 (de) * 2007-12-22 2009-10-01 Johann Wolfgang Goethe-Universität Frankfurt am Main Monolithisch integrierter Antennen- und Empfängerschaltkreis für die Erfassung von Terahertz-Wellen
JP5427061B2 (ja) * 2010-02-24 2014-02-26 パナソニック株式会社 テラヘルツ波放射素子
WO2017115895A1 (ko) * 2015-12-31 2017-07-06 울산과학기술원 서스펜디드 채널 플라즈마파 트랜지스터의 성능 평가 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053271B2 (en) * 2004-04-26 2011-11-08 Sensor Electronic Technology, Inc. Device and method for managing radiation
JP2006216646A (ja) * 2005-02-02 2006-08-17 Matsushita Electric Ind Co Ltd 電磁波発生素子
US20130277716A1 (en) * 2010-12-03 2013-10-24 Tohoku University Terahertz electromagnetic wave conversion device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017115895A1 (ko) * 2015-12-31 2017-07-06 울산과학기술원 서스펜디드 채널 플라즈마파 트랜지스터의 성능 평가 방법
KR101777929B1 (ko) * 2015-12-31 2017-09-13 울산과학기술원 서스펜디드 채널 플라즈마파 트랜지스터의 성능 평가 방법
US10684320B2 (en) 2015-12-31 2020-06-16 Unist (Ulsan National Institute Of Science And Technology) Performance evaluation method of suspended channel plasma wave transistor

Also Published As

Publication number Publication date
JP2017510067A (ja) 2017-04-06
US9869711B2 (en) 2018-01-16
JP6324527B2 (ja) 2018-05-16
US20170010317A1 (en) 2017-01-12
WO2015126005A1 (ko) 2015-08-27

Similar Documents

Publication Publication Date Title
Xu Silicon electro-optic micro-modulator fabricated in standard CMOS technology as components for all silicon monolithic integrated optoelectronic systems
Nipane et al. Electrostatics of lateral pn junctions in atomically thin materials
Mateos et al. Operation and high-frequency performance of nanoscale unipolar rectifying diodes
Boedo et al. Edge transport studies in the edge and scrape-off layer of the National Spherical Torus Experiment with Langmuir probes
Wilmart et al. A Klein-tunneling transistor with ballistic graphene
KR101521116B1 (ko) 플라즈마파 트랜지스터의 성능을 평가하는 방법
Vainshtein et al. Collapsing-field-domain-based 200 GHz solid-state source
Mirovsky et al. Synchronized single electron emission from dynamical quantum dots
Mundel et al. New Lagrangian diagnostics for characterizing fluid flow mixing
Zhou et al. A novel picosecond pulse generation circuit based on SRD and NLTL
Ghivela et al. Ka band noise comparison for Si, Ge, GaAs, InP, WzGaN, 4H-SiC-based IMPATT diode
Matys et al. Direct measurement of donor-like interface state density and energy distribution at insulator/AlGaN interface in metal/Al2O3/AlGaN/GaN by photocapacitance method
KR101777929B1 (ko) 서스펜디드 채널 플라즈마파 트랜지스터의 성능 평가 방법
Zakaria et al. InGaAs-based planar barrier diode as microwave rectifier
Park et al. Physical analysis and design of resonant plasma-wave transistors for terahertz emitters
JP6530503B2 (ja) サスペンデッドチャネルプラズマ波トランジスタの性能評価方法
Acharyya et al. Effect of photo-irradiation on the noise properties of double-drift silicon MITATT device
Mishra et al. Computer simulation study on the noise and millimeter wave properties of InP/GaInAs heterojunction double avalanche region IMPATT diode
Smith et al. Room-temperature semiconductor coherent Smith–Purcell terahertz sources
Zhukov et al. Investigations of local electronic transport in InAs nanowires by scanning gate microscopy at liquid helium temperatures
Stephen et al. Improvements in thermionic cooling through engineering of the heterostructure interface using Monte Carlo simulations
Baymatov et al. Electron eigenvalues in quantum well of AlAs/In x Ga1− x As/AlAs heterostructures with InAs nanoinserts
Ozgun et al. Forward backward domain decomposition method for finite element solution of electromagnetic boundary value problems
Wiśniewski et al. Modeling of tunnel field effect transistor: the impact of construction parameters
Alqurashi Advanced tunneling diodes for high-frequency applications and wireless communication systems

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 5