KR101517685B1

KR101517685B1 - Level converter

Info

Publication number: KR101517685B1
Application number: KR1020130106355A
Authority: KR
Inventors: 김철우; 김정문; 정준원; 심민섭
Original assignee: 고려대학교 산학협력단
Priority date: 2013-09-04
Filing date: 2013-09-04
Publication date: 2015-05-04
Also published as: KR20150027657A

Abstract

입력 전압과 출력 전압의 차이가 근소해 지더라도 정상 동작이 가능해서, 전체적으로 동작 범위가 넓은 레벨변환기를 제공한다. 레벨 변환기의 출력 전압을 추가적으로 방전하는 구성을 통해서, 출력 전압이 방전되지 않고 계속 하이 신호로 유지되는 현상을 방지할 수 있다. 따라서, 다양한 전압 범위에 대해서도 안정적으로 신호 레벨을 변환할 수 있는 레벨 변환기를 제공한다.Even when the difference between the input voltage and the output voltage becomes small, the normal operation can be performed, thereby providing a level converter having a wide operation range as a whole. A configuration in which the output voltage of the level converter is additionally discharged can prevent the output voltage from being maintained as a high signal without being discharged. Therefore, it provides a level converter that can stably convert the signal level to various voltage ranges.

Description

레벨 변환기{LEVEL CONVERTER}Level converter {LEVEL CONVERTER}

본 발명은 레벨 변환기에 관한 것으로, 보다 상세하게는 입력 신호 레벨과 출력 신호 레벨의 수준이 유사한 경우에도 이용할 수 있는 동작 범위가 넓은 레벨 변환기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a level converter, and more particularly, to a level converter having a wide range of operation available even when the levels of an input signal level and an output signal level are similar.

휴대용 기기의 대중화와 배터리의 유한한 용량으로 인해 전자 제품의 전력 소모를 최소화하는 기술들이 주목 받고 있다. 이러한 기술 중 다중 공급 전압(multiple supply voltage)과 관련된 설계 기법이 유용하게 사용될 수 있다.Technologies that minimize the power consumption of electronic products due to the popularization of portable devices and the limited capacity of batteries are attracting attention. Of these techniques, design techniques related to multiple supply voltages may be useful.

예를 들어, 다중 공급 전압 시스템은 낮은 성능을 요구하는 부품에는 낮은 전압을 공급하고 높은 성능을 요구하는 부품에는 높은 전압을 공급할 수 있다. 이 경우 부품이 요구하는 성능과 관계 없이 모든 부품에 일률적으로 높은 전압을 공급하는 방법에 비하여 소비전력이 작다.For example, multiple supply voltage systems can supply low voltages for parts that require low performance and high voltages for parts that demand high performance. In this case, the power consumption is smaller than the method of uniformly supplying a high voltage to all the parts irrespective of the performance required by the part.

다중 공급 전압 시스템에서 레벨 변환기는 공급 전압이 다른 각 부품 간의 인터페이스에서 신호의 레벨을 변환시키는 중요한 회로이다.In multi-supply voltage systems, a level converter is an important circuit that converts the level of the signal at the interface between each of the different parts of the supply voltage.

레벨 변환기는 어떤 디지털 회로의 신호 레벨을 다른 디지털 회로 형식의 신호 레벨로 변환하는 회로이다. 따라서, 전압을 모든 부품에 일률적으로 공급하는 것이 아닌 각 부품마다 요구되는 성능에 따라 다른 전압을 공급하기 위해서는 레벨 변환기가 필수적으로 요구된다.A level converter is a circuit that converts the signal level of a digital circuit to a signal level of another digital circuit type. Therefore, a level converter is indispensably required to supply different voltages according to the performance required for each part, rather than uniformly supplying the voltage to all the parts.

다만, 종래의 레벨 변환기는 낮은 레벨의 입력 전압을 높은 레벨로 변환하여 출력하고자 할 때, 높은 레벨의 전압이 낮은 레벨의 입력 전압과 차이가 작을수록 정상 동작을 하지 않는 경우가 있어, 그 활용성에 제약이 있었다.However, when the conventional level converter converts a low level input voltage to a high level and outputs it, there is a case where the higher level voltage is smaller than the lower level input voltage, the normal operation may not be performed. There was a constraint.

특히, 낮은 레벨의 입력 전압이 저전력 설계를 위해 매우 낮게 설정된 경우에는 특히 더 큰 제약이 발생한다. 따라서, 다양한 전압 범위에 대해서도 안정적으로 신호 레벨을 변환할 수 있는 레벨 변환기가 필요하다.In particular, especially when the low level input voltage is set too low for a low power design, a greater limitation arises. Therefore, a level converter capable of stably converting the signal level to various voltage ranges is required.

일측에 있어서, 단일 공급 전압을 입력받아, 두 개의 전압을 출력하는 전원 공급부, 상기 전원 공급부에서 출력되는 상기 두 개의 전압을 이용하여, 레벨 변환기에 입력되는 제 1 전압을 제 2 전압으로 변환하는 전압 레벨 변환부 및 상기 레벨 변환부의 출력 전압을 방전하는 방전부를 포함하는 레벨 변환기를 제공한다.A power supply for receiving a single supply voltage and outputting two voltages, a voltage converter for converting a first voltage input to the level converter to a second voltage using the two voltages output from the power supply, And a discharging unit for discharging the output voltage of the level converting unit.

일실시예에 있어서, 상기 레벨 변환부는, 상기 레벨 변환기의 출력단에 인가되는 전압을 방전하는 제 3 NMOS를 포함할 수 있다.In one embodiment, the level converter may include a third NMOS for discharging a voltage applied to an output terminal of the level converter.

일실시예에 있어서, 제 3 NMOS는 상기 레벨 변환기에 입력되는 입력 전압이 하이 신호에서 로우 신호로 스윙(swing)하는 경우에, 상기 레벨 변환기의 출력단에 인가되는 전압을 방전할 수 있다.In one embodiment, the third NMOS may discharge the voltage applied to the output of the level converter when the input voltage to the level converter swings from a high signal to a low signal.

일실시예에 있어서, 상기 방전부는, 상기 레벨 변환기에 입력되는 입력 전압이 하이 신호에서 로우 신호로 스윙하는 경우에, 상기 레벨 변환기의 출력단에 인가되는 전압을 추가 방전할 수 있다.In one embodiment, the discharge unit may further discharge a voltage applied to an output terminal of the level converter when an input voltage input to the level converter swings from a high signal to a low signal.

일실시예에 있어서 상기 방전부는, 상기 레벨 변환부의 출력단에 인가되는 상기 출력 전압을 방전하는 적어도 하나의 트랜지스터를 포함할 수 있다.In one embodiment, the discharge unit may include at least one transistor for discharging the output voltage applied to the output terminal of the level conversion unit.

일실시예에 있어서, 상기 방전부는, 상기 레벨 변환부의 입력 전압을 반전하는 인버터 및 상기 레벨 변환부의 출력 전압과 연결되는 제4 NMOS 트랜지스터를 포함할 수 있다.In one embodiment, the discharger may include an inverter for inverting the input voltage of the level converter, and a fourth NMOS transistor connected to the output voltage of the level converter.

일실시예에 있어서, 상기 제4 NMOS 트랜지스터의 드레인 단은 상기 레벨 변환부의 출력 단과 연결되고, 게이트 단은 상기 인버터의 출력 단과 연결될 수 있다.In one embodiment, the drain terminal of the fourth NMOS transistor may be connected to the output terminal of the level converting section, and the gate terminal may be connected to the output terminal of the inverter.

일실시예에 있어서, 상기 전원 공급부는, 제1 NMOS 트랜지스터 및 상기 레벨 변환기의 상기 출력 전압을 피드백 받는 제1 PMOS 트랜지스터를 포함할 수 있다.In one embodiment, the power supply may include a first NMOS transistor and a first PMOS transistor that receives the output voltage of the level converter.

일실시예에 있어서, 상기 제1 NMOS 트랜지스터는 게이트단 및 드레인단이 상기 단일 공급 전압과 연결되고, 상기 제1 PMOS 트랜지스터는 게이트단이 상기 레벨 변환기의 출력단과 연결되고, 소스 단이 상기 공급전원과 연결되고, 상기 제1 NMOS 트랜지스터의 소스과 상기 제1 PMOS 트랜지스터의 드레인단이 서로 연결될 수 있다.In one embodiment, the first NMOS transistor has a gate terminal and a drain terminal connected to the single supply voltage, the first PMOS transistor has a gate terminal connected to an output terminal of the level converter, And a source of the first NMOS transistor and a drain of the first PMOS transistor may be connected to each other.

일실시예에 있어서, 상기 레벨 변환부는, 상기 제1 NMOS 트랜지스터의 소스 단 및 상기 제1 PMOS 트랜지스터의 드레인 단과 연결되는 제2 PMOS 트랜지스터, 상기 제2 PMOS 트랜지스터의 드레인단과 연결되는 제2 NMOS 트랜지스터,상기 공급 전압과 연결되는 제3 PMOS 트랜지스터 및 상기 제3 PMOS 트랜지스터의 드레인단과 연결되는 제3 NMOS 트랜지스터를 포함할 수 있다.The level converter may include a second PMOS transistor connected to a source terminal of the first NMOS transistor and a drain terminal of the first PMOS transistor, a second NMOS transistor coupled to a drain terminal of the second PMOS transistor, A third PMOS transistor connected to the supply voltage, and a third NMOS transistor connected to a drain terminal of the third PMOS transistor.

일실시예에 있어서, 상기 레벨 변환부의 입력 전압이 상기 제2 PMOS 트랜지스터 및 상기 제2 NMOS 트랜지스터의 게이트 단으로 인가되고, 상기 제3 PMOS 트랜지스터의 드레인단 및 상기 제3 NMOS 트랜지스터의 드레인단이 상기 레벨 변환부의 출력단일 수 있다.In one embodiment, an input voltage of the level converter is applied to a gate terminal of the second PMOS transistor and the second NMOS transistor, and a drain terminal of the third PMOS transistor and a drain terminal of the third NMOS transistor The output of the level converter can be a single.

일실시예에 있어서, 상기 제2 PMOS 트랜지스터의 드레인단 및 상기 제2 NMOS 트랜지스터의 드레인단이 상기 제3 PMOS 트랜지스터 및 상기 제3 NMOS 트랜지스터의 게이트 단과 연결될 수 있다.In one embodiment, the drain terminal of the second PMOS transistor and the drain terminal of the second NMOS transistor may be connected to the gate terminal of the third PMOS transistor and the third NMOS transistor.

다른 일측에 있어서, 방전 수단을 포함하며, 제 1 전압을 제 2 전압으로 변환하는 레벨 변환기의 제어 방법에 있어서, 하이 신호(high signal)로부터 로우 신호(low signal)로 스윙하는 제 1 전압을 입력받는 단계 및 상기 제 1 전압을 상기 제 2 전압으로 변환하여, 상기 레벨 변환기의 출력단으로 출력하는 단계를 포함하며, 상기 출력하는 단계는, 상기 제 1 전압이 하이 신호로부터 로우 신호로 스윙하는 경우 상기 출력단의 전압을 방전하고, 상기 방전 수단을 이용하여 상기 출력단의 전압을 추가 방전하는 레벨 변환기의 제어 방법을 제공한다.A method of controlling a level converter comprising a discharging means and converting a first voltage to a second voltage, the method comprising the steps of: inputting a first voltage swinging from a high signal to a low signal; Converting the first voltage to the second voltage and outputting the second voltage to an output terminal of the level converter, wherein the outputting step includes the steps of: when the first voltage swings from the high signal to the low signal, There is provided a method of controlling a level converter for discharging a voltage at an output terminal and further discharging a voltage at the output terminal using the discharging means.

도 1은 레벨 변환기가 사용되는 다중 공급 전압 시스템의 블록도이다.
도 2는 일비교예에 따른 단일 전원 레벨 변환기(SSLC: single-supply level converter)의 회로도이다.
도 3은 일비교예에 따른 단일 전원 레벨 변환기의 입력 및 출력 전압의 파형이다.
도 4는 일비교예에 따른 입력 전압 레벨과 출력 전압 레벨의 차이가 근소할 경우에 단일 전원 레벨 변환기의 입력 및 출력 파형이다.
도 5은 일실시예에 따른 레벨 변환기의 구조를 나타내는 블록도이다.
도 6은 일실시예에 따른 레벨 변환기의 회로도이다.
도 7은 일실시예에 따른 레벨 변환기의 각 노드의 파형이다.
도 8은 일실시예에 따른 레벨 변환기의 레벨 변환 방법의 흐름도이다.Figure 1 is a block diagram of a multiple supply voltage system in which a level converter is used.
2 is a circuit diagram of a single-supply level converter (SSLC) according to one comparative example.
3 is a waveform of input and output voltages of a single power supply level converter according to one comparative example.
FIG. 4 is an input and output waveform of a single power level converter when the difference between the input voltage level and the output voltage level according to a comparative example is small.
5 is a block diagram illustrating a structure of a level converter according to an embodiment.
6 is a circuit diagram of a level converter according to an embodiment.
7 is a waveform of each node of the level converter according to an embodiment.
8 is a flowchart of a level converting method of a level converter according to an embodiment.

이하에서, 본 발명의 일부 실시예를, 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, some embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to or limited by the embodiments. Like reference symbols in the drawings denote like elements.

도 1은 레벨 변환기가 사용되는 다중 공급 전압 시스템(100)의 블록도이다.1 is a block diagram of a multiple supply voltage system 100 in which a level converter is used.

도 1을 참조하면, 다중 공급 전압 시스템(100)은 각 부품마다 크기가 다른 전압을 공급할 수 있다. 예를 들어, VDDL 영역(110) 및 VDDH 영역(120)은 각각 최적 동작 전압을 가질 수 있다. VDDL 영역(110)은 상대적으로 낮은 최적 동작 전압을 가질 수 있으며, VDDH 영역(130)은 상대적으로 높은 최적 동작 전압을 가질 수 있다. 최적 동작 전압이 상이한 두 영역에 대하여, 일괄적인 전압이 인가되는 경우, 전력 소모의 효율성이 저하될 수 있다.Referring to FIG. 1, the multiple supply voltage system 100 may supply voltages of different sizes for each component. For example, VDDL region 110 and VDDH region 120 may each have an optimal operating voltage. The VDDL region 110 may have a relatively low optimal operating voltage and the VDDH region 130 may have a relatively high optimal operating voltage. For a region where the optimum operating voltage is different, if the collective voltage is applied, the efficiency of power consumption may be lowered.

이에 따라, 레벨 변환기(120)는 각각의 부품에 최적 동작 전압이 인가될 수 있도록, 부품 사이에서 전압 레벨을 변환할 수 있다.Accordingly, the level converter 120 can convert the voltage level between the parts so that the optimum operating voltage can be applied to each part.

도 1의 실시 예에서, 레벨 변환기(120)는 낮은 전압 레벨인 V_DDL의 전압을 공급받는 회로들의 영역(110)과 V_DDL 보다 높은 전압 레벨인 V_DDH의 전압을 공급받는 회로들의 영역(130) 사이에 배치될 수 있다.1, the level converter 120 includes a region 110 of circuits supplied with a voltage of a low voltage level V _DDL and a region 130 of circuits supplied with a voltage of V _{DDH, which} is a voltage level higher than V _DDL As shown in FIG.

일실시예에 따르면, 레벨 변환기(120)는 낮은 전압 레벨인 V_DDL을 높은 전압 레벨인 V_DDH로 변환하여, V_DDH의 전압을 공급받는 회로에 V_DDH 전압을 공급할 수 있다. 이와 같이 레벨 변환기(120)는 서로 다른 전압을 요구하는 회로들 사이에 연결되어, 입력된 전압을 출력단에 연결된 회로가 요구하는 전압으로 변환하여 공급할 수 있다.According to one embodiment, a level converter 120 may supply a voltage V _DDH to converts the V _DDL low voltage level to high voltage level of V _DDH, it supplied a voltage V _DDH circuit. In this way, the level converter 120 is connected between the circuits requiring different voltages, and can convert the input voltage into a voltage required by the circuit connected to the output terminal and supply the converted voltage.

다만, 낮은 전압 레벨인 V_DDL를 높은 전압 레벨인 V_DDH로 변환하기 위해서는 레벨 변환기(120)에 각 전압 레벨인 V_DDL과 V_DDH를 동시에 공급해 주어야 한다. 각 전압 레벨을 레벨 변환기에 동시에 공급해 주기 위해서는 각 전압 레벨 별로 별도의 배선이 필요하다. 따라서, 회로를 구성함에 있어서 배선상 어려움이 발생하며, 회로 레이아웃의 복잡도가 증가하는 원인이 된다.However, in order to convert the low voltage level V _DDL into the high voltage level V _DDH , the voltage converters 120 need to supply the voltage levels V _DDL and V _DDH at the same time. To supply each voltage level to the level converter at the same time, separate wiring is required for each voltage level. Therefore, difficulty arises in the wiring when constructing the circuit, which causes the circuit layout to increase in complexity.

따라서, 레벨 변환기에 단일 전원을 공급하여 배선상의 문제를 해결 하기 위한 단일 전원 레벨 변환기(SSLC)가 개발 되었다. 이에 대해서는 도 2에서 후술하도록 한다.Therefore, a single power level converter (SSLC) has been developed to supply a single power supply to the level converter to solve wiring problems. This will be described later with reference to FIG.

도 2는 일비교예에 따른 단일 전원 레벨 변환기(SSLC: single-supply level converter)의 회로도이다.2 is a circuit diagram of a single-supply level converter (SSLC) according to one comparative example.

기존의 레벨 변환기는 제2 PMOS 트랜지스터(P2), 제3 PMOS 트랜지스터(P3), 제2 NMOS 트랜지스터(N2) 및 제3 NMOS 트랜지스터(N3)만으로 구성되었다. 따라서, 기존의 레벨 변환기는 제2 PMOS 트랜지스터(P2)에는 낮은 전압 레벨인 V_DDL이 연결되고, 제3 PMOS 트랜지스터(P3)에는 높은 전압 레벨인 V_DDH가 연결되었다.The conventional level converter has only the second PMOS transistor P2, the third PMOS transistor P3, the second NMOS transistor N2 and the third NMOS transistor N3. Accordingly, in the conventional level converter, the second PMOS transistor P2 is connected to the low voltage level V _DDL , and the third PMOS transistor P3 is connected to the high voltage level V _DDH .

이와 같이 기존의 레벨 변환기에서는 낮은 전압 레벨(V_DDL)을 높은 전압 레벨(V_DDH)로 변환하기 위해서는 레벨 변환기에 각각의 전압인 V_DDL 및 V_DDH가 모두 공급 되어야 했다.Thus, in the conventional level converter, in order to convert the low voltage level (V _DDL ) into the high voltage level (V _DDH ), the voltage converters were supplied with the respective voltages V _DDL and V _DDH .

따라서 기존의 레벨 변환기는 적어도 2개의 전원이 공급되어야 하기 때문에 상기한 바와 같이 배선상 어려움이 발생할 수 있다. 따라서 이와 같은 문제를 해결하기 위해 높은 전압 레벨인 V_DDH만을 레벨 변환기에 공급하면서도 낮은 전압 레벨(V_DDL)을 높은 전압 레벨(V_DDH)로 변환하는 단일 전원 레벨 변환기(SSLC)가 개발되었다.Therefore, since the conventional level converter needs to be supplied with at least two power sources, difficulty in wiring may occur as described above. To solve this problem, a single power level converter (SSLC) has been developed which converts a low voltage level (V _DDL ) to a high voltage level (V _DDH ) while supplying only a high voltage level V _DDH to a level converter.

도 2를 참조하면, 단일 전원 레벨 변환기(SSLC)는 기존의 레벨 변환기의 제2 PMOS 트랜지스터(P2)에 제1 NMOS 트랜지스터(N1) 및 제1 PMOS 트랜지스터(P1)를 연결하여 구성될 수 있다.Referring to FIG. 2, the single power supply level converter (SSLC) may be configured by connecting a first NMOS transistor N1 and a first PMOS transistor P1 to a second PMOS transistor P2 of a conventional level converter.

보다 구체적으로, 제1 NMOS 트랜지스터(N1)의 소스단 및 제1 PMOS 트랜지스터(P1)의 드레인단이 제2 PMOS 트랜지스터(P2)의 소스단과 연결될 수 있다. 또한 하나의 공급 전압인 V_DDH가 제1 NMOS 트랜지스터(N1)의 게이트단 및 드레인단과 연결되고 제1 PMOS 트랜지스터(P1)의 소스단과 연결될 수 있다.More specifically, the source terminal of the first NMOS transistor N1 and the drain terminal of the first PMOS transistor P1 may be connected to the source terminal of the second PMOS transistor P2. Also, one supply voltage V _DDH may be connected to the gate terminal and the drain terminal of the first NMOS transistor N1 and to the source terminal of the first PMOS transistor P1.

일비교예에 따르면, 제1 NMOS 트랜지스터(N1)의 게이트단과 소스 단은 일정한 전압을 가지도록 구성될 수 있다. 또한, 제1 NMOS 트랜지스터(N1)의 게이트 단과 드레인단이 모두 공급 전압인 V_DDH에 연결되어 다이오드 역할을 하게 됨으로써 낮은 전압 레벨을 공급해주는 효과가 발생할 수 있다.According to one comparative example, the gate terminal and the source terminal of the first NMOS transistor N1 can be configured to have a constant voltage. In addition, both the gate terminal and the drain terminal of the first NMOS transistor N1 are connected to the supply voltage V _DDH to serve as a diode, thereby providing an effect of supplying a low voltage level.

제1 PMOS 트랜지스터(P1)의 게이트 단은 레벨 변환기의 출력단과 연결될 수 있다. 따라서, 출력 전압이 로우 신호에서 하이 신호로 올라가게 되는 경우 제1 PMOS 트랜지스터(P1)는 턴-오프(turn-off)되고, 출력 전압이 하이 신호에서 로우 신호로 내려가게 되는 경우 제1 PMOS 트랜지스터(P1)는 턴-온(turn-on)될 수 있다. 이와 같이 단일 전원 레벨 변환기에 추가되는 제1 PMOS 트랜지스터(P1)는 출력전압을 피드백 받는 역할을 할 수 있다.The gate terminal of the first PMOS transistor P1 may be connected to the output terminal of the level converter. Accordingly, when the output voltage is raised from the low signal to the high signal, the first PMOS transistor P1 is turned off, and when the output voltage falls from the high signal to the low signal, (P1) may be turned on. Thus, the first PMOS transistor P1 added to the single power supply level converter can receive the feedback of the output voltage.

이와 같은 단일 전원 레벨 변환기(SSLC)의 경우, 낮은 레벨 전압인 V_DDL과 높은 레벨 전압인 V_DDH의 차이가 클 경우에는 정상적으로 동작할 수 있다. 다만, 낮은 레벨 전압인 V_DDL과 높은 레벨 전압인 V_DDH의 차이가 작을수록 정상 동작을 하지 않을 수 있다.In the case of such a single power level converter (SSLC), the operation can be normally performed when the difference between the low level voltage V _DDL and the high level voltage V _DDH is large. However, as the difference between the low level voltage V _DDL and the high level voltage V _DDH is small, the normal operation may not be performed.

입력 전압이 하이 신호에서 로우 신호로 스윙하는 경우, V_X 노드가 로우 신호에서 하이 신호로 스윙하기 위해서는 제1 NMOS 트랜지스터(N1)와 제2 PMOS 트랜지스터(P2)를 통해 V_X 노드로 전류가 신속하게 공급되어야 한다.In the case where the input voltage swings from a high signal to a low signal, in order for the V _X node to swing from a low signal to a high signal, the current flows to the V _X node through the first NMOS transistor N 1 and the second PMOS transistor P 2 .

그러나 높은 전압 레벨인 V_DDH가 낮은 전압 레벨인 V_DDL에 가까울 정도로 낮은 전압이고 V_DDL 자체도 낮은 전압인 경우에는 제1 NMOS 트랜지스터(N1)의 소스단 및 제1 PMOS 트랜지스터(P1)의 드레인단과 제2 PMOS 트랜지스터(P2)의 소스단이 연결되는 노드의 전압 또한 매우 작아질 수 있다. 이 경우, V_X 노드의 기생 캐패시터가 충전되는 시간이 길어지게 되는 결과가 된다.However, when the high voltage level V _DDH is as low as V _DDL which is a low voltage level and V _DDL itself is a low voltage, the source terminal of the first NMOS transistor N1 and the drain terminal of the first PMOS transistor P1 The voltage at the node to which the source terminal of the second PMOS transistor P2 is connected can also be very small. In this case, the time for charging the parasitic capacitor of the V _X node becomes longer.

상기한 바와 같은 문제를 해결하기 위해 제1 NMOS 트랜지스터(N1)과 제2 PMOS 트랜지스터(P2)의 크기(Width/Length)를 증가시키는 방법이 사용될 수 있다. 그러나 이 방법은 레벨 변환기의 면적의 증가를 가져오게 되어 레벨 변환기의 제조 공정 등에서 비용 손실이 발생하고, 회로의 집적화에 있어서도 실장 면적이 커지게 됨으로써 문제가 발생할 수 있다.In order to solve the above problem, a method of increasing the size (Width / Length) of the first NMOS transistor N1 and the second PMOS transistor P2 may be used. However, this method leads to an increase in the area of the level converter, which leads to a cost loss in the manufacturing process of the level converter, and a problem that the mounting area becomes large even in the integration of the circuit.

또한, 제2 PMOS 트랜지스터(P2)의 크기 증가는 입력 전압과 연결되는 제2 PMOS 트랜지스터(P2)의 게이트단 및 제2 NMOS 트랜지스터(N2)의 게이트단에 큰 기생 캐패시턴스 부담을 주는 단점도 존재한다.The increase in the size of the second PMOS transistor P2 also causes a large parasitic capacitance burden on the gate terminal of the second PMOS transistor P2 and the gate terminal of the second NMOS transistor N2 connected to the input voltage .

이하에서는 상기한 바와 같은 단점을 단일 전원 레벨 변환기의 입력 및 출력 전압의 파형을 통해 설명한다.Hereinafter, the above disadvantages will be described with reference to waveforms of input and output voltages of a single power supply level converter.

도 3는 일비교예에 따른 단일 전원 레벨 변환기의 입력 및 출력 전압의 파형이다.3 is a waveform of input and output voltages of a single power supply level converter according to one comparative example.

도 3에서는 낮은 레벨 전압인 V_DDL과 높은 레벨 전압인 V_DDH의 차이가 클 경우의 입력 파형 및 출력 파형을 도시한다. 입력 전압(V_IN)은 도시된 바와 같이 구형파 형태일 수 있다.3 shows the input waveform and the output waveform when the difference between the low level voltage V _DDL and the high level voltage V _DDH is large. The input voltage V _IN may be in the form of a square wave as shown.

또한 출력 전압(V_OUT)이 높은 레벨 전압인 V_DDH로 도시된 바와 같이 낮은 전압 레벨인 V_DDL과 차이가 있는 경우, 정상적으로 동작할 수 있다. 다시 말해서, 입력 전압(V_IN)이 로우 신호에서 하이 신호로 스윙할 때, 출력 전압(V_OUT)도 로우 신호에서 하이 신호로 스윙한다. 또한, 입력 전압(V_IN)이 하이 신호에서 로우 신호로 스윙할 때, 출력 전압(V_OUT)도 하이 신호에서 로우 신호로 스윙한다.Also, if the output voltage V _OUT differs from the low voltage level V _DDL as shown by the high level voltage V _DDH , it can operate normally. In other words, when the input voltage (V _IN ) swings from a low signal to a high signal, the output voltage (V _OUT ) also swings from a low signal to a high signal. Further, when the input voltage V _IN is swung from the high signal to the low signal, the output voltage V _OUT also swings from the high signal to the low signal.

이와 같이 입력 전압(V_IN)과 출력 전압(V_OUT)이 전압 레벨만 다르고 파형은 동일하게 동작하여 높은 전압 레벨 V_DDH이 요구되는 회로에 정상적으로 전압을 공급할 수 있다.As described above, the input voltage V _IN and the output voltage V _OUT are different from each other in voltage level and the waveforms operate in the same manner, so that the voltage can be normally supplied to a circuit requiring a high voltage level V _DDH .

다만, 도 2에서 설명한 바와 같이 입력 전압 레벨과 출력 전압 레벨의 차이가 근소할 경우에는 단일 전원 레벨 변환기가 정상적으로 동작할 수 있다. 이 경우의 단일 전원 레벨 변환기의 입력 및 출력 파형에 대해 후술한다.However, as described with reference to FIG. 2, when the difference between the input voltage level and the output voltage level is small, the single power supply level converter can operate normally. The input and output waveforms of the single power supply level converter in this case will be described later.

도 4는 일비교예에 따른 입력 전압 레벨과 출력 전압 레벨의 차이가 근소할 경우에 단일 전원 레벨 변환기의 입력 및 출력 파형이다.FIG. 4 is an input and output waveform of a single power level converter when the difference between the input voltage level and the output voltage level according to a comparative example is small.

도 4에서는 낮은 레벨 전압인 V_DDL과 높은 레벨 전압인 V_DDH의 차이가 근소할 경우의 입력 파형 및 출력 파형을 도시한다. 입력 전압(V_IN)은 도시된 바와 같이 구형파 형태일 수 있다.FIG. 4 shows the input waveform and the output waveform when the difference between the low level voltage V _DDL and the high level voltage V _DDH is small. The input voltage V _IN may be in the form of a square wave as shown.

도 4에서 도시된 바와 같이 입력 전압(V_IN)이 로우 신호에서 하이 신호로 스윙하게 되는 경우에는 출력 전압(V_OUT) 역시 처음에는 로우 신호에서 하이 신호로 스윙할 수 있다.As shown in FIG. 4, when the input voltage V _IN is swung from the low signal to the high signal, the output voltage V _OUT can also swing from the low signal to the high signal at first.

다만, 입력 전압(V_IN)이 하이 신호에서 로우 신호로 스윙하는 경우, 도 2에서의 V_X 노드가 로우 신호에서 하이 신호로 스윙하기 위해서는 제1 NMOS 트랜지스터(N1)와 제2 PMOS 트랜지스터(P2)를 통해 V_X 노드로 전류가 신속하게 공급되어야 한다.However, when the input voltage V _IN is swung from the high signal to the low signal, in order for the V _X node in FIG. 2 to swing from the low signal to the high signal, the first NMOS transistor N 1 and the second PMOS transistor P 2 ) Must be supplied quickly to the V _X node.

그러나 높은 전압 레벨인 V_DDH가 낮은 전압 레벨인 V_DDL에 근사한 전압이고 V_DDL 자체도 낮은 전압인 경우에는 제1 NMOS 트랜지스터(N1)의 소스단 및 제1 PMOS 트랜지스터(P1)의 드레인단과 제2 PMOS 트랜지스터(P2)의 소스단이 연결되는 노드의 전압 또한 매우 작아질 수 있다. 이 경우, V_X 노드의 기생 캐패시터가 충전되는 시간이 길어지게 되는 결과가 된다.However, when the high voltage level V _DDH is a voltage close to V _DDL which is a low voltage level and V _DDL itself is a low voltage, the source terminal of the first NMOS transistor N1 and the drain terminal of the first PMOS transistor P1, The voltage at the node to which the source terminal of the PMOS transistor P2 is connected can also be made very small. In this case, the time for charging the parasitic capacitor of the V _X node becomes longer.

따라서 V_X 노드의 기생 캐패시터가 충전되는 긴 시간 동안, 제3 NMOS 트랜지스터(N3)가 턴-온되어 출력 전압(V_OUT)을 방전시켜 로우 신호가 되게 하는 시간이 지연될 수 있다.Therefore, during a long period of time when the parasitic capacitor of the V _X node is charged, the time for causing the third NMOS transistor N3 to turn on and discharge the output voltage V _OUT to become a low signal may be delayed.

이 경우 출력 전압(V_OUT)이 하이 신호에서 로우 신호로 스윙하기 전에, 입력 전압(V_IN)이 다시 로우 신호에서 하이 신호로 스윙하게 될 수 있다. 따라서 출력 전압(V_OUT)이 계속해서 로우 신호로 스윙하지 못한 채 계속해서 하이 신호가 유지될 수 있다.In this case, before the output voltage (V _OUT ) swings from a high signal to a low signal, the input voltage (V _IN ) may again swing from a low signal to a high signal. Therefore, the high signal can be maintained continuously without the output voltage (V _OUT ) continuing to swing to the low signal.

이와 같이 낮은 레벨 전압인 V_DDL과 높은 레벨 전압인 V_DDH의 차이가 근소할 경우, 입력 전압(V_IN)과 출력 전압(V_OUT)이 같은 파형이 되지 않고, 출력 전압(V_OUT)이 계속해서 하이 신호로 유지되는 문제가 발생하게 된다.Thus, a low level voltage of V _DDL, and a high level voltage, if the slight differences in V _DDH, the input voltage (V _IN) and output voltage (V _OUT) is not the same waveform, the output voltage (V _OUT) is still A high signal is maintained.

이하에서는 상기한 바와 같은 문제를 해결하기 위해 본원의 일실시예에 따른 레벨 변환기에 대해서 설명한다.Hereinafter, a level converter according to an embodiment of the present invention will be described in order to solve the above problems.

도 5은 일실시예에 따른 레벨 변환기의 구조를 나타내는 블록도(200)이다.5 is a block diagram 200 illustrating the structure of a level converter in accordance with one embodiment.

일실시예에 따르면, 레벨 변환기(200)는 단일 공급 전원으로 2 개의 전압을 출력하는 전원 공급부(210), 레벨 변환기(200)에 입력되는 전압 레벨을 다른 전압 레벨로 변환하는 레벨 변환부(220) 및 레벨 변환기(200)의 출력 전압을 추가적으로 방전하기 위한 방전부(230)를 포함할 수 있다.According to one embodiment, the level converter 200 includes a power supply unit 210 for outputting two voltages with a single power supply, a level converter 220 for converting a voltage level input to the level converter 200 to another voltage level, And a discharger 230 for further discharging the output voltage of the level converter 200. [

레벨 변환기에 2개의 전압이 따로 공급되어야 한다면, 상술한 바와 같이 배선이 복잡해져서 회로의 레이아웃이 복잡해지는 원인이 될 수 있다. 따라서, 하나의 공급 전원으로 2개의 전압을 출력하는 전원 공급부(210)가 필요하다. 또한, 입력되는 전압 레벨을 다른 전압 레벨로 변환하는 레벨 변환부(220) 역시 필요하다.If two voltages are separately supplied to the level converter, the wiring becomes complicated as described above, which may cause the circuit layout to become complicated. Therefore, a power supply unit 210 for outputting two voltages with one power supply is needed. In addition, a level conversion unit 220 for converting an input voltage level to another voltage level is also required.

다만, 일비교예에 따른 단일 전원 레벨 변환기(SSLC)에는 포함되지 않은 방전부(230)를 더 포함할 수 있다. 일실시예에 따르면, 방전부(230)는 상기한 바와 같은 단일 전원 레벨 변환기의 문제점을 해결하기 위한 것일 수 있다.However, it may further include a discharger 230 not included in the single power level converter (SSLC) according to the comparative example. According to one embodiment, the discharge unit 230 may be for solving the problem of the single power supply level converter as described above.

방전부(230)는 레벨 변환기(200)에 입력되는 전압과 레벨 변환부(220)에 의해 변환되는 출력 전압의 차이가 근소할 경우, 출력 전압의 방전을 도울 수 있다. 출력 전압이 로우 신호로 스윙하지 못하게 되는 이유는 제3 NMOS 트랜지스터가 출력 전압을 방전시키기 전에 입력 전압이 다시 로우 신호에서 하이 신호로 스윙하게 되기 때문이다.The discharger 230 may assist the discharge of the output voltage when the difference between the voltage input to the level converter 200 and the output voltage converted by the level converter 220 is small. The reason why the output voltage does not swing to the low signal is that the input voltage swings from the low signal back to the high signal before the third NMOS transistor discharges the output voltage.

따라서, 방전부(230)를 통해 출력 전압을 추가 방전하게 된다면, 입력 전압이 다시 로우 신호에서 하이 신호로 스윙하기 전에 출력 전압을 완전히 방전 시켜 출력 전압을 로우 신호로 스윙하게 할 수 있다.Accordingly, if the output voltage is further discharged through the discharge unit 230, the output voltage can be completely discharged to swing the output voltage to the low signal before the input voltage swings again from the low signal to the high signal.

이 경우, 상기한 바와 같이 출력 전압이 계속해서 하이 신호로 유지되는 문제가 발생하지 않게 될 수 있다. 방전부(230)를 통해 출력 전압을 추가 방전시킴으로써 출력 전압을 하이 신호에서 로우 신호로 스윙하게 할 수 있기 때문이다.In this case, as described above, the problem that the output voltage continues to be a high signal may not occur. And the output voltage can be swung from the high signal to the low signal by further discharging the output voltage through the discharger 230.

이하에서는 방전부(230)를 추가한 구체적 회로에 대해 설명한다.Hereinafter, a specific circuit to which the discharger 230 is added will be described.

도 6은 일실시예에 따른 레벨 변환기의 회로도이다.6 is a circuit diagram of a level converter according to an embodiment.

일실시예에 따르면, 레벨 변환기는 일비교예에 따른 단일 전원 레벨 변환기의 구성에 방전부의 구성을 더 포함할 수 있다. 도 6을 참조하면 인버터와 제4 NMOS 트랜지스터를 제외한 구성은 도 2에서 상술한 단일 전원 레벨 변환기(SSLC)의 회로도와 동일할 수 있다.According to one embodiment, the level converter may further comprise a configuration of the discharging part in the configuration of the single power supply level converter according to one comparative example. Referring to FIG. 6, the configuration except for the inverter and the fourth NMOS transistor may be the same as the circuit diagram of the single power supply level converter (SSLC) described in FIG.

따라서, 단일 전원 레벨 변환기(SSLC)와 동일한 구성에 대해서는 도 2에서 설명하였으므로 이에 대한 연결 상태 및 구체적 동작에 대해서는 생략하도록 한다.Therefore, since the same configuration as that of the single power supply level converter (SSLC) is described with reference to FIG. 2, the connection state and the concrete operation thereof are omitted.

일실시예에 따른 추가되는 방전부는 인버터 및 제4 NMOS 트랜지스터를 포함할 수 있다. 인버터의 출력은 제4 NMOS 트랜지스터(N4)의 게이트와 연결되고, 인버터의 입력은 레벨 변환기의 입력과 연결될 수 있다. 또한, 제4 NMOS 트랜지스터(N4)의 소스는 그라운드되어 있고, 드레인은 레벨 변환기의 출력단과 연결될 수 있다.The additional discharging unit according to an embodiment may include an inverter and a fourth NMOS transistor. The output of the inverter is connected to the gate of the fourth NMOS transistor N4, and the input of the inverter can be connected to the input of the level converter. Further, the source of the fourth NMOS transistor N4 is grounded, and the drain thereof may be connected to the output terminal of the level converter.

출력 전압이 하이 신호로 계속 유지되는 것은 입력 전압이 하이 신호에서 로우 신호로 스윙하게 될 때 발생한다. 따라서, 제4 NMOS 트랜지스터(N4)를 이용하여 출력 전압의 방전을 추가적으로 돕기 위해서는 입력 전압이 하이 신호에서 로우 신호로 스윙하게 될 때 동작해야 한다.Keeping the output voltage as a high signal occurs when the input voltage swings from a high signal to a low signal. Therefore, in order to further assist the discharge of the output voltage by using the fourth NMOS transistor N4, it must operate when the input voltage swings from the high signal to the low signal.

그러므로, 제4 NMOS 트랜지스터(N4)의 게이트단을 인버터의 출력과 연결할 수 있다. 입력 신호가 하이 신호에서 로우 신호로 스윙하게 되면, 제4 NMOS 트랜지스터(N4)의 게이트 단에는 입력 전압이 인버터를 통해 반전되므로 하이 신호가 인가되게 된다. 따라서, 제4 NMOS 트랜지스터가 동작하게 될 수 있다.Therefore, the gate terminal of the fourth NMOS transistor N4 can be connected to the output of the inverter. When the input signal swings from the high signal to the low signal, a high signal is applied to the gate terminal of the fourth NMOS transistor N4 because the input voltage is inverted through the inverter. Therefore, the fourth NMOS transistor can be operated.

이와 같이, 입력 전압이 하이 신호에서 로우 신호로 스윙할 때 출력 전압이 완전하게 방전되지 못하는 문제점을 해결하기 위해 인버터와 제4 NMOS 트랜지스터(N4)로 구성되는 방전부를 추가로 포함할 수 있다. 이를 통해 낮은 레벨 전압인 V_DDL과 높은 레벨 전압인 V_DDH의 차이가 근소할 경우에도 레벨 변환기가 정상적으로 동작할 수 있다.As described above, in order to solve the problem that the output voltage is not completely discharged when the input voltage swings from the high signal to the low signal, it may further include a discharger composed of an inverter and a fourth NMOS transistor N4. This allows the level converter to operate normally even if the difference between the low level voltage, V _DDL, and the high level voltage, V _DDH , is small.

따라서, 입력 전압이 저전력 설계를 위해 매우 낮게 설정된 경우에도 레벨 변환기가 정상적으로 동작할 수 있다. 또한, 상기한 바와 같은 문제를 해결하기 위해 제1 NMOS 트랜지스터(N1) 및 제2 PMOS 트랜지스터(P2)의 크기를 증가시킬 필요도 없으므로, 레벨 변환기의 제조 비용의 증가 및 회로의 집적화에 있어서도 실장 면적이 커지게 되는 문제도 발생하지 않을 수 있다.Thus, the level converter can operate normally even if the input voltage is set too low for a low power design. In order to solve the above problems, it is not necessary to increase the size of the first NMOS transistor N1 and the second PMOS transistor P2. Therefore, even in the case of increasing the manufacturing cost of the level converter and integrating the circuit, There is a possibility that the problem of increasing the size of the printed circuit board may not occur.

이하에서는 단일 전원 레벨 변환기(SSLC)에 방전부를 추가한 경우의 각 노드에 대한 파형에 대해 설명한다.Hereinafter, a waveform for each node when a discharging unit is added to a single power supply level converter (SSLC) will be described.

도 7은 일실시예에 따른 레벨 변환기의 각 노드의 파형이다.7 is a waveform of each node of the level converter according to an embodiment.

도 7에서는 낮은 레벨 전압인 V_DDL과 높은 레벨 전압인 V_DDH의 차이가 근사할 경우의 입력 파형 및 출력 파형을 도시한다. 입력 전압(V_IN)은 도시된 바와 같이 구형파 형태일 수 있다.7 shows the input waveform and the output waveform when the difference between the low level voltage V _DDL and the high level voltage V _DDH is approximate. The input voltage V _IN may be in the form of a square wave as shown.

낮은 레벨 전압인 V_DDL과 높은 레벨 전압인 V_DDH의 차이가 클 경우에는 상기한 바와 같은 문제점이 발생하지 않아 단일 전원 레벨 변환기와 마찬가지로 정상동작 할 수 있으므로 자세한 설명은 생략한다.When the difference between the low level voltage V _DDL and the high level voltage V _DDH is large, the above problem does not occur and the same operation as the single power level converter can be performed, so a detailed description will be omitted.

다만, 높은 전압 레벨인 V_DDH가 낮은 전압 레벨인 V_DDL에 근사한 전압이고 V_DDL 자체도 낮은 전압인 경우에는 제1 NMOS 트랜지스터(N1)의 소스단 및 제1 PMOS 트랜지스터(P1)의 드레인단과 제2 PMOS 트랜지스터(P2)의 소스단이 연결되는 노드의 전압 또한 매우 작아질 수 있다. 이 경우, V_X 노드의 기생 캐패시터가 충전되는 시간이 길어지게 되는 결과가 된다.However, when the high voltage level V _DDH is a voltage close to V _DDL which is a low voltage level and V _DDL itself is a low voltage, the source terminal of the first NMOS transistor N1 and the drain terminal of the first PMOS transistor P1, 2 The voltage at the node to which the source terminal of the PMOS transistor P2 is connected can also be very small. In this case, the time for charging the parasitic capacitor of the V _X node becomes longer.

이와 같이 V_X노드의 기생 캐패시터가 충전되는 시간이 길어지는 현상으로 인해 도 7의 V_X 노드 파형에서 도시된 바와 같이 V_X 노드가 V_DDH 전압으로 충전되기 까지 일정한 기동 시간(startup time)이 존재할 수 있다.As described above, since the charging time of the parasitic capacitor of the V _X node is prolonged, there is a certain startup time until the V _X node is charged to the V _DDH voltage as shown in the V _X node waveform of FIG. 7 .

또한, 상기한 바와 같은 문제는 입력 전압(V_IN)이 하이 신호에서 로우 신호로 스윙하는 경우 발생하게 되므로, 이 때에 제4 NMOS 트랜지스터(N4)를 동작시켜 추가 방전시킬 수 있다. 따라서, 제4 NMOS 트랜지스터(N4)의 게이트 단 전압인 V_Z 노드는 입력 전압(V_IN)이 반전된 파형을 가질 수 있다.In addition, since the above-described problem occurs when the input voltage V _IN swings from a high signal to a low signal, the fourth NMOS transistor N4 can be operated to perform additional discharging. Therefore, the V _Z node which is the gate terminal voltage of the fourth NMOS transistor N4 may have a waveform in which the input voltage V _IN is inverted.

결과적으로, 출력 전압(V_OUT)은 제4 NMOS 트랜지스터(N4)가 제3 NMOS 트랜지스터(N3)와 더불어 추가적으로 방전하게 되므로 입력 전압(V_IN)과 크기는 다르나 같은 모양의 파형이 될 수 있다. 단일 전원 레벨 변환기와 같이 출력 전압(V_OUT)이 방전되지 않아 출력 전압(V_OUT)이 계속 하이 신호로 유지되는 문제가 개선되는 효과가 있음을 출력 전압(V_OUT)의 파형을 통해 알 수 있다.As a result, since the fourth NMOS transistor N4 discharges the third NMOS transistor N3 together with the third NMOS transistor N3, the output voltage V _OUT can be the same waveform as that of the input voltage V _IN . It can be seen from the waveform of the output voltage (V _OUT ) that the problem that the output voltage (V _OUT ) is not discharged like the single power supply level converter and the output voltage (V _OUT ) .

도 8은 일실시예에 따른 레벨 변환기의 레벨 변환 방법의 흐름도이다.8 is a flowchart of a level converting method of a level converter according to an embodiment.

도 8을 참조하면, 일실시예에 따른 레벨 변환기의 입력과 레벨 변환기에 의해 변환되는 전압의 차이가 근소할 경우의 레벨 변환 방법에 대한 흐름도이다. Referring to FIG. 8, a level conversion method in a case where a difference between an input of the level converter and a voltage converted by the level converter according to an exemplary embodiment is small.

단계(S810)에서는 하이 신호로부터 로우 신호로 스윙하는 전압을 레벨 변환기가 입력 받을 수 있다. 입력 전압이 하이 신호에서 로우 신호로 스윙할 때 출력 전압이 계속 하이 신호로 유지되는 것을 개선하기 위해 방전부로 출력 전압을 추가 방전하는 것이므로 이 경우에 대한 흐름도를 제시한다.In step S810, the level converter may receive a voltage swinging from the high signal to the low signal. This is a flowchart for this case because the output voltage is additionally discharged to the discharging part to improve the output voltage continuously being held at the high signal when the input voltage swings from the high signal to the low signal.

단계(S820)에서는 입력 전압이 하이 신호에서 로우 신호로 스윙하는 경우 레벨 변환부가 출력 전압을 방전하고, 방전부가 출력 전압을 추가로 방전할 수 있다. 상기한 바와 같이 출력 전압이 완전히 방전되기 전에 입력 신호가 다시 로우 신호에서 하이 신호로 스윙하게 될 경우, 출력 신호가 계속해서 하이 신호로 유지되는 것을 방지하기 위함이다.In step S820, when the input voltage swings from the high signal to the low signal, the level converter may discharge the output voltage and the discharger may further discharge the output voltage. As described above, to prevent the output signal from being kept at a high signal continuously when the input signal is swung from the low signal to the high signal again before the output voltage is completely discharged.

단계(S830)에서는 입력 전압을 레벨 변환부가 출력 전압으로 변환하여 출력할 수 있다. 결과적으로, 입력 전압과 출력 전압의 차이가 근소하거나 입력 전압 자체가 낮은 전압인 경우에도 단계(S820)에서 추가 방전하는 단계를 통해 정상적으로 레벨 변환기가 동작을 할 수 있다.In step S830, the level converter may convert the input voltage into the output voltage and output it. As a result, even if the difference between the input voltage and the output voltage is small or the input voltage itself is low, the level converter can normally operate through the additional discharging step S820.

본 발명의 일실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.The method according to an embodiment of the present invention can be implemented in the form of a program command which can be executed through various computer means and recorded in a computer-readable medium. The computer-readable medium may include program instructions, data files, data structures, and the like, alone or in combination. The program instructions recorded on the medium may be those specially designed and constructed for the present invention or may be available to those skilled in the art of computer software. Examples of computer-readable media include magnetic media such as hard disks, floppy disks and magnetic tape; optical media such as CD-ROMs and DVDs; magnetic media such as floppy disks; Magneto-optical media, and hardware devices specifically configured to store and execute program instructions such as ROM, RAM, flash memory, and the like. Examples of program instructions include machine language code such as those produced by a compiler, as well as high-level language code that can be executed by a computer using an interpreter or the like. The hardware devices described above may be configured to operate as one or more software modules to perform the operations of the present invention, and vice versa.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. This is possible.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the equivalents of the claims, as well as the claims.

Claims

단일 공급 전압을 입력받아, 두 개의 전압을 출력하는 전원 공급부;
상기 전원 공급부에서 출력되는 상기 두 개의 전압을 이용하여, 레벨 변환기에 입력되는 제 1 전압을 제 2 전압으로 변환하는 레벨 변환부; 및
상기 레벨 변환부의 출력 전압을 방전하는 방전부
를 포함하고,
상기 레벨 변환부는, 상기 레벨 변환기의 출력단에 인가되는 전압을 방전하는 제 3 NMOS 트랜지스터를 포함하며,
상기 제3 NMOS 트랜지스터는 상기 레벨 변환기에 입력되는 입력 전압이 하이 신호에서 로우 신호로 스윙하는 경우에, 상기 레벨 변환기의 출력단에 인가되는 전압을 방전하고,
상기 방전부는, 상기 레벨 변환기에 입력되는 입력 전압이 하이 신호에서 로우 신호로 스윙하는 경우에, 상기 레벨 변환기의 출력단에 인가되는 전압을 추가 방전하는 레벨 변환기. A power supply for receiving a single supply voltage and outputting two voltages;
A level converter for converting a first voltage input to the level converter to a second voltage using the two voltages outputted from the power supply unit; And
And a discharging unit for discharging the output voltage of the level converting unit
Lt; / RTI >
Wherein the level converter includes a third NMOS transistor for discharging a voltage applied to an output terminal of the level converter,
The third NMOS transistor discharges a voltage applied to an output terminal of the level converter when an input voltage input to the level converter swings from a high signal to a low signal,
Wherein the discharger further discharges a voltage applied to an output terminal of the level converter when the input voltage input to the level converter swings from a high signal to a low signal.

삭제delete

제1항에 있어서,
상기 방전부는, 상기 레벨 변환부의 출력단에 인가되는 상기 출력 전압을 방전하는 적어도 하나의 트랜지스터를 포함하는 레벨 변환기.The method according to claim 1,
Wherein the discharger includes at least one transistor for discharging the output voltage applied to the output terminal of the level converter.

제5항에 있어서,
상기 방전부는,
상기 레벨 변환부의 입력 전압을 반전하는 인버터; 및
상기 레벨 변환부의 출력 전압과 연결되는 제4 NMOS 트랜지스터
를 포함하는 레벨 변환기.6. The method of claim 5,
The discharge unit
An inverter for inverting the input voltage of the level conversion unit; And
A fourth NMOS transistor connected to the output voltage of the level converter,
And a level converter.

제6항에 있어서,
상기 제4 NMOS 트랜지스터의 드레인 단은 상기 레벨 변환부의 출력 단과 연결되고, 게이트 단은 상기 인버터의 출력 단과 연결되는, 레벨 변환기.The method according to claim 6,
And a drain terminal of the fourth NMOS transistor is connected to an output terminal of the level converting section, and a gate terminal is connected to an output terminal of the inverter.

제1항에 있어서,
상기 전원 공급부는,
제1 NMOS 트랜지스터; 및
상기 레벨 변환기의 상기 출력 전압을 피드백 받는 제1 PMOS 트랜지스터
를 포함하는 레벨 변환기.The method according to claim 1,
The power supply unit,
A first NMOS transistor; And
A first PMOS transistor receiving the output voltage of the level converter;
And a level converter.

제8항에 있어서,
상기 제1 NMOS 트랜지스터는 게이트단 및 드레인단이 상기 단일 공급 전압과 연결되고,
상기 제1 PMOS 트랜지스터는 게이트단이 상기 레벨 변환기의 출력단과 연결되고, 소스 단이 상기 단일 공급 전압과 연결되고,
상기 제1 NMOS 트랜지스터의 소스과 상기 제1 PMOS 트랜지스터의 드레인단이 서로 연결되는, 레벨 변환기.9. The method of claim 8,
The first NMOS transistor has a gate terminal and a drain terminal connected to the single supply voltage,
Wherein the first PMOS transistor has a gate terminal connected to the output terminal of the level converter, a source terminal connected to the single supply voltage,
Wherein a source of the first NMOS transistor and a drain end of the first PMOS transistor are connected to each other.

제9항에 있어서,
상기 레벨 변환부는,
상기 제1 NMOS 트랜지스터의 소스 단 및 상기 제1 PMOS 트랜지스터의 드레인 단과 연결되는 제2 PMOS 트랜지스터;
상기 제2 PMOS 트랜지스터의 드레인단과 연결되는 제2 NMOS 트랜지스터;
상기 단일 공급 전압과 연결되는 제3 PMOS 트랜지스터; 및
상기 제3 PMOS 트랜지스터의 드레인단과 연결되는 제3 NMOS 트랜지스터
를 포함하는 레벨 변환기.10. The method of claim 9,
Wherein the level converting unit comprises:
A second PMOS transistor connected to a source terminal of the first NMOS transistor and a drain terminal of the first PMOS transistor;
A second NMOS transistor connected to a drain terminal of the second PMOS transistor;
A third PMOS transistor coupled to the single supply voltage; And
A third NMOS transistor coupled to the drain of the third PMOS transistor,
And a level converter.

제10항에 있어서,
상기 레벨 변환부의 입력 전압이 상기 제2 PMOS 트랜지스터 및 상기 제2 NMOS 트랜지스터의 게이트 단으로 인가되고,
상기 제3 PMOS 트랜지스터의 드레인단 및 상기 제3 NMOS 트랜지스터의 드레인단이 상기 레벨 변환부의 출력단인, 레벨 변환기.11. The method of claim 10,
Wherein an input voltage of the level converter is applied to a gate terminal of the second PMOS transistor and the second NMOS transistor,
And a drain terminal of the third PMOS transistor and a drain terminal of the third NMOS transistor are an output terminal of the level conversion section.

제11항에 있어서,
상기 제2 PMOS 트랜지스터의 드레인단 및 상기 제2 NMOS 트랜지스터의 드레인단이 상기 제3 PMOS 트랜지스터 및 상기 제3 NMOS 트랜지스터의 게이트 단과 연결되는, 레벨변환기.12. The method of claim 11,
And a drain terminal of the second PMOS transistor and a drain terminal of the second NMOS transistor are connected to a gate terminal of the third PMOS transistor and the third NMOS transistor.

방전 수단을 포함하며, 제 1 전압을 제 2 전압으로 변환하는 레벨 변환기의 제어 방법에 있어서,
하이 신호로부터 로우 신호로 스윙하는 제 1 전압을 입력받는 단계; 및
상기 제 1 전압을 상기 제 2 전압으로 변환하여, 상기 레벨 변환기의 출력단으로 출력하는 단계를 포함하며,
상기 출력하는 단계는, 상기 제 1 전압이 하이 신호로부터 로우 신호로 스윙하는 경우 상기 출력단의 전압을 방전하고, 상기 방전 수단을 이용하여 상기 출력단의 전압을 추가 방전하는 레벨 변환기의 제어 방법.A control method of a level converter including a discharging means and converting a first voltage to a second voltage,
Receiving a first voltage swinging from a high signal to a low signal; And
Converting the first voltage to the second voltage and outputting the converted voltage to an output terminal of the level converter,
Wherein the outputting step discharges the voltage at the output terminal when the first voltage swings from the high signal to the low signal and further discharges the voltage at the output terminal using the discharging means.