KR101512370B1 - Neuromorphic system operating method for the same - Google Patents

Abstract

According to the present invention, a neuromorphic system includes a first wire to which an external signal is inputted; a second wire placed to cross with the first wire; a memory device connecting a cross point of the first and second wires; an integrator connected to the second wire; a comparator placed at an output side of the integrator; a first switch placed between the second wire and the integrator to control connection between the second wire and the ground; a second switch placed between the first switch and the integrator to control connection between the second wire and the integrator; and a control part receiving an output signal of the comparator and controlling the system. According to the present invention, suggested are a neuromorphic system and an operating method thereof, capable of confirming whether learning is properly done or not, and improving the reliability and accuracy of learning by finding the most suitable neuron for specific information and allocating the specific information corresponding to the same. In addition, various effects, disclosed from the essence of the present invention, are obtained, and an effect to be closer to the hardware building of an actual neuromorphic system is obtained.

Description

뉴로모픽 시스템 및 뉴로모픽 시스템의 동작방법{Neuromorphic system operating method for the same}[0001] The present invention relates to a neuromorphic system operating method for the same,

본 발명은 뉴로모픽 시스템 및 뉴로모픽 시스템의 동작방법에 관한 것이다. The present invention relates to a method of operating a novel Lomographic system and a novel Lomographic system.

생물의 뇌에는 수천억 단위의 이르는 신경세포로서 뉴런이 있고, 이들은 복잡한 신경망을 이루고 있다. 상기 뉴런은 수천 개의 다른 뉴런과 시냅스를 통하여 신호를 주고 받는 것으로써 생물로서 가져야 하는 지적 능력을 발휘한다. In the brain of a living organism, there are hundreds of millions of neurons as neurons, which form a complex neural network. The neurons transmit signals through synapses with thousands of other neurons and exert their intellectual abilities as organisms.

상기 뉴런은 신경계의 구조적, 기능적 단위이며 정보 전달의 기본 단위이다. 시냅스는 뉴런 사이의 접합부를 가리키며 어느 하나의 뉴런의 축색 돌기와 다른 뉴런의 수상 돌기가 연결된 부위를 말한다. 한 개의 뉴런은 수천 개의 다른 뉴런과 시냅스로 접촉하고 있다. 이들 생물 신경망을 모사한 인공 신경계를 뉴런 수준에서 제작함으로써, 두뇌가 처리하는 정보처리 방식을 모사하여 만들어진 반도체 회로가 뉴로모픽 시스템이다. 이들 뉴로모픽 시스템은 칩 단위로 제작할 수 있다. The neurons are structural and functional units of the nervous system and are the basic unit of information transmission. Synapse refers to the junction between neurons and refers to the site where the axons of one neuron are connected to the dendrites of other neurons. One neuron is in synaptic contact with thousands of other neurons. The neuromotor system is a semiconductor circuit which is made by simulating the biological neural network and fabricating the artificial neural system at the level of the neuron and simulating the information processing of the brain. These neuromotor systems can be fabricated on a chip-by-chip basis.

상기 뉴로모픽 시스템은 생물의 뇌와 마찬가지로, 불특정한 환경에 스스로 적응할 수 있는 지능화된 시스템을 구현하는 데에 효과적으로 활용될 수 있다. 이 기술이 발전하면 문자인식, 음성인식, 위험 인지, 실시간 고속 신호처리 등 인지 및 추정 등을 수행하는 인터페이스, 컴퓨터, 로봇, 가전기기, 소형 이동 기기, 보안 및 감시, 지능형 차량 안전, 자율 주행 등의 분야에 적용할 수 있다. The neuromorphic system can be effectively utilized to implement an intelligent system that can adapt itself to an unspecified environment, like a brain of an organism. As the technology develops, interfaces that perform recognition and estimation such as character recognition, speech recognition, danger recognition, real time high speed signal processing, computers, robots, home appliances, small mobile devices, security and surveillance, intelligent vehicle safety, And the like.

상기 뉴로모픽 시스템에서의 학습은, 특정한 뉴런에 특정한 정보를 임의로 할당하고, 할당된 정보를 해당 뉴런에 학습시키는 방식이 사용된다. 이러한 방식은 강제로 특정 뉴런에 특정 정보를 할당하므로 슈퍼바이즈드(supervised) 뉴로모픽 시스템이라고 할 수 있다. In the learning in the novel Lomo pick system, a method is used in which information specific to a specific neuron is arbitrarily allocated, and the allocated information is learned to the neuron. This method is a supervised neuromorphic system because it forcibly assigns specific information to specific neurons.

상기 슈퍼바이즈드 뉴로모픽 시스템은, 시넵스를 모사하는 멤리스터(memristor)의 개별적 성질의 차이를 무시한 것으로서, 학습의 부정확성을 높이고, 올바른 판단에 이르지 못하게 하는 원인으로 작용한다. 또한, 종래의 뉴로모픽 시스템에서는 제대로 학습이 되었는지의 여부를 판단하는 것에 대해서는 소개된 바가 없다. 아울러, 이러한 시스템을 구성하는 구체적인 하드웨어에 대해서는 제시된 바가 없다. The superbized neuromotorp system ignores differences in the individual properties of memristors that simulate synapses, which increases learning inaccuracies and prevents accurate judgment. In addition, there is no description about determining whether or not learning has been properly performed in the conventional Lomo pick system. In addition, no concrete hardware for constructing such a system has been proposed.

본 발명은 상기되는 문제점을 해결하고, 뉴로모픽 시스템의 구현에 한발짝 다가가고, 뉴런의 자연스러운 상호작용에 의해서 학습을 할 수 있는 언수퍼바이즈드(unsupervised) 뉴로모픽 시스템 및 그 뉴로모픽 시스템의 동작방법을 제안한다. The present invention solves the above problems and provides an unsupervised neuromotorpic system capable of learning by the natural interaction of neurons and a neuromotor system which is one step closer to the implementation of the neuromotor system, We propose a system operation method.

본 발명에 따른 뉴로모픽 시스템은 외부신호가 입력되는 제 1 배선; 상기 제 1 배선과 교차하도록 마련되는 제 2 배선; 상기 제 1 배선과 상기 제 2 배선의 교차지점을 연결하는 기억소자; 상기 제 2 배선에 연결되는 적분기; 상기 적분기의 출력측에 마련되는 비교기; 상기 제 2 배선과 상기 적분기의 사이에 마련되어 상기 제 2 배선과 그라운드와의 연결을 제어하는 제 1 스위치; 상기 제 1 스위치와 상기 적분기의 사이에 마련되어 상기 제 2 배선과 상기 적분기와의 연결을 제어하는 제 2 스위치; 및 상기 비교기의 출력신호를 입력받고 시스템을 제어하는 제어부가 포함된다. 본 발명에 따른 시스템이 자체적으로 특정정보에 맞고 학습효율이 높은 뉴런회로를 선택하여 학습할 수 있다. The novel Lomonocopic system according to the present invention comprises a first wiring for inputting an external signal; A second wiring provided so as to intersect with the first wiring; A memory element connecting the intersection points of the first wiring and the second wiring; An integrator connected to the second wiring; A comparator provided on an output side of the integrator; A first switch provided between the second wiring and the integrator and controlling connection between the second wiring and the ground; A second switch provided between the first switch and the integrator and controlling a connection between the second wiring and the integrator; And a controller receiving the output signal of the comparator and controlling the system. The system according to the present invention can select and learn a neuron circuit with high learning efficiency that is suitable for specific information by itself.

상기 발명에 있어서, 상기 비교기와 상기 제어부의 사이에는, 상기 비교기의 출력값을 저장할 수 있는 인버터부가 제공될 수 있고, 상기 제 2 스위치와 상기 적분기의 사이에는, 상기 적분기의 입력측와 그라운드와의 연결을 제어하는 스위치(SW3)와, 상기 적분기의 입력측과 소정의 전압과의 연결을 제어하는 또 다른 스위치(SW4)가 포함될 수 있고, 상기 제 1 스위치를 연결하고, 상기 제 2 스위치를 개방하여 초기화모드가 수행될 수 있고, 상기 제 1 스위치를 개방하고 상기 제 2 스위치를 연결하고 상기 외부신호를 입력하여 상기 외부신호에 적합한 뉴런회로를 파악하는 대응뉴런파악모드가 수행될 수 있다. 이와 같은 작용에 의해서 학습이 효율적으로 수행될 수 있다. 여기서, 상기 대응뉴런파악모드에서 대응뉴런으로 파악된 뉴런회로는, 상기 제 1 스위치를 연결하고 상기 제 2 스위치를 개방하여 학습모드가 수행될 수 있고, 상기 대응뉴런파악모드에서 대응뉴런으로 파악된 뉴런회로와 그렇지 아니한 뉴런회로에 대하여, 상기 적분기의 입력측 전압을 달리하는 뉴런파악준비모드가 수행될 수 있다. In the above invention, an inverter unit capable of storing an output value of the comparator may be provided between the comparator and the control unit, and a connection between the input side of the integrator and the ground may be controlled between the second switch and the integrator And another switch SW4 for controlling the connection between the input side of the integrator and the predetermined voltage may be included and the first switch may be connected and the second switch may be opened to set the initialization mode A corresponding neuron-grasping mode may be performed in which the first switch is opened, the second switch is connected, and the external signal is input to grasp a neuron circuit suitable for the external signal. By such an action, learning can be efficiently performed. Here, the neuron circuit identified as the corresponding neuron in the corresponding neuron-grasping mode may be connected to the first switch and the second switch may be opened to allow the learning mode to be performed, For a neuron circuit and a non-neuron circuit, a neuron grasping preparation mode in which an input side voltage of the integrator is different may be performed.

다른 측면에 따른 뉴로모픽 시스템에는, 외부펄스가 입력되는 제 1 배선; 상기 제 1 배선과 교차하도록 마련되는 제 2 배선; 및 상기 제 1 배선과 상기 제 2 배선의 교차지점을 연결하는 멤리스터가 포함되는 시넵스회로; 및 상기 제 2 배선에 연결되어 상기 멤리스터를 통과하는 전류를 적분하는 적분기; 및 상기 적분기의 출력전압과 비교전압을 비교하여 상기 출력전압이 상기 비교전압을 넘을 때 출력값을 내는 비교기가 포함되는 적어도 두 개의 뉴런회로가 포함되고, 상기 외부신호를 입력할 때 가장 먼저 출력값을 내는 뉴런회로를 상기 외부신호에 대응하는 뉴런회로로 정하고 상기 기억소자를 학습시키는 것을 특징으로 한다. 여기서, 상기 제 2 배선과 상기 적분기의 사이에 마련되어 상기 제 2 배선과 그라운드와의 연결을 제어하는 제 1 스위치; 및 상기 제 1 스위치와 상기 적분기의 사이에 마련되어 상기 제 2 배선과 상기 적분기와의 연결을 제어하는 제 2 스위치가 포함될 수 있다. The novel Lomocopic system according to another aspect includes a first wiring through which an external pulse is input; A second wiring provided so as to intersect with the first wiring; A synapse circuit including a memristor connecting the intersection points of the first wiring and the second wiring; And an integrator connected to the second wiring and integrating a current passing through the memristor; And a comparator for comparing the output voltage of the integrator with a comparison voltage and outputting an output value when the output voltage exceeds the comparison voltage, wherein at least two neuron circuits are provided, The neuron circuit is determined as a neuron circuit corresponding to the external signal, and the memory element is learned. A first switch provided between the second wiring and the integrator for controlling connection between the second wiring and the ground; And a second switch provided between the first switch and the integrator and controlling the connection between the second wiring and the integrator.

또 다른 발명에 따른 뉴로모픽 시스템의 동작방법에는, 기억소자와 뉴런회로를 초기화하는 초기화모드; 제 1 특정정보에 대응하는 뉴런회로를 알아내는 대응뉴런파악모드; 상기 대응뉴런파악모드의 수행결과로써 파악되는 상기 제 1 특정정보에 대응하는 뉴런회로에, 상기 제 1 특정정보를 학습시키는 학습모드; 및 제 2 특정정보에 대한 대응뉴런파악모드의 수행을 준비하는 뉴런파악준비모드가 포함되고, 모든 특정정보에 대응하는 뉴런회로가 학습될 때까지 상기 대응뉴런파악모드, 상기 학습모드, 및 상기 뉴런파악준비모드가 반복해서 수행되는 것을 특징으로 한다. 여기서, 상기 학습모드와 상기 뉴런파악준비모드의 적어도 일부는 함께 수행될 수 있다. A method of operating a novel Lomocopic system according to another invention includes an initialization mode for initializing a memory element and a neuron circuit; A corresponding neuron-grasping mode for finding a neuron circuit corresponding to the first specific information; A learning mode in which the first specific information is learned in a neuron circuit corresponding to the first specific information that is grasped as a result of performing the corresponding neuron grasping mode; And a neuron grasping preparation mode for preparing for execution of a corresponding neuron grasping mode for the second specific information, wherein the corresponding neuron grasping mode, the learning mode, and the neuron grasping mode until the neuron circuit corresponding to all the specific information is learned, And the hold preparation mode is repeatedly performed. Here, at least a part of the learning mode and the neuron grasping preparation mode may be performed together.

본 발명에 따르면 특정정보에 가장 적합한 뉴런을 알아내고 그곳에 해당하는 특정정보를 할당하여, 학습의 정확도 및 신뢰도를 높일 수 있고, 학습이 제대로 되었는지를 확인할 수 있는 뉴로모픽 시스템 및 뉴로모픽 시스템의 동작방법을 제안한다. 또한, 본 발명의 본질에서 드러나는 다양한 효과를 얻을 수 있고, 실제 뉴로모픽 시스템의 하드웨어 구축에 한걸음 접근한다는 효과를 얻을 수 있다.According to the present invention, it is possible to detect a neuron that is most suitable for specific information and assign specific information corresponding thereto, thereby improving the accuracy and reliability of learning, We propose an operation method. In addition, it is possible to obtain various effects revealed by the essence of the present invention, and it is possible to obtain the effect of approaching the hardware construction of the actual Lomo pick system.

도 1은 실시예에 따른 뉴로모픽 시스템의 구성도.
도 2는 제 1 배선과 제 2 배선과 기억소자의 배치를 나타내는 도면.
도 3은 상기 멤리스터의 특성을 나타내는 도면.
도 4는 뉴로모픽 시스템의 초기화모드를 보이는 도면.
도 5는 뉴로모픽 시스템의 대응뉴런파악모드를 보이는 도면.
도 6은 뉴로모픽 시스템의 학습모드를 보이는 도면.
도 7은 한 특정정보의 학습 종료 후 다음번 대응뉴런파악모드를 보이는 도면.
도 8은 뉴로모픽 시스템의 테스트모드를 보이는 도면.
도 9는 실시예에 따른 뉴로모픽 시스템의 동작방법을 설명하는 흐름도.
도 10은 뉴런회로의 실제구성을 예시하는 도면으로서, 도 11은 초기화모드의 스위칭 상태에 따른 뉴런회로를 나타내는 도면이고, 도 12는 대응뉴런파악모드의 스위칭 상태에 따른 뉴런회로를 나타내는 도면이고, 도 13과 도14는 학습모드 및 뉴런파악준비모드에서, 각각 파이어된 뉴런회로와 파이어되지 않은 뉴런회로를 나타내는 도면이고, 도 15는 테스트모드의 스위칭 상태에 따른 뉴런회로를 나타내는 도면. BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of a novel Lomographic system according to an embodiment; FIG.
2 is a view showing the arrangement of a first wiring, a second wiring and a memory element;
3 is a view showing the characteristics of the memristor.
4 is a diagram showing an initialization mode of a novel Lomographic system;
5 is a diagram showing a corresponding neuron-grasping mode of a novel Lomonocopic system.
6 is a diagram showing a learning mode of a novel Lomo pick system.
FIG. 7 is a diagram showing a next corresponding neuron-grasping mode after completion of learning of one specific information; FIG.
8 is a view showing a test mode of a novel Lomo pick system.
9 is a flow chart illustrating a method of operating a novel Lomographic system in accordance with an embodiment;
Fig. 10 is a diagram showing an actual configuration of a neuron circuit, Fig. 11 is a diagram showing a neuron circuit according to the switching state in the initialization mode, Fig. 12 is a diagram showing a neuron circuit according to the switching state of the corresponding neuron- FIG. 13 and FIG. 14 are diagrams showing a neuron circuit that has been fired and a neuron circuit that has not been fire respectively in the learning mode and the neuron capture preparation mode, and FIG. 15 shows a neuron circuit according to the switching state of the test mode.

이하에서는 도면을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다. 다만, 본 발명의 사상은 이하의 실시예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에 포함되는 다른 실시예를 구성요소의 부가, 변경, 삭제, 및 추가 등에 의해서 용이하게 제안할 수 있으나, 이 또한 본 발명 사상의 범위 내에 포함된다고 할 것이다. Hereinafter, specific embodiments of the present invention will be described in detail with reference to the drawings. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention as defined by the appended claims. However, this is also included in the scope of the present invention.

이하의 설명에서 반복적으로 제공되는 동일한 구성요소에 대해서는, 특별한 언급이 없는 경우에는 어느 하나에 대해서만 도면번호를 부여하고, 도면번호가 부여된 어느 하나의 구성요소에 대해서만 설명한다. 그러나 그 설명은 같은 구성요소에 대해서도 마찬가지로 적용될 수 있다. In the following description of the same constituent elements repeatedly provided, unless otherwise specified, only one of the constituent elements given with the reference numerals will be described. However, the description can be equally applied to the same component.

도 1은 실시예에 따른 뉴로모픽 시스템의 구성도이다. BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of a novel Lomo pick system according to an embodiment. FIG.

도 1을 참조하면, 뉴로모픽 시스템에는, 특정정보로서 외부 신호가 입력되는 제 1 배선(1), 제어부(8)와 연결되는 제 2 배선(2), 상기 제 1 배선(1) 및 상기 제 2 배선(2)의 교차지점에서 각 배선(1)(2)의 교차지점을 연결하는 기억소자(3)가 포함된다. 상기 배선 및 기억소자를 생물 신경망에서 시넵스에 해당하고 시넵스회로로 볼 수 있다. 1, a first wiring 1 for inputting external signals as specific information, a second wiring 2 connected to the control unit 8, a first wiring 1, And a storage element 3 for connecting the intersections of the wirings 1 and 2 at the intersections of the second wirings 2 are included. The wiring and memory element correspond to synapses in the bio-neural network and can be regarded as synapse circuits.

상기 제 1 배선(1)에는, 터치패널을 예시할 때, 터치패널 상에서 터치가 된 픽셀에 대응되는 전기신호가 입력될 수 있다. 도 2는 제 1 배선(1)과 제 2 배선(2)과 기억소자(3)의 배치를 나타내는 도면으로서, 배선(1)(2)의 기하하적 교차지점에서 기억소자(3)가 각 배선을 서로 연결하는 것을 볼 수 있다. 또한, 배선과 기억소자는 실제로는 훨씬 더 많이 제공될 수 있으나, 설명의 편의를 위하여 이를 간략히 표시하였다. When the touch panel is exemplified in the first wiring 1, an electric signal corresponding to the touched pixel on the touch panel may be input. 2 is a diagram showing the arrangement of the first wiring 1 and the second wiring 2 and the memory element 3 in which the memory element 3 is arranged at the intersection of the wiring 1 and the wiring 2 You can see the wires are connected to each other. In addition, the wiring and memory elements may actually be provided much more, but for simplicity of explanation, this is briefly shown.

상기 기억소자(3)는, 멤리스터(memristor)로 예시할 수 있고, 외부 펄스에 따라서 상태가 변하고, 전원공급이 끊어져도 직전에 통과한 전류의 방향과 양을 기억하는 소자로 제공될 수 있다. 도 3은 상기 멤리스터의 특성을 나타내는 도면으로서, 외부로부터 가하여지는 펄스의 회수에 따라서 멤리스터를 통과하는 전류량이 변하고, 그 상태는 LRS(Low Resistance Status)와 HRS(High Resistance Status)를 양 끝단으로 정의할 수 있다. LRS상태에서는 많은 전류가 흐를 수 있고, HRS상태에서는 적은 양의 전류가 흐를 수 있다. The memory element 3 can be exemplified by a memristor and can be provided as an element that stores the direction and amount of the current passed immediately before the power supply is turned off even when the state changes according to the external pulse. 3 shows the characteristics of the memristor. The amount of current passing through the memristor changes according to the number of pulses applied from the outside, and the states are LRS (Low Resistance Status) and HRS (High Resistance Status) . A large amount of current can flow in the LRS state, and a small amount of current can flow in the HRS state.

다시 도 1을 참조하면, 뉴로모픽 시스템에서 제 2 배선(2)에는 제 1 스위치(4)와 제 2 스위치(5)가 제공되고, 상기 제 2 스위치(5)에는 적분기(6)가 제공되고, 적분기(6)의 후단에는 비교기(7)가 제공된다. 상기 비교기(7)는 제어부(8)와 연결된다. 상기 적분기, 비교기, 및 스위치 등은 생물의 신경망에서는 뉴런에 해당하고 뉴런회로라고 할 수 있다. Referring again to FIG. 1, the first wire 4 and the second switch 5 are provided on the second wire 2 in the novelromoting system, and the integrator 6 is provided on the second switch 5 And the comparator 7 is provided at the rear end of the integrator 6. The comparator 7 is connected to the controller 8. The integrator, the comparator, the switch, and the like correspond to a neuron in a biological neural network and can be called a neuron circuit.

상기 제 1 스위치(4)는 제 2 배선(2)이 그라운드와 연결되거나 개방되도록 할 수 있다. 상기 제 1 스위치(4)가 그라운드에 연결될 때는 기억소자(3)에 전류를 흘려서 학습시키는 경우이고, 상기 제 1 스위치(4)가 개방되는 때는 기억소자(3)에 전류가 흐르지 않아서 영향을 받지 않는 경우일 수 있다. 상기 제 2 스위치(5)는 제 2 배선(2)이 적분기(6)에 연결되거나 개방되도록 할 수 있다. 상기 제 2 스위치(5)가 연결되는 때는 특정정보에 적합한 뉴런을 찾는 때 및 테스트가 수행되는 경우이고, 상기 제 2 스위치(5)가 개방되는 때는 기억소자(3)를 학습시키는 경우일 수 있다. 상기 제어부(8)는 상기 스위치를 제어하는 등, 뉴로모픽 시스템의 전체적인 구성을 제어한다. The first switch 4 may allow the second wire 2 to be connected to or open to the ground. When the first switch 4 is connected to the ground, a current is supplied to the memory element 3 to learn. When the first switch 4 is opened, no current flows through the memory element 3, If not. The second switch 5 may be connected to the second wire 2 or open to the integrator 6. When the second switch 5 is connected, when the neuron suitable for the specific information is found and when the test is performed, and when the second switch 5 is opened, the memory element 3 is learned . The control unit 8 controls the overall configuration of the novel Lomographic system, such as controlling the switch.

상기 뉴로모픽 시스템의 동작을 순차적으로 설명한다. 이하의 설명에서는, 터치패널에 숫자를 쓰고, 숫자는 쓰는 중에 터치가 되는 픽셀로부터의 신호가, 픽셀에 대응되는 제 1 배선에 펄스신호를 발생시키는 것을 예로 들어 설명한다. 물론, 숫자를 대신하여 문자가 사용될 수도 있고, 문자인식만이 아니라 이미지 인식, 위험 인식 등의 다양한 경우를 예시할 수도 있다. 또한, 스위치 등의 동작제어는 제어부(8)에 의해서 수행될 수 있다.The operation of the novel Lomographic system will be described sequentially. In the following description, it is assumed that a signal from a pixel to be touched while a number is written on the touch panel and a number is written generates a pulse signal on the first wiring corresponding to the pixel. Of course, a character may be used instead of a number, and various cases such as image recognition and risk recognition may be exemplified as well as character recognition. Further, the operation of the switches and the like can be controlled by the control unit 8. [

도 4는 뉴로모픽 시스템의 초기화모드를 보이는 도면이다. 4 is a diagram showing an initialization mode of the novel Lomo pick system.

도 4를 참조하면, 제 1 스위치(4)는 연결되고, 제 2 스위치(5)는 개방된다. 이때에 상기 적분기(6)는 모두 0볼트이다. 상기 기억소자(3)는 HRS상태로 될 수 있다. 따라서 시넵스회로 및 뉴런회로는 모두 초기화상태에 놓인다. Referring to Fig. 4, the first switch 4 is connected and the second switch 5 is opened. At this time, the integrator 6 is all 0 volts. The storage element 3 can be put into the HRS state. Therefore, both the synapse circuit and the neuron circuit are placed in the initialization state.

도 5는 뉴로모픽 시스템의 대응뉴런파악모드를 보이는 도면이다. FIG. 5 is a diagram showing a corresponding neuron acquisition mode of the novel Lomocopic system. FIG.

도 5를 참조하면, 제 1 스위치(4)는 개방되고, 제 2 스위치(5)는 연결된다. 이 상태에서 제 1 배선(1)에 숫자 "1"에 해당하는 펄스가 인가된다. 이때 펄스는 몇개의 배선에 인가될 수 있다. 어느 하나의 배선은 어느 하나의 픽셀과 대응될 수 있는 것은 이미 설명한 바와 같다. 상기 펄스가 인가되는 특정 제 1 배선과 연결되는 기억소자(3)에는 펄스가 인가되고, 제 2 스위치(5)가 연결되어 있으므로 적분기(6)의 전압은 상승한다. 상기 펄스는 계속해서 인가될 수 있는데, 인위적으로 동일한 펄스를 계속해서 인가시킬 수도 있고, 연속적으로 동일한 숫자를 쓰는 것에 의해서 펄스를 발생시킬 수도 있다. Referring to FIG. 5, the first switch 4 is opened and the second switch 5 is connected. In this state, a pulse corresponding to the number "1" is applied to the first wiring 1. At this time, the pulse can be applied to several wirings. It is already described that any one of the wirings can be associated with any one of the pixels. The pulse is applied to the memory element 3 connected to the specific first wiring to which the pulse is applied and the voltage of the integrator 6 rises because the second switch 5 is connected. The pulse can be applied continuously, the same pulse can be applied continuously, or the pulse can be generated by writing the same number continuously.

소정의 주기 동안 펄스가 인가되면, 어느 하나의 적분기(6)로부터의 출력전압이 비교기(7)의 비교전압과 비교전압(실시예에서는 2V이다)을 넘어서게 된다. 이때 비교기(7)에서는 신호가 발생하고 제어부(8)에서는 비교기(7)로부터의 출력신호를 감지하여 특정 뉴런이 온되었음을 확인할 수 있다. 이를 파이어(fire) 되었다고 하기로 한다. 그러면 파이어 된 뉴런은 "1"의 정보가 학습되기에 적합하게 대응하는 뉴런(실시예에서는 N2가 이에 해당한다)으로 파악될 수 있다. 즉, 외부로부터의 강제적인 통제, 즉 특정정보에 대응하는 특정뉴런이 지정된 바가 없이 "1"이라는 정보가 저장되기에 적합한 뉴런이 기억소자 및 뉴런의 상호관계에 따라서 스스로 결정될 수 있다. 그러므로, 뉴로모픽 시스템의 구성에 따라서 특정정보가 저장되기에 가장 적합한 뉴런이 스스로 파악 및 선정되고, 따라서 추후 학습에서 에러가 날 가능성이 줄어들 수 있다. 따라서, 이를 언수퍼바이즈드 뉴로모픽 시스템이라고 할 수 있다. When a pulse is applied for a predetermined period, the output voltage from one of the integrators 6 exceeds the comparison voltage of the comparator 7 and the comparison voltage (2 V in the embodiment). At this time, a signal is generated in the comparator 7, and the control unit 8 senses the output signal from the comparator 7 to confirm that the specific neuron is turned on. It is said to have been fired. Then, the fire neuron can be grasped as a corresponding neuron (corresponding to N2 in the embodiment) suitable for learning information of "1 ". Namely, a suitable neuron suitable for storing information "1 " without any specified specific neuron corresponding to specific information can be determined by itself according to the correlation between the memory element and the neuron. Therefore, according to the configuration of the neuromotor system, the most suitable neurons to be stored for specific information are identified and selected by themselves, thus reducing the possibility of error in subsequent learning. Therefore, it can be said that this system is an unsupervised neuromotor system.

상기되는 과정에 의해서 "1"이라는 숫자의 정보가 저장되는 뉴런이 언수퍼바이즈드 상태에서 선택되는 것을 확인할 수 있다. By the above process, it can be confirmed that the neuron in which the number "1" is stored is selected in the unsupervised state.

도 6은 뉴로모픽 시스템의 학습모드를 보이는 도면이다. 6 is a diagram showing a learning mode of the novel Lomo pick system.

도 6을 참조하면, 파이어된 뉴런(N2)만 제 1 스위치(4)가 연결되고 파이어되지 않은 뉴런은 개방된다. 따라서 "1"에 대응하는 제 1 배선(1)의 펄스는 파이어된 뉴런으로만 펄스가 인가되고 파이어되지 않은 뉴런으로는 펄스가 인가되지 않는다. 그러면, 펄스가 인가되는 제 1 배선(1)과 파이어된 뉴런과 연결되는 제 2 배선(2)의 교차점에 제공되는 기억소자(3)에만 펄스가 인가되고 해당되는 기억소자(3)가 학습된다. 그 외의 기억소자(3)에는 펄스가 인가되지 않거나, 제 1 스위치(4)가 개방되어 있어서 학습이 되지 않는다. Referring to FIG. 6, only the first neuron N2 is connected to the first switch 4, and the non-neuron neurons are opened. Therefore, the pulse of the first wiring 1 corresponding to "1 " is applied only to the fired neuron, and the pulse is not applied to the non-fired neuron. Then, a pulse is applied only to the storage element 3 provided at the intersection of the first wiring 1 to which the pulse is applied and the second wiring 2 to be connected to the fire neuron, and the corresponding storage element 3 is learned . No pulse is applied to the other memory element 3 or the first switch 4 is opened, so that learning can not be performed.

학습이 완료되면, 학습된 기억소자(3)(실시예에서는 상단에서 두 개의 기억소자)는 LRS가 될 것이다. 따라서, 테스트모드에서 "1"에 대응하는 펄스가 인가되면 N2의 뉴런회로가 파이어되고, "1"이 입력되었음을 확인할 수 있다. When the learning is completed, the learned memory element 3 (two memory elements at the top in the embodiment) will become LRS. Therefore, when a pulse corresponding to "1" is applied in the test mode, it is confirmed that the neuron circuit of N2 is fired and "1"

한편, 상기 학습모드가 수행되는 중에 적분기의 전압은 조정될 수 있다. 이는 다음번 대응뉴런파악모드에 대응하기 위한 것이다. 상세하게는 파이어된 뉴런(N2)의 적분기(6)는 0볼트로 방전시키고 그 외의 뉴런의 적분기(6)는 1볼트로 방전시킬 수 있다. 이와 같이 함으로써 특정정보를 저장하도록 이미 선택된 뉴런에 대해서는 다음번 대응뉴런파악모드에서 파이어되지 않도록 할 수 있다. 이러한 동작은 상기 학습모드의 수행 중에 함께 수행될 수도 있으나, 학습의 종료 후에 다음 번의 대응뉴런파악모드의 수행 전에 별도로 수행될 수도 있다. 그러나, 상기 학습모드와 함께 수행하는 것이 학습시간의 절약이라는 측면에서 볼 때 바람직할 것이다. 이를 뉴런파악준비모드라고 이름할 수 있다. On the other hand, the voltage of the integrator can be adjusted while the learning mode is being performed. This is for responding to the next corresponding neuron-grasping mode. Specifically, the integrator 6 of the fire neuron N2 is discharged to 0 volts and the integrator 6 of the other neurons is discharged to 1 volt. By doing so, it is possible to prevent the neurons already selected for storing specific information from being fired in the next corresponding neuron-grasping mode. This operation may be performed together with the execution of the learning mode, but may be performed separately before the execution of the next corresponding neuron-grasping mode after the end of the learning. However, it is preferable to perform the learning mode together with the learning mode in terms of saving learning time. This can be called neuron readiness mode.

예를 들어 상기 대응뉴런파악모드를 설명하면, 다음번 학습하는 숫자가 "2"인 경우에 "2"와 대응되는 펄스가 제 1 배선(1)을 통하여 인가된다. 이 때 비록 경우의 수가 작기는 하지만, 이미 학습된 뉴런과 연결되는 기억소자(3)에도 펄스가 인가될 수 있고, 이 경우에는 이미 학습된 뉴런이 파이어 될 수도 있다. 그러므로, 이미 파이어된 뉴런의 적분기(6)에 비하여 파이어되지 않는 뉴런의 적분기(6)의 전압을 일정수준 높여줌으로써, 파이어된 적분기(6)에 비하여 파이어되지 않은 적분기(6)가 먼저 파이어되도록 할 수 있는 것이다. For example, when the next learned number is "2", a pulse corresponding to "2" is applied through the first wiring 1. At this time, although the number of cases is small, a pulse may be applied also to the memory element 3 connected to the already learned neuron, in which case the learned neuron may be fired. Therefore, by raising the voltage of the integrator 6 of the neuron that is not fireproofed compared to the integrator 6 of the already-neuron neuron to a certain level, the non-fire integrator 6 is made to fire first compared to the fire integrator 6 You can.

파이어된 뉴런에 대한 학습모드의 수행 중에, 파이어된 뉴런(N2)의 적분기와 파이어되지 않는 뉴런(N2외의 뉴런)의 적분기에 서로 다른 전압이 인가되도록 하는 방법을 간단히 설명한다. 제 2 스위치(5)와 적분기(6)의 사이에 스위치를 추가적으로 제공하여, 파이어된 뉴런의 적분기는 그라운드로 연결되고, 파이어되지 않은 뉴런의 적분기에는 소정의 전압(Vs)가 인가되도록 한다. 여기서 상기 소정의 전압(Vs)은 1볼트가 될 수 있다. 보다 구체적인 예시는 도 10에 제시되는 회로도를 참조함으로써 구체적으로 이해될 수 있을 것이고, 후술하도록 한다. 물론, 구체적인 회로도는 도 10에 제시되는 경우만이 아니고 다른 다양한 방법으로 제시될 수 있다. A brief description will be given of how to apply different voltages to the integrator of the neuron (N2) and the neuron (neuron other than N2) during the learning mode for the neuron. A switch is additionally provided between the second switch 5 and the integrator 6 so that the integrator of the fire neuron is connected to the ground and a predetermined voltage Vs is applied to the integrator of the non-fire neuron. Here, the predetermined voltage Vs may be 1 volt. More specific examples will be concretely understood by referring to the circuit diagram shown in FIG. 10, and will be described later. Of course, the specific circuit diagram can be presented not only in the case shown in FIG. 10 but also in various other methods.

상기 학습모드가 종료되면, "1"의 정보를 저장하게 될 뉴런은 "1"에 해당하는 펄스가 인가될 때 "1"의 정보입력사실을 인지할 수 있다. When the learning mode ends, a neuron to store information of "1 " can recognize the fact that" 1 "information is input when a pulse corresponding to" 1 &

도 7은 "1"의 학습모드가 종료하고 다음번 대응뉴런파악모드를 보이는 도면이다. FIG. 7 is a diagram showing the end of the learning mode of "1" and the next corresponding neuron-grasping mode.

도 7을 참조하면, 제 1 배선(1)에 숫자 "2"에 해당하는 펄스가 인가된다. 예를 들어 숫자 "2"에 해당하는 펄스는 제 1 배선(1)의 하측 두 개의 배선일 수 있다. 이때, 스위치의 연결상태는 도 5 및 그와 관련되는 설명이 적용될 수 있다. Referring to Fig. 7, a pulse corresponding to the number "2" is applied to the first wiring 1. For example, the pulse corresponding to the number "2 " may be the lower two wirings of the first wiring 1. At this time, the connection state of the switches can be applied to FIG. 5 and the description related thereto.

숫자"2"에 대한 대응뉴런파악모드가 진행하면, 숫자 "1"이 학습된 뉴런(N2)의 적분기는, 다른 뉴런의 적분기에 비하여 초기전압이 낮은 상태이므로, 파이어되지 않을 수 있다. 물론, 그렇게 되지 않을 가능성이 있는 경우에는 다른 뉴런의 적분기에 비하여 초기전압을 더 높일 수도 있을 것이다. 도면에서는 N3가 파이어되는 것을 나타내고 있다. 그 이후에는, N3에 대한 학습모드가 진행될 수 있다. When the corresponding neuron grasping mode for the number "2 " proceeds, the integrator of the neuron N2 in which the number" 1 "is learned may not fire because the initial voltage is lower than the integrator of the other neurons. Of course, if it is not likely to be, it may be possible to increase the initial voltage relative to the integrator of other neurons. The figure shows that N3 is fired. Thereafter, the learning mode for N3 may proceed.

상기 도 5내지 도 7에서 수행된 대응뉴런파악모드, 학습모드는 모든 뉴런에 특정정보가 할당될 때까지 반복적으로 수행될 수 있다. The corresponding neuron grasping mode and learning mode performed in FIGS. 5 to 7 may be repeatedly performed until specific information is assigned to all the neurons.

모든 뉴런에 대한 학습이 종료되면, 테스트가 수행된다. 도 8은 뉴로모픽 시스템의 테스트모드를 보이는 도면이다. When learning for all neurons is complete, a test is performed. 8 is a view showing a test mode of the novel Lomo pick system.

도 8을 참조하면, 제 1 스위치(4)는 개방되고, 제 2 스위치(5)는 연결된다. 이 상태에서 특정정보(예를 들어, 숫자)의 스파이크 신호가 입력되면, 특정정보와 대응하는 뉴런이 파이어되고, 제어부(8)는 해당하는 신호가 입력되었음을 알 수 있다. 예를 들어, 숫자"1"이 입력되면 이 정보에 대하여 학습이 되어 있는 뉴런(N2)이 파이어될 것이다. 파이어되는 것은 미리 기억소자(3)를 학습시켜 두었기 때문이다. 한편 테스트 모드가 수행될 때에는 적분기(6)는 모두 리셋되어 있을 수 있다. 8, the first switch 4 is opened and the second switch 5 is connected. In this state, when a spike signal of specific information (for example, a number) is inputted, the neuron corresponding to the specific information is fired, and the control unit 8 can recognize that the corresponding signal is inputted. For example, if the number "1" is entered, the learned neuron (N2) for this information will fire. This is because the memory element 3 has been learned in advance. On the other hand, when the test mode is performed, all of the integrator 6 may be reset.

상기되는 뉴로모픽 시스템에 따르면, 특정정보에 적합하게 선택될 수 있는 뉴런에 해당하는 특정정보를 학습시킬 수 있다. 즉, 각 뉴런의 특징에 따라서 특정정보에 적합한 뉴런이 선정될 수 있다. 따라서 학습의 성능과 효율을 높일 수 있다. 이때에는 어느 뉴런에 어느 정보가 대응될 지는 사용자도 미리 알 수 없다. 또한, 학습의 신속성을 높이기 위해서는 클럭을 높일 수 있다. 한편, 테스트모드를 수행함으로써 학습이 제대로 수행되었는지 수행되지 않았는지를 판단할 수 있다. According to the neuromotorpic system described above, it is possible to learn specific information corresponding to a neuron that can be selected appropriately according to specific information. That is, neurons suitable for specific information can be selected according to the characteristics of each neuron. Thus, the performance and efficiency of learning can be increased. At this time, the user can not know in advance which information corresponds to which neuron. In addition, the clock can be increased to increase the speed of learning. On the other hand, by performing the test mode, it is possible to judge whether the learning has been performed properly or not.

도 9는 실시예에 따른 뉴로모픽 시스템의 동작방법을 설명하는 흐름도이다. 9 is a flow chart illustrating a method of operating a novel Lomographic system according to an embodiment.

도 9를 참조하면, 기억소자와 뉴런회로를 초기화한다(S1). 구체적으로는 초기화모드가 수행되는 것으로서, 도 5와 같은 상태가 구현될 수 있다. 이후에는 대응뉴런파악모드가 수행되어 입력되는 특정정보가 어느 뉴런에 학습되어야 하는 지를 검색하여 알아낸다. 상기 대응뉴런파악모드는 특정정보의 패턴이 제 1 배선을 통하여 입력되고(S2), 어는 뉴런이 파이어되는 지를 감시한다(S3). 상기 대응뉴런파악모드는 도 6의 상태로 제시될 수 있다. Referring to Fig. 9, a memory element and a neuron circuit are initialized (S1). Specifically, the initialization mode is performed, and a state as shown in FIG. 5 can be implemented. Thereafter, the corresponding neuron-grasping mode is performed to find out which neuron is to be inputted with specific information to be learned. In the corresponding neuron-grasping mode, a pattern of specific information is input through the first wiring (S2), and it is monitored whether a neuron is fired (S3). The corresponding neuron capture mode may be presented in the state of FIG.

이후에는 학습모드가 수행된다(S4). 학습모드에서 스위치의 결선상태는 도 7의 상태로 제시될 수 있다. 학습모드의 수행 중에는, 펄스가 인가되는 제 1 배선(1)과 파이어된 뉴런과 연결되는 제 2 배선(2)의 교차점에 제공되는 기억소자(3)에만 펄스가 인가되도록 하여, 해당하는 기억소자(3)가 학습되도록 한다. 이와 함께, 뉴런파악준비모드가 수행될 수 있다. 상기 뉴런파악준비모드는, 파이어된 뉴런의 적분기의 출력을 리셋하고, 파이어되지 않는 뉴런의 적분기는 출력을 일정량 전압 쉬프트시키는 것으로서 수행될 수 있다.Thereafter, the learning mode is performed (S4). The wiring state of the switch in the learning mode can be presented in the state of FIG. During the execution of the learning mode, a pulse is applied only to the storage element 3 provided at the intersection of the first wiring 1 to which the pulse is applied and the second wiring 2 to be connected to the fire neuron, (3) to be learned. At the same time, the neuron capture preparation mode can be performed. The neuron capture preparation mode may be performed by resetting the output of the integrator of the fire neuron and causing the integrator of the non-fire neuron to perform a voltage shift of the output.

어느 하나의 뉴런에 대한 학습이 종료되면 다음번 특정정보의 입력이 필요한지를 판단하여(S5), 필요한 경우에는 다음번 특정정보의 패턴입력단계(S2)로 진행하고, 그렇지 않은 경우에는 종료한다. 종료한 다음에는 특정정보에 대응하는 뉴런에 해당정보가 제대로 학습이 되었는지를 시험하는 테스트모드가 수행될 수도 있다. If learning of any one of the neurons is terminated, it is determined whether or not specific information needs to be input next time (S5). If necessary, the process proceeds to pattern input step S2 of the next specific information. A test mode may be performed to test whether the information is properly learned in a neuron corresponding to specific information.

이하에서는 생물의 뉴런과 대응되는 뉴런회로를 구성할 수 있는 일 예를 예시한다. 물론, 다른 방법으로 구성될 수도 있을 것이고, 제시되는 실시예로 제한되지 아니한다. Hereinafter, an example in which a neuron corresponding to a biological neuron can be constructed is illustrated. Of course, it may be configured in other ways, and is not limited to the embodiments shown.

도 10은 뉴런회로의 실제구성을 예시하는 도면으로서, 도 1의 뉴로모픽 시스템의 구성과 동일한 역할을 하는 구성은 동일한 도면번호를 부여하고, 특별하게 다르게 적용되는 경우를 제외하고는 동일한 설명이 적용되는 것으로 하고 구체적인 설명은 생략한다. 한편, 도 10에 제시되는 뉴런회로의 적분기(6)는 전압이 반전되는 것으로 도시되고 설명이 될 것이다. 그러나, 이는 회로 제작상의 필요에 따른 것이고, 기능은 마찬가지로 이해할 수 있다. Fig. 10 is a diagram illustrating an actual configuration of a neuron circuit, in which configurations having the same functions as those of the neuromotor system of Fig. 1 are denoted by the same reference numerals, and the same explanations And detailed description thereof will be omitted. On the other hand, the integrator 6 of the neuron circuit shown in Fig. 10 will be shown and described as inverting the voltage. However, this is in accordance with the need for circuit fabrication, and the function can be similarly understood.

도 10을 참조하면, 제어부(8)는 아홉개의 스위치를 제어하고, 비교기(7)의 출력단에는 인버터부(9)가 제공되고, 뉴런회로는 열 개가 제공되는 것으로 도시되어 있다. Referring to Fig. 10, the control unit 8 controls nine switches, the inverter unit 9 is provided at the output terminal of the comparator 7, and ten neuron circuits are provided.

상기 인버터부(9)에는, 비교기(7)의 출력값을 저장하는 제 1 인버터부(91)와, 저장된 값의 극성을 비교기(7)의 출력값과 맞추기 위한 제 2 인버터부(92)가 제공된다. 상기 제 1 인버터부(91)는 SRAM을 예로 들 수 있다. 상기 제 1 인버터부(91)에 의해서 출력값을 저장함으로써, SW8이 개방되더라도 계속해서 일정한 출력값을 제어부(8)로 출력하여 제어부(8)에서 모드에 따라서 스위치를 제어할 수 있다. 상기 인버터부(9)는 제어부(8)의 로직으로서 제공될 수도 있을 것이다. The inverter unit 9 is provided with a first inverter unit 91 for storing the output value of the comparator 7 and a second inverter unit 92 for matching the polarity of the stored value with the output value of the comparator 7 . The first inverter unit 91 may be an SRAM. By storing the output value by the first inverter unit 91, a constant output value can be continuously outputted to the control unit 8 even if the SW8 is opened, and the control unit 8 can control the switch in accordance with the mode. The inverter unit 9 may be provided as the logic of the control unit 8. [

도 10의 뉴런회로의 동작상태를 뉴로모픽 시스템의 각 모드별로 설명한다. The operation state of the neuron circuit of FIG. 10 will be described for each mode of the novel Lomonoc system.

도 11은 초기화모드의 스위칭 상태에 따른 뉴런회로를 나타내는 도면이다. 11 is a diagram showing a neuron circuit according to the switching state of the initialization mode.

도 11을 참조하면, 도 10의 뉴런회로에서 SW1, SW3, SW6, 및 SW9가 연결되고, 나머지 스위치는 개방된 상태를 나타낸다. 이 상태에서는 기억소자(3)는 HRS상태이고, 적분기(6)는 그라운드에 연결되어 VDD가 걸리고, 인버터(9)로부터의 출력은 LOW상태이다. Referring to FIG. 11, SW1, SW3, SW6, and SW9 are connected in the neuron circuit of FIG. 10, and the remaining switches are in an open state. In this state, the storage element 3 is in the HRS state, the integrator 6 is connected to the ground to receive VDD, and the output from the inverter 9 is in the LOW state.

도 12는 대응뉴런파악모드의 스위칭 상태에 따른 뉴런회로를 나타내는 도면이다. 도 12의 상태는 도 10의 뉴런회로에서 SW2, SW5, 및 SW8이 연결되고, 나머지 스위치는 개방되어 있는 상태를 나타낸다. 상기 대응뉴런파악모드에서는, 모든 뉴런회로에 특정정보와 대응되는 패턴의 펄스가 인가되고 적분기(6)에서 적분을 시작한다. 적분 중에 어느 뉴런회로가 파이어되면, 파이어 신호에 따라서 제어부(8)는 모든 뉴런회로의 SW2, 및 SW8을 개방한다. 그러면, 모든 뉴런회로로는 전류가 들어오지 않고 적분을 멈춘다. 물론, 파이어된 뉴런회로는 현재의 특정정보에 대응하는 뉴런회로로 선정될 수 있다. 12 is a diagram showing a neuron circuit according to the switching state of the corresponding neuron-grasping mode. 12 shows a state in which SW2, SW5, and SW8 are connected in the neuron circuit of Fig. 10, and the remaining switches are open. In the corresponding neuron-grasping mode, a pulse of a pattern corresponding to specific information is applied to all the neuron circuits, and the integration is started in the integrator 6. If any neuron circuit is fired during integration, the control unit 8 opens SW2 and SW8 of all the neuron circuits in accordance with the fire signal. Then, all the neuron circuits do not enter the current and stop the integration. Of course, the fire neuron circuit can be selected as a neuron circuit corresponding to the current specific information.

도 13과 도14는 학습모드 및 뉴런파악준비모드에서, 각각 파이어된 뉴런회로와 파이어되지 않은 뉴런회로를 나타내는 도면이다. 도 13 및 도 14를 참조하면, 파이어된 뉴런회로는 SW1, SW3, 및 SW5가 연결되고, 나머지 스위치는 개방된다. 파이어되지 않은 뉴런회로는 SW4만 연결되고, 나머지 스위치는 개방된다. Figs. 13 and 14 are diagrams showing a neuron circuit that has been fired and a neuron circuit that has not been fired in the learning mode and neuron capture preparation mode, respectively. Referring to Figs. 13 and 14, SW1, SW3, and SW5 are connected to the fired neuron circuit, and the remaining switches are opened. Only the SW4 is connected to the non-fire neuron circuit, and the remaining switches are opened.

도 13과 같이 파이어된 뉴런회로의 경우에는 제 2 배선(2)이 그라운드에 연결되므로 접속되는 기억소자(3)에 펄스가 인가된다. 그러나, 파이어되지 않은 뉴런의 경우에는 제 2 배선(2)이 개방되어 있으므로 전류가 흐르지 않는다. 따라서 파이어된 뉴런회로에 대해서만 학습이 수행되고, 파이어되지 않은 뉴런회로에 대해서는 학습이 수행되지 않는다. 상기되는 과정에 의해서 학습모드가 수행될 수 있다. In the case of the fire neuron circuit as shown in FIG. 13, since the second wiring 2 is connected to the ground, a pulse is applied to the memory element 3 to be connected. However, in the case of a non-fire neuron, the current does not flow because the second wiring 2 is open. Therefore, learning is performed only for the fire neuron circuit, and learning is not performed for the non-fire neuron circuit. The learning mode can be performed by the above process.

한편, 상기 뉴런파악준비모드가 상기 학습준비모드와 함께 수행되도록 하기 위하여, 파이어된 뉴런회로의 적분기는 SW3이 그라운드에 연결되어 Vint=VDD를 출력하고, 파이어되지 않은 뉴런회로의 적분기는 SW4가 연결되어 Vs만큼 쉬프트하여, Vint=Vint'+Vs를 출력한다. 이러한 전압구조에 따르면 파이어된 뉴런회로의 적분기의 전압은 파이어되지 않은 뉴런회로의 적분기보다 크고, 차후의 대응뉴런파악모드에서 파이어된 뉴런회로는 파이어되지 않은 뉴런회로에 비하여 늦게 전압이 떨어지므로, 다시 파이어되지 않게 된다. 이때 도 10의 뉴런회로의 적분기는 이미 설명한 바와 같이 반전되어 있으므로, 도 1의 뉴로모픽 시스템에서의 적분기의 전압과는 반대방향(인버스)으로 적분되는 것을 염두에 두어야 한다 .Meanwhile, in order to allow the neuron grasping preparation mode to be performed together with the learning preparation mode, the integrator of the fired neuron circuit is connected to the ground to output Vint = VDD, and the integrator of the non- And shifts by Vs to output Vint = Vint '+ Vs. According to this voltage structure, the voltage of the integrator of the fired neuron circuit is larger than that of the non-fired neuron circuit, and the neuron circuit that is fired in the subsequent corresponding neuron capture mode loses voltage later than the non-fire neuron circuit. It will not fire. It should be noted that the integrator of the neuron circuit of FIG. 10 is inverted as described above, and thus is integrated in the opposite direction (inverse) to the voltage of the integrator in the neuromorphic system of FIG.

설명되는 바와 같이. 학습모드 및 뉴런파악준비모드가 종료하면, 다음번 특정정보에 대한 대응뉴런파악모드, 학습모드, 및 뉴런파악준비모드가 다시 수행된다. 모든 특정정보에 대한 대응뉴런파악 및 학습이 종료하면 테스트를 수행할 수 있다. As described. When the learning mode and the neuron capture preparation mode are ended, the corresponding neuron capture mode, learning mode, and neuron capture preparation mode for the next specific information are performed again. The test can be performed when the identification and learning of corresponding neurons for all the specific information ends.

도 15는 테스트모드의 스위칭 상태에 따른 뉴런회로를 나타내는 도면이다. 15 is a diagram showing a neuron circuit according to the switching state of the test mode.

도 15를 참조하면, SW2, SW5, SW6, SW7, SW8이 연결되고 나머지 스위치는 개방된 상태이다. 이 상태에서 외부의 특정정보를 입력하면, 상기 특정정보와 대응되는 뉴런회로의 기억소자가 전류를 흘려서 해당하는 뉴런회로가 파이어되고, 상기 특정정보가 입력되었음을 확인할 수 있도록 한다. Referring to FIG. 15, SW2, SW5, SW6, SW7, and SW8 are connected and the remaining switches are open. When external specific information is input in this state, the storage element of the neuron circuit corresponding to the specific information flows current so that the corresponding neuron circuit is fired, so that it can be confirmed that the specific information is inputted.

본 발명에 따른 뉴로모픽 시스템은 숫자 등이 입력되는 터치패드를 예로 들어 설명을 하였지만, 그와 같은 경우에 제한되지 아니하고, 이미지 입력, 보안 장치와 같은 다양한 경우에 적용할 수 있다. 또한, 뉴로모픽 칩으로 구성하여, 작은 크기로 제작하여 다양하게 사용할 수 이다. Although the novel Lomographic system according to the present invention has been described by taking a touch pad into which numeric characters or the like are inputted as an example, the present invention is not limited to such a case and can be applied to various cases such as an image input and a security device. In addition, it is composed of a neuromotor chip and can be manufactured in a small size and used in various ways.

본 발명에 따른 뉴로모픽 시스템 및 그 동작방법은, 특정정보와 상기 특정정보가 학습될 뉴런회로가 미리 특정되지 않은 상태에서, 상기 특정정보에 대한 학습성능이 우수한 뉴런회로를 뉴로모픽 시스템의 자체적인 상호관계에 의해서 정하여질 수 있다. 따라서 학습성능을 높일 수 있다.A neuromotor system and an operation method thereof according to the present invention are characterized in that a neuron circuit having an excellent learning performance for the specific information and a neuron circuit for learning the specific information are not previously specified, It can be defined by its own interrelationship. Therefore, the learning performance can be enhanced.

3: 기억소자
6: 적분기
7: 비교기
8: 제어부3: memory element
6: integrator
7: Comparator
8:

Claims (11)

외부펄스가 입력되는 제 1 배선;
상기 제 1 배선과 교차하도록 마련되는 제 2 배선;
상기 제 1 배선과 상기 제 2 배선의 교차지점을 연결하는 멤리스터;
상기 제 2 배선에 연결되는 적분기;
상기 적분기의 출력측에 마련되는 비교기;
상기 제 2 배선과 상기 적분기의 사이에 마련되어 상기 제 2 배선과 그라운드와의 연결을 제어하는 제 1 스위치;
상기 제 1 스위치와 상기 적분기의 사이에 마련되어 상기 제 2 배선과 상기 적분기와의 연결을 제어하는 제 2 스위치; 및
상기 비교기의 출력신호를 입력받고 시스템을 제어하는 제어부가 포함되고,
상기 외부펄스에 대응한 뉴런회로와 그렇지 아니한 뉴런회로를 파악하고,
상기 대응한 뉴런회로와 그렇지 아니한 뉴런회로에 대하여, 상기 적분기의 입력측 전압을 달리하는 뉴런파악준비모드가 수행되는 뉴로모픽 시스템.A first wiring for receiving an external pulse;
A second wiring provided so as to intersect with the first wiring;
A memristor connecting the intersection points of the first wiring and the second wiring;
An integrator connected to the second wiring;
A comparator provided on an output side of the integrator;
A first switch provided between the second wiring and the integrator and controlling connection between the second wiring and the ground;
A second switch provided between the first switch and the integrator and controlling a connection between the second wiring and the integrator; And
And a control unit receiving the output signal of the comparator and controlling the system,
A neuron circuit corresponding to the external pulse and a neuron circuit not corresponding to the external pulse are identified,
Wherein the neuron picking up preparation mode in which the input side voltage of the integrator is different from the corresponding neuron circuit is performed. 제 1 항에 있어서,
상기 비교기와 상기 제어부의 사이에는, 상기 비교기의 출력값을 저장할 수 있는 인버터부가 제공되는 뉴로모픽 시스템.The method according to claim 1,
Wherein an inverter section capable of storing an output value of the comparator is provided between the comparator and the control section. 제 1 항에 있어서,
상기 제 2 스위치와 상기 적분기의 사이에는, 상기 적분기의 입력측와 그라운드와의 연결을 제어하는 스위치(SW3)와, 상기 적분기의 입력측과 소정의 전압과의 연결을 제어하는 또 다른 스위치(SW4)가 포함되는 뉴로모픽 시스템.The method according to claim 1,
A switch SW3 for controlling the connection between the input side of the integrator and the ground and a further switch SW4 for controlling the connection between the input side of the integrator and the predetermined voltage are included between the second switch and the integrator New LomoPicks system. 제 1 항에 있어서,
상기 제 1 스위치를 연결하고, 상기 제 2 스위치를 개방하여 초기화모드가 수행되는 뉴로모픽 시스템. The method according to claim 1,
Wherein the initialization mode is performed by connecting the first switch and opening the second switch. 제 1 항에 있어서,
상기 제 1 스위치를 개방하고 상기 제 2 스위치를 연결하고 상기 외부펄스를 입력하여 상기 외부펄스에 대응한 뉴런회로를 파악하는 대응뉴런파악모드가 수행되는 뉴로모픽 시스템.The method according to claim 1,
Wherein a corresponding neuron-grasping mode is performed in which the first switch is opened, the second switch is connected, and the external pulse is inputted to grasp a neuron circuit corresponding to the external pulse. 제 5 항에 있어서,
상기 대응뉴런파악모드에서 대응뉴런으로 파악된 뉴런회로는, 상기 제 1 스위치를 연결하고 상기 제 2 스위치를 개방하여 학습모드가 수행되는 뉴로모픽 시스템.6. The method of claim 5,
Wherein the neuron circuit identified as the corresponding neuron in the corresponding neuron capture mode connects the first switch and opens the second switch so that the learning mode is performed. 삭제delete 외부펄스가 입력되는 제 1 배선; 상기 제 1 배선과 교차하도록 마련되는 제 2 배선; 및 상기 제 1 배선과 상기 제 2 배선의 교차지점을 연결하는 멤리스터가 포함되는 시넵스회로; 및
상기 제 2 배선에 연결되어 상기 멤리스터를 통과하는 전류를 적분하는 적분기; 및 상기 적분기의 출력전압과 비교전압을 비교하여 상기 출력전압이 상기 비교전압을 넘을 때 출력값을 내는 비교기가 포함되는 적어도 두 개의 뉴런회로가 포함되고,
상기 외부펄스를 입력할 때 가장 먼저 출력값을 내는 뉴런회로를 상기 외부펄스에 대응하는 뉴런회로로 정하고 상기 멤리스터를 학습시키며,
상기 외부펄스에 대응한 뉴런회로와 그렇지 아니한 뉴런회로에 따라서, 상기 적분기의 입력측 전압이 조정되는 뉴로모픽 시스템.A first wiring for receiving an external pulse; A second wiring provided so as to intersect with the first wiring; A synapse circuit including a memristor connecting the intersection points of the first wiring and the second wiring; And
An integrator connected to the second wiring and integrating a current passing through the memristor; And a comparator comparing the output voltage of the integrator with a comparison voltage to output an output value when the output voltage exceeds the comparison voltage,
A neuron circuit that outputs an output value first when inputting the external pulse is determined as a neuron circuit corresponding to the external pulse and learns the memristor,
Wherein an input side voltage of the integrator is adjusted according to a neuron circuit corresponding to the external pulse and a neuron circuit not corresponding to the external pulse. 제 8 항에 있어서,
상기 제 2 배선과 상기 적분기의 사이에 마련되어 상기 제 2 배선과 그라운드와의 연결을 제어하는 제 1 스위치; 및
상기 제 1 스위치와 상기 적분기의 사이에 마련되어 상기 제 2 배선과 상기 적분기와의 연결을 제어하는 제 2 스위치가 포함되는 뉴로모픽 시스템. 9. The method of claim 8,
A first switch provided between the second wiring and the integrator and controlling connection between the second wiring and the ground; And
And a second switch provided between the first switch and the integrator for controlling the connection between the second wiring and the integrator. 삭제delete 삭제delete

Images