KR101502677B1 - 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치 - Google Patents
저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치 Download PDFInfo
- Publication number
- KR101502677B1 KR101502677B1 KR1020130027483A KR20130027483A KR101502677B1 KR 101502677 B1 KR101502677 B1 KR 101502677B1 KR 1020130027483 A KR1020130027483 A KR 1020130027483A KR 20130027483 A KR20130027483 A KR 20130027483A KR 101502677 B1 KR101502677 B1 KR 101502677B1
- Authority
- KR
- South Korea
- Prior art keywords
- parity
- punctured
- parity bit
- bits
- length
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6393—Rate compatible low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
- H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Multimedia (AREA)
- Quality & Reliability (AREA)
- Error Detection And Correction (AREA)
Abstract
본 발명은 통신 시스템에서 채널 부호/복호 방법 및 장치에 관한 것으로서, 저밀도 패리티 검사 부호(low density parity check, 이하 LDPC)를 사용하는 통신 시스템에서 구조적인 LDPC 부호로부터 다양한 블록 크기를 생성하는 방법 및 장치에 관한 것이다.
또한 본 발명은 시스템의 요구에 따라 다양한 부호어 길이를 지원하기 위하여 생성된 LDPC 부호어에 천공(puncturing)을 적용할 때 LDPC 부호의 구조적 특성을 이용하여 우수한 성능을 보장하는 천공 패턴을 찾는 방법 및 장치에 관한 것이다.
또한 본 발명은 시스템의 요구에 따라 다양한 부호어 길이를 지원하기 위하여 생성된 LDPC 부호어에 천공(puncturing)을 적용할 때 LDPC 부호의 구조적 특성을 이용하여 우수한 성능을 보장하는 천공 패턴을 찾는 방법 및 장치에 관한 것이다.
Description
본 발명은 저밀도 패리티 검사(low-density parity-check, 이하 LDPC) 부호를 사용하는 통신 시스템에 관한 것으로, 특히 특정한 형태의 LDPC 부호를 생성하는 채널 부호화/복호화(channel encoding/decoding) 방법 및 장치에 관한 것이다.
무선 통신 시스템에서는 채널의 여러 가지 잡음(noise)과 페이딩(fading) 현상 및 심볼간 간섭(inter-symbol interference, ISI)에 의해 링크(link)의 성능이 현저히 저하된다. 따라서, 차세대 이동 통신, 디지털 방송 및 휴대 인터넷과 같이 높은 데이터 처리량과 신뢰도를 요구하는 고속 디지털 통신 시스템들을 구현하기 위해서 잡음과 페이딩 및 ISI에 대한 극복 기술을 개발하는 것이 필수적이다. 최근에는 정보의 왜곡을 효율적으로 복원하여 통신의 신뢰도를 높이기 위한 방법으로서 오류정정부호(error-correcting code)에 대한 연구가 활발히 이루어지고 있다.
상기 LDPC 부호는 통상적으로 그래프 표현법을 이용하여 나타내며, 그래프 이론 및 대수학, 확률론에 기반한 방법들을 통해 많은 특성을 분석할 수 있다. 일반적으로 채널 부호의 그래프 모델은 부호의 묘사(descriptions)에 유용할 뿐만 아니라, 부호화된 비트에 대한 정보를 그래프 내의 정점(vertex)에 대응시키고 각 비트들의 관계를 그래프 내에서 선분(edges)으로 대응시키면, 각 정점들이 각 선분들을 통해서 정해진 메시지(messages)를 주고받는 통신 네트워크로 간주할 수 있기 때문에 자연스런 복호 알고리즘을 이끌어 낼 수 있다. 예를 들면, 그래프의 일종으로 볼 수 있는 트렐리스(trellis)에서 유도된 복호 알고리즘에는 잘 알려진 비터비(Viterbi) 알고리즘과 BCJR(Bahl, Cocke, Jelinek and Raviv) 알고리즘이 있다.
상기 LDPC 부호는 일반적으로 패리티 검사 행렬(parity-check matrix)로 정의되며 Tanner 그래프로 통칭되는 이분(bipartite) 그래프를 이용하여 표현될 수 있다. 상기 이분 그래프는 그래프를 구성하는 정점들이 서로 다른 2 종류로 나누어져 있음을 의미하며, 상기 LDPC 부호의 경우에는 변수 노드(variable node)와 검사 노드(check node)라 불리는 정점들로 이루어진 이분 그래프로 표현된다. 상기 변수 노드는 부호화된 비트와 일대일 대응된다.
도 1은 4 개의 행(row)과 8 개의 열(column)로 이루어진 상기 LDPC 부호의 패리티 검사 행렬 H1의 예를 나타낸다. 도 1을 참조하면, 열이 8개 있기 때문에 길이가 8인 부호어(codeword)를 생성하는 LDPC 부호를 의미하며, 각 열은 부호화된 8 비트와 대응된다.
도 2는 도 1의 H1에 대응하는 Tanner 그래프를 도시한 도면이다.
도 2를 참조하면, 상기 LDPC 부호의 상기 Tanner 그래프는 8개의 변수 노드들 x1(202), x2(204), x3(206), x4(208), x5(210), x6(212), x7(214), x8(216)과 4개의 검사 노드(check node)(218, 220, 222, 224)들로 구성되어 있다. 여기서, 상기 LDPC 부호의 패리티 검사 행렬 H1의 i번째 열과 j번째 행은 각각 변수 노드 xi와 j 번째 검사 노드에 대응된다. 또한, 상기 LDPC 부호의 패리티 검사 행렬 H1의 i번째 열과 j번째 행이 교차하는 지점의 1의 값, 즉 0이 아닌 값의 의미는, 상기 도 2와 같이 상기 Tanner 그래프 상에서 상기 변수 노드 xi와 j번째 검사 노드 사이에 선분(edge)이 존재함을 의미한다.
상기 LDPC 부호의 Tanner 그래프에서 변수 노드 및 검사 노드의 차수(degree)는 각 노드들에 연결되어 있는 선분의 개수를 의미하며, 이는 상기 LDPC 부호의 패리티 검사행렬에서 해당 노드에 대응되는 열 또는 행에서 0이 아닌 원소(entry)들의 개수와 동일하다. 예를 들어, 상기 도 2에서 변수 노드들 x1(202), x2(204), x3(206), x4(208), x5(210), x6(212), x7(214), x8(216)의 차수는 각각 순서대로 4, 3, 3, 3, 2, 2, 2, 2가 되며, 검사 노드들(218, 220, 222, 224)의 차수는 각각 순서대로 6, 5, 5, 5가 된다. 또한, 상기 도 2의 변수 노드들에 대응되는 상기 도 1의 패리티 검사 행렬 H1의 각각의 열에서 0이 아닌 원소들의 개수는 상기한 차수들 4, 3, 3, 3, 2, 2, 2, 2와 순서대로 일치하며, 상기 도 2의 검사 노드들에 대응되는 상기 도 1의 패리티 검사 행렬 H1의 각각의 행에서 0이 아닌 원소들의 개수는 상기한 차수들 6, 5, 5, 5와 순서대로 일치한다.
LDPC 부호의 노드에 대한 차수 분포(degree distribution)를 표현하기 위하여 차수가 i인 변수 노드의 개수와 변수 노드 총 개수와의 비율을 fi라 하고, 차수가 j인 검사 노드의 개수와 검사 노드 총 개수와의 비율을 gj라 하자. 예를 들어 상기 도 1과 도 2에 해당하는 LDPC 부호의 경우에는 f2=4/8, f3=3/8, f4=1/8, i≠2, 3, 4 에 대해서 fi=0 이며, g5=3/4, g6=1/4이고, j≠5,6 에 대해서 gj=0 이다. LDPC 부호의 길이를 N, 즉 열의 개수를 N이라 하고, 행의 개수를 N/2이라 할 때, 상기 차수 분포를 가지는 패리티 검사 행렬 전체에서 0이 아닌 원소의 밀도는 하기의 <수학식 1>과 같이 계산된다.
상기 <수학식 1>에서 N이 증가하게 되면 패리티 검사 행렬 내에서 1의 밀도는 계속해서 감소하게 된다. 일반적으로 LDPC 부호는 부호 길이 N에 대하여 0이 아닌 원소의 밀도가 반비례하므로, N이 큰 경우에는 0이 아닌 원소는 매우 낮은 밀도를 가지게 된다. LDPC 부호의 명칭에서 저밀도(low-density)란 말은 이와 같은 이유로 유래되었다.
상기 도 3은 유럽 디지털 방송 표준(standard)의 하나인 DVB-S2(Digital Video Broadcasting-Satelliete transmission 2nd generation)에서 표준 기술로 채택된 LDPC 부호를 개략적으로 도시하였다.
도 3을 참조하면, 은 LDPC 부호어 길이고, 은 정보어의 길이이고, 은 패리티 길이를 의미한다. 그리고, 이 성립하도록 정수 과 를 결정한다. 이때, 도 정수가 되도록 한다. 편의상 도 3의 패리티 검사 행렬을 제 1 패리티 검사 행렬 H1이라 한다.
도 3을 참조하면 패리티 검사 행렬에서 패리티 부분에 해당하는 부분, 즉,번째 열(column)부터 번째 열까지의 구조는 이중 대각(dual diagonal) 형태이다. 따라서, 패리티 부분에 해당하는 열의 차수(degree) 분포는 그 값이 '1'인 마지막 열을 제외하고 모두 '2'를 가진다.
<규칙 1> : 패리티 검사 행렬에서 정보어에 해당하는 개의 열을 개의 열들로 구성된 복수 개의 그룹으로 그룹화(grouping)하여, 총 개의 열 그룹(column group)을 생성한다. 각 열 그룹에 속해있는 각각의 열을 구성하는 방법은 하기 규칙 2에 따른다.
<규칙 2> : 먼저 번째 열 그룹의 각 0 번째 열에서의 1의 위치를 결정한다. 여기서, 각 번째 열 그룹의 0 번째 열의 차수를 라 할 때, 각 1이 있는 행의 위치를 이라 가정하면, 번째 열 그룹 내의 번째 열에서 1이 있는 행의 위치 는 하기 <수학식 2>와 같이 정의된다.
구체적인 예로서 일때, 3개의 열 그룹의 0 번째 열에 대한 1을 가지는 행의 위치 정보에 대한 3개의 시퀀스는 다음과 같이 나타낼 수 있다. 여기서, 상기 시퀀스는 무게 1 위치 시퀀스(weight-1 position sequence)라고 한다.
상기 각 열 그룹의 0 번째 1이 있는 행의 무게 1 위치 시퀀스는 다음과 같이 각 열 그룹 별로 무게 1이 위치하는 시퀀스만 표기하기도 한다.
0 1 2
0 11 13
0 10 14
상기 구체적인 예에 해당하는 정보와 <규칙 1> 및 <규칙 2>를 이용하여 패리티 검사 행렬을 구성하면 도 4와 같은 DVB-S2 LDPC 부호와 동일한 개념의 LDPC 부호를 생성할 수 있다.
상기 <규칙 1>과 <규칙 2>를 통해 설계된 DVB-S2 LDPC 부호는 구조적인 형태를 이용하여 효율적인 부호화가 가능함이 알려져 있다. 상기 DVB-S2의 패리티 검사 행렬을 이용하여 LDPC 부호화 과정의 각 단계들을 다음과 같은 예를 들어 설명한다.
하기에는 구체적인 예로서 , , , 를 특징으로 하는 DVB-S2 LDPC 부호를 이용하는 부호화 과정을 설명하였다. 또한 설명의 편의를 위해 길이가 인 정보어 비트들을 로 나타내고, 길이가 인 패리티 비트들을 로 나타낸다.
단계 2: LDPC 부호화기는 저장되어 있는 패리티 검사 행렬을 나타내는 시퀀스들의 0번째 무게 1 위치 시퀀스로부터 열 그룹 내에서 1이 위치한 행의 정보를 호출(read)한다.
0 2084 1613 1548 1286 1460 3196 4297 2481 3369 3451 4620 2622
다음으로 상기 <수학식 4>에서 구한 값을 이용하여 <수학식 3>과 유사한 작업을 수행한다. 즉, 에 대해서 을 업데이트한다. 예를 들어 , 즉, 에 대해서 하기의 <수학식 5>와 같이 들을 업데이트한다.
단계 4: 상기 단계 2와 마찬가지로 361번째 정보어 비트 에 대해서 첫 번째 무게 1 위치 시퀀스인 의 정보를 호출하고, 특정 을 업데이트한다. 여기서, 는 을 의미한다. 이후의 다음 359개의 정보어 비트 에 대해서 <수학식 4>를 유사하게 적용하여 를 업데이트한다.
단계 5: 모든 각각의 360개의 정보어 비트 그룹에 대해서 상기 단계 2, 3, 4의 과정을 반복한다.
단계 6: 최종적으로 <수학식 6>을 통해서 패리티 비트를 결정한다.
이상에서 설명한 바와 같이 DVB-S2에서는 단계 1부터 단계 6까지의 과정을 거쳐 LDPC 부호화를 진행한다.
LDPC 부호를 실제 통신 시스템에 적용하기 위해서는 상기 통신 시스템에서 요구되는 데이터 전송량(data rate)에 적합하도록 설계되어야 한다. 특히 복합 재전송(Hybrid Automatic Retransmission Request, HARQ) 방식과 적응형 변조 및 부호화(Adaptive Modulation and Coding, AMC) 방식 등을 적용하는 적응형 통신 시스템뿐만 아니라 다양한 방송 서비스를 지원하는 통신 시스템에서는 시스템의 요구에 따라 다양한 데이터 전송량을 지원하기 위해 다양한 부호어 길이를 가지는 LDPC 부호가 필요하다.
그런데, 상술한 바와 같이 DVB-S2 시스템에서 사용되는 LDPC 부호의 경우에는 제한적인 사용으로 인해 부호어 길이가 2 종류 밖에 없을 뿐만 아니라 각각 독립적인 패리티 검사 행렬을 필요로 한다. 이러한 이유로 시스템의 확장성 및 유연성을 증가시키기 위해서 다양한 부호어 길이를 지원하는 방법이 필요하다. 특히 DVB-S2 시스템에서는 시그널링(signaling) 정보의 전송을 위하여 수백에서 수천 비트의 데이터 전송이 필요한데 DVB-S2 LDPC 부호의 길이는 16200과 64800 두 개 밖에 없기 때문에 다양한 부호어 길이에 대한 지원이 필수적이다.
또한, LDPC 부호의 각각의 부호어 길이에 대해 독립적인 패리티 검사 행렬을 저장하는 것은 메모리 효율성을 떨어뜨리기 때문에 새로운 패리티 검사 행렬을 설계하지 않고, 기존에 주어져 있는 패리티 검사 행렬로부터 다양한 부호어 길이를 효율적으로 지원하는 방안이 요망된다.
상술한 바와 같은 종래 기술의 문제점을 해결하기 위한 본 발명은 주어진 LDPC 부호로부터 천공(puncturing) 또는 단축(shortening)을 이용하여 다른 부호어 길이를 가지는 LDPC 부호를 생성하는 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법을 제공한다.
또한 본 발명은 DVB-S2 구조를 고려하여 최적의 성능을 보장하는 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치를 제공한다.
본 발명의 실시 예에 따른 채널 복호화 방법은, 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 방법에 있어서, 송신기로부터 전송된 신호를 복조하는 과정; 천공된 패리티 비트의 위치 정보를 결정하는 과정; 및 상기 천공된 패리티 비트의 위치 정보를 이용하여 데이터를 복호하는 과정을 포함하고, 상기 천공된 패리티 비트의 위치 정보를 결정하는 과정은, 천공된 패리티 비트의 개수(Np )를 결정하는 과정; 상기 천공된 패리티 비트의 개수를 근거로 하여 천공된 패리티 비트 그룹의 수를 결정하는 과정; 및 미리 결정된 천공된 패리티 비트 그룹의 순서를 획득하는 과정을 포함하고, 상기 패리티 비트 그룹은 하나의 패리티 비트 그룹 내의 복수의 패리티 비트들이 일정한 간격 q을 가지도록 구성되고, 상기 패리티 비트 그룹은 하기 수학식에 의해 결정되고,
<수학식>
,
상기 Pj 는 j 번째 패리티 비트 그룹을 나타내고, N 1은 부호어의 길이, K 1은 정보어 길이, M 1은 하나의 패리티 비트 그룹의 길이, 상기 일정한 간격 q는 를 만족하고, K1 /M1 은 정수이고, 상기 수학식은 를 만족하고, 상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
<수학식>
상기 A는 천공된 패리티 비트 그룹의 수를 나타내고, Np 는 천공된 패리티 비트의 수를 나타내고, M1 은 하나의 패리티 비트 그룹의 길이를 나타내고, 상기 천공된 패리티 비트의 위치 정보를 결정하는 과정은, A개의 패리티 비트 그룹 내의 모든 패리티 비트가 천공된 것으로 결정하는 과정; 및 패리티 비트 그룹 내의 패리티 비트들 중 개의 패리티 비트가 추가적으로 천공된 것으로 결정하는 과정을 포함하고,
상기 미리 결정된 천공된 패리티 비트 그룹의 순서에 근거하는 상기 천공된 패리티 비트 그룹의 순서는 부호어 길이가 16200이고, 상기 q가 25일 때, 6, 4, 18, 9, 13, 8, 15, 20, 5, 17, 2, 24, 10, 22, 12, 3, 16, 23, 1, 14, 0, 21, 19, 7, 11이다.
본 발명의 실시 예에 따른 채널 복호화 방법은, 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 방법에 있어서, 송신기로부터 전송된 신호를 복조하는 과정; 천공된 패리티 비트의 위치 정보를 결정하는 과정; 및 상기 천공된 패리티 비트의 위치 정보를 이용하여 데이터를 복호하는 과정을 포함하고, 상기 천공된 패리티 비트의 위치 정보를 결정하는 과정은, 천공된 패리티 비트의 개수(Np )를 결정하는 과정; 상기 천공된 패리티 비트의 개수를 근거로 하여 천공된 패리티 비트 그룹의 수를 결정하는 과정; 및 미리 결정된 천공된 패리티 비트 그룹의 순서를 획득하는 과정을 포함하고, 상기 패리티 비트 그룹은 하나의 패리티 비트 그룹 내의 복수의 패리티 비트들이 일정한 간격 q을 가지도록 구성되고, 상기 패리티 비트 그룹은 하기 수학식에 의해 결정되고,
<수학식>
,
상기 Pj 는 j 번째 패리티 비트 그룹을 나타내고, N 1은 부호어의 길이, K 1은 정보어 길이, M 1은 하나의 패리티 비트 그룹의 길이, 상기 일정한 간격 q는 를 만족하고, K1 /M1 은 정수이고, 상기 수학식은 를 만족하고, 상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
<수학식>
상기 A는 천공된 패리티 비트 그룹의 수를 나타내고, Np 는 천공된 패리티 비트의 수를 나타내고, M1 은 하나의 패리티 비트 그룹의 길이를 나타내고, 상기 천공된 패리티 비트의 위치 정보를 결정하는 과정은, A개의 패리티 비트 그룹 내의 모든 패리티 비트가 천공된 것으로 결정하는 과정; 및 패리티 비트 그룹 내의 패리티 비트들 중 개의 패리티 비트가 추가적으로 천공된 것으로 결정하는 과정을 포함하고, 상기 미리 결정된 천공된 패리티 비트 그룹의 순서에 근거하는 상기 천공된 패리티 비트 그룹의 순서는 부호어 길이가 16200이고, 상기 q가 36일 때, 27, 13, 29, 32, 5, 0, 11, 21, 33, 20, 25, 28, 18, 35, 8, 3, 9, 31, 22, 24, 7, 14, 17, 4, 2, 26, 16, 34, 19, 10, 12, 23, 1, 6, 30, 15이다.
본 발명의 실시 예에 따른 채널 복호화 장치는, 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 장치에 있어서, 송신기로부터 전송된 신호를 복조하는 복조기; 천공된 패리티 비트의 위치 정보를 결정하는 천공 패턴 추정기; 및상기 천공된 패리티 비트의 위치 정보를 이용하여 데이터를 복호하는 복호기를 포함하고, 상기 천공된 패리티 비트의 위치 정보는, 천공된 패리티 비트의 개수(Np )를 결정하고, 상기 천공된 패리티 비트의 개수를 근거로 하여 천공된 패리티 비트 그룹의 수를 결정하고, 미리 결정된 천공된 패리티 비트 그룹의 순서를 획득함에 의해 결정되고, 상기 패리티 비트 그룹은 하나의 패리티 비트 그룹 내의 복수의 패리티 비트들이 일정한 간격 q을 가지도록 구성되고, 상기 패리티 비트 그룹은 하기 수학식에 의해 결정되고,
<수학식>
,
상기 Pj 는 j 번째 패리티 비트 그룹을 나타내고, N 1은 부호어의 길이, K 1은 정보어 길이, M 1은 하나의 패리티 비트 그룹의 길이, 상기 일정한 간격 q는 를 만족하고, K1 /M1 은 정수이고, 상기 수학식은 를 만족하고, 상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
<수학식>
상기 A는 천공된 패리티 비트 그룹의 수를 나타내고, Np 는 천공된 패리티 비트의 수를 나타내고, M1 은 하나의 패리티 비트 그룹의 길이를 나타내고, 상기 천공된 패리티 비트의 위치 정보를 결정하는 것은, A개의 패리티 비트 그룹 내의 모든 패리티 비트가 천공된 것으로 결정하고, 패리티 비트 그룹 내의 패리티 비트들 중 개의 패리티 비트가 추가적으로 천공된 것으로 결정함을 포함하고, 상기 미리 결정된 천공된 패리티 비트 그룹의 순서에 근거하는 상기 천공된 패리티 비트 그룹의 순서는 부호어 길이가 16200이고, 상기 q가 25일 때, 6, 4, 18, 9, 13, 8, 15, 20, 5, 17, 2, 24, 10, 22, 12, 3, 16, 23, 1, 14, 0, 21, 19, 7, 11이다.
본 발명의 실시 예에 따른 채널 복호화 장치는, 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 장치에 있어서, 송신기로부터 전송된 신호를 복조하는 복조기; 천공된 패리티 비트의 위치 정보를 결정하는 천공 패턴 추정기; 및 상기 천공된 패리티 비트의 위치 정보를 이용하여 데이터를 복호하는 복호기를 포함하고, 상기 천공된 패리티 비트의 위치 정보는, 천공된 패리티 비트의 개수(Np )를 결정하고, 상기 천공된 패리티 비트의 개수를 근거로 하여 천공된 패리티 비트 그룹의 수를 결정하고, 미리 결정된 천공된 패리티 비트 그룹의 순서를 획득함에 의해 결정되고, 상기 패리티 비트 그룹은 하나의 패리티 비트 그룹 내의 복수의 패리티 비트들이 일정한 간격 q을 가지도록 구성되고, 상기 패리티 비트 그룹은 하기 수학식에 의해 결정되고,
<수학식>
,
상기 Pj 는 j 번째 패리티 비트 그룹을 나타내고, N 1은 부호어의 길이, K 1은 정보어 길이, M 1은 하나의 패리티 비트 그룹의 길이, 상기 일정한 간격 q는 를 만족하고, K1 /M1 은 정수이고, 상기 수학식은 를 만족하고, 상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
<수학식>
상기 A는 천공된 패리티 비트 그룹의 수를 나타내고, Np 는 천공된 패리티 비트의 수를 나타내고, M1 은 하나의 패리티 비트 그룹의 길이를 나타내고, 상기 천공된 패리티 비트의 위치 정보를 결정하는 것은, A개의 패리티 비트 그룹 내의 모든 패리티 비트가 천공된 것으로 결정하고, 패리티 비트 그룹 내의 패리티 비트들 중 개의 패리티 비트가 추가적으로 천공된 것으로 결정함을 포함하고, 상기 미리 결정된 천공된 패리티 비트 그룹의 순서에 근거하는 상기 천공된 패리티 비트 그룹의 순서는 부호어 길이가 16200이고, 상기 q가 36일 때, 27, 13, 29, 32, 5, 0, 11, 21, 33, 20, 25, 28, 18, 35, 8, 3, 9, 31, 22, 24, 7, 14, 17, 4, 2, 26, 16, 34, 19, 10, 12, 23, 1, 6, 30, 15이다.
<수학식>
,
상기 Pj 는 j 번째 패리티 비트 그룹을 나타내고, N 1은 부호어의 길이, K 1은 정보어 길이, M 1은 하나의 패리티 비트 그룹의 길이, 상기 일정한 간격 q는 를 만족하고, K1 /M1 은 정수이고, 상기 수학식은 를 만족하고, 상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
<수학식>
상기 A는 천공된 패리티 비트 그룹의 수를 나타내고, Np 는 천공된 패리티 비트의 수를 나타내고, M1 은 하나의 패리티 비트 그룹의 길이를 나타내고, 상기 천공된 패리티 비트의 위치 정보를 결정하는 과정은, A개의 패리티 비트 그룹 내의 모든 패리티 비트가 천공된 것으로 결정하는 과정; 및 패리티 비트 그룹 내의 패리티 비트들 중 개의 패리티 비트가 추가적으로 천공된 것으로 결정하는 과정을 포함하고,
상기 미리 결정된 천공된 패리티 비트 그룹의 순서에 근거하는 상기 천공된 패리티 비트 그룹의 순서는 부호어 길이가 16200이고, 상기 q가 25일 때, 6, 4, 18, 9, 13, 8, 15, 20, 5, 17, 2, 24, 10, 22, 12, 3, 16, 23, 1, 14, 0, 21, 19, 7, 11이다.
본 발명의 실시 예에 따른 채널 복호화 방법은, 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 방법에 있어서, 송신기로부터 전송된 신호를 복조하는 과정; 천공된 패리티 비트의 위치 정보를 결정하는 과정; 및 상기 천공된 패리티 비트의 위치 정보를 이용하여 데이터를 복호하는 과정을 포함하고, 상기 천공된 패리티 비트의 위치 정보를 결정하는 과정은, 천공된 패리티 비트의 개수(Np )를 결정하는 과정; 상기 천공된 패리티 비트의 개수를 근거로 하여 천공된 패리티 비트 그룹의 수를 결정하는 과정; 및 미리 결정된 천공된 패리티 비트 그룹의 순서를 획득하는 과정을 포함하고, 상기 패리티 비트 그룹은 하나의 패리티 비트 그룹 내의 복수의 패리티 비트들이 일정한 간격 q을 가지도록 구성되고, 상기 패리티 비트 그룹은 하기 수학식에 의해 결정되고,
<수학식>
,
상기 Pj 는 j 번째 패리티 비트 그룹을 나타내고, N 1은 부호어의 길이, K 1은 정보어 길이, M 1은 하나의 패리티 비트 그룹의 길이, 상기 일정한 간격 q는 를 만족하고, K1 /M1 은 정수이고, 상기 수학식은 를 만족하고, 상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
<수학식>
상기 A는 천공된 패리티 비트 그룹의 수를 나타내고, Np 는 천공된 패리티 비트의 수를 나타내고, M1 은 하나의 패리티 비트 그룹의 길이를 나타내고, 상기 천공된 패리티 비트의 위치 정보를 결정하는 과정은, A개의 패리티 비트 그룹 내의 모든 패리티 비트가 천공된 것으로 결정하는 과정; 및 패리티 비트 그룹 내의 패리티 비트들 중 개의 패리티 비트가 추가적으로 천공된 것으로 결정하는 과정을 포함하고, 상기 미리 결정된 천공된 패리티 비트 그룹의 순서에 근거하는 상기 천공된 패리티 비트 그룹의 순서는 부호어 길이가 16200이고, 상기 q가 36일 때, 27, 13, 29, 32, 5, 0, 11, 21, 33, 20, 25, 28, 18, 35, 8, 3, 9, 31, 22, 24, 7, 14, 17, 4, 2, 26, 16, 34, 19, 10, 12, 23, 1, 6, 30, 15이다.
본 발명의 실시 예에 따른 채널 복호화 장치는, 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 장치에 있어서, 송신기로부터 전송된 신호를 복조하는 복조기; 천공된 패리티 비트의 위치 정보를 결정하는 천공 패턴 추정기; 및상기 천공된 패리티 비트의 위치 정보를 이용하여 데이터를 복호하는 복호기를 포함하고, 상기 천공된 패리티 비트의 위치 정보는, 천공된 패리티 비트의 개수(Np )를 결정하고, 상기 천공된 패리티 비트의 개수를 근거로 하여 천공된 패리티 비트 그룹의 수를 결정하고, 미리 결정된 천공된 패리티 비트 그룹의 순서를 획득함에 의해 결정되고, 상기 패리티 비트 그룹은 하나의 패리티 비트 그룹 내의 복수의 패리티 비트들이 일정한 간격 q을 가지도록 구성되고, 상기 패리티 비트 그룹은 하기 수학식에 의해 결정되고,
<수학식>
,
상기 Pj 는 j 번째 패리티 비트 그룹을 나타내고, N 1은 부호어의 길이, K 1은 정보어 길이, M 1은 하나의 패리티 비트 그룹의 길이, 상기 일정한 간격 q는 를 만족하고, K1 /M1 은 정수이고, 상기 수학식은 를 만족하고, 상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
<수학식>
상기 A는 천공된 패리티 비트 그룹의 수를 나타내고, Np 는 천공된 패리티 비트의 수를 나타내고, M1 은 하나의 패리티 비트 그룹의 길이를 나타내고, 상기 천공된 패리티 비트의 위치 정보를 결정하는 것은, A개의 패리티 비트 그룹 내의 모든 패리티 비트가 천공된 것으로 결정하고, 패리티 비트 그룹 내의 패리티 비트들 중 개의 패리티 비트가 추가적으로 천공된 것으로 결정함을 포함하고, 상기 미리 결정된 천공된 패리티 비트 그룹의 순서에 근거하는 상기 천공된 패리티 비트 그룹의 순서는 부호어 길이가 16200이고, 상기 q가 25일 때, 6, 4, 18, 9, 13, 8, 15, 20, 5, 17, 2, 24, 10, 22, 12, 3, 16, 23, 1, 14, 0, 21, 19, 7, 11이다.
본 발명의 실시 예에 따른 채널 복호화 장치는, 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 장치에 있어서, 송신기로부터 전송된 신호를 복조하는 복조기; 천공된 패리티 비트의 위치 정보를 결정하는 천공 패턴 추정기; 및 상기 천공된 패리티 비트의 위치 정보를 이용하여 데이터를 복호하는 복호기를 포함하고, 상기 천공된 패리티 비트의 위치 정보는, 천공된 패리티 비트의 개수(Np )를 결정하고, 상기 천공된 패리티 비트의 개수를 근거로 하여 천공된 패리티 비트 그룹의 수를 결정하고, 미리 결정된 천공된 패리티 비트 그룹의 순서를 획득함에 의해 결정되고, 상기 패리티 비트 그룹은 하나의 패리티 비트 그룹 내의 복수의 패리티 비트들이 일정한 간격 q을 가지도록 구성되고, 상기 패리티 비트 그룹은 하기 수학식에 의해 결정되고,
<수학식>
,
상기 Pj 는 j 번째 패리티 비트 그룹을 나타내고, N 1은 부호어의 길이, K 1은 정보어 길이, M 1은 하나의 패리티 비트 그룹의 길이, 상기 일정한 간격 q는 를 만족하고, K1 /M1 은 정수이고, 상기 수학식은 를 만족하고, 상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
<수학식>
상기 A는 천공된 패리티 비트 그룹의 수를 나타내고, Np 는 천공된 패리티 비트의 수를 나타내고, M1 은 하나의 패리티 비트 그룹의 길이를 나타내고, 상기 천공된 패리티 비트의 위치 정보를 결정하는 것은, A개의 패리티 비트 그룹 내의 모든 패리티 비트가 천공된 것으로 결정하고, 패리티 비트 그룹 내의 패리티 비트들 중 개의 패리티 비트가 추가적으로 천공된 것으로 결정함을 포함하고, 상기 미리 결정된 천공된 패리티 비트 그룹의 순서에 근거하는 상기 천공된 패리티 비트 그룹의 순서는 부호어 길이가 16200이고, 상기 q가 36일 때, 27, 13, 29, 32, 5, 0, 11, 21, 33, 20, 25, 28, 18, 35, 8, 3, 9, 31, 22, 24, 7, 14, 17, 4, 2, 26, 16, 34, 19, 10, 12, 23, 1, 6, 30, 15이다.
본 발명은 LDPC 부호를 사용하는 통신 시스템에서 주어진 패리티 검사 행렬의 정보를 이용해서 부호어 길이가 다른 별도의 LDPC 부호를 생성할 수 있다.
또한 본 발명은 천공을 적용하여 DVB-S2 LDPC 부호의 성능을 최적화한다.
도 1은 길이가 8인 LDPC 부호의 패리티 검사 행렬의 예를 도시한 도면,
도 2는 길이가 8인 LDPC 부호의 패리티 검사 행렬의 예의 Tanner 그래프를 도시한 도면,
도 3은 DVB-S2 LDPC 부호의 대략적인 구조도,
도 4는 DVB-S2 형태의 LDPC 부호의 패리티 검사 행렬의 예,
도 5는 LDPC 부호를 사용하는 통신 시스템의 송수신기 블록 구성도,
도 6은 상기 도 4의 LDPC 부호에 불규칙한 천공을 적용한 첫 번째 예를 도시한 도면,
도 7은 상기 도 4의 LDPC 부호에 규칙적인 천공을 적용한 두 번째 예를 도시한 도면,
도 8은 상기 도 4의 LDPC 부호에 규칙적인 천공을 적용한 세 번째 예를 도시한 도면,
도 9는 본 발명의 실시 예에 따른 저장되어 있는 LDPC 부호의 패리티 검사 행렬로부터 다른 부호어 길이를 가지는 LDPC 부호를 생성하기 위한 흐름도,
도 10은 본 발명의 실시 예에 따른 천공 패턴을 적용할 경우 수신 장치에서 LDPC 복호 방법을 도시한 흐름도,
도 11은 본 발명에서 제안한 천공과 단축을 적용한 LDPC 부호를 사용하는 송신 장치 블록 구성도,
도 12는 본 발명에서 제안한 천공과 단축을 적용한 LDPC 부호를 사용하는 수신 장치 블록 구성도.
도 2는 길이가 8인 LDPC 부호의 패리티 검사 행렬의 예의 Tanner 그래프를 도시한 도면,
도 3은 DVB-S2 LDPC 부호의 대략적인 구조도,
도 4는 DVB-S2 형태의 LDPC 부호의 패리티 검사 행렬의 예,
도 5는 LDPC 부호를 사용하는 통신 시스템의 송수신기 블록 구성도,
도 6은 상기 도 4의 LDPC 부호에 불규칙한 천공을 적용한 첫 번째 예를 도시한 도면,
도 7은 상기 도 4의 LDPC 부호에 규칙적인 천공을 적용한 두 번째 예를 도시한 도면,
도 8은 상기 도 4의 LDPC 부호에 규칙적인 천공을 적용한 세 번째 예를 도시한 도면,
도 9는 본 발명의 실시 예에 따른 저장되어 있는 LDPC 부호의 패리티 검사 행렬로부터 다른 부호어 길이를 가지는 LDPC 부호를 생성하기 위한 흐름도,
도 10은 본 발명의 실시 예에 따른 천공 패턴을 적용할 경우 수신 장치에서 LDPC 복호 방법을 도시한 흐름도,
도 11은 본 발명에서 제안한 천공과 단축을 적용한 LDPC 부호를 사용하는 송신 장치 블록 구성도,
도 12는 본 발명에서 제안한 천공과 단축을 적용한 LDPC 부호를 사용하는 수신 장치 블록 구성도.
본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흐리지 않도록 생략될 것이라는 것을 유의하여야 한다.
본 발명의 실시 예는 특정 형태의 구조적인 LDPC 부호의 패리티 검사 행렬을 이용하여 다양한 부호어 길이를 가지는 LDPC 부호를 지원하는 방법 및 장치를 제안한다. 또한, 본 발명의 실시 예는 특정 형태의 LDPC 부호를 사용하는 통신 시스템에서 다양한 부호어 길이를 지원하는 장치 및 그 제어 방법을 제안한다. 특히 본 발명의 실시 예는 주어진 LDPC 부호의 패리티 검사 행렬을 이용하여 그보다 작은 LDPC 부호를 생성하는 방법 및 장치를 제안한다.
도 5는 LDPC 부호를 사용하는 통신 시스템의 송수신기 블록 구성도이다.
도 5를 참조하면, 메시지 는 수신기(530)로 전송되기 전에 송신기(510)의 LDPC 부호화기(encoder)(511)로 입력된다. 그러면 상기 LDPC 부호화기(encoder)(511)는 입력된 메시지 를 부호화하여 출력한 부호화 신호를 변조기(Modulator)(513)로 전송한다. 상기 변조기(513)는 상기 부호화된 신호를 변조한 후 무선 채널(520)을 통해 수신기(530)로 전송한다. 그러면, 수신기(530)의 복조기(Demodulator)(531)는 수신된 신호 r을 복조한 후, 복조된 신호 x를 LDPC 복호기(Decoder)(533)로 출력한다. 상기 LDPC 복호기(533)는 무선 채널(520)을 통해 받은 데이터를 통해 메시지의 추정치(estimatation value) 를 추정해낸다.
상기 LDPC 부호화기(511)는 미리 설정되어 있는 방식으로 통신 시스템에서 요구하는 부호어 길이에 맞게 패리티 검사 행렬을 생성한다. 특히, 본 발명의 실시 예에서 LDPC 부호화기(511)는 LDPC 부호를 이용하여 별도의 추가적인 저장 정보의 필요가 없으면서 다양한 부호어 길이를 지원할 수 있다.
본 발명의 실시 예에서 다양한 부호어 길이를 지원하는 방법은 천공법(puncturing) 또는 단축법(shortening)이라는 방법을 사용한다. 상기 천공법이라 함은, 주어진 특정 패리티 검사 행렬로부터 LDPC 부호화를 수행하여 LDPC 부호어를 생성한 다음에 상기 LDPC 부호어의 특정 부분을 실질적으로 전송하지 않는 방법을 의미한다. 따라서, 수신단에서는 전송되지 않은 부분은 소실(erasure)로 판단하게 된다.
천공법에 대한 이해를 돕기 위해 도 3과 도 4의 DVB-S2 LDPC 부호의 패리티 검사 행렬을 이용하여 자세히 설명한다.
상기 천공법은 일반적으로 정보어 비트와 패리티 비트에 모두 적용할 수 있다. 또한 천공법과 단축법은 부호의 부호어 길이를 작게 만든다는 공통점은 있지만, 천공법은 단축법과 달리 특정 비트의 값에 제한을 두는 개념이 아니다. 천공법은 특정 정보어 비트 또는 생성된 패리티 비트 중 특정 부분을 단지 전송하지 않음으로써 수신단에서 소실(erasure)로 처리하는 방법이다. 다시 말하면, 길이가 인 이미 생성된 LDPC 부호어 중에서 개의 약속된 위치에 있는 비트들을 단지 전송하지 않음으로써 길이가 인 LDPC 부호어를 전송하는 것과 동일한 효과를 얻는다. 패리티 검사 행렬에서 천공된 비트들에 해당하는 열들은 복호 과정에서 모두 그대로 사용되므로 단축법과는 차이가 있다.
천공된 비트들에 대한 위치 정보는 시스템을 설정할 때 송신단과 수신단이 동일하게 공유하거나 추정할 수 있으므로 수신단에서는 해당 천공된 비트들은 단지 소실로 처리하여 복호를 수행하게 된다.
이제부터는 DVB-S2 LDPC 부호에 적합한 천공법과 단축법에 대해 설명한다. 상기 DVB-S2 LDPC 부호는 배경 기술에 언급한 바와 같이 특정 구조를 가지는 LDPC 부호의 일종이다. 따라서 일반적인 LDPC 부호의 경우와 달리 보다 효율적으로 단축과 천공을 적용할 수 있다.
설명의 편의를 위해서 부호어 길이와 정보어 길이가 각각 , 인 DVB-S2 LDPC 부호로부터 단축법과 천공법을 통하여 우리가 최종적으로 얻고자 하는 LDPC 부호의 부호어 길이와 정보어 길이를 각각 , 이라 하자. 만일 우리가 , 라고 정의하면, DVB-S2 LDPC 부호의 패리티 검사행렬에서 비트만큼 단축을 취하고, 비트만큼 천공을 취하면 부호어 길이와 정보어 길이를 각각 , 인 상기 LDPC 부호를 생성할 수 있다. 이렇게 생성된 상기 LDPC 부호는 또는 일 때, 부호율이 가 되어 일반적으로 DVB-S2 LDPC 부호의 부호율 와는 다르게 되므로 대수적 특성이 변하게 된다. 여기서 인 경우에는 단축이나 천공을 모두 적용하지 않거나 또는 단축만 취한 경우에 해당된다.
상기 도 4를 이용하여 DVB-S2 LDPC 부호에 패리티 천공을 적용할 때의 특성을 구체적으로 살펴본다. 상기 도 4는 이며, 3개의 열 그룹의 0 번째 열에 대한 무게 1 위치 시퀀스가 아래와 같음에 유의한다.
0 1 2
0 11 13
0 10 14
도 6은 상기 도 4의 LDPC 부호에 불규칙한 천공을 적용한 예를 도시한 도면이다. 상기 도 6에서 천공된 패리티 비트들은 복호기에서 소실로 처리하기 때문에 소실되지 않은 다른 비트들에 비하여 LDPC 복호화(decoding) 과정에서 성능 개선 효과가 크지 않아 신뢰도(reliability)가 떨어지게 된다. 이로 인해 신뢰도가 떨어진 상기 천공된 패리티 비트와 직접 연결된 다른 비트들 또한 복호 과정에서 성능 개선 효과에 나쁜 영향을 받게 된다. 이러한 영향은 Tanner 그래프 상에서 천공된 비트들과 직접적으로 연결된 선분(edge)수가 많을수록 크게 된다.
예를 들어 상기 도 6에서 0번째 열에 대응되는 0번째 정보어의 비트들은 천공된 패리티 비트와 2번 직접 연결되어 있으며, 3번째 열에 대응되는 3번째 정보어 비트는 천공된 패리티 비트와 1번 직접 연결되어 있고, 8번째 열에 대응되는 8번째 정보어 비트는 천공된 패리티 비트와 3번 연결되어 있다. 이 경우에 복호 과정에서 성능 개선 효과가 뛰어난 순서는 3, 0, 8번째 순서가 된다. 즉, 정보어 노드(varible node)의 차수(degree)가 같은 경우에 천공된 비트의 수가 증가할 수록 성능 개선 효과가 낮다.
상기 도 6을 살펴보면 불규칙한 천공 패턴에 의해 각 정보어에 직접 연결되어 있는 천공된 패리티의 개수가 서로 불규칙함을 알 수 있다. 따라서 각 정보어 비트의 신뢰도 역시 불규칙하게 될 확률이 높다. 다시 말하면, 어떤 정보어 비트는 필요 이상으로 복호가 잘 되지만 어떤 정보어 비트는 심각한 성능 열화를 겪을 수 있다. 이와 같이 불규칙한 천공 패턴은 복호 과정에서 정보어 비트의 심각한 신뢰도의 비균일성(irregular)을 야기할 수 있다.
도 7은 상기 도 4의 LDPC 부호에 규칙적인 천공을 적용한 두 번째 예를 도시한 도면이다. 즉, 도 7은 특정한 형태의 비교적 규칙적인 천공 패턴을 적용한 예이다.
비교적 규칙적인 천공 패턴을 적용하였어도 해당 천공 패턴에 따라 정보어 비트와의 연결 상태가 비균일해 질 수 있다. 상기 도 7의 경우에는 상기 도 6의 불규칙한 천공 패턴에 비하여 더욱 비균일해질 수 있다.
이와 같이 DVB-S2 LDPC 부호와 같이 특정한 구조를 가지는 패리티 검사 행렬을 가지는 LDPC 부호의 경우에는 천공 패턴에 따라 천공된 패리티 비트와 정보어 비트 사이의 연결 상태가 크게 달라질 수 있다.
본 발명에서는 이러한 DVB-S2 LDPC 부호의 구조적 특성을 이용하여 복호 과정에서 정보어 비트의 신뢰도의 비균일성을 최대한 억제하여 안정적인 복호 성능을 제공하는 천공 패턴을 제안한다.
도 8의 예에서 상기 도 4의 패리티 검사 행렬에 구성 변수 중에 하나가 q=3이기 때문에 천공된 패리티 비트의 간격을 3으로 일정하게 유지한 천공 패턴을 적용한 예이다. 상기 도 8에서 볼 수 있듯이 각 정보어 비트는 모두 동일하게 2개의 천공된 비트와 연결되어 있다.
이와 같이 천공된 패리티 비트의 간격을 값에 따라 설정하면 천공된 비트와 정보어 비트 사이의 비균일성이 크게 감소 하는 이유는 DVB-S2 LDPC 부호의 구조에서부터 찾을 수 있다. 이를 설명하기 위하여 상기 도 3을 살펴본다.
<규칙 1>, <규칙 2>와 상기 도 3을 살펴보면 각각의 열그룹은 해당 열그룹 내에서 첫 번째 열의 '1'의 위치가 나머지 열들에서 1의 위치를 결정하게 된다. 이때 상기 나머지 열들에서 1이 위치하는 행의 인덱스(index)는 첫 번째 열에서 1이 위치하는 행의 인덱스와 정확하게 모듈로(modulo) 에 대해 의 배수만큼 차이가 난다. 여기서 은 LDPC 부호어 길이고, 은 정보어의 길이를 의미한다. 더 구체적으로 말하면, 특정 열그룹 내에서 연속적인 두 개의 열에서 1이 위치한 행의 인덱스들은 정확하게 모듈로(modulo) 에 대해 만큼 차이가 난다.
또 다른 DVB-S2 LDPC 부호의 특징은 패리티 검사 행렬에서 패리티에 대응되는 부분 행렬이다. 상기 도 3을 살펴보면, 패리티 부분은 대각(diagonal) 부분에 모두 1이 있는 하삼각 행렬(lower triangular matrix) 구조로서 번째 패리티 비트는 번째 행에 위치한 1과 대응된다.
이러한 DVB-S2 LDPC 부호의 구조적 특성으로부터 어떤 특정 패리티가 천공되었다고 할 때 정확히 간격만큼 패리티 천공이 반복되면, 특정 열그룹 내에서 천공된 패리티 비트와 연결되는 정보어 비트의 선분 수는 최대한 균일하게 된다. 예를 들어 에 대해서 번째 패리티 비트가 천공되고, 에 대해서 번째 패리티 비트가 반복적으로 천공되었다고 가정하자. 그럼 정보어 비트가 번째 패리티 비트와 연결되어 있다는 것은 해당 정보어 비트에 대응되는 열의 번째 행에 1이 있음을 의미한다. 따라서 <규칙 1>과 <규칙 2>에 따라 상기 정보어 비트와 같은 열그룹에 있는 열 중에서 상기 정보어 비트로부터 만큼 떨어져 있는 정보어 비트에 대응되는 열에는 번째 행에 1이 있음을 알 수 있다. 따라서, 천공된 번째 비트와 연결된다.
DVB-S2 LDPC 부호는 하나의 열그룹 내에서는 모든 정보어에 대응되는 변수 노드의 차수가 동일하며 하나의 행에는 한 개 이하의 1이 분포하기 때문에 상기 천공 패턴을 적용하면, 하나의 열그룹에 대응되는 정보어 비트는 동일한 개수의 천공된 비트와 연결된다. 따라서 천공된 비트와 정보어 비트 간의 연결이 균일한(regular) 장점을 갖게 되어 복호 과정에서 안정된 복호를 기대할 수 있게 된다. 상기에서 설명한 천공 방식의 적용에 대한 일반적인 과정을 다음과 같이 정리할 수 있다. 설명의 편의를 위해서 은 LDPC 부호어 길이를 의미하며, 각 열그룹은 개의 열들로 이루어져 있으며 개의 패리티 비트를 천공하는 경우라고 가정하자. 또한 하기의 천공 과정은 도 9의 흐름도에 나타내었다.
도 9는 본 발명의 실시 예에 따른 저장되어 있는 LDPC 부호의 패리티 검사 행렬로부터 다른 부호어 길이를 가지는 LDPC 부호를 생성하기 위한 흐름도이다.
천공 단계 1: 송신 장치에서는 901 단계에서 단축되거나 혹은 단축되지 않은 기존의 DVB-S2 LDPC 부호어를 생성한다.
천공 단계 3: 송신 장치에서는 907 단계에서 , 에 대해서 천공될 패리티 비트들 , , ..., 을 결정한다. 에 대해서 의 값들은 성능을 고려하여 사전에 미리 결정되어 있었다고 가정한다. (여기서 인 관계가 있음에 유의한다.)
송신 장치에서는 909 단계에서 상기 천공된 비트를 제외한 비트를 전송한다.
상기 천공 과정을 살펴보면, 천공 단계 3과 천공 단계 4에서 개의 패리티가 천공되고, 천공 단계 5에 의해서 개의 패리티가 천공되어 총 개의 패리티가 천공되었음을 알 수 있다. 위와 같이 천공되어 전송된 DVB-S2 LDPC 부호어는 수신 장치에서 수신된 신호로부터 도 10을 참고하여 아래에서 상세히 설명될 복호 과정을 거쳐 원래의 신호로 복원한다.
천공 과정에서 천공 단계 3부터 천공 단계 5까지의 과정을 보다 쉽게 이해하기 위해 다음과 같은 구체적인 예를 들어 설명한다. 여기서 사용된 DVB-S2 LDPC 부호는 , , , 의 특성을 가지는 부호이다.
천공 단계 1의 예: 송신 장치에서는 단축되거나 혹은 단축되지 않은 기존의 DVB-S2 LDPC 부호어를 생성한다.
천공 단계 3의 예: 송신 장치에서는 , 에 대해서 천공될 패리티 비트들 , , ..., 을 결정한다. 에 대해서 의 값들은 천공된 패리티 비트와 정보어 비트의 연결 관계 및 밀도 진화(density evolution) 분석 방법을 이용하여 점근적인(asymptotic) 성능이 우수한 경우를 고려하여 다음과 같이 선택하였다.
27, 13, 29, 32, 5, 0, 11, 21, 33, 20, 25, 28, 18, 35, 8, 3, 9, 31, 22, 24, 7, 14, 17, 4, 2, 26, 16, 34, 19, 10, 12, 23, 1, 6, 30, 15
상기 천공 단계 1의 예부터 천공 단계 5의 예에 적용된 DVB-S2 LDPC 부호의 패리티 비트 모두를 (, , , ..., )와 같이 표기할 때, 상기 천공 단계의 예를 다음 <표 1>과 같이 더욱 간단하게 나타낼 수 있다.
상기에서 설명한 바와 같이 본 발명의 실시 예에서는 DVB-S2 LDPC 부호의 천공을 위해 통상적으로 사용하는 임의의 천공법이나 단순 균일 천공법과 달리 상기 DVB-S2 LDPC 부호의 구조적 특성을 이용하여 상기 DVB-S2 LDPC 부호의 성능을 안정시켜줄 수 있는 효율적인 천공법을 적용할 수 있다.
상기 DVB-S2 LDPC 부호의 천공 과정의 단계 3에서 천공된 비트의 순서를 결정하는 방법에 대해 다시 설명하면, 밀도 진화 분석 방법과 Tanner 그래프 상의 사이클 분석법을 통하여 천공된 비트의 순서를 결정한다.
천공법은 LDPC 부호어 길이를 변화시킬 뿐만 아니라 정보어의 길이는 변화시키지 않고 부호어 길이를 짧게 하는 효과가 있기 때문에 부호율(code rate)을 높이는 영향을 가져온다. 따라서 시스템에서 필요한 부호율과 부호어 길이를 얻기 위해서는 천공법뿐만 아니라 단축법을 함께 적용하면 쉽게 해결할 수 있다.
앞서서 설명한 바와 같이 주어진 부호어 길이와 정보어 길이가 각각 , 인 LDPC 부호로부터 단축법과 천공법을 통하여 우리가 최종적으로 얻고자 하는 LDPC 부호의 부호어 길이와 정보어 길이를 각각 , 라 할 때, , 라고 정의하면, LDPC 부호의 패리티 검사행렬에서 비트만큼 단축을 취하고, 비트만큼 천공을 취하면 부호어 길이와 정보어 길이를 각각 , 인 상기 LDPC 부호를 생성할 수 있다. 이렇게 생성된 상기 LDPC 부호는 또는 일 때, 부호율이 가 되므로 와 을 고려하여 천공 및 단축 길이를 설정하면 된다.
도 10은 본 발명의 실시 예에 따른 수신 장치에서의 수신 방법을 도시한 흐름도이다.
도 10을 참조하면, 수신 장치는 1001 단계에서 수신된 신호로부터 천공/단축 패턴을 판단 또는 추정한다. 이후, 수신 장치는 1003 단계에서 천공 또는 단축된 비트가 존재하는가를 판단한다.
만약 천공 또는 단축된 비트가 존재하지 않은 경우, 수신 장치는 1009 단계에서 복호화를 수행한다. 그러나 단축 또는 천공된 비트가 존재한 경우, 수신 장치는 1005 단계에서 천공/단축 패턴을 LDPC 복호기(1260)로 전달한다.
상기 LDPC 복호기(1260)는 1007 단계에서 상기 천공된 비트는 소실(erasure)로 설정하고, 단축된 비트의 값이 0일 확률이 1인 것으로 설정한 후, 1009 단계에서 복호화를 수행한다.
DVB-S2 LDPC 부호의 천공 과정을 실현하기 위한 송신 장치를 보다 구체적으로 보이기 위해 예를 도 11에 나타내었다. 도 11은 본 발명의 실시 예에 따른 천공/단축된 LDPC 부호를 사용하는 송신 장치 블록 구성도이다.
송신 장치는 제어부(1110), 단축 패턴 적용부(1120), LDPC 부호 패리티 검사 행렬 추출부(1140), LDPC 부호화기(1160)를 포함한다.
상기 LDPC 부호 패리티 검사 행렬 추출부(1140)는 단축을 취한 LDPC 부호 패리티 검사 행렬을 추출한다. 상기 LDPC 부호 패리티 검사 행렬은 메모리를 이용하여 추출할 수도 있고, 송신 장치 내에서 주어질 수도 있고, 송신 장치에서 생성될 수도 있다.
상기 제어부(1110)는 단축 패턴 적용부(1120)에서 정보어의 길이에 따라 단축 패턴을 결정하도록 제어하고, 상기 단축 패턴 적용부(1120)는 단축된 비트에 해당되는 위치에 0 값을 가지는 비트를 삽입(insertion)하거나, 주어진 LDPC 부호의 패리티 검사 행렬에서 단축된 비트에 해당되는 열을 제거하는 역할을 한다. 상기 단축 패턴을 결정하는 방법에는 메모리를 이용하여 저장된 단축 패턴을 사용하거나, 수열 생성기(도면에 도시하지 않음) 등을 이용하여 단축 패턴을 생성하거나, 패리티 검사 행렬과 주어진 정보어 길이에 대하여 밀도 진화 분석 알고리즘 등을 이용하여 얻을 수도 있다.
상기 LDPC 부호화기(1160)는 상기 제어부(1110)와 단축 패턴 적용부(1120)에 의해서 단축된 LDPC 부호를 기반으로 부호화를 수행한다.
상기 제어기는(1110)은 천공 패턴 적용부(1180)을 제어한다. 상기 천공 패턴 적용부(1180)는 천공할 패리티 비트의 개수를 결정하고, 패리티 비트들을 일정한 간격으로 구분(dividing)하여, 상기 일정한 간격 내에서 천공할 천공 비트 수를 결정하고, 상기 일정한 간격 내에서 결정된 천공할 천공 비트 수에 해당하는 천공 패리티 비트의 위치를 결정하고, 상기 결정된 위치에 해당되는 천공 패리티 비트에 대해 상기 일정한 간격으로 반복하여 천공을 수행한다.
도 12는 본 발명의 실시 예에 따른 수신 장치의 블록 구성도이다.
도 12에는 상기 천공 또는 단축된 DVB-S2 LDPC 부호를 사용하는 통신 시스템에서 전송된 신호를 수신하고, 상기 수신된 신호로부터 사용자가 원하는 데이터를 복원하는 수신 장치의 예를 나타내었다.
도 12를 참조하면, 수신 장치는 제어부(1210), 단축, 천공 패턴 판단 또는 추정부(1220), 복조기(1230), LDPC 복호기(1240)를 포함한다.
상기 복조기(1230)는 단축된 LDPC 부호를 수신하여 복조하고, 복조된 신호를 단축 패턴 판단 또는 추정부(1220)와 LDPC 복호기(1240)로 전달한다.
상기 단축, 천공 패턴 판단 또는 추정부(1220)는 상기 제어부(1210)의 제어 하에, 상기 복조된 신호로부터 LDPC 부호의 천공 또는 단축 패턴에 대한 정보를 추정 또는 판단하여, 천공 및 단축된 비트의 위치 정보를 상기 LDPC 복호기(1240)로 전달한다. 상기 단축, 천공 패턴 판단 또는 추정부(1220)에서 천공, 단축 패턴을 판단 또는 추정하는 방법에는 메모리를 이용하여 저장된 천공 및 단축 패턴을 사용하거나, 미리 구현되어 있는 생성 방법 등을 이용하여 천공 및 단축 패턴을 생성하거나, 패리티 검사 행렬과 주어진 정보어 길이에 대하여 밀도 진화 분석 알고리즘 등을 이용하여 얻을 수도 있다. 또한 LDPC 복호기(1240) 내에서 천공된 비트는 소실로 처리하여 복호를 수행한다.
또한 상기 단축, 천공 패턴 판단 또는 추정부(1220)는 송신 장치에서 본 발명의 실시 예와 같이 단축과 천공을 모두 적용한 경우에 수신 장치에서 단축에 대한 패턴 판단 또는 추정을 먼저 진행할 수도 있고, 천공에 대한 패턴 판단 또는 추정을 먼저 진행할 수도 있고, 단축에 대한 패턴 판단 또는 추정과 천공에 대한 패턴 판단 또는 추정이 모두 일어날 수도 있다.
상기 LDPC 복호기(1240)는 천공된 비트가 0일 확률과 1일 확률이 각각 1/2로 동일함을 가정하여 복호를 수행한다. 또한 단축된 비트의 값이 0일 확률은 1(즉, 100%)이기 때문에 복호기의 동작에 있어서 단축된 비트들을 복호기의 동작에 참여하지 않도록 하거나, 단축된 비트들의 0일 확률값 1을 이용하여 복호에 참여하게 할 것인가 결정한다.
상기 LDPC 복호기(1240)는 상기 단축 패턴 판단 또는 추정부(1220)에 의해서 단축된 DVB-S2 LDPC 부호의 길이를 알게 되면, 상기 수신된 신호로부터 사용자가 원하는 데이터를 복원한다.
상기 도 11의 송신 장치를 살펴보면 단축은 LDPC 부호화기(1160)의 입력 전 단계에서, 천공은 LDPC 부호화기(1160)의 출력 단계에서 수행됨을 알 수 있다. 하지만 상기 도 12의 수신 장치를 살펴보면 상기 LDPC 복호기(1240)에서는 천공과 단축에 대한 정보를 복호기에서 동시에 알고 있어야 복호가 가능하다.
Claims (16)
- 삭제
- 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 방법에 있어서,
송신기로부터 전송된 신호를 복조하는 과정;
천공된 패리티 비트의 위치 정보를 결정하는 과정; 및
상기 천공된 패리티 비트의 위치 정보를 이용하여 데이터를 복호하는 과정을 포함하고,
상기 천공된 패리티 비트의 위치 정보를 결정하는 과정은,
천공된 패리티 비트의 개수(Np )를 결정하는 과정;
상기 천공된 패리티 비트의 개수를 근거로 하여 천공된 패리티 비트 그룹의 수를 결정하는 과정; 및
미리 결정된 천공된 패리티 비트 그룹의 순서를 획득하는 과정을 포함하고,
상기 패리티 비트 그룹은 하나의 패리티 비트 그룹 내의 복수의 패리티 비트들이 일정한 간격 q을 가지도록 구성되고,
상기 패리티 비트 그룹은 하기 수학식에 의해 결정되고,
<수학식>
,
상기 Pj 는 j 번째 패리티 비트 그룹을 나타내고, N 1은 부호어의 길이, K 1은 정보어 길이, M 1은 하나의 패리티 비트 그룹의 길이, 상기 일정한 간격 q는 를 만족하고, K1 /M1 은 정수이고, 상기 수학식은 를 만족하고,
상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
<수학식>
상기 A는 천공된 패리티 비트 그룹의 수를 나타내고, Np 는 천공된 패리티 비트의 수를 나타내고, M1 은 하나의 패리티 비트 그룹의 길이를 나타내고,
상기 천공된 패리티 비트의 위치 정보를 결정하는 과정은,
A개의 패리티 비트 그룹 내의 모든 패리티 비트가 천공된 것으로 결정하는 과정; 및
패리티 비트 그룹 내의 패리티 비트들 중 개의 패리티 비트가 추가적으로 천공된 것으로 결정하는 과정을 포함하고,
상기 미리 결정된 천공된 패리티 비트 그룹의 순서에 근거하는 상기 천공된 패리티 비트 그룹의 순서는 부호어 길이가 16200이고, 상기 q가 25일 때, 6, 4, 18, 9, 13, 8, 15, 20, 5, 17, 2, 24, 10, 22, 12, 3, 16, 23, 1, 14, 0, 21, 19, 7, 11인 것을 특징으로 하는 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 방법. - 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 방법에 있어서,
송신기로부터 전송된 신호를 복조하는 과정;
천공된 패리티 비트의 위치 정보를 결정하는 과정; 및
상기 천공된 패리티 비트의 위치 정보를 이용하여 데이터를 복호하는 과정을 포함하고,
상기 천공된 패리티 비트의 위치 정보를 결정하는 과정은,
천공된 패리티 비트의 개수(Np )를 결정하는 과정;
상기 천공된 패리티 비트의 개수를 근거로 하여 천공된 패리티 비트 그룹의 수를 결정하는 과정; 및
미리 결정된 천공된 패리티 비트 그룹의 순서를 획득하는 과정을 포함하고,
상기 패리티 비트 그룹은 하나의 패리티 비트 그룹 내의 복수의 패리티 비트들이 일정한 간격 q을 가지도록 구성되고,
상기 패리티 비트 그룹은 하기 수학식에 의해 결정되고,
<수학식>
,
상기 Pj 는 j 번째 패리티 비트 그룹을 나타내고, N 1은 부호어의 길이, K 1은 정보어 길이, M 1은 하나의 패리티 비트 그룹의 길이, 상기 일정한 간격 q는 를 만족하고, K1 /M1 은 정수이고, 상기 수학식은 를 만족하고,
상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
<수학식>
상기 A는 천공된 패리티 비트 그룹의 수를 나타내고, Np 는 천공된 패리티 비트의 수를 나타내고, M1 은 하나의 패리티 비트 그룹의 길이를 나타내고,
상기 천공된 패리티 비트의 위치 정보를 결정하는 과정은,
A개의 패리티 비트 그룹 내의 모든 패리티 비트가 천공된 것으로 결정하는 과정; 및
패리티 비트 그룹 내의 패리티 비트들 중 개의 패리티 비트가 추가적으로 천공된 것으로 결정하는 과정을 포함하고,
상기 미리 결정된 천공된 패리티 비트 그룹의 순서에 근거하는 상기 천공된 패리티 비트 그룹의 순서는 부호어 길이가 16200이고, 상기 q가 36일 때, 27, 13, 29, 32, 5, 0, 11, 21, 33, 20, 25, 28, 18, 35, 8, 3, 9, 31, 22, 24, 7, 14, 17, 4, 2, 26, 16, 34, 19, 10, 12, 23, 1, 6, 30, 15인 것을 특징으로 하는 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 방법. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 장치에 있어서,
송신기로부터 전송된 신호를 복조하는 복조기;
천공된 패리티 비트의 위치 정보를 결정하는 천공 패턴 추정기; 및
상기 천공된 패리티 비트의 위치 정보를 이용하여 데이터를 복호하는 복호기를 포함하고,
상기 천공된 패리티 비트의 위치 정보는,
천공된 패리티 비트의 개수(Np )를 결정하고, 상기 천공된 패리티 비트의 개수를 근거로 하여 천공된 패리티 비트 그룹의 수를 결정하고, 미리 결정된 천공된 패리티 비트 그룹의 순서를 획득함에 의해 결정되고,
상기 패리티 비트 그룹은 하나의 패리티 비트 그룹 내의 복수의 패리티 비트들이 일정한 간격 q을 가지도록 구성되고,
상기 패리티 비트 그룹은 하기 수학식에 의해 결정되고,
<수학식>
,
상기 Pj 는 j 번째 패리티 비트 그룹을 나타내고, N 1은 부호어의 길이, K 1은 정보어 길이, M 1은 하나의 패리티 비트 그룹의 길이, 상기 일정한 간격 q는 를 만족하고, K1 /M1 은 정수이고, 상기 수학식은 를 만족하고,
상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
<수학식>
상기 A는 천공된 패리티 비트 그룹의 수를 나타내고, Np 는 천공된 패리티 비트의 수를 나타내고, M1 은 하나의 패리티 비트 그룹의 길이를 나타내고,
상기 천공된 패리티 비트의 위치 정보를 결정하는 것은,
A개의 패리티 비트 그룹 내의 모든 패리티 비트가 천공된 것으로 결정하고,
패리티 비트 그룹 내의 패리티 비트들 중 개의 패리티 비트가 추가적으로 천공된 것으로 결정함을 포함하고,
상기 미리 결정된 천공된 패리티 비트 그룹의 순서에 근거하는 상기 천공된 패리티 비트 그룹의 순서는 부호어 길이가 16200이고, 상기 q가 25일 때, 6, 4, 18, 9, 13, 8, 15, 20, 5, 17, 2, 24, 10, 22, 12, 3, 16, 23, 1, 14, 0, 21, 19, 7, 11인 것을 특징으로 하는 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 장치. - 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 장치에 있어서,
송신기로부터 전송된 신호를 복조하는 복조기;
천공된 패리티 비트의 위치 정보를 결정하는 천공 패턴 추정기; 및
상기 천공된 패리티 비트의 위치 정보를 이용하여 데이터를 복호하는 복호기를 포함하고,
상기 천공된 패리티 비트의 위치 정보는,
천공된 패리티 비트의 개수(Np )를 결정하고, 상기 천공된 패리티 비트의 개수를 근거로 하여 천공된 패리티 비트 그룹의 수를 결정하고, 미리 결정된 천공된 패리티 비트 그룹의 순서를 획득함에 의해 결정되고,
상기 패리티 비트 그룹은 하나의 패리티 비트 그룹 내의 복수의 패리티 비트들이 일정한 간격 q을 가지도록 구성되고,
상기 패리티 비트 그룹은 하기 수학식에 의해 결정되고,
<수학식>
,
상기 Pj 는 j 번째 패리티 비트 그룹을 나타내고, N 1은 부호어의 길이, K 1은 정보어 길이, M 1은 하나의 패리티 비트 그룹의 길이, 상기 일정한 간격 q는 를 만족하고, K1 /M1 은 정수이고, 상기 수학식은 를 만족하고,
상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
<수학식>
상기 A는 천공된 패리티 비트 그룹의 수를 나타내고, Np 는 천공된 패리티 비트의 수를 나타내고, M1 은 하나의 패리티 비트 그룹의 길이를 나타내고,
상기 천공된 패리티 비트의 위치 정보를 결정하는 것은,
A개의 패리티 비트 그룹 내의 모든 패리티 비트가 천공된 것으로 결정하고,
패리티 비트 그룹 내의 패리티 비트들 중 개의 패리티 비트가 추가적으로 천공된 것으로 결정함을 포함하고,
상기 미리 결정된 천공된 패리티 비트 그룹의 순서에 근거하는 상기 천공된 패리티 비트 그룹의 순서는 부호어 길이가 16200이고, 상기 q가 36일 때, 27, 13, 29, 32, 5, 0, 11, 21, 33, 20, 25, 28, 18, 35, 8, 3, 9, 31, 22, 24, 7, 14, 17, 4, 2, 26, 16, 34, 19, 10, 12, 23, 1, 6, 30, 15인 것을 특징으로 하는 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 장치. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080012392 | 2008-02-11 | ||
KR20080012392 | 2008-02-11 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080023846A Division KR101502623B1 (ko) | 2008-02-11 | 2008-03-14 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 방법 및 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130044255A KR20130044255A (ko) | 2013-05-02 |
KR101502677B1 true KR101502677B1 (ko) | 2015-03-16 |
Family
ID=48656747
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130027483A KR101502677B1 (ko) | 2008-02-11 | 2013-03-14 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치 |
KR1020140167372A KR101503654B1 (ko) | 2008-02-11 | 2014-11-27 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140167372A KR101503654B1 (ko) | 2008-02-11 | 2014-11-27 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치 |
Country Status (1)
Country | Link |
---|---|
KR (2) | KR101502677B1 (ko) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050118056A (ko) * | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
KR20070054088A (ko) * | 2005-11-22 | 2007-05-28 | 삼성전자주식회사 | 통신 시스템에서 신호 송수신 장치 및 방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100659266B1 (ko) * | 2004-04-22 | 2006-12-20 | 삼성전자주식회사 | 다양한 코드율을 지원하는 저밀도 패러티 검사 코드에 의한데이터 송수신 시스템, 장치 및 방법 |
CA2559818C (en) * | 2004-04-28 | 2011-11-29 | Samsung Electronics Co., Ltd. | Apparatus and method for coding/decoding block low density parity check code with variable block length |
-
2013
- 2013-03-14 KR KR1020130027483A patent/KR101502677B1/ko active IP Right Grant
-
2014
- 2014-11-27 KR KR1020140167372A patent/KR101503654B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050118056A (ko) * | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
KR20070054088A (ko) * | 2005-11-22 | 2007-05-28 | 삼성전자주식회사 | 통신 시스템에서 신호 송수신 장치 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR101503654B1 (ko) | 2015-03-17 |
KR20150003128A (ko) | 2015-01-08 |
KR20130044255A (ko) | 2013-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101502623B1 (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 방법 및 장치 | |
KR101503058B1 (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치 | |
KR101740316B1 (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치 | |
CN101889398B (zh) | 在使用低密度奇偶校验码的通信***中用于信道编码和解码的方法和装置 | |
KR101503059B1 (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치 | |
KR101644656B1 (ko) | 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호화/복호화 장치 및 방법 | |
KR20100058260A (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법 | |
KR20090095432A (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서채널부호/복호 방법 및 장치 | |
KR101503656B1 (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치 | |
KR101503653B1 (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치 | |
KR20090093778A (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법 | |
KR101413783B1 (ko) | 가변 블록 길이의 저밀도 패리티 검사 부호를 이용한 채널 부호화/복호화 방법 및 장치 | |
KR101503654B1 (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치 | |
KR101503655B1 (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치 | |
KR101552355B1 (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호 및 복호 장치 및 방법 | |
KR20110048448A (ko) | 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호화/복호화 장치 및 방법 | |
KR20110048443A (ko) | 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호/복호 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180227 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20190227 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20200227 Year of fee payment: 6 |