KR101502173B1 - Electrophoretic display device - Google Patents

Electrophoretic display device Download PDF

Info

Publication number
KR101502173B1
KR101502173B1 KR1020080130286A KR20080130286A KR101502173B1 KR 101502173 B1 KR101502173 B1 KR 101502173B1 KR 1020080130286 A KR1020080130286 A KR 1020080130286A KR 20080130286 A KR20080130286 A KR 20080130286A KR 101502173 B1 KR101502173 B1 KR 101502173B1
Authority
KR
South Korea
Prior art keywords
data
gate
voltage
data voltage
line
Prior art date
Application number
KR1020080130286A
Other languages
Korean (ko)
Other versions
KR20100071534A (en
Inventor
이철권
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080130286A priority Critical patent/KR101502173B1/en
Publication of KR20100071534A publication Critical patent/KR20100071534A/en
Application granted granted Critical
Publication of KR101502173B1 publication Critical patent/KR101502173B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/344—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on particles moving in a fluid or in a gas, e.g. electrophoretic devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1685—Operation of cells; Circuit arrangements affecting the entire cell

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

전자영동 표시장치가 개시된다.An electrophoretic display device is disclosed.

본 발명에 따른 전기영동 표시장치는 데이터라인으로 공급되는 데이터 전압의 최대 천이 전압을 감소시켜 게이트라인에 인가되는 게이트 전압에 영향을 미치는 정도를 최소화하여 화질을 향상시킬 수 있다. The electrophoretic display device according to the present invention can reduce the maximum transition voltage of the data voltage supplied to the data line, thereby minimizing the influence on the gate voltage applied to the gate line, thereby improving the image quality.

전기영동, 게이트 쉬프트 클럭신호, 옵션신호, 천이 전압 Electrophoresis, gate shift clock signal, option signal, transition voltage

Description

전기영동 표시장치{Electrophoretic display device}[0001] Electrophoretic display device [

본 발명은 전기영동 표시장치에 관한 것으로, 특히 화질을 향상시킬 수 있는 전기영동 표시장치에 관한 것이다.The present invention relates to an electrophoretic display device, and more particularly, to an electrophoretic display device capable of improving image quality.

일반적으로, 표시장치는 영상신호를 입력받아 영상을 표시하는 장치로서, 음극선관 표시장치(CRT), 액정표시장치(Liquid Crystal Display device:LCD), 전기영동 표시장치(Electrophoretic Display device:EPD) 등이 있다.2. Description of the Related Art Generally, a display device is an apparatus that receives an image signal and displays an image, and includes a cathode ray tube (CRT), a liquid crystal display device (LCD), an electrophoretic display device .

음극선관 표시장치는 내부에 진공관을 구비하고, 전자총에서 전자빔을 출사하여 영상을 표시한다. 음극선관 표시장치는 전자빔이 회전할 수 있는 충분한 거리를 확보해야 하므로, 두께가 두껍고, 무거운 단점이 있다. The cathode ray tube display device has a vacuum tube therein, and emits an electron beam from an electron gun to display an image. The cathode ray tube display device has a thick and heavy disadvantage because it has to ensure a sufficient distance for the electron beam to rotate.

액정표시장치는 액정의 광학적 특성을 이용하여 영상을 표시하며, 음극선관 표시장치에 비해 얇고, 가볍다. 그러나, 액정에 광을 제공하는 백라이트 어셈블리를 구비해야 하므로, 박형화 및 경량화하는 데 한계가 있다.The liquid crystal display device displays images using the optical characteristics of the liquid crystal, and is thinner and lighter than a cathode ray tube display device. However, since a backlight assembly for providing light to the liquid crystal must be provided, there is a limit in reducing the thickness and weight.

전기영동 표시장치는 상/하부 기판 사이에 형성된 전계에 의해서 대전된 안료 입자들이 이동하는 현상, 즉, 전기영동을 이용하여 영상을 표시한다. 전기영동 표시장치는 외부 광을 이용하여 영상을 표시하는 반사형 표시장치이므로, 별도의 광원을 구비할 필요가 없다. 따라서, 액정표시장치에 비해 두께가 얇고, 가벼운 장점이 있다.The electrophoretic display device displays an image by using a phenomenon in which charged pigment particles are moved by an electric field formed between the upper and lower substrates, that is, electrophoresis. Since the electrophoretic display device is a reflective display device that displays an image using external light, it is not necessary to provide a separate light source. Therefore, it is thinner and lighter than the liquid crystal display device.

전기영동 표시장치는 새로운 영상이 인가되지 않으면, 기존의 영상을 유지하는 대전된 안료 입자들을 이용하므로, 데이터 전압을 출력한 구간 이후에 상기 데이터 전압을 그대로 유지시키는 유지기간이 존재한다. Since the electrophoretic display uses charged pigment particles for holding an existing image if a new image is not applied, there is a maintenance period for keeping the data voltage after the period in which the data voltage is output.

구체적으로, 전기영동 표시장치는 이전 상태에 따라 불균일하게 대전된 입자들이 섞여 있는 마이크로 캡슐들을 초기화하기 위한 리셋 기간, 마이크로 캡슐들 내의 흑색입자와 백색입자를 완전히 분리시켜 쌍안정 상태로 마이크로 캡슐를 안정화시키는 안정화 기간, 및 갱신(update)하고자 하는 다음 상태의 데이터 전압을 공급하는 데이터 기입기간을 거쳐 데이터를 갱신한다.Specifically, the electrophoretic display device includes a reset period for initializing microcapsules mixed with unevenly charged particles according to a previous state, a microcapsule in which black particles and white particles in the microcapsules are completely separated to stabilize the microcapsules in a bistable state The data is updated through the data writing period for supplying the data voltage of the next state to be updated.

상기 전기영동 표시장치는 영상을 표시하는 표시패널과 상기 표시패널을 구동하는 구동부로 구성되는데, 상기 표시패널에는 다수의 게이트라인(GL)과 다수의 데이터라인(DL)이 배열되어 있다. 또한, 상기 표시패널의 상기 다수의 게이트라인(GL)과 데이터라인(DL)이 교차하는 교차부에 박막트랜지스터(TFT)와 상기 박막트랜지스터(TFT)와 전기적으로 접속된 화소전극이 형성되어 있다. The electrophoretic display device includes a display panel for displaying an image and a driver for driving the display panel. The display panel includes a plurality of gate lines GL and a plurality of data lines DL. In addition, a thin film transistor (TFT) and a pixel electrode electrically connected to the thin film transistor (TFT) are formed at an intersection where the plurality of gate lines GL and the data lines DL of the display panel cross each other.

상기 구동부는 상기 게이트라인(GL)에 게이트 전압을 공급하여 상기 데이터라인(DL)에 데이터 전압을 공급한다. 상기 데이터 전압은 -15V, 0V, +15V 레벨에 해당되는 전압이다. 상기 데이터라인(DL)으로 -15V, 0V, +15V 레벨의 데이터 전압이 입력되는 시간을 제어함으로써, 상기 표시패널에 다양한 영상이 표시되게 된다.The driving unit supplies a gate voltage to the gate line GL to supply a data voltage to the data line DL. The data voltage is a voltage corresponding to the levels of -15V, 0V, and + 15V. Various images are displayed on the display panel by controlling the time when the data voltages of -15V, 0V, and + 15V are input to the data lines DL.

결국, 상기 전기영동 표시장치는 표시패널에 배열된 데이터라인(DL)으로 데 이터 전압을 어느 정도의 시간동안 공급하느냐에 따라 상이하게 반응하는 상기 마이크로 캡슐내의 흑색입자와 백색입자에 의해 영상을 표시한다. As a result, the electrophoretic display device displays images by black particles and white particles in the microcapsules that react differently depending on how long the data voltage is supplied to the data lines DL arranged on the display panel .

한편, 전기영동 표시장치는 이전 데이터라인에서의 데이터 전압을 그대로 유지하는 특성이 있기 때문에, 이전 데이터라인에 +15V(-15V)의 데이터 전압이 공급되고 다음 라인에 -15V(+15V)의 데이터 전압이 공급될 경우에, 천이 전압은 최대 30V가 된다. 천이 전압이 최대 30V가 되는 경우에 데이터라인과 게이트라인 사이의 기생 캐패시터에 의해 누설전류가 게이트라인으로 유입된다. On the other hand, since the electrophoretic display device has the characteristic of keeping the data voltage in the previous data line intact, the data voltage of + 15V (-15V) is supplied to the previous data line and the data of -15V When the voltage is supplied, the transition voltage becomes 30V at the maximum. When the transition voltage reaches 30V at maximum, a leakage current flows into the gate line by the parasitic capacitor between the data line and the gate line.

상기 30V의 최대 천이 전압에 의해 발생된 누설전류는 게이트 로우 전압(VGL)을 순간적으로 변경시키고 상기 게이트 로우 전압(VGL)의 변동은 박막트랜지스터의 오프 전류를 크게 만들어 화질 불량을 유발한다. 데이터라인과 화소전극 사이에도 캐패시터가 존재하는데 데이터 라인의 최대 천이 전압이 30V가 되는 경우에 화소 전극과 데이터라인 사이에도 누설전류가 생겨 화소전압을 원하는 수준보다 낮추거나 높이는 작용을 하여 화질 불량이 유발된다. The leakage current generated by the maximum transition voltage of 30V instantaneously changes the gate low voltage (VGL), and the variation of the gate low voltage (VGL) causes the off current of the thin film transistor to increase, thereby causing a poor image quality. There is a capacitor between the data line and the pixel electrode, and when the maximum transition voltage of the data line is 30 V, a leakage current is generated between the pixel electrode and the data line to lower or raise the pixel voltage to a desired level. do.

본 발명은 데이터라인으로 공급된 데이터 전압의 최대 천이 전압을 감소시켜서 게이트라인으로 공급되는 게이트 신호에 영향을 최소화할 수 있는 전기영동 표시장치를 제공함에 그 목적이 있다. 또한, 본 발명은 화질을 향상시킬 수 있는 전기영동 표시장치를 제공함에 그 목적이 있다.An object of the present invention is to provide an electrophoretic display device capable of reducing the maximum transition voltage of a data voltage supplied to a data line and minimizing the influence on a gate signal supplied to a gate line. It is another object of the present invention to provide an electrophoretic display device capable of improving image quality.

본 발명의 실시예에 따른 전기영동 표시장치는 서로 교차되는 다수의 데이터라인 및 다수의 게이트라인, 화소전극과 공통전극을 포함하고 상기 데이터라인 및 상기 게이트라인에 의해 정의된 셀 영역마다 형성된 다수의 전기영동 셀, 상기 데이터라인과 상기 게이트라인의 교차부에 형성되어 상기 데이터라인으로부터의 데이터 전압을 상기 화소전극에 공급하는 박막트랜지스터를 포함하는 전기영동 표시패널과, 상기 데이터라인으로 데이터 전압을 공급하는 데이터 드라이버와, 상기 게이트라인으로 게이트 신호를 공급하는 게이트 드라이버와, 상기 공통전극으로 공통전압을 공급하는 전압 발생부 및 상기 데이터 드라이버 및 게이트 드라이버를 각각 제어하는 데이터 제어신호 및 게이트 제어신호를 생성하며 상기 게이트 제어신호 중 게이트 쉬프트 클럭신호의 로우 구간 동안 상기 데이터 드라이버로 하여금 상기 데이터라인에 정극성의 데이터 전압과 부극성의 데이터 전압의 중간에 해당되는 중간 레벨의 데이터 전압을 공급하도록 하게 하는 옵션 신호를 공급하는 타이밍 컨트롤러를 포함하고, 상기 화소전극과 공통전극 사이에는 투명한 절연 물질로 이루어 진 분산매질과, 상기 분산매질 내에 산재되고 서로 다른 극성을 갖는 전하로 대전된 제1 및 제2 안료입자를 포함하는 대전입자가 구비된다.An electrophoretic display device according to an embodiment of the present invention includes a plurality of data lines and a plurality of gate lines intersecting with each other, a plurality of pixel electrodes and a common electrode, An electrophoretic display panel comprising: an electrophoretic cell; a thin film transistor formed at an intersection of the data line and the gate line and supplying a data voltage from the data line to the pixel electrode; A gate driver for supplying a gate signal to the gate line, a voltage generator for supplying a common voltage to the common electrode, and a data control signal and a gate control signal for controlling the data driver and the gate driver, respectively Of the gate control signal, And a timing controller for supplying the data driver with an option signal to supply the data line with an intermediate level data voltage intermediate the positive data voltage and the negative data voltage during a low interval of the clock signal Between the pixel electrode and the common electrode, a dispersion medium composed of a transparent insulating material, and charged particles including first and second pigment particles scattered in the dispersion medium and charged with electric charges having different polarities .

본 발명에 따른 전기영동 표시장치는 게이트 쉬프트 클럭 신호의 로우(Low) 구간에 데이터라인(DL)으로 0V의 데이터 전압을 공급함으로써, 데이터라인으로 공급된 데이터 전압의 최대 천이 전압을 감소시켜서 게이트라인으로 공급되는 게이트 신호에 영향을 최소화하여 화질을 향상시킬 수 있다.The electrophoretic display device according to the present invention reduces the maximum transition voltage of the data voltage supplied to the data line by supplying a data voltage of 0 V to the data line DL in the low period of the gate shift clock signal, So that the image quality can be improved.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하기로 한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 전기영동 표시장치를 개략적으로 나타낸 도면이다.1 is a schematic view of an electrophoretic display device according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 전기영동 표시장치는 다수의 게이트라인(GL1 ~ GLn)과 다수의 데이터라인(DL1 ~ DLm)이 배열되어 다수의 화소부(112)들이 형성된 표시패널(102)과, 상기 다수의 게이트라인(GL1 ~ GLn)으로 게이트 신호(게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL))를 공급하는 게이트 드라이버(104)와, 상기 다수의 데이터라인(DL1 ~ DLm)으로 데이터 전압을 공급하는 데이터 드라이버(106)와, 상기 게이트 드라이버(104) 및 데이터 드라이버(106)의 구동 타이밍을 제어하는 타이밍 컨트롤러(108)와, 상기 게이트 신호와 공통전압(Vcom) 등을 발생하는 전압 발생부(110)를 포함한다.1, an electrophoretic display device according to an embodiment of the present invention includes a plurality of gate lines GL1 to GLn and a plurality of data lines DL1 to DLm arranged to form a plurality of pixel portions 112 A gate driver 104 for supplying a gate signal (gate high voltage VGH and gate low voltage VGL) to the plurality of gate lines GL1 to GLn; A data driver 106 for supplying a data voltage to the lines DL1 to DLm; a timing controller 108 for controlling driving timings of the gate driver 104 and the data driver 106; (Vcom), and the like.

상기 표시패널(102)은 상기 다수의 게이트라인(GL1 ~ GLn)과 다수의 데이터 라인(GL1 ~ GLn)에 의해 정의된 다수의 화소영역에 구비된 다수의 화소부(112)를 포함한다. 상기 화소부(112)는 박막트랜지스터(TFT), 화소전극과, 상기 화소전극과 마주보는 공통전극 및 상기 화소전극 및 공통전극 사이에 구비된 다수의 대전 입자(114)를 포함한다.The display panel 102 includes a plurality of pixel portions 112 provided in a plurality of pixel regions defined by the plurality of gate lines GL1 to GLn and the plurality of data lines GL1 to GLn. The pixel portion 112 includes a thin film transistor (TFT), a pixel electrode, a common electrode facing the pixel electrode, and a plurality of charged particles 114 provided between the pixel electrode and the common electrode.

상기 박막트랜지스터(TFT)는 상기 다수의 게이트라인(GL1 ~ GLn) 중 대응하는 어느 하나의 게이트라인(GL)과 전기적으로 연결된 게이트 전극, 상기 다수의 데이터라인(DL1 ~ DLn) 중 대응하는 어느 하나의 데이터라인(DL)과 연결된 소스 전극 및 상기 화소전극에 연결된 드레인 전극으로 이루어진다.The thin film transistor TFT includes a gate electrode electrically connected to a corresponding gate line GL among the plurality of gate lines GL1 to GLn and a corresponding one of the plurality of data lines DL1 to DLn A source electrode connected to the data line DL, and a drain electrode connected to the pixel electrode.

상기 박막트랜지스터(TFT)는 상기 게이트라인(GL)으로부터 게이트 하이 전압(VGH)을 제공받아 턴-온(turn-on)되고, 상기 턴-온(turn-on) 된 박막트랜지스터(TFT)는 상기 데이터라인(DL)으로부터의 데이터 전압을 제공받아서 상기 화소전극으로 제공한다. 상기 공통전극에는 공통전압(Vcom)이 인가된다. 따라서, 상기 공통전극과 상기 화소전극 사이에는 상기 공통전압(Vcom)과 상기 데이터 전압과의 전위차에 의해서 전계가 형성된다.The thin film transistor TFT is turned on by receiving a gate high voltage VGH from the gate line GL and the turn-on thin film transistor TFT is turned on, And supplies the data voltage from the data line DL to the pixel electrode. A common voltage Vcom is applied to the common electrode. Therefore, an electric field is formed between the common electrode and the pixel electrode by the potential difference between the common voltage (Vcom) and the data voltage.

상기 대전 입자(114)는 도 2에 도시된 바와 같이, 공통전극(113)과 화소전극(115) 사이에 구비되고, 서로 다른 극성을 갖는 전하로 대전된 블랙 입자와 화이트 입자로 이루어진다. 상기 블랙 입자와 상기 화이트 입자는 상기 공통전극(113)과 화소전극(115) 사이에 형성된 전계의 크기 및 방향에 따라서 이동하면서 계조를 표시한다. 상기 대전 입자(114)의 이동에 관련하여서는 도 3a 및 도 3b를 참조하여 설명하기로 한다. 2, the charged particles 114 are composed of black particles and white particles, which are provided between the common electrode 113 and the pixel electrode 115 and charged with electric charges having different polarities. The black particles and the white particles display grayscale while moving in accordance with the magnitude and direction of an electric field formed between the common electrode 113 and the pixel electrode 115. The movement of the charged particles 114 will be described with reference to Figs. 3A and 3B.

상기 타이밍 컨트롤러(108)는 외부의 시스템으로부터 영상 데이터(Vdata) 및 각종 동기신호(Vsync, Hsync)와 데이터 인에이블(DE) 신호 및 클럭신호(CLK)를 제공받아 상기 게이트 드라이버(104)와 데이터 드라이버(106)의 구동 타이밍을 제어하는 제어신호를 생성한다. 정확히, 상기 타이밍 컨트롤러(108)는 외부의 시스템으로부터 위의 각종 신호들을 제공받아 상기 게이트 드라이버(104)를 제어하는 게이트 제어신호(GCS)와 상기 데이터 드라이버(106)를 제어하는 데이터 제어신호(DCS)를 생성한다. The timing controller 108 receives the image data Vdata and the various synchronous signals Vsync and Hsync and the data enable signal DE from the external system and the clock signal CLK from the external system, And generates a control signal for controlling the driving timing of the driver 106. The timing controller 108 receives a variety of signals from an external system and receives a gate control signal GCS for controlling the gate driver 104 and a data control signal DCS ).

또한, 상기 타이밍 컨트롤러(108)는 상기 데이터 드라이버(106)로 옵션 신호(OS)를 공급한다. 상기 옵션 신호(OS)의 논리값에 따라 상기 데이터 드라이버(106)는 상기 다수의 데이터라인(DL1 ~ DLm)으로 0V의 데이터 전압을 공급한다.Also, the timing controller 108 supplies the option signal OS to the data driver 106. The data driver 106 supplies a data voltage of 0V to the data lines DL1 to DLm according to the logical value of the option signal OS.

상기 전압 발생부(110)는 외부의 시스템으로부터 전원전압(Vin)을 제공받아서 게이트 하이 전압(VGH), 게이트 로우 전압(VGL) 및 공통전압(Vcom)을 생성한다. 상기 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)은 상기 게이트 드라이버(104)로 공급되고 상기 공통전압(Vcom)은 상기 표시패널(102)에 형성된 공통전극(도 2의 113)으로 공급된다. 상기 공통전압(Vcom)은 그라운드 전압과 동일한 전압 레벨을 가질 수 있다.The voltage generator 110 receives a power supply voltage Vin from an external system and generates a gate high voltage VGH, a gate low voltage VGL and a common voltage Vcom. The gate high voltage VGH and the gate low voltage VGL are supplied to the gate driver 104 and the common voltage Vcom is supplied to a common electrode 113 of the display panel 102 . The common voltage Vcom may have the same voltage level as the ground voltage.

상기 게이트 드라이버(104)는 상기 타이밍 컨트롤러(108)에서 생성된 게이트 제어신호(GCS) 중 게이트 스타트 펄스(GSP)에 응답하여 동작을 개시하고, 상기 게이트 제어신호(GCS) 중 게이트 쉬프트 클럭신호(GSC)에 응답하여 상기 전압 발생부(110)로부터의 게이트 신호를 상기 다수의 게이트라인(GL1 ~ GLn)에 순차적으로 출력한다. 상기 게이트 신호는 1H 시간 동안 상기 게이트 하이 전압(VGH)을 출력하고, 나머지 시간 동안 게이트 로우 전압(VGL)을 출력한다. The gate driver 104 starts operation in response to a gate start pulse GSP of the gate control signal GCS generated by the timing controller 108 and outputs a gate shift clock signal And sequentially outputs the gate signal from the voltage generator 110 to the plurality of gate lines GL1 to GLn in response to the gate signal GSC. The gate signal outputs the gate high voltage (VGH) for 1H time, and the gate low voltage (VGL) for the remaining time.

상기 게이트 하이 전압(VGH)이 출력되는 상기 게이트 신호의 하이(High) 구간은 하나의 게이트라인 단위로 1H 단위로 1H 시간만큼 쉬프트 된다. 해당 게이트라인에 상기 게이트 하이 전압(VGH)이 인가되면, 상기 해당 게이트라인에 연결된 박막트랜지스터(TFT)가 턴-온(turn-on) 되고, 상기 게이트 로우 전압(VGL)이 인가되면, 상기 해당 게이트라인에 연결된 박막트랜지스터(TFT)는 턴-오프(turn-off) 된다.The high period of the gate signal from which the gate high voltage VGH is output is shifted by 1H time in 1H units in units of one gate line. When the gate high voltage VGH is applied to the corresponding gate line, the TFT connected to the corresponding gate line is turned on. When the gate low voltage VGL is applied, The thin film transistor (TFT) connected to the gate line is turned off.

상기 데이터 드라이버(106)는 상기 데이터 제어신호(DCS) 중 데이터 스타트 펄스(DSP)에 응답하여 외부의 시스템으로부터 공급된 영상 데이터(Vdata)를 데이터 전압으로 변환시킨 후 소정 시점에서 상기 데이터 전압을 상기 다수의 데이터라인(DL1 ~ DLm)으로 공급한다. 상기 다수의 데이터라인(DL1 ~ DLm)에 인가된 데이터 전압은 상기 게이트 하이 전압(VGH)에 의해서 턴-온(turn-on) 된 박막트랜지스터(TFT)를 통해 상기 화소전극(115)으로 인가된다.The data driver 106 converts the image data Vdata supplied from an external system into a data voltage in response to a data start pulse DSP of the data control signal DCS, And supplies the data to the plurality of data lines DL1 to DLm. A data voltage applied to the plurality of data lines DL1 to DLm is applied to the pixel electrode 115 through a thin film transistor TFT that is turned on by the gate high voltage VGH .

상기 화소전극(115)으로 인가된 데이터 전압과 공통전극(113)으로 인가된 공통전압(Vcom) 사이에는 전계가 형성되고, 상기 전계의 형성 방향에 따라서 상기 대전 입자(114)에 포함된 블랙 및 화이트 입자들이 이동한다. 상기 블랙 및 화이트 입자의 이동 정도는 상기 화소전극(115)으로 인가되는 상기 데이터 전압의 인가 시간에 의해서 결정된다. An electric field is formed between the data voltage applied to the pixel electrode 115 and the common voltage Vcom applied to the common electrode 113, White particles move. The degree of movement of the black and white particles is determined by the application time of the data voltage applied to the pixel electrode 115.

결과적으로, 고계조의 영상을 표시하기 위해서는 상기 데이터 전압의 인가 시간을 증가시키고, 저계조의 영상을 표시하기 위해서는 상기 데이터 전압의 인가 시간을 단축시키는 방식으로 해당 화소부(112)에서 표시되는 영상의 계조값을 결정할 수 있다.As a result, in order to display the high gray level image, the application time of the data voltage is increased, and in order to display the low gray level image, the application time of the data voltage is shortened, Can be determined.

화소전극(115)과 공통전극(113) 사이에는 다수의 대전 입자(114)가 개재되고, 상기 다수의 대전 입자(114)는 사람의 머리카락 직경 정도의 크기(즉, 수 nm)를 갖는 구형상의 마이크로 캡슐(114)로 이루어진다. 본 발명의 일 예로, 상기 화소전극(115)과 공통전극(113)은 인듐 틴 옥사이드(Indium Tin Oxide: ITO)와 같은 투명한 도전성 물질로 이루어진다.A plurality of charged particles 114 are interposed between the pixel electrode 115 and the common electrode 113. The plurality of charged particles 114 are spherical particles having a size of about a human hair diameter And a microcapsule 114. The pixel electrode 115 and the common electrode 113 are made of a transparent conductive material such as indium tin oxide (ITO).

상기 각 대전 입자(114)는 투명한 절연성 액체로 이루어진 분산매질(114a), 상기 분산매질(114a) 내에 산재되고 서로 다른 전하고 대전된 다수의 제1 및 제2 안료입자(114b, 114c)를 포함한다. Each of the charged particles 114 includes a dispersion medium 114a made of a transparent insulating liquid and a plurality of charged and charged first and second pigment particles 114b and 114c dispersed in the dispersion medium 114a .

상기 분산매질(114a)에는 개면 활성체가 첨가되어 있어, 중력에 의한 침전을 방지하기 위해 상기 분산매질(114a)과 상기 다수의 제1 및 제2 안료입자(114a, 114b)의 비중은 거의 같다. 또한, 상기 분산매질(114a)은 상기 다수의 제1 및 제2 안료입자(114b, 114c)들의 쏠림 현상이나, 상기 다수의 제1 및 제2 안료입자(114b, 114c)가 큰 덩어리로 응집되는 현상을 방지한다.In the dispersion medium 114a, the surface active agent is added, and the specific gravity of the dispersion medium 114a and the plurality of first and second pigment particles 114a and 114b are substantially equal to each other to prevent sedimentation due to gravity. In addition, the dispersion medium 114a may cause the first and second pigment particles 114b and 114c to be stuck or the first and second pigment particles 114b and 114c may aggregate into a large mass Thereby preventing the phenomenon.

본 발명의 일 예로, 상기 제1 안료입자(114b)는 양(+)의 전하로 대전되고, 이산화티탄(TiO2)과 같은 물질로 이루어져 흰색을 갖는다. 상기 제2 안료입자(114C)는 음(-)의 전하로 대전되고, 카본 블랙(Carbon black)과 같은 탄소 분말로 이루어져 검은색을 갖는다. In an example of the present invention, the first pigment particle 114b is charged with positive electric charge and is made of a material such as titanium dioxide (TiO2) and has a white color. The second pigment particle 114C is charged with a negative charge and is made of carbon powder such as carbon black and has a black color.

상기 화소전극(115)과 상기 공통전극(113) 사이에 전계가 형성되지 않은 상태에서는 상기 제1 및 제2 안료입자(114b, 114c)는 방향성을 가지지 않기 때문에 상기 화소전극(115)과 공통전극(113) 사이에서 무질서하게 구비된다.The first and second pigment particles 114b and 114c have no directionality in a state where no electric field is formed between the pixel electrode 115 and the common electrode 113. Therefore, Lt; RTI ID = 0.0 > 113 < / RTI >

도 3a 및 도 3b는 도2의 대전 입자의 전계에 따른 방향성을 나타낸 도면이다.3A and 3B are diagrams showing the directionality of the charged particles of FIG. 2 according to an electric field.

이후 도 3a에 도시된 바와 같이, 상기 공통전극(113)으로 인가되는 공통전압(Vcom)에 대해서 정극성(+)을 갖는 데이터 전압이 상기 화소전극(115)으로 인가되면, 전압차에 의해서 상기 화소전극(115)과 상기 공통전극(113)에는 전계가 형성된다. 이때, 상기 양(+)의 전하로 대전된 제1 안료입자(114b)는 상기 공통전극(113) 측으로 이동하고, 상기 음(-)의 전하로 대전된 제2 안료입자(114c)는 상기 화소전극(115) 측으로 이동한다. 3A, when a data voltage having a positive polarity with respect to the common voltage Vcom applied to the common electrode 113 is applied to the pixel electrode 115, An electric field is formed in the pixel electrode 115 and the common electrode 113. At this time, the first pigment particles 114b charged with the positive charge move to the common electrode 113 side, and the second pigment particles 114c charged with the negative charge are transferred to the pixel And moves toward the electrode 115 side.

이와 같이, 상기 화소전극(115)과 상기 공통전극(113) 사이에 정극성(+)을 갖는 전계가 형성되면, 해당 화소부(112)에는 상기 제1 안료입자(114b)가 시인된다.When the electric field having the positive polarity is formed between the pixel electrode 115 and the common electrode 113, the first pigment particles 114b are visible in the corresponding pixel portion 112.

여기서, 상기 제1 및 제2 안료입자들(114b, 114c)의 이동속도는 전기장 강도 즉, 전압차에 따라 결정된다. 또한, 상기 제1 및 제2 안료입자들(114b, 114c)의 이동거리는 일정한 전압레벨을 갖는 상기 데이터 전압의 인가 시간에 따라 정해진다. 따라서, 상기 데이터 전압의 인가 시간을 조정함으로써, 상기 제1 및 제2 안료입자들(114b, 114c)의 상하 위치를 제어할 수 있다. Here, the moving speed of the first and second pigment particles 114b and 114c is determined according to the electric field intensity, that is, the voltage difference. In addition, the moving distance of the first and second pigment particles 114b and 114c is determined according to the application time of the data voltage having a constant voltage level. Therefore, by controlling the application time of the data voltage, the vertical positions of the first and second pigment particles 114b and 114c can be controlled.

결과적으로, 상기 데이터 전압이 인가되는 시간을 증가시키면 상기 제1 안료 입자(114b)의 시인 정도가 증가하여 화이트 계조를 표시할 수 있다.As a result, when the time for which the data voltage is applied is increased, the degree of visibility of the first pigment particle 114b increases to display a white gradation.

한편, 일정한 시간의 경과 후에 상기 화소전극(115)과 상기 공통전극(113) 사이의 전압 차를 제거하면, 상기 제1 및 제2 안료입자들(114b, 114c)의 이동은 정지한다. 즉, 새로운 데이터 전압이 들어오기 이전까지 상기 제1 및 제2 안료입자들(114b, 114c)는 상기한 상태를 유지할 수 있다. On the other hand, when the voltage difference between the pixel electrode 115 and the common electrode 113 is removed after a lapse of a predetermined time, the movement of the first and second pigment particles 114b and 114c stops. That is, the first and second pigment particles 114b and 114c can maintain the above-described state until a new data voltage is input.

상기 제1 안료입자(114b)가 시인되는 경우, 상기 공통전극(113)을 통해 입사된 광은 상기 제1 안료입자(114b)에 의해 반사되고, 반사된 광은 다시 상기 공통전극(113)을 통해 출사되어 사용자는 화이트 계조의 영상을 시인할 수 있다.When the first pigment particle 114b is visible, the light incident through the common electrode 113 is reflected by the first pigment particle 114b, and the reflected light is again transmitted through the common electrode 113 So that the user can view the image of white tones.

도 3b에 도시된 바와 같이, 상기 공통전극(113)으로 인가되는 공통전압(Vcom)에 대해서 부극성(-)을 갖는 데이터 전압이 상기 화소전극(115)으로 인가되면, 상기 화소전극(115)과 상기 공통전극(111)에는 전계가 형성된다. 3B, when a data voltage having a negative polarity with respect to the common voltage Vcom applied to the common electrode 113 is applied to the pixel electrode 115, And the common electrode 111 are formed with an electric field.

이때, 상기 양(+)의 전하로 대전된 제1 안료입자(114b)는 상기 화소전극(115) 측으로 이동하고, 상기 음(-)의 전하로 대전된 제2 안료입자(114c)는 상기 공통전극(113) 측으로 이동한다. 이와 같이, 상기 화소전극(115)과 상기 공통전극(113) 사이에 음극성(-)을 갖는 전계가 형성되면, 해당 화소부(112)에는 상기 제2 안료입자(114c)가 시인된다.At this time, the first pigment particles 114b charged with the positive charge move to the pixel electrode 115 side, and the second pigment particles 114c charged with the negative charge become the common And moves toward the electrode 113 side. When an electric field having a negative polarity is formed between the pixel electrode 115 and the common electrode 113, the second pigment particles 114c are visible in the pixel portion 112.

상기한 바와 같이, 상기 제1 안료입자(114b)가 시인되는 경우, 상기 공통전극(113)을 통해 입사된 광은 상기 제2 안료입자(114c)에 의해서 흡수되어, 상기 공통전극(113)을 통해 광이 거의 출사되지 않는다. 따라서, 사용자는 블랙 계조의 영상을 시인할 수 있다.As described above, when the first pigment particle 114b is visible, light incident through the common electrode 113 is absorbed by the second pigment particle 114c, and the common electrode 113 The light is hardly emitted through the light guide plate. Therefore, the user can view the black-gradation image.

도 4는 도 1의 액정표시장치에 따른 신호들의 파형도이다. 4 is a waveform diagram of signals according to the liquid crystal display of FIG.

도 1 및 도 4에 도시된 바와 같이, 1 프레임 동안 타이밍 컨트롤러(108)에서 생성된 게이트 제어신호(GCS) 중 게이트 스타트 펄스(GSP)는 게이트 쉬프트 클럭신호(GSC)의 폴링(falling) 되는 시점에서 다음 폴링(falling) 시점까지 하이(High) 상태가 된다. 1 and 4, the gate-start pulse GSP of the gate control signal GCS generated by the timing controller 108 for one frame is supplied to the gate- And goes high from the falling edge to the next falling edge.

상기 게이트 스타트 펄스(GSP)가 하이(High) 상태가 되고, 상기 게이트 쉬프트 클럭신호(GSC)의 하이(High) 상태에 동기되어 상기 다수의 게이트라인(GL1 ~ GLn)에 순차적으로 게이트 신호(게이트 하이 전압(VGH), 게이트 로우 전압(VGL))이 공급된다. The gate start pulse GSP is set to a high state and the gate signal is sequentially applied to the plurality of gate lines GL1 to GLn in synchronization with the high state of the gate shift clock signal GSC, A high voltage VGH, and a gate low voltage VGL) are supplied.

상기 다수의 게이트라인(GL1 ~ GLn)으로 게이트 신호 중 게이트 하이 전압(VGH)이 공급되면, 상기 다수의 데이터라인(DL1 ~ DLm)으로 데이터 전압이 공급된다. 상기 다수의 데이터라인(DL1 ~ DLm)으로 공급된 데이터 전압은 박막트랜지스터(TFT)와 전기적으로 연결된 화소전극(도 2의 115)으로 인가된다.When a gate high voltage VGH of the gate signal is supplied to the plurality of gate lines GL1 to GLn, a data voltage is supplied to the plurality of data lines DL1 to DLm. A data voltage supplied to the plurality of data lines DL1 to DLm is applied to a pixel electrode (115 in FIG. 2) electrically connected to the thin film transistor TFT.

상기 게이트 하이 전압(VGH)은 상기 게이트 쉬프트 클럭신호(GSC)가 하이(High) 상태일 때 상기 다수의 게이트라인(GL1 ~ GLn)에 순차적으로 공급된다. 상기 다수의 게이트라인(GL1 ~ GLn)에 게이트 하이 전압(VGH)이 공급되면, 상기 게이트 하이 전압(VGH)에 의해서 해당 게이트라인(GL)과 전기적으로 접속된 박막트랜지스터(TFT)가 턴-온(turn-on) 되고, 그 결과 상기 데이터 전압이 상기 화소전극(155)으로 인가될 수 있다.The gate high voltage VGH is sequentially supplied to the plurality of gate lines GL1 to GLn when the gate shift clock signal GSC is high. When the gate high voltage VGH is supplied to the plurality of gate lines GL1 to GLn, the thin film transistor TFT electrically connected to the gate line GL by the gate high voltage VGH is turned on so that the data voltage can be applied to the pixel electrode 155.

공통전극(도 2의 113)으로 인가된 공통전압(Vcom)과 상기 데이터 전압 사이 의 전위차에 의해서 상기 공통전극(113)과 상기 화소전극(115) 사이에는 전계가 형성되고, 상기 전계의 형성 방향에 의해서 상기 제1 및 제2 안료 입자(114b, 114c)의 이동방향이 결정된다.An electric field is formed between the common electrode 113 and the pixel electrode 115 due to a potential difference between the common voltage Vcom applied to the common electrode 113 and the data voltage, The moving directions of the first and second pigment particles 114b and 114c are determined.

한편, 상기 대전 입자(114)는 다른 데이터 전압에 의해서 새로운 전계가 형성되기 이전까지 그 상태를 그대로 유지하려는 성질을 가진다. On the other hand, the charged particles 114 have a property of keeping the state thereof until a new electric field is formed by another data voltage.

도 5는 1 프레임 동안 제1 데이터라인으로 인가된 데이터 전압과 게이트 쉬프트 클럭신호(GSC)를 나타낸 파형도이다.5 is a waveform diagram showing a data voltage and a gate shift clock signal GSC applied to the first data line during one frame.

도 5에 도시된 바와 같이, 예를 들어 제1 데이터라인(DL1)에 +15V의 데이터 전압과 -15V의 데이터 전압이 게이트라인(GL)별로 번갈아가며 공급되는 경우에, 상기 게이트 쉬프트 클럭신호(GSC)가 로우(Low) 구간에서 상기 제1 데이터라인(DL1)에는 0V의 데이터 전압이 공급된다. 5, when a data voltage of + 15V and a data voltage of -15V are alternately supplied to the first data line DL1 for each gate line GL, the gate shift clock signal (for example, A data voltage of 0V is supplied to the first data line DL1 in a low period.

1 프레임 동안 상기 게이트 쉬프트 클럭신호(GSC)의 기수번째 하이(High) 구간에서 상기 제1 데이터라인(DL1)에는 +15V의 데이터 전압이 공급되고, 우수번째 하이(High) 구간에서는 -15V의 데이터 전압이 공급된다. 상기 게이트 쉬프트 클럭신호(GSC)의 기수 및 우수번째 하이(High) 구간에서 상기 제1 데이터라인(DL1)에는 +15V의 데이터 전압과 -15V의 데이터 전압이 번갈아 공급되게 된다. A data voltage of +15 V is supplied to the first data line DL1 in the odd-numbered high period of the gate shift clock signal GSC during one frame, and data of -15V in the odd-numbered high- Voltage is supplied. A data voltage of + 15V and a data voltage of -15V are alternately supplied to the first data line DL1 in the odd-numbered and high-th periods of the gate shift clock signal GSC.

상기 게이트 쉬프트 클럭신호(GSC)의 기수번째 하이(High) 구간 다음의 기수번째 로우(Low) 구간에 상기 제1 데이터라인(DL1)에는 0V의 데이터 전압이 공급되고, 마찬가지로, 상기 우수번째 하이(High) 구간 다음의 우수번째 로우(Low) 구간에서도 상기 제1 데이터라인(DL1)에는 0V의 데이터 전압이 공급된다. A data voltage of 0V is supplied to the first data line DL1 in the odd-numbered low period following the odd-numbered high period of the gate shift clock signal GSC, The data voltage of 0V is supplied to the first data line DL1 even in the next even-low period.

결국, 상기 제1 데이터라인(DL1)에는 상기 게이트 쉬프트 클럭신호(GSC)의 기수번째 하이(High) 구간에 +15V의 데이터 전압이 공급되고 이어 기수번째 로우(Low) 구간에 0V의 데이터 전압이 공급되며, 우수번째 하이(High) 구간에 -15V의 데이터 전압이 공급되고 이어 우수번째 로우(Low) 구간에 0V의 데이터 전압이 공급된다.As a result, a data voltage of + 15V is supplied to the first data line DL1 in the odd-numbered high period of the gate shift clock signal GSC, and a data voltage of 0V in the odd- And a data voltage of -15V is supplied to the odd-numbered high-level period, and a data voltage of 0V is supplied to the odd-numbered low-level period.

이와 같이, 상기 게이트 쉬프트 클럭신호(GSC)의 로우(Low) 구간 마다 0V의 데이터 전압을 상기 제1 데이터라인(DL1)에 공급하는 이유는 상기 제1 데이터라인(DL1)으로 게이트라인 별로 인가되는 데이터 전압의 최대 천이 전압을 감소시키기 위해서이다. The reason why the data voltage of 0V is supplied to the first data line DL1 for every low period of the gate shift clock signal GSC is applied to the first data line DL1 for each gate line In order to reduce the maximum transition voltage of the data voltage.

위에서와 같이, 게이트 쉬프트 클럭신호(GSC)의 기수번째 하이(High) 구간에서 +15V의 데이터 전압이 공급되고, 우수번째 하이(High) 구간에서 -15V의 데이터 전압이 공급되는 경우에 최대 30V의 천이 전압이 발생하게 된다. 상기 최대 30V의 천이 전압으로 인해 상기 제1 데이터라인(DL1)에는 기생 캐패시터가 발생할 수 있고, 상기 기생 캐패시터는 게이트라인으로 공급되는 게이트 신호에 영향을 미칠 수가 있다. As described above, when a data voltage of + 15V is supplied in the odd-numbered high period of the gate shift clock signal GSC and a data voltage of -15V is supplied in the odd-numbered high period, A transition voltage is generated. The parasitic capacitor may occur in the first data line DL1 due to the transition voltage of the maximum 30V, and the parasitic capacitor may affect the gate signal supplied to the gate line.

따라서, 이러한 기생 캐패시터를 최소화하기 위해, 상기 게이트 쉬프트 클럭신호(GSC)의 로우(Low) 구간 동안에 상기 제1 데이터라인(DL1)으로 0V의 데이터 전압을 인가하여 천이 전압이 최대 15V가 되도록 한다. 상기 제1 데이터라인(DL1)으에 게이트라인(GL) 별로 공급되는 데이터 전압의 최대 천이 전압이 15V로 감소하게 되어 최대 천이 전압이 30V였던 기존에 비해 기생 캐패시터에 의한 화질 왜곡 현상 을 최소화할 수 있다. Therefore, in order to minimize such a parasitic capacitor, a data voltage of 0V is applied to the first data line DL1 during the low period of the gate shift clock signal GSC so that the transition voltage becomes maximum 15V. The maximum transition voltage of the data voltage supplied to the first data line DL1 for each gate line GL is reduced to 15 V so that the image quality distortion caused by the parasitic capacitor can be minimized have.

상기 게이트 쉬프트 클럭신호(GSC)의 로우(Low) 구간에 상기 제1 데이터라인(DL1)으로 0V의 데이터 전압을 인가하는 방법은 타이밍 컨트롤러(도 1의 108)로부터의 하이(High) 상태의 옵션 신호(Option Signal:OS)를 상기 데이터 드라이버(106)로 공급한다. 상기 데이터 드라이버(106)는 상기 하이(High) 상태의 옵션 신호(OS)가 공급되면, 상기 제1 데이터라인(DL1) 뿐만 아니라, 다수의 데이터라인(DL1 ~ DLm)으로 0V의 데이터 전압을 공급한다. A method of applying a data voltage of 0V to the first data line DL1 in a low period of the gate shift clock signal GSC is a method of applying a data voltage of 0V from the timing controller 108 And supplies a signal (Option Signal: OS) to the data driver 106. The data driver 106 supplies a data voltage of 0V to the plurality of data lines DL1 to DLm as well as the first data line DL1 when the high-level option signal OS is supplied. do.

도 6은 기존과 본발명 각각의 경우에 데이터 전압의 최대 천이 전압에 의해 게이트 로우 전압이 영향을 받는 정도를 나타낸 데이터이다.FIG. 6 is data showing the degree to which the gate-low voltage is affected by the maximum transition voltage of the data voltage in the conventional case and the present invention, respectively.

도 6에 도시된 바와 같이, 게이트라인(GL) 별로 데이터라인(DL)에 인가되는 데이터 전압의 최대 천이 전압이 30V인 기존의 경우에는 게이트 로우 전압(VGL)의 최소값이 -27.52V이고, 데이터 전압의 최대 천이 전압이 15V인 본 발명의 경우에는 게이트 로우 전압(VGL)의 최소값이 -24V이다. 데이터 전압의 최대 천이 전압이 15V인 본 발명의 경우에 상기 게이트 로우 전압(VGL)에 영향을 미치는 정도가 기존의 경우보다 줄어들게 된다. 6, in the conventional case where the maximum transition voltage of the data voltage applied to the data line DL for each gate line GL is 30 V, the minimum value of the gate-low voltage VGL is -27.52 V, In the present invention in which the maximum transition voltage of the voltage is 15V, the minimum value of the gate low voltage (VGL) is -24V. In the case of the present invention in which the maximum transition voltage of the data voltage is 15V, the degree of influence on the gate low voltage (VGL) is reduced as compared with the conventional case.

기존의 경우보다 본 발명의 경우에서 게이트 로우 전압(VGL)에 영향을 미치는 정도가 감소함에 따라, 데이터라인과 게이트라인 사이의 기생 캐패시터에 의한 누설전류가 감소하게 된다. 상기 누설전류가 감소함에 따라 게이트 로우 전압(VGL)에 영향을 미치는 정도가 최소화되어 게이트 로우 전압(VGL)에 따른 박막트랜지스터의 오프 전류의 변동이 최소화되어 화질을 향상시킬 수 있다.The leakage current due to the parasitic capacitor between the data line and the gate line is reduced as the degree of influence on the gate low voltage (VGL) in the case of the present invention is smaller than in the conventional case. As the leakage current decreases, the degree of influence on the gate low voltage (VGL) is minimized, and the fluctuation of the off current of the thin film transistor according to the gate low voltage (VGL) is minimized, thereby improving the image quality.

도 1은 본 발명의 실시예에 따른 전기영동 표시장치를 개략적으로 나타낸 도면.1 is a schematic view of an electrophoretic display device according to an embodiment of the present invention.

도 2는 도 1의 화소부를 상세히 나타낸 도면.FIG. 2 is a detailed view of the pixel portion of FIG. 1; FIG.

도 3a 및 도 3b는 도2의 대전 입자의 전계에 따른 방향성을 나타낸 도면.3A and 3B are diagrams showing the directionality of the charged particles of FIG. 2 according to an electric field. FIG.

도 4는 도 1의 액정표시장치에 따른 신호들의 파형도.4 is a waveform diagram of signals according to the liquid crystal display of FIG.

도 5는 1 프레임 동안 제1 데이터라인으로 인가된 데이터 전압과 게이트 쉬프트 클럭신호(GSC)를 나타낸 파형도.5 is a waveform diagram showing a data voltage and a gate shift clock signal GSC applied to the first data line during one frame.

도 6은 기존과 본발명 각각의 경우에 데이터 전압의 최대 천이 전압에 의해 게이트 로우 전압이 영향을 받는 정도를 나타낸 데이터.FIG. 6 is a graph showing the degree to which the gate-low voltage is affected by the maximum transition voltage of the data voltage in the conventional case and the present invention, respectively.

<도면의 주요부분에 대한 간단한 설명>BRIEF DESCRIPTION OF THE DRAWINGS FIG.

102:표시패널 104:게이트 드라이버102: display panel 104: gate driver

106:데이터 드라이버 108:타이밍 컨트롤러106: Data driver 108: Timing controller

110:전압 발생부 112:화소부110: voltage generating unit 112:

114:대전입자 114a:분산 매질114: charged particle 114a: dispersion medium

114b, 114c:제1 및 제2 안료입자114b and 114c: first and second pigment particles

Claims (5)

서로 교차되는 다수의 데이터라인 및 다수의 게이트라인, 화소전극과 공통전극을 포함하고 상기 데이터라인 및 상기 게이트라인에 의해 정의된 셀 영역마다 형성된 다수의 전기영동 셀, 상기 데이터라인과 상기 게이트라인의 교차부에 형성되어 상기 데이터라인으로부터의 데이터 전압을 상기 화소전극에 공급하는 박막트랜지스터를 포함하는 전기영동 표시패널;A plurality of data lines and a plurality of gate lines intersecting with each other, a plurality of electrophoresis cells each including a pixel electrode and a common electrode and formed in each cell region defined by the data line and the gate line, An electrophoretic display panel comprising a thin film transistor formed at an intersection and supplying a data voltage from the data line to the pixel electrode; 상기 데이터라인으로 데이터 전압을 공급하는 데이터 드라이버;A data driver for supplying a data voltage to the data line; 상기 게이트라인으로 게이트 신호를 공급하는 게이트 드라이버; A gate driver for supplying a gate signal to the gate line; 상기 공통전극으로 공통전압을 공급하는 전압 발생부; 및A voltage generator for supplying a common voltage to the common electrode; And 상기 데이터 드라이버 및 게이트 드라이버를 각각 제어하는 데이터 제어신호 및 게이트 제어신호를 생성하며 상기 게이트 제어신호 중 게이트 쉬프트 클럭신호의 로우 구간 동안 상기 데이터 드라이버로 하여금 상기 데이터라인에 정극성의 데이터 전압과 부극성의 데이터 전압의 중간에 해당되는 중간 레벨의 데이터 전압을 공급하도록 하게 하는 옵션 신호를 공급하는 타이밍 컨트롤러;를 포함하고,A data driver for generating a data control signal and a gate control signal for controlling the data driver and the gate driver, respectively, and for causing the data driver to output a positive data voltage and a negative data voltage to the data line during a low period of a gate shift clock signal, And a timing controller for supplying an option signal to supply an intermediate level data voltage corresponding to a middle of the data voltage, 상기 화소전극과 공통전극 사이에는 투명한 절연 물질로 이루어진 분산매질과, 상기 분산매질 내에 산재되고 서로 다른 극성을 갖는 전하로 대전된 제1 및 제2 안료입자를 포함하는 대전입자가 구비되는 것을 포함하고,A dispersion medium made of a transparent insulating material is provided between the pixel electrode and the common electrode, and charged particles including first and second pigment particles scattered in the dispersion medium and charged with electric charges having different polarities are provided , 상기 정극성의 데이터 전압 또는 부극성의 데이터 전압 중 어느 하나의 데이터 전압은 상기 게이트 쉬프트 클럭신호의 하이 구간 동안에 상기 데이터라인으로 공급되며,Wherein either one of the positive data voltage and the negative data voltage is supplied to the data line during a high period of the gate shift clock signal, 1프레임 동안 상기 게이트 쉬프트 클럭신호의 기수번째 하이 구간에서 상기 데이터 라인에는 정극성 데이터 전압이 공급되고, 상기 게이트 쉬프트 클럭신호의 우수번째 하이 구간에서 상기 데이터 라인에는 부극성 데이터 전압이 공급되는 것을 특징으로 하는 전기영동 표시장치.A positive data voltage is supplied to the data line in the odd-numbered high period of the gate shift clock signal during one frame, and a negative data voltage is supplied to the data line in the odd-numbered high-interval of the gate shift clock signal And the electrophoretic display device. 제1 항에 있어서,The method according to claim 1, 상기 중간 레벨의 데이터 전압은 상기 공통전압과 동일한 레벨인 것을 특징으로 하는 전기영동 표시장치.And the data voltage of the intermediate level is at the same level as the common voltage. 삭제delete 제1 항에 있어서,The method according to claim 1, 상기 화소전극과 공통전극 사이에 전계가 형성되면, 상기 제1 및 제2 안료입자는 상기 화소전극 및 공통전극 중에서 서로 반대의 극성을 갖는 측으로 이동하는 것을 특징으로 하는 전기영동 표시장치.Wherein when the electric field is formed between the pixel electrode and the common electrode, the first and second pigment particles move toward the opposite polarities in the pixel electrode and the common electrode. 제1 항에 있어서,The method according to claim 1, 상기 중간 레벨의 데이터 전압은 0V 인 것을 특징으로 하는 전기영동 표시장치.And the data voltage of the intermediate level is 0V.
KR1020080130286A 2008-12-19 2008-12-19 Electrophoretic display device KR101502173B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080130286A KR101502173B1 (en) 2008-12-19 2008-12-19 Electrophoretic display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080130286A KR101502173B1 (en) 2008-12-19 2008-12-19 Electrophoretic display device

Publications (2)

Publication Number Publication Date
KR20100071534A KR20100071534A (en) 2010-06-29
KR101502173B1 true KR101502173B1 (en) 2015-03-12

Family

ID=42369015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080130286A KR101502173B1 (en) 2008-12-19 2008-12-19 Electrophoretic display device

Country Status (1)

Country Link
KR (1) KR101502173B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030095112A (en) * 2002-06-11 2003-12-18 엘지.필립스 엘시디 주식회사 Method and apparatus for driving liquid crystal display device
JP2004101746A (en) * 2002-09-06 2004-04-02 Seiko Epson Corp Method for driving electrophoresis display device, electrophoresis display panel, controller, electrophoresis display device, and electronic appliance
KR20070071487A (en) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 Display device of electronic ink type and method for driving the same
KR20080084079A (en) * 2007-03-14 2008-09-19 삼성전자주식회사 Electrophoretic display apparatus and method of driving the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030095112A (en) * 2002-06-11 2003-12-18 엘지.필립스 엘시디 주식회사 Method and apparatus for driving liquid crystal display device
JP2004101746A (en) * 2002-09-06 2004-04-02 Seiko Epson Corp Method for driving electrophoresis display device, electrophoresis display panel, controller, electrophoresis display device, and electronic appliance
KR20070071487A (en) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 Display device of electronic ink type and method for driving the same
KR20080084079A (en) * 2007-03-14 2008-09-19 삼성전자주식회사 Electrophoretic display apparatus and method of driving the same

Also Published As

Publication number Publication date
KR20100071534A (en) 2010-06-29

Similar Documents

Publication Publication Date Title
US20210312874A1 (en) Driving methods with variable frame time
KR100272723B1 (en) Flat panel display device
JP3750566B2 (en) Electrophoretic display device driving method, driving circuit, electrophoretic display device, and electronic apparatus
US8558855B2 (en) Driving methods for electrophoretic displays
TWI419123B (en) Display device and method of driving the same
KR101838047B1 (en) Electrophoresis display device and driving method the same
KR101376753B1 (en) Electrophoretic display apparatus and method of driving the same
US8766909B2 (en) Method and apparatus for driving electrophoretic display
KR20090025511A (en) Electro photetic display device and driving methoe thereof
JP4613727B2 (en) Electrophoretic display device driving method, driving circuit, electrophoretic display device, and electronic apparatus
KR101502173B1 (en) Electrophoretic display device
KR101163605B1 (en) Display device of electronic ink type and method for driving the same
KR20130065328A (en) Electrophoresis display apparatus and method for driving the same
KR101991744B1 (en) Electrophoresis display device and method for driving the same
JP2011232594A (en) Electrophoresis display device, control circuit, electronic equipment and method of driving the same
KR101264705B1 (en) LCD and drive method thereof
KR101177581B1 (en) LCD and drive method thereof
KR101264704B1 (en) LCD and drive method thereof
JP6710936B2 (en) Electrophoretic display device and driving method thereof
KR102286916B1 (en) Gate pulse modulation device and display device using the same
KR20130068846A (en) Electrophoresis display apparatus and method for driving the same
KR20130065333A (en) Electrophoresis display apparatus and method for driving the same
KR20100072628A (en) Electrophoretic display device
KR101948286B1 (en) Electrophoresis display apparatus and method for driving the same
KR20110041266A (en) Liquid crystal display and removal method of removing image sticking thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee