KR101496081B1 - Method of manufacturing micro contact array structure for interposer and semiconductor device test - Google Patents
Method of manufacturing micro contact array structure for interposer and semiconductor device test Download PDFInfo
- Publication number
- KR101496081B1 KR101496081B1 KR20140001262A KR20140001262A KR101496081B1 KR 101496081 B1 KR101496081 B1 KR 101496081B1 KR 20140001262 A KR20140001262 A KR 20140001262A KR 20140001262 A KR20140001262 A KR 20140001262A KR 101496081 B1 KR101496081 B1 KR 101496081B1
- Authority
- KR
- South Korea
- Prior art keywords
- elastic
- bond layer
- micro contact
- array structure
- crystal bond
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06733—Geometry aspects
- G01R1/06744—Microprobes, i.e. having dimensions as IC details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Abstract
Description
본 발명은 인터포저 및 반도체 디바이스 검사용 마이크로 컨택 어레이 구조체 및 그의 제조방법에 관한 것이다. 보다 상세하게는 반도체 디바이스에 대한 마이크로 컨택소자의 접촉 불량을 최소화할 수 있는 인터포저 및 반도체 디바이스 검사용 마이크로 컨택 어레이 구조체의 제조방법에 관한 것이다.
The present invention relates to a microcontact array structure for inspecting an interposer and a semiconductor device and a method of manufacturing the same. More particularly, to a method of manufacturing an interposer and a micro contact array structure for inspecting a semiconductor device capable of minimizing contact failure of a micro contact element with respect to a semiconductor device.
일반적으로 반도체 디바이스는 다양한 처리기능을 수행하게 되며, 이러한 처리기능을 수행하기 위해 입출력단자의 수도 다수개가 구비된다. 따라서 반도체 디바이스는 BGA(BALL GRID ARRAY) 패키지 타입, QFP(Quad Flat Package), SO(Small Outline) 패키지 타입 등으로 형성되며, BGA 패키지 타입은 패키지 하면에 가로, 세로 방향으로 일정한 간격을 가진 다수의 전극단자가 형성되며, 전극단자는 인쇄회로기판과의 전기적 또는 기계적 접촉을 위하여 볼(BALL) 형상으로 구성된다. 반도체 디바이스는 출하되기 전에 제품의 신뢰성을 확인하기 위하여 전기특성 테스트와 번인 테스트를 받게 되며, 이러한 테스트를 하기 위해서는 테스트 소켓이 필요하다.
In general, a semiconductor device performs various processing functions, and a plurality of input / output terminals are provided to perform such a processing function. Therefore, semiconductor devices are formed of BGA (Ball Grid Array) package type, QFP (Quad Flat Package), SO (Small Outline) package type and the like. The BGA package type has a plurality of An electrode terminal is formed, and the electrode terminal is formed in a ball shape for electrical or mechanical contact with the printed circuit board. Semiconductor devices are subject to electrical characterization and burn-in tests prior to shipment to verify the reliability of the products. Testing requires a test socket.
또한, 반도체 디바이스는 웨이퍼(wafer) 상에 회로 패턴 및 검사를 위한 접촉 패드를 형성하는 패브리케이션(fabrication) 공정과 회로 패턴 및 접촉 패드가 형성된 웨이퍼를 각각의 반도체 칩으로 조립하는 어셈블리(assembly) 공정을 통해서 제조된다. 패브리케이션 공정과 어셈블리 공정 사이에는 웨이퍼 상에 형성된 접촉 패드에 전기 신호를 인가하여 웨이퍼의 전기적 특성을 검사하는 검사 공정이 수행된다. 이 검사 공정은 웨이퍼의 불량을 검사하여 어셈블리 공정 시 불량이 발생한 웨이퍼의 일 부분을 제거하기 위해 수행하는 공정이다. 검사 공정 시에는 웨이퍼에 전기적 신호를 인가하는 테스터라고 하는 검사 장비와 웨이퍼와 테스터 사이의 인터페이스 기능을 수행하는 프로브 카드라는 검사 장비가 주로 이용된다. 이 중에서 프로브 카드는 테스터로부터 인가되는 전기 신호를 수신하는 인쇄 회로 기판 및 웨이퍼 상에 형성된 접촉 패드와 접촉하는 복수개의 프로브를 포함한다. 최근에, 고집적 반도체 칩의 수요가 증가함에 따라서, 패브리케이션 공정에 의해 웨이퍼에 형성되는 회로 패턴이 고집적하게 되며, 이에 의해, 이웃하는 접촉 패드간의 간격, 즉 피치(pitch)가 매우 좁게 형성되고 있다. 이러한 미세 피치의 접촉 패드를 검사하기 위해, 프로브 카드의 프로브와 인쇄 회로 기판 사이에 피치 변환의 기능을 수행하는 공간 변환기(space transformer)가 사용되고 있으며, 인쇄회로기판의 프로브 회로 패턴과 연결되어 인쇄회로기간과 프로브 사이를 전기적으로 연결하는 인터포저가 사용되고 있다.
In addition, the semiconductor device includes a fabrication process for forming a circuit pattern and a contact pad for inspection on a wafer, an assembly process for assembling a circuit pattern and a contact pad formed wafer into respective semiconductor chips, Lt; / RTI > Between the fabrication process and the assembly process, an inspection process is performed to inspect the electrical characteristics of the wafer by applying an electrical signal to the contact pads formed on the wafer. This inspection process is a process performed to inspect a wafer for defects and to remove a portion of the wafer where defects occur during the assembly process. In the inspection process, an inspection device called a tester that applies an electrical signal to a wafer and an inspection device called a probe card that performs an interface function between the wafer and the tester are mainly used. Wherein the probe card includes a printed circuit board for receiving an electrical signal applied from a tester and a plurality of probes in contact with a contact pad formed on the wafer. Recently, as the demand for highly integrated semiconductor chips increases, the circuit pattern formed on the wafer is highly integrated by the fabrication process, and the pitch, i.e. pitch, between adjacent contact pads is formed to be very narrow . In order to inspect the contact pads of such fine pitches, a space transformer that performs a pitch conversion function is used between the probes of the probe card and the printed circuit board, and is connected to the probe circuit patterns of the printed circuit board, An interposer electrically connecting the period and the probe is used.
아울러, 웨이퍼로부터 분리된 각각의 다이(Die)들은 몰딩(Molding)되어지는 과정에서 패키지 타입들이 형성되는데, BGA(Ball Grid Array), QFP(Quad Flat Package), SO(Small Outline) 패키지 등으로 반도체 디바이스들을 구분하고 있다. 특히 BGA 패키지 타입은 패키지 하면에 다수의 볼 타입 전극단자가 형성되어 기계적 접촉을 통하여 전기적 회로를 연결시켜 주는 역할을 하는데, 각 볼 간의 간격 즉 피치가 수백 마이크로(㎛)대로 미세하고, 각 볼의 높이 편차도 존재하여 웨이퍼 상태시와 유사 목적으로 개별 소자로 분리되어 패키징된 후 반도체 디바이스의 불량 유무 테스트시에 다수의 볼과 전기적 회로가 형성된 기판과의 정확한 컨택(Contact)이 되어서 테스트가 이루어져야 하며, 이를 반복적으로 수행하는 역할에 마이크로 컨택 어레이(Micro Contact Array)의 기능이 중요하다.
In addition, each of the dies separated from the wafer is formed in a process of being molded, and a package type is formed by using a ball grid array (BGA), a quad flat package (QFP), a small outline (SO) Devices. Particularly, in the BGA package type, a plurality of ball type electrode terminals are formed on the lower surface of the package, and the electrical circuit is connected through mechanical contact. The spacing between the balls, that is, the pitches is as fine as several hundreds of micro There is a height deviation and it is separated and packaged into discrete devices for the purpose similar to that of the wafer state and then it is contacted with an accurate contact between a plurality of balls and a substrate on which an electrical circuit is formed at the time of testing for defective semiconductor devices, , And the function of the micro contact array is important in the role of performing it repeatedly.
한편, 종래기술로 공개특허번호 10-2008-0047553호의 "측방 인터포저 접촉부 설계 및 프로브 카드 조립체"가 공개되어 있다.On the other hand, a "lateral interposer contact design and probe card assembly " disclosed in the prior art is disclosed in Japanese Patent Application Laid-Open No. 10-2008-0047553.
종래기술들은 많은 수의 마이크로볼을 채워 넣은 구조를 이용해 전기적 신호를 반도체 디바이스로 전달하고 있었다. 그러나, 이러한 종래기술의 마이크로볼들은 반복 컨택 테스트시에 볼의 크기 및 위치변화로 다수의 마이크로볼들 간에 컨택 불량의 변수가 존재하며 적절한 탄성력을 발휘하지 못함으로 인해 반도체 디바이스에 구비되어 있는 다수의 볼 형태의 전극단자에 완전하게 접촉하지 못하여 컨택 노이즈가 발생하는 문제가 있었다.
Prior art techniques have been used to transfer electrical signals to semiconductor devices using a structure filled with a large number of microballs. However, the microballs of the prior art have a problem of contact failure between a plurality of microballs due to a change in the size and position of the ball at the time of repeated contact test, and fail to exhibit appropriate elasticity, There is a problem that contact noise is generated due to the failure to completely contact the ball-shaped electrode terminal.
본 발명은 상기와 같은 필요에 의해 창출된 것으로서, 본 발명의 목적은 각 마이크로 컨택소자가 일체형이면서 탄성도를 지니고 있어 마이크로볼을 채워 만든 제품보다 컨택 노이즈를 최소화시킴으로써 미세 피치의 테스트 소켓 및 인터포저(Interposer)에 적합하게 적용될 수 있는 인터포저 및 반도체 디바이스 검사용 마이크로 컨택 어레이 구조체 및 그의 제조방법을 제공하는데 있다.
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned needs, and it is an object of the present invention to provide a micro socket device and a method of manufacturing the micro socket device, in which each micro contact device has an integral shape and elasticity, Contactor array structure for inspecting an interposer and a semiconductor device, which can be suitably applied to an interposer, and a method of manufacturing the same.
상기와 같은 본 발명의 목적은 베이스 기판의 일면에 Cu 패턴부를 형성하는 패턴부 형성단계; Cu 패턴부에 적어도 하나의 탄성 마이크로 컨택소자의 일단에 형성되어 있는 본딩부를 접착하여 탄성 마이크로 컨택소자를 정렬하는 마이크로 컨택소자 정렬단계; 탄성 마이크로 컨택소자의 일단이 내부에 수용되어 있는 제1 크리스탈 본드층을 베이스 기판의 상측에 형성하는 제1 크리스탈 본드층 형성단계; 제1 크리스탈 본드층의 상측에 탄성의 실리콘 러버층을 형성하는 실리콘 러버층 형성단계; 탄성 마이크로 컨택소자의 타단이 내부에 수용되어 있는 제2 크리스탈 본드층을 실리콘 러버층의 상측에 형성하는 제2 크리스탈 본드층 형성단계; 제1 크리스탈 본드층에 대한 평탄화 공정을 통해 마이크로 컨택소자의 일단을 평탄화하는 제1 평탄화 단계; 및 제2 크리스탈 본드층에 대한 평탄화 공정을 통해 탄성 마이크로 컨택소자의 타단을 평탄화하는 제2 평탄화 단계;를 포함하는 것을 특징으로 하는 인터포저 및 반도체 디바이스 검사용 마이크로 컨택 어레이 구조체의 제조방법을 제공함으로써 달성될 수 있다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a pattern portion on a surface of a base substrate; A micro-contact element alignment step of aligning an elastic micro-contact element by bonding a bonding part formed at one end of at least one elastic micro-contact element to a Cu pattern part; Forming a first crystal bond layer on an upper side of the base substrate, the first crystal bond layer having one end of the elastic microcontact device housed therein; A silicon rubber layer forming step of forming an elastic silicone rubber layer on the first crystal bond layer; A second crystal bond layer formation step of forming a second crystal bond layer in which the other end of the elastic micro contact element is housed, on the upper side of the silicon rubber layer; A first planarization step of planarizing one end of the microcontact element through a planarization process for the first crystal bond layer; And a second planarization step of planarizing the other end of the elastic microcontact device through a planarization process for the second crystal bond layer. The method of manufacturing a microcontact array structure for inspecting an interposer and a semiconductor device, Can be achieved.
또한, 둘레방향으로 적어도 하나의 포지셔닝홀이 형성되고, 내측 방향에는 마이크로 컨택소자가 삽입 결합될 수 있는 적어도 하나의 삽입홀이 형성된 가이드 필름을 준비하는 가이드 필름 준비단계;를 더 포함하는 것을 특징으로 할 수 있다.The method may further include preparing a guide film in which at least one positioning hole is formed in the circumferential direction and at least one insertion hole through which the microcontact element is inserted is formed in the inside direction, can do.
또한, 제2 평탄화 단계에 의해 평탄화가 이루어진 탄성 마이크로 컨택소자의 타단을 가이드 필름에 형성된 삽입홀에 관통결합시키고, 둘레방향으로 적어도 하나의 프레임홀이 형성되어 있는 가이드 프레임을 가이드 필름의 일면에 조립하여 마이크로 컨택 어레이 구조체를 완성하는 어레이 구조체 완성단계;를 더 포함하는 것을 특징으로 할 수 있다.The other end of the elastic microcontact device flattened by the second flattening step is inserted through the insertion hole formed in the guide film and the guide frame having at least one frame hole formed in the circumferential direction is assembled to one surface of the guide film And completing the microcontact array structure according to the first aspect of the present invention.
또한, 탄성 마이크로 컨택소자에 대한 위치 및 높이를 측정하여 완성된 마이크로 컨택 어레이 구조체의 완성도를 확인하는 완성도 확인단계;를 더 포함하는 것을 특징으로 할 수 있다.The method may further include confirming completion of the completed micro contact array structure by measuring the position and height of the elastic micro contact element.
또한, Cu 패턴부는, Au로 도금된 것을 특징으로 할 수 있다.The Cu pattern portion may be characterized by being plated with Au.
그리고, 가이드 필름은 두께가 30 내지 200㎛이고, 가이드 필름에 형성되어 있는 삽입홀의 직경은 50 내지 300㎛인 것을 특징으로 할 수 있다.
The guide film may have a thickness of 30 to 200 占 퐉 and the diameter of the insertion hole formed in the guide film may be 50 to 300 占 퐉.
본 발명의 일 실시예에 의하면, 본 발명은 이중의 탄성 구조를 취하여 가압시 반도체 디바이스에 대한 접촉불량을 최소화함으로써 미세 피치의 테스트 소켓 및 인터포저에 적합하게 적용될 수 있는 효과가 있다.According to an embodiment of the present invention, there is an effect that the present invention can be suitably applied to test sockets and interposers of fine pitches by minimizing the contact failure of the semiconductor device during pressure application by taking a double elastic structure.
또한, 마이크로 컨택 소자들이 일체형으로 구성되어 반복 접촉 및 고주파 테스트 조건에서도 우수한 특성을 유지할 수 있는 효과가 있다.In addition, the micro contact elements are integrally formed, and excellent characteristics can be maintained even under repeated contact and high frequency test conditions.
그리고, 마이크로 컨택 소자들이 수직으로 정확하게 삽입 및 정렬되도록 함으로써, 반도체 디바이스의 볼 형태의 전극단자에 정확하게 컨택되도록 하는 효과가 있다.
The micro contact elements are vertically and precisely inserted and aligned, thereby making it possible to precisely contact the electrode terminal of the ball type of the semiconductor device.
도 1은 본 발명의 일실시예에 따른 인터포저 및 반도체 디바이스 검사용 마이크로 컨택 어레이 구조체의 구성을 나타낸 단면도,
도 2는 본 발명의 일실시예에 따른 탄성 마이크로 컨택소자의 형태를 나타낸 예시도,
도 3은 본 발명의 일실시예에 따른 탄성 마이크로 컨택소자의 제조과정을 설명하기 위한 개략도,
도 4a 내지 도 4k는 본 발명의 일실시예에 따른 인터포저 및 반도체 디바이스 검사용 마이크로 컨택 어레이 구조체의 제조방법을 순차적으로 나타낸 단면도이다.1 is a cross-sectional view showing the structure of a micro contact array structure for inspecting an interposer and a semiconductor device according to an embodiment of the present invention;
FIG. 2 is an exemplary view showing a mode of an elastic micro-contact device according to an embodiment of the present invention. FIG.
3 is a schematic view for explaining a manufacturing process of an elastic micro-contact device according to an embodiment of the present invention,
4A through 4K are cross-sectional views sequentially illustrating a method of fabricating a micro contact array structure for inspection of an interposer and a semiconductor device according to an embodiment of the present invention.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 도면들 중 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호들 및 부호들로 나타내고 있음에 유의해야 한다. 또한, 하기에서 본 발명을 설명함에 있어, 관련된 공지기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be noted that the same components of the drawings are denoted by the same reference numerals and signs as possible even if they are shown on different drawings. In the following description of the present invention, detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.
<어레이 구조체의 구성>≪ Configuration of Array Structure >
도 1은 본 발명의 일실시예에 따른 인터포저 및 반도체 디바이스 검사용 마이크로 컨택 어레이 구조체의 구성을 나타낸 단면도이다. 본 발명인 인터포저 및 반도체 디바이스 검사용 마이크로 컨택 어레이 구조체(이하, '어레이 구조체'라 약칭함)(700)는 적어도 하나의 탄성 마이크로 컨택소자(이하, '마이크로 컨택소자'라 약칭함)(30), 가이드 필름(10), 실리콘 러버(20)층 및 가이드 프레임(40)을 포함하여 구성된다. 이하에서는 어레의 구조체(700)의 구성에 대해 상세히 설명한다.
1 is a cross-sectional view illustrating a structure of a micro contact array structure for inspection of an interposer and a semiconductor device according to an embodiment of the present invention. A micro
적어도 하나의 마이크로 컨택소자(30)는 반도체 디바이스(미도시)의 불량 여부를 전기적으로 검사하기 위하여 일단이 검사하고자 하는 반도체 디바이스에 접촉하고 타단이 테스트핸들러의 회로기판에 접촉하도록 하기 위해 마련된다. 여기서, 마이크로 컨택소자(30)는 반도체 디바이스에 대한 접촉 불량을 최소화하기 위해 탄성을 갖는 마이크로 스프링 구조를 취하고 있으며, 복수의 반도체 디바이스에 대한 전기적 검사를 한번에 수행할 수 있도록 복수개가 일정한 간격으로 정렬되어 있는 것이 바람직하다.
At least one
도 2는 본 발명의 일실시예에 따른 탄성 마이크로 컨택소자의 형태를 나타낸 예시도이고, 도 3은 본 발명의 일실시예에 따른 탄성 마이크로 컨택소자의 제조과정을 설명하기 위한 개략도이다. 도 1에서는 한가지 형태의 마이크로 컨택소자(30)만을 예시적으로 도시하였지만 실시하기에 따라 도 2에 도시된 것과 같이 다양한 스프링 형태의 마이크로 컨택소자(30)가 사용될 수 있을 뿐만 아니라 도 2에 도시되지 않은 그 밖의 다양한 형태의 마이크로 컨택소자(30)가 사용될 수 있다. 아울러, 도 2에 도시된 바와 같이, 마이크로 컨택소자(30)는 수직상 일대일 컨택뿐만 아니라 상하 컨택면 위치가 다른 형태의 어레이 구조체(700)를 구성하는 것도 가능하게 할 수 있다.마이크로 컨택소자(30)는 실리콘 웨이퍼(Si wafer) 또는 글래스(Glass)(100)에 Ti 또는 Cu 박막층을 형성하고, 도 3에 도시된 바와 같이 일정한 형태로 패터닝한 후, NiCo, Ni 또는 Au를 도금한 마이크로 구조물을 이용하여 만들어질 수 있으며, 그 밖에 공지의 다양한 방법에 의해 만들어질 수 있으므로 이에 대한 상세한 설명은 생략한다.
FIG. 2 is a view illustrating a mode of an elastic micro-contact device according to an embodiment of the present invention, and FIG. 3 is a schematic view illustrating a process of manufacturing an elastic micro-contact device according to an embodiment of the present invention. Although only one type of
가이드 필름(10)은 테스트핸들러에 고정 결합될 수 있도록 하는 적어도 하나의 포지셔닝홀(12)이 둘레방향으로 형성되어 있고, 내측 방향에는 마이크로 컨택소자(30)의 일단이 삽입 결합되는 적어도 하나의 삽입홀(14)이 형성되어 있다. 여기서, 포지셔닝홀(12)은 결합핀과 같은 결합부재(미도시)가 체결되어 테스트핸들러 등에 가이드 필름(10)이 고정되도록 안내하는 역할을 한다. 가이드 필름(10)으로는 대표적으로 폴리이미드(Polyimide) 필름이 사용될 수 있으나, 이에 한정되지 않는다. 가이드 필름(10)의 두께는 30 내지 200㎛인 것이 바람직하며, 삽입홀(14)의 직경은 삽입되는 마이크로 컨택소자(30)의 크기에 따라 다를 수 있으나, 50 내지 300㎛인 것이 바람직하다.
At least one positioning hole (12) is formed in the circumferential direction so that the guide film (10) can be fixedly coupled to the test handler, and at least one
실리콘 러버(Silicon Rubber)층(20)은 마이크로 컨택소자(30)가 상하 방향으로 관통 결합되도록 가이드 필름(10)의 상측에 적층된다. 검사하고자 하는 반도체 디바이스에 접촉하는 마이크로 컨택소자(30)는 탄성에 의해 신축(伸縮)될 수 있으며, 마이크로 컨택소자(30)의 신축에 대응해 실리콘 러버층(20)도 같이 신축이 될 수 있는 탄성을 가져야 반도체 디바이스에 대한 접촉불량을 줄일 수가 있다. 즉, 마이크로 컨택소자(30)가 신축되어야 하는 상황에서 실리콘 러버층(20)가 함께 신축되지 않으면 결과적으로 마이크로 컨택소자(30)가 신축되지 않게 되어 반도체 디바이스에 적절한 탄성을 가할 수 없게 되므로 반도체 디바이스에 대한 접촉불량 문제가 발생하게 된다. 따라서, 본 발명인 어레이 구조체(700)는 탄성을 갖는 마이크로 컨택소자(30)와 실리콘 러버층(20)을 구비하여 이중구조의 탄성을 갖게 된다.
The
가이드 프레임(40)은 가이드 필름(10)의 둘레 방향으로 적층 결합되고, 포지셔닝홀(12)에 삽입되는 결합부재를 안내하기 위한 프레임홀(42)이 포지셔닝홀(12)에 대응되는 위치에 형성되어 있다. 여기서, 가이드 프레임(40)은 내측 부분에 빈 공간을 형성하면서 상단 및 하단이 개방된 구조를 취하고 있다. 가이드 프레임(40)에는 가이드 필름(10)이 테스트핸들러 등에 결합될 때, 가이드 필름(10)이 안정적으로 테스트핸들러 등에 결합될 수 있도록 상기 결합부재에 의해 함께 관통 결합되는 프레임홀(42)이 포지셔닝홀(12)과 대응되는 위치에 형성되어 있다.The
상기와 같은 어레이 구조체(700)는 하기의 공정에 의해 제조될 수 있으며, 이하에서는 어레이 구조체(700)의 제조방법에 대해 상세히 설명한다.
The above-described
<어레이 구조체의 제조방법><Manufacturing Method of Array Structure>
도 4a 내지 도 4k는 본 발명의 일실시예에 따른 인터포저 및 반도체 디바이스 검사용 마이크로 컨택 어레이 구조체의 제조방법을 순차적으로 나타낸 단면도이다. 어레이 구조체(700)는 탄성 마이크로 컨택소자 준비단계(도 3), 가이드 필름 준비단계(도 4a), 패턴부 형성단계(도 4b), 마이크로 컨택소자 정렬단계(도 4c), 제1 크리스탈 본드층 형성단계(도 4d), 실리콘 러버층 형성단계(도 4e), 제2 크리스탈 본드층 형성단계(도 4f), 제1 평탄화 단계(도 4g), 제2 평탄화 단계(도 4h 내지 도 4i) 및 어레이 구조체의 완성단계(도 4j 내지 도 4k)를 포함하여 구성된다. 이하에서는 일실시예에 따른 어레이 구조체(700)의 제조방법을 상세히 설명하되, 전술한 어레이 구조체(700)의 구성에서 설명한 내용과 중복되는 내용은 이를 생략한다.
4A through 4K are cross-sectional views sequentially illustrating a method of fabricating a micro contact array structure for inspection of an interposer and a semiconductor device according to an embodiment of the present invention. The
1. 탄성 마이크로 컨택소자 준비단계1. Elastic micro contact element preparation step
탄성 마이크로 컨택소자 준비단계는 마이크로 실리콘 웨이퍼 또는 글래스(100) 위에 티타늄(Ti) 및 구리(Cu) 박막을 형성하고 도 2 및 도 3에 도시된 바와 같이 구현하고자 하는 탄성 마이크로 컨택소자(30) 형태의 패터닝을 하고 전기도금을 통하여 마이크로 컨택 구조물을 형성하고 패터닝 과정에 사용된 포토레지스트 및 Ti, Cu 박막층을 제거하여 마이크로 컨택 어레이를 구성하기 위한 마이크로 컨택소자(30)가 준비된다.
The elastic microcontact element preparation step may be performed by forming a titanium (Ti) and copper (Cu) thin film on a microsilicon wafer or glass 100 and forming the elastic microcontact element 30 A
2. 가이드 필름 준비단계2. Guide film preparation steps
도 4a에 도시된 바와 같이, 가이드 필름 준비단계는 둘레방향으로 적어도 하나의 포지셔닝홀(12)이 형성되고, 내측 방향에는 마이크로 컨택소자(30)가 삽입 결합될 수 있는 적어도 하나의 삽입홀(14)이 형성된 가이드 필름(10)을 준비하는 단계를 말한다. 가이드 필름(10)에 형성되는 포지셔닝홀(12) 및 삽입홀(14)은 복수개인 것이 바람직하며, 각 포지셔닝홀(12) 및 각 삽입홀(14) 간의 간격은 필요에 따라 적절히 조절할 수 있다.
4A, the guide film preparation step includes at least one
3. 패턴부 형성단계3. Pattern formation step
도 4b에 도시된 바와 같이, 패턴부 형성단계는 베이스 기판(200)의 일면에 Cu 패턴부(300)를 형성하는 단계를 말한다. Cu 패턴부(300)는 베이스 기판(200)에 Cu 박막층을 형성한 후, 포토(photo) 공정을 진행하여 Cu 패턴이 형성된다. 한편, 실시하기에 따라 Cu 패턴부는 포토 공정에 의해 형성된 Cu 패턴에 Au가 도금될 수도 있다. 여기서, 베이스 기판(200)으로는 PCB(Printed Circuit Board) 기판 또는 세라믹 기판이 사용될 수 있다. 또한, 베이스 기판(200)의 둘레방향에는 후술하는 제1 댐프레임(500a)을 베이스 기판(200)에 조립하기 위한 제1 가이드홀(210)이 형성되어 있다.
As shown in FIG. 4B, the pattern part forming step refers to a step of forming the
4. 마이크로 컨택소자 정렬단계4. Micro contact device alignment step
도 4c에 도시된 바와 같이, 마이크로 컨택소자 정렬단계는 Cu 패턴부(300)에 적어도 하나의 탄성 마이크로 컨택소자(30)의 일단에 형성되어 있는 본딩부(32)를 접착하여 마이크로 컨택소자(30)를 정렬하는 단계를 말한다. 여기서, 마이크로 컨택소자(30)는 도 3의 제조공정에 의해 실리콘 웨이퍼 또는 글래스(100)에 형성된 마이크로 컨택소자(30)를 분리하여 사용하며, 마이크로 컨택소자(30)의 일단에는 Cu 패턴부(300)에 마이크로 컨택소자(30)를 접착시키기 위한 본딩부(32)가 형성되어 있다. 본딩부(32)는 마이크로 컨택소자(30)의 일단과 수직을 이루면서 결합되어 있으며(구체적으로, "⊥"의 형상 또는 "L" 형상), 본딩부(32)의 하면과 Cu 패턴부(300)의 상면이 접착됨으로써 마이크로 컨택소자(30)가 Cu 패턴부(300)를 따라 결합되면서 정렬되게 된다. 이러한 마이크로 컨택소자 정렬단계는 마이크로 컨택소자(30)들을 지그(미도시)에 정렬한 후, 레이저 본딩 장비(미도시)를 이용하여 Cu 패턴부(300)에 개별 또는 일괄 접착함으로써 이루어질 수 있다.
4C, the micro-contact element alignment step may include bonding the
5. 제1 크리스탈 본드층 형성단계5. First Crystal Bond Layer Formation Step
도 4d에 도시된 바와 같이, 제1 크리스탈 본드층 형성단계는 마이크로 컨택소자(30)의 일단이 내부에 수용되어 있는 제1 크리스탈 본드층(400a)을 상기 베이스 기판(200)의 상측에 형성하는 단계를 말한다. 제1 크리스탈 본드층 형성단계는 먼저, 베이스 기판(200)에 형성되어 있는 제1 가이드홀(210)에 대응되는 위치에 중공 형상의 제1 댐프레임(500a)의 하면에 형성되어 있는 제1 결합홈(510)을 위치시킨 후, 제1 체결부재(미도시)를 제1 가이드홀(210) 및 제1 결합홈(510)을 관통시킴으로써 베이스 기판(200)의 상측에 제1 댐프레임(500a)을 조립하다. 한편, 제1 댐프레임(500a)의 상면에는 제2 결합홈(520)이 형성되어 있다. 다음으로, 중공 형상의 제1 댐프레임(500a)의 조립에 의해 형성된 공간에 액상의 제1 크리스탈 본드를 채운다. 마지막으로, 제1 크리스탈 본드를 경화시켜 제1 크리스탈 본드층(400a)을 형성한다.
4D, the first crystal bond layer forming step may include forming a first
6. 실리콘 러버층 형성단계6. Silicone rubber layer formation step
도 4e에 도시된 바와 같이, 실리콘 러버층 형성단계는 제1 크리스탈 본드층(400a)의 상측에 탄성의 실리콘 러버층(20)을 형성하는 단계를 말한다. 실리콘 러버층 형성단계는 먼저, 제2 결합홈(520)과 대응되는 위치에 중공 형상의 제2 댐프레임(500b)에 형성되어 있는 제2 가이드홀(530)을 위치시킨 후, 제2 체결부재(미도시)를 제2 가이드홀(530) 및 제2 결합홈(520)을 관통시킴으로써 제1 댐프레임(500a)의 상측에 제2 댐프레임(500b)을 조립한다. 한편, 제2 댐프레임(500b)의 상면에는 제3 결합홈(540)이 형성되어 있다. 다음으로, 중공 형상의 제2 댐프레임(500b)에 의해 형성된 공간에 액상의 실리콘 러버를 채운다. 마지막으로, 채워진 실리콘 러버를 열경화시켜 실리콘 러버층(20)을 형성한다. 여기서, 액상의 실리콘 러버를 경화시키는 경화온도는 120℃에서 30분간 경화시키는 것이 바람직하나, 120℃ 보다 낮은 경화온도에서는 30분 보다 긴 시간동안 경화시키는 것도 가능하다.
As shown in FIG. 4E, the step of forming a silicon rubber layer refers to a step of forming an elastic
7. 제2 크리스탈 본드층 형성단계7. Second Crystal Bond Layer Formation Step
도 4f에 도시된 바와 같이, 제2 크리스탈 본드층 형성단계는 마이크로 컨택소자(30)의 타단이 내부에 수용되어 있는 제2 크리스탈 본드층(400b)을 실리콘 러버층(20)의 상측에 형성하는 단계를 말한다. 제2 크리스탈 본드층 형성단계는 먼저, 제3 결합홈(540)과 대응되는 위치에 중공 형상의 제3 댐프레임(500c)에 형성되어 있는 제3 가이드홀(550)을 위치시킨 후, 제3 체결부재(미도시)를 제3 가이드홀(550) 및 제3 결합홈(540)을 관통시킴으로써 제2 댐프레임(500b)의 상측에 제3 댐프레임(500c)을 조립한다. 다음으로, 중공 형상의 제3 댐프레임(500c)의 조립에 의해 형성된 공간에 액상의 제2 크리스탈 본드를 채운다. 마지막으로, 제2 크리스탈 본드를 경화시켜 제2 크리스탈 본드층(400b)을 형성한다.
4F, the second crystal bond layer forming step forms a second
8. 제1 평탄화 단계8. First planarizing step
도 4g에 도시된 바와 같이, 제1 평탄화 단계는 제1 크리스탈 본드층(400a)에 대한 평탄화 공정을 통해 마이크로 컨택소자(30)의 일단을 평탄화하는 단계를 말한다. 제1 평탄화 단계는 먼저, 경화된 제1 크리스탈 본드층(400a)에 대한 평탄화 작업을 진행하기 위해 제3 댐프레임(500c)을 제거한다. 다음으로, 경화된 제1 크리스탈 본드층(400a)에 대한 평탄화 작업을 진행한다. 제1 크리스탈 본드층(400a)에 대한 평탄화 작업은 CMP(Chemical Mechanical Polishing) 평탄화 공정을 진행함으로써 이루어질 수 있으며, 이를 통해 마이크로 컨택소자(30)의 평탄도를 높일 수 있다.
As shown in FIG. 4G, the first planarization step refers to planarizing one end of the
9. 제2 평탄화 단계9. Second Planarizing Step
도 4h에 도시된 바와 같이, 제2 평탄화 단계는 제2 크리스탈 본드층(400b)에 대한 평탄화 공정을 통해 탄성 마이크로 컨택소자(30)의 타단을 평탕화하는 단계를 말한다. 제2 평탄화 단계는 먼저, 평탄화가 이루어진 마이크로 컨택소자(30)의 일단이 손상되는 것을 방지하기 위하여 제2 댐프레임(500b)의 상측에 제3 댐프레임(500c)을 다시 조립한 후, 제3 댐프레임(500c)의 상측에 보조 기판(600)을 조립한다. 제2 댐프레임(500b)의 상측에 제3 댐프레임(500c)을 조립하는 방법은 전술한 제2 크리스탈 본드층 형성단계에서와 동일하므로 이에 대한 상세한 설명을 생략한다. 한편, 보조 기판(600)에는 제4 가이드홀(610)이 형성되어 있으며, 제4 가이드홀(610)은 제3 댐프레임(500c)에 형성되어 있는 제3 결합홈(540)과 대응되는 위치에서 제 4 체결부재(미도시)의 관통결합에 의해 제3 댐프레임(500c)의 상측에 보조 기판(600)을 조립하기 위해 마련된다. 다음으로, 베이스 기판(200) 및 제1 댐프레임(500a)을 제거한다. 그러나, 실시하기에 따라 베이스 기판(200) 및 제1 댐프레임(500a) 제거공정은 보조 기판(600)의 조립공정과 동시에 이루어지거나 보조 기판(600)의 조립공정 전에 이루어질 수도 있다. 다음으로, 경화된 제2 크리스탈 본드층(400b)에 대한 평탄화 작업을 진행한다. 여기서, 제2 크리스탈 본드층(400b)에 대한 평탄화 작업은 제1 크리스탈 본드층(400a)에 대한 평탄화 작업과 마찬가지로 CMP(Chemical Mechanical Polishing) 평탄화 공정을 진행함으로써 이루어질 수 있다. 마지막으로 평탄화 작업후 남아있는 제2 크리스탈 본드층(400b)을 제거한다.
As shown in FIG. 4H, the second flattening step refers to a step of flattening the other end of the
10. 어레이 구조체 완성단계10. Array structure completion stage
도 4j 내지 도 4k에 도시된 바와 같이, 어레이 구조체 완성단계는 제2 평탄화 단계에 의해 평탄화가 이루어진 마이크로 컨택소자(30)의 타단을 가이드 필름(10)에 형성된 삽입홀(14)에 관통결합시키는 가이드 필름 부착단계(도 4j) 및 둘레방향으로 적어도 하나의 프레임홀(42)이 형성되어 있는 가이드 프레임(40)을 가이드 필름(10)의 일면에 조립하는 가이드 프레임 조립단계(도 4k)를 포함하여 이루어진다.As shown in FIGS. 4J to 4K, in the step of completing the array structure, the other end of the
가이드 필름 부착단계(도 4j)는 먼저, 제2 댐프레임(500b)의 상측에 조립되어 있는 보조 기판(600) 및 제3 댐프레임(500c)을 제거한다. 다음으로, 제1 크리스탈 본드층(400a)에 대한 평탄화 작업후 남아있는 제1 크리스탈 본드층(400a)을 제거한다. 한편, 실시하기에 따라 남아 있는 제1 크리스탈 본드층(400a)의 제거는 전술한 제1 평탄화 작업에서의 제1 크리스탈 본드층(400a)에 대한 평탄화 작업후 이루어질 수도 있다. 마지막으로 가이드 필름(10)의 삽입홀(14)에 마이크로 컨택소자(30)의 타단이 삽입결합되도록 가이드 필름(10)을 실리콘 러버층(20)의 일면에 부착한다. In the guide film attaching step (FIG. 4J), first, the
가이드 프레임 조립단계(도 4k)는 먼저, 실리콘 러버층(20)의 둘레방향으로 조립되어 있는 제2 댐프레임(500b)을 제거한다. 다음으로, 가이드 필름(10)의 둘레방향으로 형성되어 있는 포지셔닝홀(12)과 대응되는 위치에 제2 댐프레임(500b)에 형성되어 있는 프레임홀(42)이 위치하도록 가이드 프레임(40)을 가이드 필름(10)의 일면에 조립한다. 이와 같은 가이드 프레임 조립단계는 전술한 가이드 필름 부착단계를 진행한 후, 실리콘 러버층(20)이 가이드 필름(10)에 대해 상측에 위치하도록 180도 회전시킨 후 진행할 수도 있다.
In the guide frame assembling step (FIG. 4K), first, the
이상에서 본 발명에 대한 기술 사상을 첨부 도면과 함께 서술하였지만, 이는 본 발명의 가장 양호한 일 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술 분야의 통상의 지식을 가진 자이면 누구나 본 발명의 기술 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
While the present invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments. Further, it is obvious that various modifications and variations can be made without departing from the scope of the technical idea of the present invention by anyone having ordinary skill in the art.
10 : 가이드 필름 12 : 포지셔닝홀
14 : 삽입홀 20 : 실리콘 러버층
30 : 탄성 마이크로 컨택소자 32 : 본딩부
40 : 가이드 프레임 42 : 프레임홀
100 : 실리콘 웨이퍼 또는 글래스 200 : 베이스 기판
210 : 제1 가이드홀 300 : Cu 패턴부
400a : 제1 크리스탈 본드층 400b : 제2 크리스탈 본드층
500a : 제1 댐프레임 500b : 제2 댐프레임
500c : 제3 댐프레임 510 : 제1 결합홈
520 : 제2 결합홈 530 : 제2 가이드홀
540 : 제3 결합홈 550 : 제3 가이드홀
600 : 보조 기판 610 : 제4 가이드홀
700 : 마이크로 컨택 어레이 구조체10: guide film 12: positioning hole
14: insertion hole 20: silicone rubber layer
30: Elastic micro contact element 32:
40: guide frame 42: frame hole
100: Silicon wafer or glass 200: Base substrate
210: first guide hole 300: Cu pattern part
400a: first
500a:
500c: third dam frame 510: first coupling groove
520: second engaging groove 530: second guide hole
540: third coupling groove 550: third guide hole
600: auxiliary substrate 610: fourth guide hole
700: Micro contact array structure
Claims (6)
상기 Cu 패턴부에 적어도 하나의 탄성 마이크로 컨택소자의 일단에 형성되어 있는 본딩부를 접착하여 상기 탄성 마이크로 컨택소자를 정렬하는 마이크로 컨택소자 정렬단계;
상기 탄성 마이크로 컨택소자의 일단이 내부에 수용되어 있는 제1 크리스탈 본드층을 상기 베이스 기판의 상측에 형성하는 제1 크리스탈 본드층 형성단계;
상기 제1 크리스탈 본드층의 상측에 탄성의 실리콘 러버층을 형성하는 실리콘 러버층 형성단계;
상기 탄성 마이크로 컨택소자의 타단이 내부에 수용되어 있는 제2 크리스탈 본드층을 상기 실리콘 러버층의 상측에 형성하는 제2 크리스탈 본드층 형성단계;
상기 제1 크리스탈 본드층에 대한 평탄화 공정을 통해 상기 마이크로 컨택소자의 일단을 평탄화하는 제1 평탄화 단계; 및
상기 제2 크리스탈 본드층에 대한 평탄화 공정을 통해 상기 탄성 마이크로 컨택소자의 타단을 평탄화하는 제2 평탄화 단계;를 포함하는 것을 특징으로 하는 인터포저 및 반도체 디바이스 검사용 마이크로 컨택 어레이 구조체의 제조방법.
A pattern portion forming step of forming a Cu pattern portion on one surface of the base substrate;
Aligning the elastic micro-contact element by bonding a bonding portion formed at one end of at least one elastic micro-contact element to the Cu pattern portion;
Forming a first crystal bond layer on the upper side of the base substrate, the first crystal bond layer having one end of the elastic microcontact device housed therein;
A silicon rubber layer forming step of forming an elastic silicone rubber layer on the first crystal bond layer;
Forming a second crystal bond layer on the upper side of the silicon rubber layer in which the other end of the elastic micro contact element is accommodated;
A first planarization step of planarizing one end of the microcontact element through a planarization process for the first crystal bond layer; And
And a second planarization step of planarizing the other end of the elastic microcontact device through a planarization process on the second crystal bond layer. The method of manufacturing a microcontact array structure for inspecting an interposer and a semiconductor device according to claim 1,
상기 패턴부 형성단계 이전에, 둘레방향으로 적어도 하나의 포지셔닝홀이 형성되고, 내측 방향에는 상기 마이크로 컨택소자가 삽입 결합될 수 있는 적어도 하나의 삽입홀이 형성된 가이드 필름을 준비하는 가이드 필름 준비단계;를 더 포함하는 것을 특징으로 하는 인터포저 및 반도체 디바이스 검사용 마이크로 컨택 어레이 구조체의 제조방법.
The method according to claim 1,
Preparing a guide film in which at least one positioning hole is formed in the circumferential direction and at least one insertion hole into which the microcontact element is insertable is formed in an inner direction before the pattern formation step; Further comprising the steps of: forming a microcontact array structure on a substrate;
상기 제2 평탄화 단계 이후에, 상기 제2 평탄화 단계에 의해 평탄화가 이루어진 상기 탄성 마이크로 컨택소자의 타단을 상기 가이드 필름에 형성된 삽입홀에 관통결합시키고, 둘레방향으로 적어도 하나의 프레임홀이 형성되어 있는 가이드 프레임을 상기 가이드 필름의 일면에 조립하여 마이크로 컨택 어레이 구조체를 완성하는 어레이 구조체 완성단계;를 더 포함하는 것을 특징으로 인터포저 및 반도체 디바이스 검사용 마이크로 컨택 어레이 구조체의 제조방법.
3. The method of claim 2,
After the second flattening step, the other end of the elastic micro-contact element that has been planarized by the second flattening step is inserted through the insertion hole formed in the guide film and at least one frame hole is formed in the circumferential direction And assembling a guide frame on one side of the guide film to complete a micro contact array structure. The method of manufacturing a micro contact array structure for inspecting an interposer and a semiconductor device according to claim 1,
상기 어레이 구조체 완성 단계 이후에, 상기 탄성 마이크로 컨택소자에 대한 위치 및 높이를 측정하여 상기 완성된 마이크로 컨택 어레이 구조체의 완성도를 확인하는 완성도 확인단계;를 더 포함하는 것을 특징으로 하는 인터포저 및 반도체 디바이스 검사용 마이크로 컨택 어레이 구조체의 제조방법.
The method of claim 3,
And a completeness confirmation step of confirming the completion of the completed micro contact array structure by measuring a position and height of the elastic micro contact element after the step of completing the array structure. A method of manufacturing a micro contact array structure for inspection.
상기 Cu 패턴부는, Au로 도금된 것을 특징으로 하는 인터포저 및 반도체 디바이스 검사용 마이크로 컨택 어레이 구조체의 제조방법.
5. The method according to any one of claims 2 to 4,
Wherein the Cu pattern portion is plated with Au. The method of manufacturing a micro contact array structure for inspecting an interposer and a semiconductor device according to claim 1,
상기 가이드 필름은 두께가 30 내지 200㎛이고,
상기 가이드 필름에 형성되어 있는 삽입홀의 직경은 50 내지 300㎛인 것을 특징으로 하는 인터포저 및 반도체 디바이스 검사용 마이크로 컨택 어레이 구조체의 제조방법.6. The method of claim 5,
The guide film has a thickness of 30 to 200 탆,
Wherein the diameter of the insertion hole formed in the guide film is 50 to 300 占 퐉.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20140001262A KR101496081B1 (en) | 2014-01-06 | 2014-01-06 | Method of manufacturing micro contact array structure for interposer and semiconductor device test |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20140001262A KR101496081B1 (en) | 2014-01-06 | 2014-01-06 | Method of manufacturing micro contact array structure for interposer and semiconductor device test |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101496081B1 true KR101496081B1 (en) | 2015-03-02 |
Family
ID=53025708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20140001262A KR101496081B1 (en) | 2014-01-06 | 2014-01-06 | Method of manufacturing micro contact array structure for interposer and semiconductor device test |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101496081B1 (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101617622B1 (en) * | 2015-09-11 | 2016-05-03 | 주식회사 이노베이스 | Micro-pin assembly, Jig for manufacturing the micro-pin assembly and Method for manufacturing the micro-pin assembly |
KR101671689B1 (en) * | 2016-02-05 | 2016-11-02 | 주식회사 이노베이스 | Socket for testing semiconductor device, Jig for manufacturing socket for testing semiconductor device and Method for manufacturing socket for testing semiconductor device |
KR20160142644A (en) * | 2015-06-03 | 2016-12-13 | (주)에이피텍 | Test pin and test apparatus having the same |
KR20170025200A (en) | 2015-08-27 | 2017-03-08 | 주식회사 이노베이스 | Jig for micro contact array assembly |
KR101800952B1 (en) | 2016-01-14 | 2017-11-30 | 미르텍알앤디 주식회사 | Jig for micro contact pin array assembly and method for manufacturing micro contact pin array assembly |
KR102051354B1 (en) * | 2018-06-18 | 2019-12-03 | 주식회사 오킨스전자 | Method for assembling test socket and DUT board using laser bonding |
KR20210067531A (en) | 2019-11-29 | 2021-06-08 | 미르텍알앤디 주식회사 | Socket for inspecting smart phone camera |
KR20210138965A (en) | 2020-05-13 | 2021-11-22 | 한국과학기술원 | Method of multilayer polymer films including magnetically dispersed and vertically stacked conductive particles |
KR20210158533A (en) | 2020-06-24 | 2021-12-31 | 양희성 | Test socket for semiconductor package |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020022130A (en) * | 2000-09-16 | 2002-03-25 | 가부시키가이샤 어드밴티스트 | Contact structure and production method thereof and probe contact assembly using same |
KR20020093802A (en) * | 2000-12-09 | 2002-12-16 | 가부시키가이샤 어드밴티스트 | Contact structure and production method thereof and probe contact assembly using same |
JP3690796B2 (en) * | 2002-01-31 | 2005-08-31 | 株式会社コーヨーテクノス | Inspection jig, manufacturing method thereof, and circuit board manufacturing method |
KR101441015B1 (en) * | 2013-09-03 | 2014-09-17 | 양희성 | Probe card for inspecting wafer chip |
-
2014
- 2014-01-06 KR KR20140001262A patent/KR101496081B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020022130A (en) * | 2000-09-16 | 2002-03-25 | 가부시키가이샤 어드밴티스트 | Contact structure and production method thereof and probe contact assembly using same |
KR20020093802A (en) * | 2000-12-09 | 2002-12-16 | 가부시키가이샤 어드밴티스트 | Contact structure and production method thereof and probe contact assembly using same |
JP3690796B2 (en) * | 2002-01-31 | 2005-08-31 | 株式会社コーヨーテクノス | Inspection jig, manufacturing method thereof, and circuit board manufacturing method |
KR101441015B1 (en) * | 2013-09-03 | 2014-09-17 | 양희성 | Probe card for inspecting wafer chip |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160142644A (en) * | 2015-06-03 | 2016-12-13 | (주)에이피텍 | Test pin and test apparatus having the same |
KR101954900B1 (en) * | 2015-06-03 | 2019-05-31 | (주)에이피텍 | Test pin and test apparatus having the same |
KR20170025200A (en) | 2015-08-27 | 2017-03-08 | 주식회사 이노베이스 | Jig for micro contact array assembly |
KR101617622B1 (en) * | 2015-09-11 | 2016-05-03 | 주식회사 이노베이스 | Micro-pin assembly, Jig for manufacturing the micro-pin assembly and Method for manufacturing the micro-pin assembly |
KR101800952B1 (en) | 2016-01-14 | 2017-11-30 | 미르텍알앤디 주식회사 | Jig for micro contact pin array assembly and method for manufacturing micro contact pin array assembly |
KR101671689B1 (en) * | 2016-02-05 | 2016-11-02 | 주식회사 이노베이스 | Socket for testing semiconductor device, Jig for manufacturing socket for testing semiconductor device and Method for manufacturing socket for testing semiconductor device |
KR102051354B1 (en) * | 2018-06-18 | 2019-12-03 | 주식회사 오킨스전자 | Method for assembling test socket and DUT board using laser bonding |
KR20210067531A (en) | 2019-11-29 | 2021-06-08 | 미르텍알앤디 주식회사 | Socket for inspecting smart phone camera |
KR20210138965A (en) | 2020-05-13 | 2021-11-22 | 한국과학기술원 | Method of multilayer polymer films including magnetically dispersed and vertically stacked conductive particles |
KR20210158533A (en) | 2020-06-24 | 2021-12-31 | 양희성 | Test socket for semiconductor package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101496081B1 (en) | Method of manufacturing micro contact array structure for interposer and semiconductor device test | |
KR101270591B1 (en) | Probe card | |
US11204369B2 (en) | Semiconductor device test socket | |
TWI483327B (en) | Probe cards for probing integrated circuits | |
US6984996B2 (en) | Wafer probing that conditions devices for flip-chip bonding | |
US6791171B2 (en) | Systems for testing and packaging integrated circuits | |
US8146245B2 (en) | Method for assembling a wafer level test probe card | |
KR101339493B1 (en) | Space Transformer for Probe Card and Manufacturing Method Thereof | |
KR100712561B1 (en) | Wafer type probe card and method for fabricating the same and semiconductor test apparatus having wafer type probe card | |
US6330744B1 (en) | Customized electrical test probe head using uniform probe assemblies | |
KR101546363B1 (en) | Micro contact array structure for interposer and semiconductor device test and method of manufacturing the same | |
KR101671689B1 (en) | Socket for testing semiconductor device, Jig for manufacturing socket for testing semiconductor device and Method for manufacturing socket for testing semiconductor device | |
JP2006173503A (en) | Probe card, manufacturing method therefor, and alignment method | |
KR101345308B1 (en) | Probe Card | |
US20190101589A1 (en) | Testing apparatus and testing method | |
EP1625406A2 (en) | Device probing using a matching device | |
KR101441015B1 (en) | Probe card for inspecting wafer chip | |
KR20110139827A (en) | Probe card and method for manufacturing the same | |
KR101785428B1 (en) | Test Socket of Semiconductor Device | |
KR100971732B1 (en) | Method for bonding probe and method for repairing probe card having the same | |
KR100679167B1 (en) | The probe card using coaxial cable for semiconductor wafer | |
KR102276512B1 (en) | Jig for electric inspection and method of manufacturing the same | |
KR101229233B1 (en) | Probe card | |
KR100972995B1 (en) | Method for bonding probe | |
KR101878075B1 (en) | Test Socket of Fan-Out Type Semiconductor Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 4 |