KR101495348B1 - Fabricating method of transparent thin film transistor - Google Patents
Fabricating method of transparent thin film transistor Download PDFInfo
- Publication number
- KR101495348B1 KR101495348B1 KR20080053784A KR20080053784A KR101495348B1 KR 101495348 B1 KR101495348 B1 KR 101495348B1 KR 20080053784 A KR20080053784 A KR 20080053784A KR 20080053784 A KR20080053784 A KR 20080053784A KR 101495348 B1 KR101495348 B1 KR 101495348B1
- Authority
- KR
- South Korea
- Prior art keywords
- active layer
- type
- thin film
- film transistor
- plasma
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims description 19
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000010408 film Substances 0.000 claims abstract description 24
- 229910052786 argon Inorganic materials 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000001257 hydrogen Substances 0.000 claims abstract description 17
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 17
- 230000001678 irradiating effect Effects 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 238000009832 plasma treatment Methods 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 3
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims 1
- 229910001195 gallium oxide Inorganic materials 0.000 claims 1
- 229910052738 indium Inorganic materials 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 3
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910001385 heavy metal Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 산화물 액티브층을 포함하는 투명 박막트랜지스터의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a transparent thin film transistor including an oxide active layer.
이 투명 박막트랜지스터의 제조방법은 기판상에 게이트전극을 형성하는 단계; 상기 게이트전극상에 게이트절연막을 도포하는 단계; 상기 게이트절연막상에 N-type 특성을 갖는 산화물 액티브층을 형성하는 단계; 상기 산화물 액티브층에 수소 플라즈마 또는 아르곤 플라즈마를 조사하여 상기 산화물 액티브층의 특성을 N-type에서 P-type으로 변화시키는 단계; 및 상기 산화물 액티브층상에 소스/드레인 금속층을 형성하는 단계를 포함한다.A method of manufacturing a transparent thin film transistor includes: forming a gate electrode on a substrate; Applying a gate insulating film on the gate electrode; Forming an oxide active layer having N-type characteristics on the gate insulating layer; Changing the characteristics of the oxide active layer from N-type to P-type by irradiating the oxide active layer with hydrogen plasma or argon plasma; And forming a source / drain metal layer on the oxide active layer.
투명, TFT, 산화물, 액티브층, N-type, P-type Transparent, TFT, oxide, active layer, N-type, P-type
Description
본 발명은 평판표시소자의 박막트랜지스터에 관한 것으로, 특히 산화물 액티브층을 포함하는 투명 박막트랜지스터의 제조방법에 관한 것이다.The present invention relates to a thin film transistor of a flat panel display, and more particularly, to a method of manufacturing a transparent thin film transistor including an oxide active layer.
최근의 정보화 사회에서 표시소자는 시각정보 전달매체로서 그 중요성이 어느 때보다 강조되고 있다. 한때 주류를 이루었던 음극선관(Cathode Ray Tube) 또는 브라운관은 무게와 부피가 큰 문제점으로 인해 빠른 속도로 평판표시소자로 대체되고 있는 것이 최근의 실정이다.In recent information society, the importance of display devices as visual information delivery media is emphasized more than ever. Cathode Ray Tube (CRT) or cathode ray tube, which has once been mainstream, has been replaced with a flat panel display device at a high speed due to a large weight and bulky problem.
평판표시소자에는 액정표시소자(Liquid Crystal Display : LCD), 전계 방출 표시소자(Field Emission Display : FED), 유기 발광다이오드 표시소자( Orgarnic Light Emitting Diode Display : OLED) 등이 있고 이들 대부분이 실용화되어 시판되고 있다.The flat panel display device includes a liquid crystal display (LCD), a field emission display (FED), and an organic light emitting diode (OLED) display device. .
이 중 액정표시소자는 전자제품의 경박단소 추세를 만족할 수 있고, 양산성 이 향상되고 있어 많은 응용분야에서 음극선관을 빠른 속도로 대체하고 있다.Among them, the liquid crystal display device can meet the light and small trend of electronic products, and the mass productivity is improved, and the cathode ray tube is rapidly replaced in many applications.
통상, 액정표시소자(Liquid Crystal Display : " LCD" 라 함)에서는 액정패널 상에 매트릭스 형태로 배열된 액정셀들의 광투과율을 공급되는 비디오 데이타 신호로 조절함으로써 이 데이타 신호에 해당되는 화상을 액정패널 상에 표시하게 된다.2. Description of the Related Art In general, a liquid crystal display ("LCD") adjusts a light transmittance of liquid crystal cells arranged in a matrix form on a liquid crystal panel to a supplied video data signal, .
이러한 액정표시소자는 액정층에 전계를 인가하기 위한 전극들, 액정셀 별로 데이타 공급을 절환하기 위한 박막트랜지스터(Thin Film Transistor : 이하 'TFT'라 함), 신호배선 등이 형성된 하판과, 칼라필터등이 형성된 상판과, 상판과 하판 사이에 형성되어 일정한 셀갭을 확보하는 스페이서와, 스페이서에 의해 상하판 사이에 마련된 공간에 채워진 액정층을 포함한다.Such a liquid crystal display device includes electrodes for applying an electric field to a liquid crystal layer, a bottom plate having a thin film transistor (TFT) for switching data supply for each liquid crystal cell, a signal wiring, And a liquid crystal layer filled in a space provided between the upper and lower plates by a spacer.
종래 액정표시소자를 포함하는 평판표시소자의 제조방법에 있어서, 박막트랜지스터의 채널부로 이용되는 액티브층은 비정질 실리콘(Amorphous-Si) 또는 결정질 실리콘(Poly-Si)으로 형성되었다. 박막트랜지스터 기판에서 액티브층으로 비정질 실리콘을 이용하는 경우에는 박막트랜지스터들 간 특성편차가 작고 공정 수율이 양호한 장점은 있으나, 전하를 운반하는 캐리어의 이동도가 매우 낮아 대면적/고해상도 표시패널에 적용하기가 곤란한 단점과 함께 박막트랜지스터의 장기적인 신뢰성이 낮다는 단점이 있다. 반면, 박막트랜지스터 기판에서 액티브층으로 결정질 실리콘을 이용하는 경우에는 캐리어 이동가 빠르고 박막트랜지스터의 장기적인 신뢰성이 양호한 장점은 있으나, 이러한 결정질 실리콘을 형성하기 위해 비정질 실리콘 박막을 증착한 후 레이져 결정화 공정을 거쳐야 하므로 공정이 복잡(제조비용이 비 쌈)하고 수율이 낮다는 단점이 있으며, 또한 레이져 조사 시점마다 발생하는 에너지 편차로 인해 결정질 실리콘 박막의 결정립의 크기가 불균일하여 박막트랜지스터들 간 특성편차가 크다는 단점이 있다.Conventionally, in a method of manufacturing a flat panel display device including a liquid crystal display device, an active layer used as a channel portion of a thin film transistor is formed of amorphous-Si or crystalline silicon (Poly-Si). In the case of using amorphous silicon as the active layer in the thin film transistor substrate, although the characteristic deviation between the thin film transistors is small and the process yield is good, the mobility of carriers carrying charge is very low and can be applied to a large- And there is a disadvantage that the long-term reliability of the thin film transistor is low. On the other hand, when the crystalline silicon is used as the active layer in the thin film transistor substrate, there is an advantage that the carrier movement is fast and the long-term reliability of the thin film transistor is good. However, since the amorphous silicon thin film is deposited after forming the crystalline silicon, There is a disadvantage in that the complexity (cost of manufacturing is expensive) and the yield are low, and the crystal grain size of the crystalline silicon thin film is uneven due to the energy deviation generated at each laser irradiation point, .
이에, 최근 낮은 제조비용으로 높은 캐리어 이동도, 박막트랜지스터의 양호한 신뢰성, 박막트랜지스터들간 낮은 특성편차, 및 양호한 수율을 달성하기 위해 산화물 액티브층을 포함하는 투명 박막트랜지스터가 제안된 바 있다.Thus, a transparent thin film transistor including an oxide active layer has been proposed in order to achieve a high carrier mobility, a good reliability of a thin film transistor, a low characteristic deviation between thin film transistors, and a good yield at a low manufacturing cost in recent years.
이러한 투명 박막트랜지스터에 엄청난 관심과 연구가 집중되고 있는 주요한 이유 중 하나는 투명 박막트랜지스터 특성을 결정하는 액티브층의 캐리어 이동도가 대폭 향상됐기 때문이다. 현재 투명 박막트랜지스터의 산화물 액티브층은 비정질 실리콘의 캐리어 이동도를 훨씬 웃돈다. 더욱이 박막트랜지스터의 고 신뢰성과 낮은 특성편차를 포함하여 성능은 뛰어난 데 가격은 더 저렴하다. One of the major reasons for the tremendous interest and research in these transparent thin film transistors is that the carrier mobility of the active layer, which determines the characteristics of the transparent thin film transistor, is greatly improved. At present, the oxide active layer of a transparent thin film transistor is much higher than the carrier mobility of amorphous silicon. Moreover, the performance is excellent, including the high reliability and low variation of the characteristics of the thin film transistor, and the price is cheaper.
가장 주목을 받고 있는 액티브층의 재료 후보군은 크게 두 개의 산화물 그룹으로 나뉜다. 첫 번째 그룹은 징크 옥사이드(ZnO)이고, 두 번째 그룹은 비정질 인듐갈륨징크옥사이드(Amorphous-InGaZnO4 : 이하 'a-IGZO'라 함) 등과 같이 중금속을 함유한 비정질 산화물이다. 두 그룹 모두 가시광선이 통과하며, 거의 투명하다. The most popular active layer material candidates are divided into two oxide groups. The first group is zinc oxide (ZnO) and the second group is amorphous oxide containing heavy metals such as amorphous-InGaZnO4 (hereinafter referred to as 'a-IGZO'). Both groups pass through visible light and are almost transparent.
도 1은 a-IGZO를 액티브층으로 하는 투명 박막트랜지스터의 단면 구조를 나타내는 것으로서, 도 1의 (a)는 게이트전극(Gate)이 액티브층(a-IGZO) 상에 위치하는 탑 게이트(Top Gate) 방식을, 도 1의 (b)는 게이트전극(Gate)이 액티브층(a-IGZO) 아래에 위치하는 보텀 게이트(Bottom Gate) 방식을 각각 나타낸다. 도시된 바와 같이, 투명 박막트랜지스터는 별도의 오믹접촉층이 불필요하여 기존의 비정질 실리콘 또는 결정질 실리콘을 액티브층으로 하는 박막트랜지스터에 비해 비교적 간소한 구조를 갖는다.1 shows a cross-sectional structure of a transparent thin film transistor in which a-IGZO is used as an active layer. Fig. 1 (a) shows a top gate in which a gate electrode Gate is located on an active layer a- And FIG. 1B shows a bottom gate method in which the gate electrode Gate is located below the active layer a-IGZO. As shown in the figure, the transparent thin film transistor has a relatively simple structure compared to a conventional thin film transistor in which amorphous silicon or crystalline silicon is used as an active layer since a separate ohmic contact layer is unnecessary.
그러나, 이러한 투명 박막트랜지스터는 액티브층으로 이용되는 산화물의 물질 특성으로 인해 N-type 소자로만 이용될 뿐, P-type 소자로는 이용되기가 어려운 형편이다. 이에 따라, 이 투명 박막트랜지스터에 의해서는 N-type 박막트랜지스터와 P-type 박막트랜지스터의 조합으로 구성되는 CMOS(Complementary Metal-Oxide Semiconductor)소자를 구현하기가 불가능하고, 특히 유기 발광다이오드 표시소자에 적용시에는 경우에 따라 구동에 불리하게 작용하기도 한다. However, such a transparent thin film transistor is used only as an N-type element due to the material properties of an oxide used as an active layer, and is difficult to be used as a P-type element. Accordingly, it is impossible to realize a CMOS (Complementary Metal-Oxide Semiconductor) device composed of a combination of an N-type thin film transistor and a P-type thin film transistor with the transparent thin film transistor, In some cases, it may adversely affect driving.
따라서, 본 발명의 목적은 N-type 성질을 갖는 산화물 액티브층을 공정처리하여 P-type 소자로 변화시킬 수 있도록 한 투명 박막트랜지스터의 제조방법에 관한 것이다.Accordingly, it is an object of the present invention to provide a method of fabricating a transparent thin film transistor which can process an oxide active layer having N-type properties into a P-type device.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 투명 박막트랜지스터의 제조방법은 기판상에 게이트전극을 형성하는 단계; 상기 게이트전극상에 게이트절연막을 도포하는 단계; 상기 게이트절연막상에 N-type 특성을 갖는 산화물 액티브층을 형성하는 단계; 상기 산화물 액티브층에 수소 플라즈마 또는 아르곤 플라즈마를 조사하여 상기 산화물 액티브층의 특성을 N-type에서 P-type으로 변화시키는 단계; 및 상기 산화물 액티브층상에 소스/드레인 금속층을 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a transparent thin film transistor, including: forming a gate electrode on a substrate; Applying a gate insulating film on the gate electrode; Forming an oxide active layer having N-type characteristics on the gate insulating layer; Changing the characteristics of the oxide active layer from N-type to P-type by irradiating the oxide active layer with hydrogen plasma or argon plasma; And forming a source / drain metal layer on the oxide active layer.
상기 산화물 액티브층은 비정질 인듐갈륨징크옥사이드(Amorphous-InGaZnO4)를 포함한다.The oxide active layer comprises amorphous-InGaZnO4.
상기 액티브층의 특성을 N-type에서 P-type으로 변화시키기 위한 플라즈마 처리 조건은 200 ~ 1500W의 입력파워와 수초 ~ 수분의 조사시간과 함께, 플라즈마 방전을 위한 수소/아르곤의 유량을 10 ~ 600 SCCM으로 한다.The plasma treatment conditions for changing the characteristics of the active layer from N-type to P-type include an input power of 200 to 1500 W and irradiation time of several seconds to several minutes, and a flow rate of hydrogen / argon for plasma discharge of 10 to 600 SCCM.
상기 액티브층의 특성을 N-type에서 P-type으로 변화시키기 위한 플라즈마 처리 조건은 500W의 입력파워와 30초의 조사시간과 함께, 플라즈마 방전을 위한 수소/아르곤의 유량을 100 SCCM으로 한다.The plasma treatment conditions for changing the characteristics of the active layer from N-type to P-type are 500W of input power and 30 seconds of irradiation time, and the flow rate of hydrogen / argon for plasma discharge is 100 SCCM.
본 발명의 실시예에 따른 투명 박막트랜지스터의 제조방법은 기판상의 제1 영역에 제1 게이트전극을 형성하고, 상기 기판상의 제2 영역에 제2 게이트전극을 형성하는 단계; 상기 게이트전극들상에 게이트절연막을 도포하는 단계; 상기 게이트절연막상에 N-type 특성을 갖는 산화물 액티브층을 형성하는 단계; 상기 산화물 액티브층 위에 포토레지스트막을 형성한 다음 마스크를 이용한 포토레지스트막을 노광 및 현상하여 상기 제2 영역에 형성된 액티브층만을 노출시키는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 이용하여 수소 플라즈마 또는 아르곤 플라즈마를 상기 제2 영역에 형성된 산화물 액티브층에 조사하여 상기 제2 영역에 형성된 산화물 액티브층의 특성을 N-type에서 P-type으로 변화시키는 단계; 및 상기 제1 및 제2 영역의 산화물 액티브층들 상에 소스/드레인 금속층을 각각 형성하는 단계를 포함한다.A method of fabricating a transparent thin film transistor according to an embodiment of the present invention includes: forming a first gate electrode in a first region on a substrate and a second gate electrode in a second region on the substrate; Applying a gate insulating film on the gate electrodes; Forming an oxide active layer having N-type characteristics on the gate insulating layer; Forming a photoresist film on the oxide active layer and then exposing and developing the photoresist film using the mask to form a photoresist pattern exposing only the active layer formed in the second region; A step of irradiating a hydrogen plasma or an argon plasma to the oxide active layer formed in the second region using the photoresist pattern as a mask to change the characteristics of the oxide active layer formed in the second region from N-type to P-type ; And forming a source / drain metal layer on the oxide active layers of the first and second regions, respectively.
본 발명에 따른 투명 박막트랜지스터의 제조방법은 N-type 성질을 갖는 산화물 액티브층에 수소 플라즈마 또는 아르곤 플라즈마를 특정 조건으로 조사하여 산화물 액티브층의 특성을 P-type으로 바꿀 수 있다. 따라서, 본 발명에 의하면 이러한 공정처리를 통해 N-type 투명 박막트랜지스터와 P-type 투명 박막트랜지스터를 동일 기판에 형성하는 것이 가능하여 CMOS 구현등, P-type 투명 박막트랜지스터 를 필요로 하는 다양한 평판표시소자에 적용할 수 있게 된다.In the method of manufacturing a transparent thin film transistor according to the present invention, the characteristics of the oxide active layer can be changed to a P-type by irradiating a hydrogen plasma or an argon plasma to an oxide active layer having N-type properties under specific conditions. Therefore, according to the present invention, it is possible to form an N-type transparent thin film transistor and a P-type transparent thin film transistor on the same substrate through such a process, and thus various flat panel displays So that it can be applied to devices.
이하, 본 발명의 바람직한 실시예를 도 2 내지 도 5를 참조하여 상세하게 설명하기로 한다. 여기서는 설명의 편의상 투명 박막트랜지스터가 액정표시소자에 적용되는 경우를 예로 하여 설명한다. 다만, 이하에서 설명할 산화물 액티브층의 공정처리에 의해 투명 박막트랜지스터가 N-type 소자에서 P-type 소자로 변화되는 것은, 투명 박막트랜지스터를 스위치소자로 이용하는 다른 평판표시소자에도 그대로 적용될 수 있음은 물론이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to FIGS. 2 to 5. FIG. Hereinafter, a case where a transparent thin film transistor is applied to a liquid crystal display element will be described as an example for convenience of explanation. However, the change of the transparent thin film transistor from the N-type device to the P-type device by the process of the oxide active layer to be described below can be applied to other flat panel display devices using the transparent thin film transistor as a switching device Of course.
도 2는 본 발명의 실시예에 따른 박막트랜지스터 어레이 기판을 나타내는 평면도이고, 도 3은 도 2를 Ⅰ-Ⅰ'에 따라 절취하여 도시한 박막트랜지스터 어레이 기판의 단면도이다.FIG. 2 is a plan view showing a thin film transistor array substrate according to an embodiment of the present invention, and FIG. 3 is a sectional view of a thin film transistor array substrate taken along line I-I 'of FIG.
도 2 및 도 3을 참조하면, 본 발명에 따른 박막트랜지스터 어레이 기판은 하부 기판(101) 위에 게이트 절연막(112)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 투명 박막트랜지스터(130)와, 그 교차 구조로 마련된 화소 영역에 형성된 화소 전극(122)과, 투명 박막트랜지스터(130)를 보호하기 위한 채널 보호막(120)을 구비한다. 또한, 본 발명에 따른 박막트랜지스터 어레이 기판은 게이트라인(102)과 화소전극(122)의 중첩부에 형성된 스토리지 캐패시터(140)와, 게이트 라인(102)과 접속된 게이트 패드(150)와, 데이터 라인(104)과 접속된 데이터 패드(160)를 추가로 구비한다.2 and 3, a thin film transistor array substrate according to the present invention includes a
게이트 신호를 공급하는 게이트 라인(102)과 데이터 신호를 공급하는 데이터 라인(104)은 교차 구조로 형성되어 화소 영역(105)을 정의한다.A
투명 박막트랜지스터(130)는 게이트 라인(102)의 게이트 신호에 응답하여 데이터 라인(104)의 화소 신호가 화소 전극(122)에 충전되어 유지되게 한다. 이를 위하여, 투명 박막트랜지스터(130)는 게이트 라인(102)에 접속된 게이트 전극(106)과, 데이터 라인(104)에 접속된 소스 전극(108)과, 화소 전극(122)에 접속된 드레인 전극(110)을 구비한다. 또한, 투명 박막트랜지스터(130)는 게이트 전극(106)과 게이트 절연막(112)을 사이에 두고 중첩되면서 소스 전극(108)과 드레인 전극(110) 사이에 채널을 형성하는 액티브층(114)을 구비한다. 여기서, 액티브층(114)은 a-IGZO와 같이 중금속을 함유한 비정질 산화물을 포함하여 N-type 산화물 반도체 특성을 나타낸다. 이 액티브층(114)에서는 도 4와 같이 함유되는 산소 농도가 증가할수록 캐리어 농도가 감소하므로, 산소 농도의 조절을 통해 N-type 불순물 농도의 조절이 가능하게 된다. 일반적으로, 산소내에서는 전자의 움직임이 자유롭지 못하고 억제되기 때문이다. 한편, N-type 산화물 반도체 특성을 나타내는 액티브층(114)의 박막에 수소 플라즈마(H2 Plasma) 또는 아르곤 플라즈마(Ar Plasma)를 적절한 공정 조건으로 조사하게 되면, 액티브층(114)은 그 반도체 특성이 P-type 으로 변화하게 된다. 예를 들어, 수소 플라즈마(H2 Plasma) 또는 아르곤 플라즈마(Ar Plasma)의 조사에 의해 액티브층(114) 내의 5×1016/㎤ 개의 N-type 불순물은 1017/㎤ 개의 P-type 불순물로 변화할 수 있다. 이에 대해서는 도 5를 참조하여 상 세히 후술한다.The transparent
액티브층(114)은 데이터 라인(104) 및 데이터 패드 하부 전극(162)과도 중첩되게 형성된다. 이러한 액티브층(114) 위에는 데이터 라인(104), 소스 전극(108), 드레인 전극(110) 및 데이터 패드 하부 전극(162)이 더 형성된다. The
채널 보호막(120)은 소스 전극(108) 및 드레인 전극(110) 사이에 채널을 형성하는 액티브층(114) 상에 형성된다. 이 채널 보호막(120)은 소스 전극(108), 드레인 전극(110) 및 화소전극(122) 각각을 형성시 이용되는 포토레지스트패턴의 제거를 위한 스트립공정과, 모든 공정의 전 또는/및 후에 진행되는 세정공정에 의해 채널을 형성하는 액티브층(114)의 손상을 방지하게 된다.A channel
화소 전극(122)은 보호막(118)을 관통하는 드레인 콘택홀(미도시)을 통해 투명 박막트랜지스터(130)의 드레인 전극(110)과 접속되어 화소 영역(105)에 형성된다. The
화소 전극(122)과 동일한 물질로 소스 전극(108), 드레인 전극(110) 및 데이터라인(104) 상에 투명도전패턴(118)이 형성된다. 데이터라인(104) 상에 형성되는 투명도전패턴(118)은 데이터라인(104)의 단선시 데이터신호를 각 투명 박막트랜지스터(130)의 소스전극(108)에 공급하는 리페어(Repair) 역할을 한다. 소스 및 드레인전극(108,110) 상에 형성되는 투명도전패턴(118)은 몰리브덴(Mo) 등의 부식에 약한 금속으로 형성되는 소스 및 드레인전극(108,110)의 부식을 방지하는 역할을 한다. A transparent
이에 따라, 투명 박막트랜지스터(130)를 통해 화소 신호가 공급된 화소 전극(122)과 기준 전압이 공급된 공통 전극(도시하지 않음) 사이에는 전계가 형성된 다. 이러한 전계에 의해 하부 어레이 기판과 상부 어레이 기판 사이의 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역(105)을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.Accordingly, an electric field is formed between the
스토리지 캐패시터(140)는 게이트 라인(102)과, 그 게이트 라인(102)과 게이트 절연막(112)을 사이에 두고 중첩되는 화소 전극(122)으로 구성된다. 이러한 스토리지 캐패시터(140)는 화소 전극(122)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.The
게이트패드(150)는 게이트드라이버(도시하지 않음)와 접속되어 게이트라인(102)에 게이트신호를 공급한다. 이러한 게이트 패드(150)는 게이트 라인(102)으로부터 연장되는 게이트 패드 하부 전극(152)과, 게이트 절연막(112)을 관통하는 콘택홀(154)을 통해 게이트 패드 하부 전극(152)과 접속된 게이트 패드 상부 전극(156)으로 구성된다.The
데이터패드(160)는 데이터 드라이버(도시하지 않음)와 접속되어 데이터라인(104)에 데이터신호를 공급한다. 이러한 데이터 패드(160)는 데이터 라인(104)으로부터 연장되는 데이터 패드 하부 전극(162)과, 그 데이터 패드 하부 전극(162)과 직접 접속된 데이터 패드 상부 전극(166)으로 구성된다.The
도 5는 동일 기판 상에 형성된 N-type 투명 박막트랜지스터(TFT1)와 P-type 투명 박막트랜지스터(TFT2)를 보여주는 단면도이다.5 is a cross-sectional view showing an N-type transparent thin film transistor TFT1 and a P-type transparent thin film transistor TFT2 formed on the same substrate.
이러한 투명 박막트랜지스터(TFT1,TFT2)의 제조 방법을 단계적으로 설명하면 다음과 같다.A method of manufacturing the transparent thin film transistors TFT1 and TFT2 will be described step by step.
하부 기판(101) 상에 스퍼터링 등의 증착 방법을 통해 게이트금속층이 형성된다. 이어서, 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 전극(106)이 형성된다. 여기서, 게이트금속층으로는 알루미늄(Al), 알루미늄/네오듐(Al/Nd)을 포함하는 알루미늄계 금속 등이 이용된다.A gate metal layer is formed on the
게이트 전극(106)이 형성된 하부 기판(101) 상에 게이트 절연막(112)이 도포된다.A
게이트 절연막(112) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 N-type 특성을 나타내는 산화물 액티브층(114)이 형성된다. 여기서, 액티브층(114)으로는 a-IGZO와 같이 중금속을 함유한 비정질 산화물이 이용된다. 비정질 산화물인 a-IGZO는 금속층보다 일함수가 크기 때문에 종래 결정질 실리콘 또는 비정질 실리콘으로 액티브층을 형성하는 경우와는 달리 별도의 오믹접촉층을 필요로 하지 않는다. 왜냐하면, 액티브층의 일함수가 금속층보다 크면 양자간에 에너지 장벽(Barrier)이 형성되지 않아 전류 흐름에 장애가 없어지기 때문이다. An oxide
액티브층(114) 위에 포토레지스트막을 형성한 다음 마스크를 이용한 포토레지스트막을 노광 및 현상함으로써 제2 영역에 형성된 액티브층(114)만을 노출시키는 포토레지스트 패턴이 형성된다. 이러한 포토레지스트 패턴을 마스크로 이용하여 수소 플라즈마(H2 Plasma) 또는 아르곤 플라즈마(Ar Plasma)를 제2 영역에 조사하게 되면, 제2 영역에 형성된 N-type 특성을 갖는 액티브층(114)은 P-type 특성을 갖는 액티브층(114a)으로 변화하게 된다. 실험결과에 의하면, 액티브층의 특성을 N-type에서 P-type으로 변화시키기 위한 플라즈마 처리 조건은 100 ~ 1500W의 입력파워와, 1초 ~ 5분의 조사시간과 함께, 플라즈마 방전을 위한 수소/아르곤의 유량을 10 ~ 600 SCCM(Stantdard Cubic Centimeter per Minute)으로 하는 것임을 알 수 있었다. 더욱 바람직한 플라즈마 처리 조건으로는 입력파워를 500W, 조사시간을 30초, 플라즈마 방전을 위한 수소/아르곤의 유량을 100 SCCM으로 하는 것이다. 이러한 조건 범위를 초과하여 플라즈마 처리하는 경우에는 N-type 특성을 갖는 액티브층(114)이 도체로 변화되게 되며, 조건 범위에 미달하여 플라즈마 처리하는 경우에는 액티브층(114)의 특성이 N-type 에서 P-type으로 변화되지 않게 된다. 제1 영역의 액티브층(114) 상에 남아 있던 포토레지스트 패턴은 스트립 공정으로 제거된다.A photoresist film is formed on the
N-type 특성을 갖는 액티브층(114)과 P-type 특성을 갖는 액티브층(114a) 상에 소스/드레인 금속층이 형성된다. 소스/드레인 금속층은 몰리브덴(Mo), 구리(Cu) 등과 같은 금속으로 이루어진다.A source / drain metal layer is formed on the
그 다음, 소스/드레인 금속층 위에 포토레지스트막을 형성한 후 마스크를 이용하여 포토레지스트막을 노광 및 현상함으로써 포토레지스트 패턴이 형성된다. 이러한 포토레지스트 패턴을 마스크로 이용한 습식 식각 공정으로 소스/드레인 금속층이 패터닝됨으로써 소스전극(108) 및 드레인 전극(110)이 형성된다. 소스전극(108) 및 드레인 전극(110)위에 남아 있던 포토레지스트 패턴은 스트립 공정으로 제거된다. Next, a photoresist film is formed on the source / drain metal layer, and then a photoresist pattern is formed by exposing and developing the photoresist film using a mask. The
상술한 바와 같이, 본 발명에 따른 투명 박막트랜지스터의 제조방법은 N-type 성질을 갖는 산화물 액티브층에 수소 플라즈마 또는 아르곤 플라즈마를 특정 조건으로 조사하여 산화물 액티브층의 특성을 P-type으로 바꿀 수 있다. 따라서, 본 발명에 의하면 이러한 공정처리를 통해 N-type 투명 박막트랜지스터와 P-type 투명 박막트랜지스터를 동일 기판에 형성하는 것이 가능하여 CMOS 구현등, P-type 투명 박막트랜지스터를 필요로 하는 다양한 평판표시소자에 적용할 수 있게 된다.As described above, in the method of manufacturing a transparent thin film transistor according to the present invention, the characteristic of an oxide active layer can be changed to a P-type by irradiating a hydrogen plasma or an argon plasma to an oxide active layer having an N-type property under specific conditions . Therefore, according to the present invention, it is possible to form an N-type transparent thin film transistor and a P-type transparent thin film transistor on the same substrate through such a process, and thus various flat panel displays So that it can be applied to devices.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.
도 1은 a-IGZO를 액티브층으로 하는 투명 박막트랜지스터의 단면 구조를 나타내는 도면.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a diagram showing a cross-sectional structure of a transparent thin-film transistor in which a-IGZO is an active layer. Fig.
도 2는 본 발명의 실시예에 따른 박막트랜지스터 어레이 기판을 나타내는 평면도.2 is a plan view showing a thin film transistor array substrate according to an embodiment of the present invention.
도 3은 도 2를 Ⅰ-Ⅰ'에 따라 절취하여 도시한 박막트랜지스터 어레이 기판의 단면도.3 is a cross-sectional view of the thin film transistor array substrate shown in Fig. 2 taken along line I-I '; Fig.
도 4는 함유되는 산소 농도가 증가할수록 캐리어 농도가 감소하는 비정질 산화물(a-IGZO) 액티브층의 특성을 보여주는 그래프.4 is a graph showing the characteristics of an amorphous oxide (a-IGZO) active layer in which the carrier concentration decreases as the oxygen concentration increases.
도 5는 동일 기판 상에 형성된 N-type 투명 박막트랜지스터(TFT1)와 P-type 투명 박막트랜지스터(TFT2)를 보여주는 단면도.5 is a sectional view showing an N-type transparent thin film transistor TFT1 and a P-type transparent thin film transistor TFT2 formed on the same substrate.
< 도면의 주요 부분에 대한 부호의 설명 >Description of the Related Art
102 : 게이트 라인 104 : 데이터 라인102: gate line 104: data line
106 : 게이트전극 108 : 소스전극106: gate electrode 108: source electrode
110 : 드레인전극 112 : 게이트절연막110: drain electrode 112: gate insulating film
114,114a : 액티브층 118 : 보호막 122 : 화소전극 150 : 게이트패드114, 114a: active layer 118: protective film 122: pixel electrode 150: gate pad
152 : 게이트 패드 하부 전극 156 : 게이트 패드 상부전극152: gate pad lower electrode 156: gate pad upper electrode
160 : 데이터패드 162 : 데이터 패드 하부전극160: Data pad 162: Data pad lower electrode
166 : 데이터 패드 상부 전극 118 : 투명도전패턴166: Data pad upper electrode 118: Transparent conductive pattern
120 : 채널 보호막120: channel shield
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20080053784A KR101495348B1 (en) | 2008-06-09 | 2008-06-09 | Fabricating method of transparent thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20080053784A KR101495348B1 (en) | 2008-06-09 | 2008-06-09 | Fabricating method of transparent thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090127687A KR20090127687A (en) | 2009-12-14 |
| KR101495348B1 true KR101495348B1 (en) | 2015-02-25 |
Family
ID=41688320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20080053784A KR101495348B1 (en) | 2008-06-09 | 2008-06-09 | Fabricating method of transparent thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101495348B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130136063A (en) | 2012-06-04 | 2013-12-12 | 삼성디스플레이 주식회사 | Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof |
| KR102184448B1 (en) | 2013-10-15 | 2020-12-01 | 삼성디스플레이 주식회사 | Thin film transistor panel and manufacturing method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000055375A (en) * | 1999-02-05 | 2000-09-05 | 윤종용 | MOS transistor and manufacturing method thereof |
| JP2001244464A (en) * | 2000-03-02 | 2001-09-07 | Sanyo Electric Works Ltd | Method of manufacturing metal oxide transistor |
| KR100787455B1 (en) * | 2006-08-09 | 2007-12-26 | 삼성에스디아이 주식회사 | Method of manufacturing transparent thin film transistor |
| JP2008010861A (en) * | 2006-06-28 | 2008-01-17 | Samsung Electronics Co Ltd | Junction field effect thin film transistor |
-
2008
- 2008-06-09 KR KR20080053784A patent/KR101495348B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000055375A (en) * | 1999-02-05 | 2000-09-05 | 윤종용 | MOS transistor and manufacturing method thereof |
| JP2001244464A (en) * | 2000-03-02 | 2001-09-07 | Sanyo Electric Works Ltd | Method of manufacturing metal oxide transistor |
| JP2008010861A (en) * | 2006-06-28 | 2008-01-17 | Samsung Electronics Co Ltd | Junction field effect thin film transistor |
| KR100787455B1 (en) * | 2006-08-09 | 2007-12-26 | 삼성에스디아이 주식회사 | Method of manufacturing transparent thin film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090127687A (en) | 2009-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7475566B1 (en) | Liquid crystal display device | |
| KR101325053B1 (en) | Thin film transistor substrate and manufacturing method thereof | |
| US10658403B2 (en) | TFT substrate and manufacturing method thereof | |
| US8586979B2 (en) | Oxide semiconductor transistor and method of manufacturing the same | |
| US9917117B2 (en) | Display device and method of fabricating the same | |
| KR101145146B1 (en) | TFT and method of fabricating of the same | |
| CN102479752B (en) | Thin film transistor and active matrix rear panel as well as manufacturing methods thereof and display | |
| CN100565928C (en) | Its display device of tunnel effect thin-film transistor and manufacture method thereof and use | |
| KR20100075026A (en) | Thin film transistor array substrate and method of fabricating the same | |
| US8310613B2 (en) | Active matrix substrate and liquid crystal device | |
| US10504731B2 (en) | TFT substrate and manufacturing method thereof | |
| US20060050191A1 (en) | Liquid crystal display device and fabrication method thereof | |
| US10483286B2 (en) | Array substrate, liquid crystal display, thin film transistor, and manufacturing method of array substrate | |
| CN104752420A (en) | Antistatic device of display device and method of manufacturing the same | |
| JP4993826B2 (en) | Method for manufacturing semiconductor device | |
| JP5475250B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| KR101495348B1 (en) | Fabricating method of transparent thin film transistor | |
| JP2002299264A (en) | Forming method for polycrystalline semiconductor membrane and manufacturing method for semiconductor device | |
| KR101761634B1 (en) | Thin film transistor substrate and method for manufacturing thereof | |
| JP2002294451A (en) | Method for forming polycrystalline semiconductor thin- film, method for manufacturing semiconductor device, and apparatus for carrying out these methods | |
| JP5577384B2 (en) | Method for manufacturing semiconductor device | |
| JP2002198311A (en) | Method for forming polycrystalline semiconductor thin film and method for manufacturing semiconductor device and equipment and electro-optical system for putting these methods into practice | |
| KR102078991B1 (en) | Array Substrate Including Oxide Thin Film Transistor And Method Of Fabricating The Same | |
| KR101322314B1 (en) | Method of fabricating oxide thin film transistor | |
| KR20120132130A (en) | thin film transistor and forming method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 5 |