KR101494331B1 - Flip chip type nitride semiconductor light emitting device - Google Patents

Flip chip type nitride semiconductor light emitting device Download PDF

Info

Publication number
KR101494331B1
KR101494331B1 KR20130153661A KR20130153661A KR101494331B1 KR 101494331 B1 KR101494331 B1 KR 101494331B1 KR 20130153661 A KR20130153661 A KR 20130153661A KR 20130153661 A KR20130153661 A KR 20130153661A KR 101494331 B1 KR101494331 B1 KR 101494331B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
via hole
emitting device
light emitting
Prior art date
Application number
KR20130153661A
Other languages
Korean (ko)
Inventor
이상헌
백종협
정태훈
정성훈
이승재
김자연
주진우
오화섭
박형조
정탁
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR20130153661A priority Critical patent/KR101494331B1/en
Application granted granted Critical
Publication of KR101494331B1 publication Critical patent/KR101494331B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

The present invention relates to a flip chip type nitride semiconductor light emitting device. The disclosed relates to the flip chip type nitride semiconductor light emitting device having an electrode structure having improved current diffusion properties. According to an embodiment of the present invention, the flip chip type nitride semiconductor light emitting device includes: a first semiconductor layer having first conductivity; a second semiconductor layer having second conductivity different from the first conductivity; an active layer which is disposed between the first and the second semiconductor layers and generates a photon by recombining electron with a hole; first and second electrode areas which are formed on the second semiconductor layer, formed to be insulated electrically with each other, and connected electrically to the first and the second semiconductor layer, respectively; a plurality of via holes which is formed to reach the first semiconductor by penetrating the second semiconductor layer and the active layer, connects electrically the first electrode area and the first semiconductor layer, and includes at least one first via hole which is located within the first electrode and at least one second via hole which is located outside the first electrode area.

Description

플립 칩 구조의 질화물 반도체 발광소자{FLIP CHIP TYPE NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}TECHNICAL FIELD [0001] The present invention relates to a nitride semiconductor light emitting device having a flip chip structure,

본 개시(Disclosure)는 전체적으로 플립 칩 질화물 반도체 발광소자에 관한 것으로서, 더욱 상세하게는 전류 확산 특성을 개선하는 전극구조를 가지는 플립 칩 질화물 반도체 발광소자에 관한 것이다.The present disclosure relates generally to a flip chip nitride semiconductor light emitting device, and more particularly to a flip chip nitride semiconductor light emitting device having an electrode structure for improving current diffusion characteristics.

여기서는, 본 발명에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, the background art relating to the present invention is provided, and they are not necessarily referred to as known arts.

일반적으로, 질화물 반도체는 GaN, InN, AlN 등과 같은 Ⅲ-Ⅴ족 반도체결정으로서, 단파장광(자외선 내지 녹색광), 특히 청색광을 낼 수 있는 발광소자에 널리 사용된다.In general, a nitride semiconductor is a III-V semiconductor crystal such as GaN, InN, AlN or the like and is widely used for a light emitting device capable of emitting short wavelength light (ultraviolet light to green light), particularly blue light.

질화물 반도체 발광소자는 결정성장을 위한 격자 정합조건을 만족하는 사파이어기판과 같은 절연성 기판을 이용하여 제조되므로, p형 및 n형 질화물 반도체층에 연결된 2개의 전극이 발광구조의 상면에 거의 수평으로 배열되는 플래너 구조를 취하게 된다. 이러한 구조적인 특징으로 인해, 질화물 반도체 발광소자는 플립 칩 구조의 발광장치로 적극적으로 개발되고 있다. Since the nitride semiconductor light emitting device is manufactured using an insulating substrate such as a sapphire substrate that satisfies lattice matching conditions for crystal growth, two electrodes connected to the p-type and n-type nitride semiconductor layers are arranged substantially horizontally As shown in FIG. Due to such a structural feature, the nitride semiconductor light emitting device has been actively developed as a light emitting device having a flip chip structure.

종래의 질화물 반도체 발광소자 발광소자가 탑재된 플립 칩 발광장치의 일례가 도 1에 도시되어 있다. 도 1에 도시된 플립 칩 발광장치(20)에 채용된 종래의 질화물 반도체 발광소자(10)는 20mA 이하의 저전류에서 구동하는 400㎛ ×400㎛ 이하의 단면적을 갖는 소형 사이즈를 갖는다.An example of a conventional flip chip light emitting device on which a nitride semiconductor light emitting device is mounted is shown in Fig. The conventional nitride semiconductor light emitting device 10 employed in the flip chip light emitting device 20 shown in Fig. 1 has a small size with a cross sectional area of 400 mu m x 400 mu m or less, which is driven at a low current of 20 mA or less.

종래의 질화물 반도체 발광소자(10)는, 사파이어 기판(11) 상에 n형 질화물 반도체층(12), 활성층(13), p형 질화물 반도체층(14), 오믹콘택층(15)을 순차적으로 형성하고, n형 질화물 반도체층(13)의 상면 일부를 노출시킨 영역에 n측 전극(16)을 형성하며, 오믹콘택층(15) 상면에 p측 전극(17)을 형성한 구조를 갖는다.The conventional nitride semiconductor light emitting device 10 has a structure in which an n-type nitride semiconductor layer 12, an active layer 13, a p-type nitride semiconductor layer 14 and an ohmic contact layer 15 are sequentially formed on a sapphire substrate 11 Side electrode 16 is formed in a region where a part of the upper surface of the n-type nitride semiconductor layer 13 is exposed and a p-side electrode 17 is formed on the upper surface of the ohmic contact layer 15. [

이와 같은 종래의 질화물 반도체 발광소자(10)를 탑재한 플립 칩 발광장치(20)는, 상기 질화물 반도체 발광소자(10)가 지지체용 기판(21) 상에 각 전극(16,17)을 도전성 범프(24a,24b)를 통해 각 리드패턴(22a,22b)상에 융착시킴으로써 탑재된 구조를 갖는다. In the flip chip light emitting device 20 mounted with the conventional nitride semiconductor light emitting device 10 as described above, the nitride semiconductor light emitting device 10 has the electrodes 16 and 17 on the substrate 21 for the support, 22b on the lead patterns 22a, 22b via the lead patterns 24a, 24b.

이러한 플립 칩 구조(20)에서 상기 발광소자(10)의 사파이어 기판(11)은 투광성이므로 광 방출면으로 활용될 수 있다. In this flip chip structure 20, since the sapphire substrate 11 of the light emitting element 10 is translucent, it can be utilized as a light emitting surface.

상기 오믹콘택층(15)은 p형 질화물 반도체층(14)과의 오믹 콘택을 형성하면서도, 상기 활성층(13)으로부터 발광된 광을 광방출면(즉, 사파이어 기판(11))을 향해 반사시킬 수 있는 높은 반사율을 가질 것이 요구된다.The ohmic contact layer 15 is formed so as to form an ohmic contact with the p-type nitride semiconductor layer 14 and to reflect light emitted from the active layer 13 toward the light emitting surface (that is, the sapphire substrate 11) It is required to have a high reflectance.

종래의 질화물 반도체 발광소자는 대체로 사각형의 형상을 가지며, 사각형의 일 모서리 부근에 n측 전극(16)을 형성한다. 이와 같은 종래 질화물 반도체 발광소자의 전극구조에서, n측 전극(16)과 거리가 멀어질수록 전류가 균일하게 확산 되지 않고, n측 전극의 부근에서 전류가 집중되는 전류 크라우딩 현상이 발생하게 된다.The conventional nitride semiconductor light emitting device has a substantially rectangular shape and forms the n-side electrode 16 in the vicinity of one corner of the square. In such an electrode structure of the conventional nitride semiconductor light emitting device, the current does not uniformly diffuse as the distance from the n-side electrode 16 increases, and a current crowning phenomenon occurs in which current is concentrated in the vicinity of the n-side electrode .

구체적으로, p형 질화물 반도체층(14)에 비해 p측 오믹콘택층(15)이 낮은 비저항을 가지므로, 화살표로 표시된 바와 같이 전류의 상당부분이 오믹콘택층(15)을 따라 n측 전극의 인접한 부분(A)에 집중되는 전류 크라우딩(current crowding)이 발생된다.Specifically, since the p-side ohmic contact layer 15 has a lower resistivity than the p-type nitride semiconductor layer 14, a considerable portion of the current flows along the ohmic contact layer 15 as indicated by the arrows, A current crowding that is concentrated in the adjacent portion A is generated.

이러한 전류 크라우딩은 순방향 전압을 증가시킬 뿐만 아니라, 상대적으로 n측 전극과 이격된 활성층부분의 발광효율을 저감시켜 휘도 특성을 감소시킨다. 또한, 전류가 집중되는 부분(A)에서 발열량이 커져 소자의 신뢰성을 크게 저하시킬 수 있다.This current crowning not only increases the forward voltage but also reduces the luminance characteristic by reducing the luminous efficiency of the active layer portion which is relatively spaced from the n-side electrode. In addition, the amount of heat generated in the portion (A) where the current is concentrated may greatly increase the reliability of the device.

본 개시는 전류 확산 특성이 개선된 전극구조를 가지는 플립 칩 질화물 반도체 발광소자의 제공을 일 목적으로 한다.It is an object of the present disclosure to provide a flip-chip nitride semiconductor light emitting device having an electrode structure with improved current diffusion characteristics.

본 개시는 구동전압을 낮추는 전극구조를 가지는 플립 칩 질화물 반도체 발광소자의 제공을 일 목적으로 한다.The present disclosure aims to provide a flip chip nitride semiconductor light emitting device having an electrode structure for lowering a driving voltage.

상기한 과제의 해결을 위해, 본 개시의 일 실시형태에 따른 플립 칩 질화물 반도체 발광소자는, 제1 도전성을 가지는 제1 반도체층; 상기 제1 반도체층 위에 적층되며, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층; 상기 제1 반도체층과 상기 제2 반도체층 사이에 개재되어 전자와 정공의 재결합에 의해 광자를 생성하는 활성층; 상기 제2 반도체층 위에 형성되며, 서로 전기적으로 절연되도록 형성되며, 각각 상기 제1,2 반도체층에 전기적으로 접속되는 제1,2 전극영역; 및 상기 제2 반도체층 및 상기 활성층의 관통하여 상기 제1 반도체층에 이르도록 형성되며, 상기 제1 전극영역과 상기 제1 반도체층을 전기적으로 접속시키는 복수의 비아홀;로서, 상기 제1 전극영역 내에 위치되는 적어도 하나의 제1 비아홀;과 상기 제1 전극영역 바깥에 위치되는 적어도 하나의 제2 비아홀;을 가지는 복수의 비아홀;을 포함한다.In order to solve the above problems, a flip chip nitride semiconductor light emitting device according to an embodiment of the present disclosure includes: a first semiconductor layer having a first conductivity; A second semiconductor layer stacked on the first semiconductor layer and having a second conductivity different from the first conductivity; An active layer interposed between the first semiconductor layer and the second semiconductor layer to generate photons by recombination of electrons and holes; First and second electrode regions formed on the second semiconductor layer and electrically insulated from each other and electrically connected to the first and second semiconductor layers, respectively; And a plurality of via holes formed to reach the first semiconductor layer through the second semiconductor layer and the active layer and electrically connect the first electrode region and the first semiconductor layer, And a plurality of via holes having at least one first via hole located in the first electrode region and at least one second via hole located outside the first electrode region.

본 개시의 일 실시형태에 따른 플립 칩 질화물 반도체 발광소자에 있어서, 상기 제1 비아홀과 상기 제2 비아홀을 연통시키는 연결홈;을 더 포함하며, 상기 제2 비아홀은 상기 연결홈을 통해 제1 비아홀을 경유하여 상기 제1 전극영역에 연통되는 것이 바람직하다.The flip-chip nitride semiconductor light emitting device according to one embodiment of the present disclosure further includes a connection groove for connecting the first via hole and the second via hole, and the second via hole is connected to the first via hole To the first electrode region.

본 개시의 일 실시형태에 따른 플립 칩 질화물 반도체 발광소자에 있어서, 상기 연결홈은 상기 제1 반도체층이 바닥면으로 구비되도록 형성되는 것이 바람직하다.In the flip chip nitride semiconductor light emitting device according to an embodiment of the present disclosure, the connection groove may be formed such that the first semiconductor layer is formed on the bottom surface.

본 개시의 일 실시형태에 따른 플립 칩 질화물 반도체 발광소자에 있어서, 상기 복수의 비아홀은 상기 제1 반도체층과 상기 제1 전극영역을 전기적으로 연결시키는 전도성 물질이 채워지며, 상기 복수의 비아홀의 내부 벽면에는 상기 제2 반도체층 및 상기 활성층을 상기 전도성 물질로부터 전기적으로 절연시키는 절연물질층이 구비되는 것이 바람직하다.In the flip chip nitride semiconductor light emitting device according to one embodiment of the present disclosure, the plurality of via holes are filled with a conductive material for electrically connecting the first semiconductor layer and the first electrode region, And an insulating material layer electrically isolating the second semiconductor layer and the active layer from the conductive material.

본 개시의 일 실시형태에 따른 플립 칩 질화물 반도체 발광소자에 있어서, 상기 전도성 물질은 상기 제2 비아홀과 상기 연결홈 및 상기 제1 비아홀에 연속적으로 형성되어 제1 반도체층과 상기 제1 전극영역을 전기적으로 연결시키는 것이 바람직하다.In the flip-chip nitride semiconductor light emitting device according to an embodiment of the present disclosure, the conductive material is continuously formed in the second via hole, the connection groove, and the first via hole to form the first semiconductor layer and the first electrode region It is preferable to connect them electrically.

본 개시의 일 실시형태에 따른 플립 칩 질화물 반도체 발광소자에 있어서, 상기 제2 비아홀은 상기 제2 전극영역의 내에 위치되는 것이 바람직하다.In the flip chip nitride semiconductor light emitting device according to an embodiment of the present disclosure, the second via hole is preferably located within the second electrode region.

본 개시의 일 실시형태에 따른 플립 칩 질화물 반도체 발광소자에 있어서, 상기 제1 반도체층은, n형 도전성을 가지는 반도체층으로 구비되며, 상기 제2 반도체층은, p형 도전성을 가지는 반도체층으로 구비되는 것이 바람직하다.In the flip chip nitride semiconductor light emitting device according to one embodiment of the present disclosure, the first semiconductor layer is formed of a semiconductor layer having n-type conductivity, and the second semiconductor layer is a semiconductor layer having p- .

본 개시의 일 실시형태에 따른 플립 칩 질화물 반도체 발광소자에 있어서, 상기 제1,2 전극영역과 상기 제2 반도체층 사이에 개재되며, 상기 활성층에서 생성된 광자를 상기 제1 반도체층 측으로 반사하는 반사층;을 포함하는 것이 바람직하다.In the flip-chip nitride semiconductor light emitting device according to the embodiment of the present disclosure, the flip-chip nitride semiconductor light emitting device is characterized in that a photon generated in the active layer is sandwiched between the first and second electrode regions and the second semiconductor layer, And a reflective layer.

본 개시의 일 실시형태에 따른 플립 칩 질화물 반도체 발광소자에 있어서, 상기 제1,2 전극영역은, 각각 제1,2 넓이를 가지는 전도성 물질층으로 구비되며, 상기 제1 넓이가 제2 넓이보다 넓게 구비되는 것이 바람직하다.In the flip-chip nitride semiconductor light emitting device according to an embodiment of the present disclosure, the first and second electrode regions may be formed of a first conductive material layer having a first width and a second width, respectively, It is preferable that it is widely provided.

본 개시의 일 실시형태에 따른 플립 칩 질화물 반도체 발광소자에 있어서, 상기 제1 반도체층의 양면 중 상기 활성층의 반대 면에 구비되는 기판;을 더 포함하는 것이 바람직하다.The flip-chip nitride semiconductor light emitting device according to an embodiment of the present disclosure may further include a substrate provided on the opposite side of the active layer on both surfaces of the first semiconductor layer.

본 개시의 다른 일 실시형태에 따른 플립 칩 질화물 반도체 발광소자는, 기판, 상기 기판에 순차로 적층되는 n형 반도체층, 활성층 및 p형 반도체층을 가지는 플립 칩 질화물 반도체 발광소자에 있어서, 상기 p형 반도체층에 형성되는 반사층; 상기 반사층에 각각 설정된 면적을 가지도록 구비되며, 서로 전기적으로 절연되어 구비되고, 각각 상기 n,p형 반도체층과 전기적으로 접속되는 n,p형 본딩금속층; 및 상기 반사층, 상기 p형 반도체층과 상기 활성층을 관통하여 상기 n형 반도체층이 노출되게 형성되며, 상기 n형 본딩금속층과 상기 n형 반도체층을 전기적으로 접속시키는 복수의 비아홀;로서, 상기 p형 본딩금속층 하부에 위치되는 적어도 하나의 p측 비아홀과, 상기 p측 비아홀을 상기 n형 본딩금속층 하부에 위치되는 비아홀과 연통시키며 상기 n형 반도체층이 노출되게 형성되는 연통홈을 가지는 복수의 비아홀;을 포함한다.A flip chip nitride semiconductor light emitting device according to another embodiment of the present disclosure is a flip chip nitride semiconductor light emitting device having a substrate, an n-type semiconductor layer sequentially stacked on the substrate, an active layer, and a p- Type semiconductor layer; An n, p-type bonding metal layer which is provided to have an area set in each of the reflective layers and is electrically insulated from each other and is electrically connected to the n, p-type semiconductor layer; And a plurality of via holes electrically connected to the reflective layer, the p-type semiconductor layer, and the active layer to expose the n-type semiconductor layer and electrically connect the n-type bonding metal layer and the n-type semiconductor layer, Type bonding layer, and at least one p-side via hole located under the n-type bonding metal layer, and a plurality of via holes having a communication groove formed in the p-side via hole to communicate with the via hole located under the n-type bonding metal layer, Lt; / RTI >

본 개시에 따른 플립 칩 질화물 반도체 발광소자의 일 실시형태에 의하면, 제2 비아홀 또는 p측 비아홀에 의해 전류 확산 특성이 개선되므로, 구동전압을 낮출 수 있게 된다.According to one embodiment of the flip-chip nitride semiconductor light emitting device according to the present disclosure, since the current diffusion property is improved by the second via hole or the p-side via hole, the driving voltage can be lowered.

본 개시에 따른 플립 칩 질화물 반도체 발광소자의 일 실시형태에 의하면, n형 반도체층의 전류 확산 특성이 좋아지므로, 광추출 효율이 향상되는 이점을 가지게 된다.According to the embodiment of the flip-chip nitride semiconductor light emitting device according to the present disclosure, since the current diffusion property of the n-type semiconductor layer is improved, the light extraction efficiency is improved.

도 1은 종래 플립 칩 질화물 반도체 발광소자의 일 예를 보인 도면,
도 2는 본 개시에 따른 플립 칩 질화물 반도체 발광소자의 제1 실시형태를 개념적으로 보인 도면,
도 3은 도 2의 A-A 단면을 보인 도면,
도 4는 도 2의 실시형태에 따른 플립 칩 질화물 반도체 발광소자의 전류확산 시뮬레이션 결과를 보인 도면,
도 5는 본 개시에 따른 플립 칩 질화물 반도체 발광소자의 제2 실시형태를 개념적으로 보인 도면,
도 6은 본 개시에 따른 플립 칩 질화물 반도체 발광소자의 제3 실시형태를 개념적으로 보인 도면,
도 7은 본 개시에 따른 플립 칩 질화물 반도체 발광소자의 제4 실시형태를 개념적으로 보인 도면 및
도 8은 본 개시에 따른 플립 칩 질화물 반도체 발광소자의 제5 실시형태를 개념적으로 보인 도면이다.1 is a view showing an example of a conventional flip-chip nitride semiconductor light emitting device,
2 is a conceptual view of a first embodiment of a flip chip nitride semiconductor light emitting device according to the present disclosure,
3 is a cross-sectional view taken along line AA of FIG. 2,
FIG. 4 is a diagram showing a result of current diffusion simulation of a flip-chip nitride semiconductor light emitting device according to the embodiment of FIG. 2,
5 is a conceptual view of a second embodiment of the flip chip nitride semiconductor light emitting device according to the present disclosure,
6 is a conceptual view of a third embodiment of the flip chip nitride semiconductor light emitting device according to the present disclosure,
7 is a conceptual view of a fourth embodiment of a flip chip nitride semiconductor light emitting device according to the present disclosure;
8 is a conceptual view showing a fifth embodiment of the flip chip nitride semiconductor light emitting device according to the present disclosure.

이하, 첨부된 도면을 참조하여 본 개시에 따른 터보압축기의 인버터 냉각구조의 실시형태에 대하여 자세히 설명한다.Best Mode for Carrying Out the Invention Hereinafter, embodiments of the inverter cooling structure of the turbocompressor according to the present disclosure will be described in detail with reference to the accompanying drawings.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 본 개시의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.Prior to this, terms and words used in the present specification and claims should not be construed as limited to ordinary or dictionary meanings and should be construed in a sense and concept consistent with the technical idea of the present disclosure.

도 2는 본 개시에 따른 플립 칩 질화물 반도체 발광소자의 제1 실시형태를 개념적으로 보인 도면, 도 3은 도 2의 A-A 단면을 보인 도면, 도 4는 도 2의 실시형태에 따른 플립 칩 질화물 반도체 발광소자의 전류확산 시뮬레이션 결과를 보인 도면이다.FIG. 2 is a conceptual view of a first embodiment of a flip-chip nitride semiconductor light-emitting device according to the present disclosure, FIG. 3 is a cross-sectional view taken along line AA of FIG. 2, FIG. 8 is a diagram showing a simulation result of current diffusion of a light emitting device. FIG.

먼저, 도 2 및 도 3을 참조하면, 본 개시의 일 실시형태에 따른 플립 칩 질화물 반도체 발광소자(100)는, 제1,2 반도체층(110,120), 활성층(130), 제1,2 전극영역(140,150) 및 복수의 비아홀(160)을 포함한다. 또한, 제1,2 반도체층(110,120)과 활성층(130)이 성장되는 기판(S)을 포함할 수 있다.2 and 3, a flip chip nitride semiconductor light emitting device 100 according to an embodiment of the present invention includes first and second semiconductor layers 110 and 120, an active layer 130, Regions 140 and 150, and a plurality of via holes 160. In addition, the first and second semiconductor layers 110 and 120 and the substrate S on which the active layer 130 is grown may be included.

기판(S)은 질화물 반도체 물질의 결정과 결정구조가 동일하면서 격자정합을 이루는 상업적인 기판이 아직 존재하지 않기 때문에 격자정합을 고려하여 사파이어 기판이 주로 사용된다. 사파이어 기판은 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 방향의 격자상수가 13.001Å, a축 방향으로는 4.765Å의 격자간 거리를 가지며, 사파이어 면방향(orientation plane)으로는 C(0001)면, A(1120)면, R(1102)면 등을 갖는 특징이 있다. 이러한 사파이어 기판의 C면의 경우 비교적 GaN 박막의 성장이 용이하며, 고온에서 안정하기 때문에 청색 또는 녹색 발광소자용 기판으로 사파이어 기판이 주로 사용된다.The sapphire substrate is mainly used in consideration of lattice matching since the substrate S has a crystal structure and crystal structure of the nitride semiconductor material and a lattice matching commercial substrate does not yet exist. The sapphire substrate is a hexagonal-rhombo-cubic crystal with a lattice constant of 13.001 Å in the c-axis direction and a grating distance of 4.765 Å in the a-axis direction. The sapphire substrate has an orientation plane of sapphire Has a feature of having a C (0001) plane, an A (1120) plane, an R (1102) plane, and the like. In the case of the C-plane of the sapphire substrate, the growth of the GaN thin film is relatively easy and stable at high temperatures, so the sapphire substrate is mainly used as the substrate for the blue or green light-emitting device.

기판(S) 위에는 제1 반도체층(110), 활성층(130) 및 제2 반도체층(120)이 순차로 적층 되며, 유기금속 기상증착법(Metal Organic Chemical Vapor Deposition : MOCVD), 분자빔 성장법(Molecular Beam Epitaxy : MBE) 또는 하이브리드 기상증착법(Hybride Vapor Phase Epitaxy : HVPE)과 같은 공지의 증착공정을 사용하여 기판(S) 상에 성장시킴으로써 형성된다. The first semiconductor layer 110, the active layer 130 and the second semiconductor layer 120 are sequentially stacked on the substrate S, and a metal organic chemical vapor deposition (MOCVD) method, a molecular beam growth method (S) using a known deposition process such as Molecular Beam Epitaxy (MBE) or Hybrid Vapor Phase Epitaxy (HVPE).

제1 반도체층(110)과 제2 반도체층(120)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x ≤1, 0 ≤y ≤1, 0 ≤x+y ≤1임)을 갖는 n형 및 p형으로 각각 도핑된 반도체 물질로 이루어질 수 있으며, 대표적인 질화물 반도체 물질로는 GaN, AlGaN, GaInN가 있다. The first semiconductor layer 110 and the second semiconductor layer 120 may have a composition formula of AlxInyGa (1-xy) N (where 0? X? 1, 0? Y? 1, 0? X + y? n-type, and p-type semiconductor materials, respectively. Typical nitride semiconductor materials include GaN, AlGaN, and GaInN.

제1 반도체층(110)의 경우 도핑에 사용되는 불순물로는 Si, Ge, Se, Te 또는 C 등이 사용될 수 있고, 제2 반도체층(120)의 경우 도핑에 사용되는 불순물로는, Mg, Zn 또는 Be 등이 있다.In the case of the first semiconductor layer 110, Si, Ge, Se, Te, or C may be used as an impurity used for doping, and impurities used for doping in the case of the second semiconductor layer 120 may be Mg, Zn or Be.

한편, 기판(S)과 제1 반도체층(110) 사이에는 격자 부정합을 완화하기 위한 버퍼층이 형성될 수 있다. 이 버퍼층으로는 통상 수 십 ㎚의 두께를 갖는 GaN 또는 AlN 등의 저온핵 성장층이 사용될 수 있다. On the other hand, a buffer layer may be formed between the substrate S and the first semiconductor layer 110 to mitigate lattice mismatch. As the buffer layer, a low-temperature nucleation layer such as GaN or AlN having a thickness of usually several tens nm may be used.

활성층(130)은 전자와 정공의 재결합에 의해 광자를 생성하는 층으로서, 단일 또는 다중 양자우물구조를 갖는 GaN 또는 InGaN 등의 질화물 반도체층으로 구성된다.The active layer 130 is a layer that generates photons by recombination of electrons and holes, and is composed of a nitride semiconductor layer such as GaN or InGaN having a single or multiple quantum well structure.

제1,2 전극영역(140,150)은, 플립 칩 본딩 시 도전선 범프를 이용하여 지지체용 기판(S) 상에 융착되는 층으로, 제2 반도체층(120)의 상면에 각각 서로 전기적으로 절연되도록 형성되며, 각각 제1,2 반도체층(110,120)에 전기적으로 접속되어 구비된다. The first and second electrode regions 140 and 150 are fused to the substrate S for supporting by using conductive line bumps in the flip chip bonding so that the first and second electrode regions 140 and 150 are electrically insulated from each other on the upper surface of the second semiconductor layer 120 And are electrically connected to the first and second semiconductor layers 110 and 120, respectively.

또한, 제1,2 전극영역(140,150)은 제2 반도체층(120)의 상면 전체를 커버 하도록 형성되는데, n형 반도체층으로 구비되는 제1 반도체층(110)과 전기적으로 접속되는 제1 전극영역(140)이 더 넓게 형성되는 것이 바람직하다. p형 반도체층으로 구비되는 제2 반도체층(120)의 경우 전류가 제2 반도체층(120)을 따라 제1 반도체층(110) 쪽으로 흘러 광추출 효율의 저하 및 전류 크라우딩 현상을 초래하기 쉽기 때문이다.The first and second electrode regions 140 and 150 are formed to cover the entire upper surface of the second semiconductor layer 120. The first and second electrode regions 140 and 150 may include a first electrode electrically connected to the first semiconductor layer 110, It is preferable that the region 140 is formed to be wider. In the case of the second semiconductor layer 120 including the p-type semiconductor layer, a current flows toward the first semiconductor layer 110 along the second semiconductor layer 120, resulting in deterioration of light extraction efficiency and current crowding phenomenon Because.

제1,2 전극영역(140,150)은 전도성 물질층으로 구비되는데, Ti, Cr, Al, Cu 및 Au로 구성된 그룹으로부터 선택된 물질로 이루어진 단일층 또는 복수층으로 형성될 수 있다. 제1,2 전극영역(140,150)은 통상적인 금속층 성장방법인 증착법 또는 스퍼터링 공정에 의해 형성될 수 있다.The first and second electrode regions 140 and 150 are formed of a conductive material layer, and may be formed of a single layer or a plurality of layers made of a material selected from the group consisting of Ti, Cr, Al, Cu, and Au. The first and second electrode regions 140 and 150 may be formed by a vapor deposition method or a sputtering method, which is a conventional metal layer growth method.

복수의 비아홀(160)은 제2 반도체층(120)의 상면에 구비되는 제1 전극영역(140)과 제1 반도체층(110)을 전기적으로 접속시키기 위한 구성으로서, 제2 반도체층(120) 및 활성층(130)의 관통하여 제1 반도체층(110)에 이르도록 형성된다.The plurality of via holes 160 are formed to electrically connect the first electrode region 140 provided on the upper surface of the second semiconductor layer 120 to the first semiconductor layer 110. The second semiconductor layer 120, And the active layer 130 to reach the first semiconductor layer 110.

또한 복수의 비아홀(160)은 제1 전극영역(140)에 의해 커버 되는 면적 내에 위치되는 것이 제1 비아홀(161) 뿐만 아니라, 제1 전극영역(140)에 의해 커버 되는 면적 밖에 위치 되는 제2 비아홀(163)을 가지도록 형성된다.The plurality of via holes 160 are located not only in the area covered by the first electrode region 140 but also in the second via hole 161 located outside the area covered by the first electrode region 140, And a via hole 163.

이에 의해, 제1 전극영역(140)의 면적보다 큰 면적을 가지는 제1 반도체층(110) 전체에 전류 확산이 이루어질 수 있게 된다.Thus, current diffusion can be performed on the entire first semiconductor layer 110 having an area larger than the area of the first electrode region 140.

도 4를 참조하면, (a)와 같이 제1 전극영역(140)에 의해 커버 되는 면적 내에 복수의 비아홀(160) 모두가 위치되는 경우에 비해, (b)와 같이 제1 전극영역(140)에 의해 커버 되는 면적 밖에 위치 되는 제2 비아홀(163)을 포함하는 경우의 전류 확산 특성이 개선됨을 확인할 수 있으며, 시뮬레이션에 의하면, 구동전압(Vf)이 낮아지고, 광출력(Po)이 향상됨을 확인할 수 있다. Referring to FIG. 4, as compared with the case where all of the plurality of via holes 160 are located within the area covered by the first electrode region 140, the first electrode region 140, The current spreading characteristics are improved in the case of including the second via hole 163 located outside the area covered by the first electrode 163. Simulation shows that the driving voltage Vf is lowered and the light output Po is improved Can be confirmed.

한편, 제2 비아홀(163)과 제1 전극영역(140)의 전기적 접속을 위해, 제1 비아홀(161)과 제2 비아홀(163)을 연통시키는 연결홈(170)이 더 구비되는 것이 바람직하다.It is preferable that the connection groove 170 for communicating the first via hole 161 and the second via hole 163 is further provided for electrical connection between the second via hole 163 and the first electrode region 140 .

연결홈(170)은 복수의 비아홀(160)과 같이, 제2 반도체층(120) 및 활성층(130)의 관통하여 제1 반도체층(110)에 이르도록 형성되며, 제1 비아홀(161)과 제2 비아홀(163)을 서로 연결하도록 형성된다. 이때 연결홈(170)의 바닥면은 제1 반도체층(110)으로 구비된다.The connection groove 170 is formed to reach the first semiconductor layer 110 through the second semiconductor layer 120 and the active layer 130 like a plurality of the via holes 160. The first via hole 161, And the second via holes 163 are connected to each other. At this time, the bottom surface of the connection groove 170 is provided as the first semiconductor layer 110.

여기서, 연결홈(170)은 제1 비아홀(161)과 제2 비아홀(163)의 전기적 접속을 위한 구성이나, 연결홈(170)에 해당하는 면적만큼 활성층(130), 즉 발광영역이 줄어드는 것이므로, 적절한 실험을 통해 연결홈(170)의 최적의 폭을 선택하는 것이 바람직하다.Here, the connection groove 170 has a structure for electrically connecting the first via hole 161 and the second via hole 163, but the active layer 130, that is, the light emitting region is reduced by an area corresponding to the connection groove 170 , It is desirable to select the optimum width of the connecting groove 170 through appropriate experimentation.

한편, 제1 반도체층(110)과 제1 전극영역(140)의 전기적 접속을 위해, 복수의 비아홀(160)에는 전도성 물질이 채워지며, 전도성 물질은 Ag, Al, Au, Pt, Ti, Cr, 및 W 중 하나 이상의 물질을 포함하여 형성될 수 있다.In order to electrically connect the first semiconductor layer 110 and the first electrode region 140, a plurality of via holes 160 are filled with a conductive material, and the conductive material may include Ag, Al, Au, Pt, Ti, Cr , And W. < / RTI >

또한, 복수의 비아홀(160)의 내부 벽면에는 제2 반도체층(120) 및 활성층(130)을 전도성 물질(160a)로부터 전기적으로 절연시키는 절연물질층(160b)이 구비된다. An insulating material layer 160b electrically isolating the second semiconductor layer 120 and the active layer 130 from the conductive material 160a is formed on the inner wall surfaces of the plurality of via holes 160. [

절연물질층(160b)은 실리콘 실리콘 산화물(SiO2), 실리콘 질화물(SiOxNy,SixNy), 금속 산화물(Al2O3) 및 플루오린화물(fluoride) 계열의 화합물 중 어느 하나 이상을 포함하여 형성될 수 있다.The insulating material layer 160b may be formed of any one or more of silicon silicon oxide (SiO2), silicon nitride (SiOxNy, SixNy), metal oxide (Al2O3), and fluoride type compounds.

한편, 활성층(130)에서 생성된 광자를 제1 반도체층(110) 또는 기판(S) 측으로 반사하여 광추출 효율을 향상시키기 위해, 제1,2 전극영역(140,150)과 제2 반도체층(120) 사이에 반사층(180)이 개재된다.In order to improve the light extraction efficiency by reflecting photons generated in the active layer 130 toward the first semiconductor layer 110 or the substrate S side, the first and second electrode regions 140 and 150 and the second semiconductor layer 120 The reflective layer 180 is interposed.

반사층(180)은 높은 반사율을 가지면서도, 비교적 높은 에너지 밴드갭을 갖는 p형 반도체층으로 구비되는 제2 반도체층(120)의 상면과의 접촉저항을 낮추는데 적절한 물질로 형성되는 것이 바람직하다.The reflective layer 180 is preferably formed of a material suitable for lowering the contact resistance with the upper surface of the second semiconductor layer 120, which is a p-type semiconductor layer having a high reflectance and a relatively high energy bandgap.

구체적으로, 반사층(180)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층으로 형성될 수 있으며, 70% 이상의 반사율을 갖는 것이 바람직하다.In particular, the reflective layer 180 may be formed of at least one layer of a material selected from the group consisting of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, It is preferable that the reflectance is 70% or more.

일 예로, 반사층(180)은 Ni, Pd, Ir, Pt 및 Zn으로 구성된 그룹으로부터 선택된 물질로 이루어진 제1 층과, 상기 제1 층 상에 형성되어 Ag 및 Al로 구성된 그룹으로부터 선택된 물질로 이루어진 제2 층을 포함하는 이층구조로 형성될 수 있다.For example, the reflective layer 180 may include a first layer of a material selected from the group consisting of Ni, Pd, Ir, Pt, and Zn, and a second layer formed of a material selected from the group consisting of Ag and Al, Layer structure including two layers.

또 다른 예로, 반사층(180)은 Ni로 이루어진 제1 층과, 상기 제1 층 상에 형성된 Ag로 이루어진 제2층과, 상기 제2 층 상에 형성된 Pt로 이루어진 제3층을 포함하는 삼층 구조로 형성될 수 있다.As another example, the reflective layer 180 may have a three-layer structure including a first layer of Ni, a second layer of Ag formed on the first layer, and a third layer of Pt formed on the second layer As shown in FIG.

반사층(180)은 화학기상증착법(Chemical Vapor Deposition : CVD) 및 전자빔 증발법(E-beam evaporator)과 같은 공지의 증착방법 또는 스퍼터링(sputtering) 등의 공정에 의해 형성될 수 있으며, 오믹콘택의 특성을 향상시키기 위해서 약 400 내지 900℃의 온도에서 열처리될 수 있다.The reflective layer 180 may be formed by a known deposition method such as chemical vapor deposition (CVD) and electron beam evaporation (E-beam evaporator) or by a process such as sputtering, Lt; RTI ID = 0.0 > 400 C < / RTI >

도 5는 본 개시에 따른 플립 칩 질화물 반도체 발광소자의 제2 실시형태를 개념적으로 보인 도면이다.5 is a conceptual view showing a second embodiment of the flip chip nitride semiconductor light emitting device according to the present disclosure.

도 5를 참조하면, 대부분의 구성이 앞서 설명한 제1 실시형태와 동일하나, 연결홈(170)이 제2 전극영역(150)을 지나 제2 전극영역(150)의 외부에 이르도록 형성되는 점에서 차이가 있다.5, most of the configuration is the same as that of the first embodiment described above. However, since the connection groove 170 is formed to reach the outside of the second electrode region 150 through the second electrode region 150 .

이에 의하면, 전류 확산 특성이 보다 개선될 수 있다.According to this, the current diffusion characteristics can be further improved.

도 6은 본 개시에 따른 플립 칩 질화물 반도체 발광소자의 제3 실시형태를 개념적으로 보인 도면이다.6 is a conceptual view showing a third embodiment of the flip-chip nitride semiconductor light emitting device according to the present disclosure.

도 6을 참조하면, 대부분의 구성이 앞서 설명한 제1 실시형태와 동일하나, 연결홈(170)이 절곡 되어 형성되는 점에서 차이가 있다.Referring to FIG. 6, most of the configuration is the same as the first embodiment described above, but differs in that the connecting groove 170 is formed by bending.

이에 의하면, 연결홈(170)에 의해 제1 반도체층(110)과 전기적으로 접속되는 면적이 증가하므로 전류 확산 특성이 보다 개선될 수 있다.According to this, since the area of the connection groove 170 electrically connected to the first semiconductor layer 110 is increased, the current diffusion characteristics can be further improved.

도 7은 본 개시에 따른 플립 칩 질화물 반도체 발광소자의 제4 실시형태를 개념적으로 보인 도면이다.7 is a conceptual view showing a fourth embodiment of the flip chip nitride semiconductor light emitting device according to the present disclosure.

도 7을 참조하면, 대부분의 구성이 앞서 설명한 제1 실시형태와 동일하나, 복수의 비아홀(160)에 연결홈(170) 외에 두 개의 비아홀(161,163)을 연결하는 것이 아닌 돌출된 가지 홈(470)이 구비되는 점에서 차이가 있다.Referring to FIG. 7, most of the structure is the same as that of the first embodiment described above. However, in the plurality of via holes 160, the protruded branch grooves 470 (not shown) are formed instead of connecting the two via holes 161, ) Are provided.

이에 의해, 제1 반도체층(110) 전체에 전류의 확산을 도모할 수 있게 된다.As a result, current can be diffused to the entire first semiconductor layer 110.

도 8은 본 개시에 따른 플립 칩 질화물 반도체 발광소자의 제5 실시형태를 개념적으로 보인 도면이다.8 is a conceptual view showing a fifth embodiment of the flip chip nitride semiconductor light emitting device according to the present disclosure.

도 8을 참조하면, 대부분의 구성이 앞서 설명한 제1 실시형태와 동일하나, 제1 전극영역(140)이 제2 전극영역(150)의 외연을 따라 띠 형상으로 구비되는 점에서 차이가 있다. 또한 연결홈(570)이 제2 전극영역(150)을 사이에 두고 배치되는 복수의 비아홀(160)을 서로 연결하도록 구비된다. 8, most of the configuration is the same as that of the first embodiment described above. However, there is a difference in that the first electrode region 140 is provided in a strip shape along the outer edge of the second electrode region 150. The connection groove 570 is formed to connect the plurality of via holes 160 disposed with the second electrode region 150 therebetween.

이상에서 개시된 실시형태는 본 개시의 바람직한 실시형태를 예시로 설명한 것이므로, 본 개시의 권리범위는 이 기술분야의 통상의 지식을 가진 자가 본 개시의 기술적 사상을 바탕으로 용이하게 변경, 변형 또는 치환할 수 있는 범위까지 포함됨을 밝혀둔다.It is to be understood that the above-described embodiments are illustrative of preferred embodiments of the present disclosure, so that the scope of the present disclosure is to be limited only by the ordinary skilled in the art, To the extent possible.

Claims (11)

제1 도전성을 가지는 제1 반도체층;
상기 제1 반도체층 위에 적층되며, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층;
상기 제1 반도체층과 상기 제2 반도체층 사이에 개재되어 전자와 정공의 재결합에 의해 광자를 생성하는 활성층;
상기 제2 반도체층 위에 형성되며, 서로 전기적으로 절연되도록 형성되며, 각각 상기 제1,2 반도체층에 전기적으로 접속되는 제1,2 전극영역;
상기 제2 반도체층 및 상기 활성층의 관통하여 상기 제1 반도체층에 이르도록 형성되며, 상기 제1 전극영역과 상기 제1 반도체층을 전기적으로 접속시키는 복수의 비아홀;로서, 상기 제1 전극영역 내에 위치되는 적어도 하나의 제1 비아홀;과 상기 제1 전극영역 바깥에 위치되는 적어도 하나의 제2 비아홀;을 가지는 복수의 비아홀; 및
상기 제1 비아홀과 상기 제2 비아홀을 연통시키는 연결홈;을 포함하며,
상기 제2 비아홀은 상기 연결홈을 통해 제1 비아홀을 경유하여 상기 제1 전극영역에 연통되는 것을 특징으로 하는 플립 칩 질화물 반도체 발광소자.A first semiconductor layer having a first conductivity;
A second semiconductor layer stacked on the first semiconductor layer and having a second conductivity different from the first conductivity;
An active layer interposed between the first semiconductor layer and the second semiconductor layer to generate photons by recombination of electrons and holes;
First and second electrode regions formed on the second semiconductor layer and electrically insulated from each other and electrically connected to the first and second semiconductor layers, respectively;
A plurality of via holes formed to penetrate through the second semiconductor layer and the active layer to reach the first semiconductor layer and electrically connect the first electrode region and the first semiconductor layer, A plurality of via holes having at least one first via hole to be located in the first electrode region and at least one second via hole located outside the first electrode region; And
And a connection groove communicating the first via hole and the second via hole,
And the second via hole communicates with the first electrode region via the first via hole through the connection groove. 삭제delete 청구항 1에 있어서,
상기 연결홈은, 그 바닥면이 상기 제1 반도체층으로 구비되는 것을 특징으로 하는 플립 칩 질화물 반도체 발광소자.The method according to claim 1,
Wherein the connection groove has a bottom surface as the first semiconductor layer. 청구항 1에 있어서,
상기 복수의 비아홀은 상기 제1 반도체층과 상기 제1 전극영역을 전기적으로 연결시키는 전도성 물질이 채워지며, 상기 복수의 비아홀의 내부 벽면에는 상기 제2 반도체층 및 상기 활성층을 상기 전도성 물질로부터 전기적으로 절연시키는 절연물질층이 구비되는 것을 특징으로 하는 플립 칩 질화물 반도체 발광소자.The method according to claim 1,
Wherein the plurality of via holes are filled with a conductive material for electrically connecting the first semiconductor layer and the first electrode region, and the second semiconductor layer and the active layer are electrically connected to the inner wall surface of the plurality of via holes from the conductive material And a layer of an insulating material for isolating the flip chip nitride semiconductor light emitting device. 청구항 4에 있어서,
상기 전도성 물질은 상기 제2 비아홀과 상기 연결홈 및 상기 제1 비아홀에 연속적으로 형성되어 제1 반도체층과 상기 제1 전극영역을 전기적으로 연결시키는 것을 특징으로 하는 플립 칩 질화물 반도체 발광소자.The method of claim 4,
Wherein the conductive material is continuously formed in the second via hole, the connection groove, and the first via hole to electrically connect the first semiconductor layer and the first electrode region. 청구항 1에 있어서,
상기 제2 비아홀은 상기 제2 전극영역의 내에 위치되는 것을 특징으로 하는 플립 칩 질화물 반도체 발광소자.The method according to claim 1,
And the second via hole is located within the second electrode region. 청구항 1에 있어서,
상기 제1 반도체층은, n형 도전성을 가지는 반도체층으로 구비되며,
상기 제2 반도체층은, p형 도전성을 가지는 반도체층으로 구비되는 것을 특징으로 하는 플립 칩 질화물 반도체 발광소자.The method according to claim 1,
The first semiconductor layer may include a semiconductor layer having n-type conductivity,
Wherein the second semiconductor layer is a semiconductor layer having p-type conductivity. 청구항 1에 있어서,
상기 제1,2 전극영역과 상기 제2 반도체층 사이에 개재되며, 상기 활성층에서 생성된 광자를 상기 제1 반도체층 측으로 반사하는 반사층;을 포함하는 것을 특징으로 하는 플립 칩 질화물 반도체 발광소자.The method according to claim 1,
And a reflective layer interposed between the first and second electrode regions and the second semiconductor layer and reflecting the photons generated in the active layer toward the first semiconductor layer. 청구항 1에 있어서,
상기 제1,2 전극영역은, 각각 제1,2 넓이를 가지는 전도성 물질층으로 구비되며, 상기 제1 넓이가 제2 넓이보다 넓게 구비되는 것을 특징으로 하는 플립 칩 질화물 반도체 발광소자.The method according to claim 1,
Wherein the first and second electrode regions are formed of a first conductive material layer having a first width and a second width larger than a second width, respectively. 청구항 1에 있어서,
상기 제1 반도체층의 양면 중 상기 활성층의 반대 면에 구비되는 기판;을 더 포함하는 것을 특징으로 하는 플립 칩 질화물 반도체 발광소자.The method according to claim 1,
And a substrate provided on the opposite side of the active layer on both sides of the first semiconductor layer. 기판, 상기 기판에 순차로 적층되는 n형 반도체층, 활성층 및 p형 반도체층을 가지는 플립 칩 질화물 반도체 발광소자에 있어서,
상기 p형 반도체층에 형성되는 반사층;
상기 반사층에 각각 설정된 면적을 가지도록 구비되며, 서로 전기적으로 절연되어 구비되고, 각각 상기 n,p형 반도체층과 전기적으로 접속되는 n,p형 본딩금속층; 및
상기 반사층, 상기 p형 반도체층과 상기 활성층을 관통하여 상기 n형 반도체층이 노출되게 형성되며, 상기 n형 본딩금속층과 상기 n형 반도체층을 전기적으로 접속시키는 복수의 비아홀;로서, 상기 p형 본딩금속층 하부에 위치되는 적어도 하나의 p측 비아홀과, 상기 p측 비아홀을 상기 n형 본딩금속층 하부에 위치되는 비아홀과 연통시키며 상기 n형 반도체층이 노출되게 형성되는 연통홈을 가지는 복수의 비아홀;을 포함하는 플립 칩 질화물 반도체 발광소자.

A flip-chip nitride semiconductor light-emitting device having a substrate, an n-type semiconductor layer sequentially stacked on the substrate, an active layer and a p-type semiconductor layer,
A reflective layer formed on the p-type semiconductor layer;
An n, p-type bonding metal layer which is provided to have an area set in each of the reflective layers and is electrically insulated from each other and is electrically connected to the n, p-type semiconductor layer; And
A plurality of via holes electrically connected to the reflective layer, the p-type semiconductor layer and the active layer to expose the n-type semiconductor layer and electrically connect the n-type bonding metal layer and the n-type semiconductor layer, A plurality of via holes having at least one p-side via hole located under the bonding metal layer, and a communication groove communicating the p-side via hole with a via hole located under the n-type bonding metal layer and exposing the n-type semiconductor layer; Wherein the flip chip nitride semiconductor light emitting device comprises:

KR20130153661A 2013-12-11 2013-12-11 Flip chip type nitride semiconductor light emitting device KR101494331B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130153661A KR101494331B1 (en) 2013-12-11 2013-12-11 Flip chip type nitride semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130153661A KR101494331B1 (en) 2013-12-11 2013-12-11 Flip chip type nitride semiconductor light emitting device

Publications (1)

Publication Number Publication Date
KR101494331B1 true KR101494331B1 (en) 2015-02-23

Family

ID=52593962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130153661A KR101494331B1 (en) 2013-12-11 2013-12-11 Flip chip type nitride semiconductor light emitting device

Country Status (1)

Country Link
KR (1) KR101494331B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021231772A1 (en) * 2020-05-15 2021-11-18 Lumileds Llc Light-emitting device with configurable spatial distribution of emission intensity
US11462666B2 (en) 2020-05-15 2022-10-04 Lumileds Llc Light-emitting device with configurable spatial distribution of emission intensity

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130111800A (en) * 2012-04-02 2013-10-11 삼성전자주식회사 Light emitting device and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130111800A (en) * 2012-04-02 2013-10-11 삼성전자주식회사 Light emitting device and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021231772A1 (en) * 2020-05-15 2021-11-18 Lumileds Llc Light-emitting device with configurable spatial distribution of emission intensity
US11462666B2 (en) 2020-05-15 2022-10-04 Lumileds Llc Light-emitting device with configurable spatial distribution of emission intensity

Similar Documents

Publication Publication Date Title
KR100631840B1 (en) Nitride semiconductor light emitting device for flip chip
US7259447B2 (en) Flip-chip type nitride semiconductor light emitting diode
US20090127572A1 (en) Nitride Semiconductor Light Emitting Device
US20130015465A1 (en) Nitride semiconductor light-emitting device
US20130099248A1 (en) Nitride semiconductor light emitting device
KR20130058406A (en) Semiconductor light emitting device
KR101747349B1 (en) Semiconductor light emitting device
US8735923B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR101494331B1 (en) Flip chip type nitride semiconductor light emitting device
KR20110132160A (en) Semiconductor light emitting diode and method of manufacturing thereof
KR100587018B1 (en) Nitride semiconductor light emitting diode for flip chip structure
KR100631842B1 (en) Nitride semiconductor light emitting device
KR100631970B1 (en) Nitride semiconductor light emitting device for flip chip
KR101449032B1 (en) flip-chip structured group 3 nitride-based semiconductor light emitting diodes and methods to fabricate them
CN112447892A (en) Light emitting element and method for manufacturing the same
KR101068864B1 (en) Semiconductor light emitting device and menufacturing method thereof
KR100836132B1 (en) Nitride semiconductor light emitting diode
US20140353578A1 (en) Light-emitting device
US9525104B2 (en) Light-emitting diode
CN112424960B (en) Light emitting diode and manufacturing method thereof
KR101428069B1 (en) flip-chip structured group 3 nitride-based semiconductor light emitting diodes and methods to fabricate them
KR101480552B1 (en) group 3 nitride-based semiconductor light emitting diodes and methods to fabricate them
KR20100133157A (en) Semiconductor light emitting device and manufacturing method of the same
US20140054544A1 (en) Light emitting device
KR101428068B1 (en) group 3 nitride-based semiconductor light emitting diodes and methods to fabricate them

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee