KR101490394B1 - 칩 실장용 어레이 기판 및 이를 제조하는 방법 - Google Patents

칩 실장용 어레이 기판 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR101490394B1
KR101490394B1 KR20130129171A KR20130129171A KR101490394B1 KR 101490394 B1 KR101490394 B1 KR 101490394B1 KR 20130129171 A KR20130129171 A KR 20130129171A KR 20130129171 A KR20130129171 A KR 20130129171A KR 101490394 B1 KR101490394 B1 KR 101490394B1
Authority
KR
South Korea
Prior art keywords
chip
conductive
array substrate
chip mounting
present
Prior art date
Application number
KR20130129171A
Other languages
English (en)
Inventor
남기명
박승호
전영철
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR20130129171A priority Critical patent/KR101490394B1/ko
Priority to US14/525,478 priority patent/US9847462B2/en
Priority to CN201410586597.2A priority patent/CN104576883B/zh
Application granted granted Critical
Publication of KR101490394B1 publication Critical patent/KR101490394B1/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0081—Mechanical or electrical aspects of the light guide and light source in the lighting device peculiar to the adaptation to planar light guides, e.g. concerning packaging
    • G02B6/0083—Details of electrical connections of light sources to drivers, circuit boards, or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 칩 실장용 어레이 기판에 관한것으로 칩원판에 대하여 일 방향으로 적층된 복수의 도전층; 도전층과 교호로 적층되어 도전층을 전기적으로 분리시키는 복수의 절연층; 및 칩원판의 상면에서 복수의 절연층을 포함하는 영역에 대하여 소정 깊이에 이르는 홈으로 이루어지는 캐비티를 포함한다. 본 발명에 따르면, 단일 구성의 광소자 어레이를 선광원으로 이용하므로 광소자에서 출사되는 광의 출사각이 커져, 광량 공급을 위한 간격의 형성이 불필요하다. 따라서 디스플레이 장치를 보다 단순하게 구성할 수 있다. 나아가 복수의 LED칩을 인쇄회로기판에 솔더링할 필요가 없어, 보다 백라이트의 두께를 줄일수 있다..

Description

칩 실장용 어레이 기판 및 이를 제조하는 방법{Array substrate for mounting a chip and method for manufacturing the same}
본 발명은 칩 실장용 어레이 기판 및 이를 제조하는 방법에 관한 것으로, 보다 상세하게는 광소자 칩이 실장되는 백라이트 유닛용 광소자 어레이 기판에 관한 것이다.
잘 알려진 바와 같이, TV나 컴퓨터 모니터 등과 같은 평판 표시기에는 액정 표시 장치(Liquid Cristal Display; LCD)가 널리 사용되고 있는데, 백라이트 유닛(Back Light Unit; BLU)은 이러한 LCD 뒤에서 빛을 내는 발광체 부분이다.
따라서, BLU는 측면에서 입사된 광을 정면으로 안내하는 도광판을 포함하는데, 근래들어 도광판의 측면 선광원으로 LED 어레이가 사용되고 있다. 그러나, 종래의 광소자 어레이에 따르면, 백라이트 유닛용 광원으로 개별의 LED 패키지를 어레이로 조합하여 모듈을 만들려면, 색편차를 최소화한 것으로 분류하여 조립해야 하는데, 단위 개별로 나눠진 LED 패키지들을 분류하고 조립하는 것은 제조에 있어 공정상의 어려움이 요구되는 단점이 있다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 단일 구성의 광소자 어레이를 선광원으로 이용하는 칩 실장용 어레이 기판을 제작하는 것을 목적으로 한다. 보다 상세하게는 광소자 어레이를 제작하기 위한 어레이 기판을 제안하는 것을 목적으로 한다.
상기 기술적 과제를 해결하기 위한 본 실시예에 따른 칩 실장용 어레이 기판은 복수의 도전부; 및 상기 도전부를 전기적으로 분리시키는 적어도 하나의 절연부를 포함하고, 상기 복수의 도전부 중 양단에 위치하는 도전부는 칩이 실장되는 상기 도전부의 표면과 높이차를 갖는 돌출부를 더 포함한다.
상기 도전부중 적어도 하나의 도전부는 상기 칩 실장용 어레이 기판과 회로 기판의 솔더링을 위한 오목부를 포함하는 것이 바람직하다.
상기 오목부는 상기 칩 실장용 어레이 기판이 상기 회로 기판과 솔더링되는 면에서 내측 방향으로 형성되는 것이 바람직하다.
상기 오목부는 상기 칩이 실장되는 상기 도전부의 표면에서 상기 표면에 대한 배면에 이르기까지 형성되되, 상기 오목부의 폭은 상기 배면으로 갈수록 넓어지는 것이 바람직하다.
상기 오목부는 상기 도전부의 상기 칩이 실장되는 표면의 배면에서 내측 방향으로 형성되는 것이 바람직하다.
상기 칩 실장용 어레이 기판은 상기 오목부의 표면에 형성된 도금층을 더 포함한다.
상기 돌출부는 상기 도전부의 표면과 연속되는 소정의 각을 갖는 경사면을 포함하는 것이 바람직하다.
상기 기술적 과제를 해결하기 위한 본 실시예에 따른 칩 실장용 어레이 기판은 일 방향으로 배열되며, 상기 배열 방향에 따라 복수의 칩이 실장되는 복수의 도전부; 및 상기 도전부와 교호로 배열되어 상기 도전부를 전기적으로 분리시키는 복수의 절연부를 포함하고, 상기 복수의 도전부 중 양단에 위치하는 도전부는 상기 칩이 실장되는 상기 도전부의 표면과 높이차를 갖는 돌출부를 더 포함한다.
상기 기술적 과제를 해결하기 위한 본 실시예에 따른 칩 실장용 어레이 기판의 제조 방법은 칩원판에 대하여 일방향으로 복수의 도전층 및 상기 도전층을 전기적으로 분리시키기 위한 적어도 하나의 절연층을 교호로 적층하는 적층 단계; 상기 칩원판의 상면에서 상기 절연층을 포함하는 영역에 대하여 칩을 실장하기 위한 소정 깊이에 이르는 칩 실장 표면을 형성하는 절삭 단계; 및 상기 칩원판을 미리 결정된 절단면에 따라 절단하는 절단 단계를 포함한다.
본 발명에 따른 칩 실장용 어레이 기판을 이용하여 광소자 어레이를 선광원으로 제조하면, 백라이트 유닛용 광원의 색좌표 편차를 최소화 하고 공정의 용이성을 향상시킬 수 있다. 또한 단일 구성의 광소자 어레이를 선광원으로 이용하므로 광소자에서 출사되는 광의 출사각이 커져, 광량 공급을 위한 간격의 형성이 불필요하다. 따라서 디스플레이 장치를 보다 단순하게 구성할 수 있다. 나아가 복수의 LED칩을 인쇄회로기판에 솔더링할 필요가 없어, 보다 백라이트의 두께를 줄일수 있다.
도 1a 및 도 1b는 각각 종래 LED 칩 기판으로 구성된 LED 어레이의 정면도 및 평면도이다.
도 2a 및 도 2b는 각각 본 발명의 칩 실장용 어레이 기판의 윗면도 및 옆면도이다.
도 2c 및 도 2d는 각각 본 발명의 칩 실장용 어레이 기판의 윗면도 및 옆면도이다.
도 2e 및 도 2f는 각각 본 발명의 칩 실장용 어레이 기판의 윗면도 및 옆면도이다.
도 2g 및 도 2h는 각각 본 발명의 칩 실장용 어레이 기판의 윗면도 및 옆면도이다.
도 2i 및 도 2j 각각 본 발명의 칩 실장용 어레이 기판의 윗면도 및 옆면도이다.
도 3은 본 발명의 칩 실장용 어레이 기판의 제조 방법을 설명하기 위한 흐름도이다.
도 4a 내지 도 4e는 칩 실장용 어레이 기판의 제조 하는 과정을 보인 도이다.
이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와같이 특별히 열거된 실시예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
또한, 발명을 설명함에 있어서 발명과 관련된 공지 기술에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하에는 첨부한 도면을 참조하여 본 칩 실장용 어레이 기판의 바람직한 실시예에 대해 상세하게 설명하는데, 편의상 칩으로서 LED를 예로 들어 설명한다.
도 1a 및 도 1b를 참조하면, 도 1a 및 도 1b는 각각 LED가 실장된 패키지로서 이들을 어레이로 조합한 LED 어레이의 정면도 및 평면도이다.
도 1에 도시한 바와 같이, BLU용 측면 선광원으로 사용되는 LED 어레이는 기다란 띠 형상의 인쇄회로기판(100) 위에 복수의 LED 패키지(200)이 간격을 두고 배치되어 이루어진다. 전술한 구성에서, 각각의 LED 패키지(200)은 절연층(220)을 사이에 두고 상호 절연되어 있는 알루미늄 기판(210)의 상면에 LED 칩(240) 와이어 본딩(250)되어 이루어지는데, 반사 성능을 향상시키기 위해 알루미늄 기판(210)의 상면에서 소정 깊이에 이르도록 형성된 요홈으로 이루어진 캐비티 내부에 LED칩(240)이 실장된다. 그러나 전술한 바와 같은 종래의 광소자 어레이에 따르면, 백라이트 유닛용 광원으로 개별의 LED 칩 기판을 어레이로 조합하여 모듈을 만들려면, 색편차를 최소화한 것으로 분류하여 조립해야 하는 공정상 어려움이 있었다.
이하 도 2a 및 도 2b를 참조하여 본 실시예에 따른 칩 실장용 어레이 기판에 대하여 설명한다. 도 2a 및 도 2b는 각각 칩 실장용 어레이 기판의 정면도 및 평면도이다. 도 2a 및 도 2b에 도시한 바와 같이, 본 실시예에 따른 칩 실장용 어레이 기판은 도전부(A), 절연부(B), 돌출부(110) 및 오목부(120)를 포함한다.
본 실시예에서 도전부(A)는 일 방향으로 배열되며, 상기 배열 방향에 따라 복수의 칩이 실장된다. 일 방향이란, 완성된 기판상에서 단일한 방향으로 배열되는 것을 의미한다. 나아가 도전부(A)의 표면에 칩이 실장되므로 칩 역시 배열된 도전부(A)의 배열 방향에 따라 실장되게 된다.
절연부(B)은 도전부(A)와 교호로 적층되어 도전부(A)를 전기적으로 분리시킨다. 즉 절연부(B)는 도전부(A)의 전극을 분리시키며, 이를 통해 실장된 칩에 다른 전극을 인가할 수 있다. 절연부(B)는 도전부(A)에 비하여 두께가 얇으며, 구성으로 절연필름을 이용할 수 있다
본 실시예에서 도전부(A)에 실장되는 칩은 칩의 형상에 따라 도전부(A)에 직접 접하거나, 와이어 본딩 등을 통해 도전부(A)와 접촉할 수 있다.
또한 칩의 형상에 따라 본 실시예에 따른 어레이 기판은 절연부(B)의 구성을 달리 할 수 있다.
도 2a 및 2b를 참조하면 본 실시예에서는 두개의 절연부(B)로 구성되어, 하나의 절연부(B)로 분리된 도전부(A)에는 양(+)극을 인가하고, 다른 하나의 절연부(B)로 분리되는 도전부(A)에는 음(-)극을 인가한다. 또한 전극이 인가되지 않은 도전부(A)에 실장된 칩 들은 칩간 와이어 본딩 등을 통하여 서로 전기적으로 연결함으로써, 전극이 인가된 도전부(A)에 실장된 칩과 서로 연결되어 각각 전극을 인가 받을 수 있다.
또는 다른 실시예에서는 절연부(B)를 실장되는 칩의 개수에 대응되도록 배열하고, 절연부(B)로 분리된 도전부(A) 각각에 칩을 실장시킨다. 본 실시예에서는 절연부(B)로 분리된 이웃하는 도전부(A)에는 각각 다른 전극을 인가하고, 와이어 본딩 또는 칩이 직접 이웃하는 도전부(A)와 접하는 구조로 구성하여 전극을 인가 받을 수도 있다.
나아가, 본 실시예에서 복수의 도전부(A) 중 양단에 위치하는 도전부(A)는 칩이 실장되는 상기 도전부(A)의 표면과 높이차를 가지며 형성되는 돌출부(110)를 포함한다.
즉 도 2b를 참조하면, 본 실시예에서 양 단의 전도부는 도전부(A)의 표면보다 높이가 높은 돌출부(110)를 더 포함한다. 돌출부(110)는 기판에 칩 실장 후 봉지(encapsulte)를 위한 봉지재의 주입시 봉지재가 흘러 넘치지 않도록 댐 역할을 한다.
나아가 도 2i, 2j를 참조하면, 본 실시예에서 돌출부(110)는 도전부(A)의 표면과 연속되는 소정의 각을 갖는 경사면을 더 포함할 수 있다. 즉 도 2b는 도전부(A)의 표면에 대하여 돌출부(110)가 솟아 있는 형태이나, 도 2i, 2j는 돌출부(110)의 한 면을 경사지게 배치하여 도전부(A)의 표면과 연속되게 형성할 수 있다. 이러한 경우 돌출부(110)의 경사면은 LED칩이 실장되는 경우 LED칩에서 발광되는 광의 반사기의 역할을 할 수 있다.
따라서, 본 실시예에서 경사면의 경사각은 돌출부(110)의 봉지재에 대한 댐 역할과 반사기의 역할을 모두 충족 시키는 범위내에서 결정되는 것이 바람직하다.
또한 도 2e, 2f를 참조하면, 본 실시예에서 돌출부(110)는 양 단의 도전부(A)외에 기판의 중간위치에 배열된 도전부(A)에 대하여도 형성 될 수 있다. 기판의 길이에 따라서 적절히 분할하여 돌출부(110)를 배치함으로써, 봉지재의 누출을 더욱 방지할 수 있다.
나아가, 본 실시예에서의 도전부(A) 중 적어도 하나의 도전부(A)는 상기 칩 실장용 어레이 기판과 회로 기판의 솔더링을 위한 오목부(120)를 포함할 수 있다.
본 실시예에서 어레이 기판은 칩이 실장된 후 인쇄회로기판과 솔더링되어 전극을 인가 받고, 백라이트 유닛으로 광을 출사하거나 실장된 칩에 따른 기능을 수행하게 된다.
따라서, 본 실시예에서 어레이 기판의 도전부(A)와 인쇄회로기판의 솔더링을 위해서 도전부(A)를 구성하는 물질이 솔더링이 잘되지 않는 경우, 솔더페이스트를 도포하거나 또는 솔더링 면적을 확보하기 위하여 도전부(A)에 오목부(120)를 더 포함할 수 있다.
즉 도 2a, 2b를 참조하면, 본 실시예에 따른 어레이 기판은 배열된 도전부(A) 중 양 단에 위치하는 도전부(A)의 돌출부(110)를 포함하는 영역에 대하여 오목부(120)가 형성되어 있으며, 도전부(A)의 중간 영역에 대해서도 복수의 오목부(120)를 형성하고 있다.
즉, 본 실시예에서 칩 실장용 어레이 기판이 상기 회로 기판과 솔더링되는 면에서 내측 방향으로 형성되며 따라서, 이 경우 오목부(120)에 솔더페이스트를 도포하여 광소자가 정면을 향하도록 모로 누인 채로 인쇄회로기판에 솔더링되게 된다. 오목부(120)의 형상은 솔더링 표면적을 넓히기 위한 것으로 본 실시예에서는 호 형태로 형성되나, 필요에 따라서 사각형이나 삼각형 등의 형태로 형성될 수 있다.
나아가 본 실시예에서 호 형태의 오목부(120)는 후술하는 칩 원판에 대하여 본 실시예에 따른 어레이 기판을 제조하기 위한 절단단계의 절단선에 따라 형성될 수 있다. 즉 절단을 위한 절단선 상의 일위치에 드릴링 등으로 구멍을 낸 후 어레이 기판을 제조하기 위해 절단하게 되면 도 2a와 2b와 같은 호 형태의 오목부(120)를 형성할 수 있다.
나아가 도 2d를 참조하면 본 실시예에서의 오목부(120)는 오목부(120)는 상기 칩이 실장되는 상기 도전부(A)의 표면에서 상기 표면에 대한 배면에 이르기까지 형성되되, 상기 오목부(120)의 폭은 상기 배면으로 갈수록 넓어지는 것일 수 있다. 즉, 도 2a와 2b에 따른 칩 실장용 어레이 기판에서 오목부(120)는 칩이 실장되는 표면과 배면에 대하여 일정한 폭을 가지나, 2c, 2d의 경우 표면은 폭이 좁으나 배면으로 갈수록 폭이 넓어지는 오목부(120)가 형성되어 있다.
즉, 칩의 실장후 칩 표면을 봉지재로 봉지하는 경우 생성된 오목부(120)로 봉지재가 누출되는 것을 방지하기 위하여 표면에 대해서는 폭이 좁은 오목부(120)를 형성하는 것이 바람직하다.
또는 도 2e, 2f와 같이 돌출부(110)를 어레이 기판의 중간위치에 더 배치하고, 오목부(120)를 양단 및 중간위치의 돌출부(110)를 포함하는 영역에 대하여만 형성하여 봉지재의 오목부(120)로의 누출을 방지하는 것도 가능하다.
나아가, 도 2g, 2h를 참조하면 본 실시예에서 오목부(120)를 도전부(A)의 상기 칩이 실장되는 표면의 배면에서 내측 방향으로 형성하는 것도 가능하다.
즉 도 2a, 2b의 경우 오목부(120)를 표면에서 배면에 이르기까지 형성하고 있으나, 배면에 대해서만 소정 깊이의 홈으로 형성하는 것도 가능하다. 이러한 형태의 오목부(120)는 어레이 기판이 절단되기 전의 칩 원판에 대하여 배면에서 직선 형태의 홈을 내는 것을 통해 형성할 수 있다. 즉, 홈이 형성된후 칩 원판을 절단하게 되면 도 2g, 2h와 같은 형태의 어레이 기판의 솔더링을 위한 오목부(120)를 형성할 수 있다.
본 실시예에 따른 오목부(120)는 드릴링 공정에 비해 제작 공정이 단순하며, 칩이 실장되는 표면과 접하는 영역이 없으므로 봉지재의 누출이 발생되지 않게 된다. 또한 본 실시예에서 오목부(120)는 단면이 사각형 형태이나 상술한 칩 원판 상태에서의 홈을 내는 공정에 따라 삼각형 형태나 다른 형태로 형성 될 수 있음은 물론이다.
또한, 본 실시예에서 오목부(120)의 표면에는 도금층이 더 형성될 수 있다. 즉, 본 실시예에서 도전부(A)의 재료로 알루미늄이 사용되는 경우 칩 실장용 어레이 기판과 인쇄회로기판의 납땜을 보다 확실하게 하기 위하여 오목부(120)의 표면에 도금층을 형성할 수 있다.
나아가, 본 실시예에 따른 오목부(120)는 솔더링을 위한 것으로 설명하였으나, 어레이 기판의 구조에 따라 실장되는 칩에 전극을 인가하기 위한 전극부로 기능 할 수도 있으며, 본 실시에에 따른 각 구성의 기능은 본 실시예로만 한정되지 않고 실장되는 칩의 실장 방법이나, 기판이 접합되는 인쇄회로기판의 회로 구성에 따라 다양한 기능을 할 수 있다.
또한, 본 실시예에 따른 칩 실장용 어레이 기판의 경우 상면에 솔더 레지스트, 바람직하게는 광반사 성능이 좋은 백색 솔더 레지스트를 도포하여, 솔더 페이스트가 칩기판을 타고 올라와서 오염되어 절연성능이 저하되는 것을 방지하는 한편 도금 재료의 낭비를 줄이고, 2차 반사를 통해 광반사 성능을 향상시킬 수 있다.
이상의 본 실시예에 따른 어레이 기판을 이용하면, 도 1, 도 2와 같이 복수의 칩이 실장된 단위 칩 기판을 간격을 두고 인쇄회로기판에 솔더링하는 공정이 불필요하게 되며, 본 발명에 따른 칩 실장용 어레이 기판을 이용하여 광소자 어레이를 선광원으로 제조하면, 백라이트 유닛용 광원의 색좌표 편차를 최소화 하고 공정의 용이성을 향상시킬 수 있다. 또한 단일 구성의 광소자 어레이를 선광원으로 이용하므로 광소자에서 출사되는 광의 출사각이 커져, 광량 공급을 위한 간격의 형성이 불필요하다. 따라서 디스플레이 장치를 보다 단순하게 구성할 수 있다. 나아가 복수의 LED칩을 인쇄회로기판에 솔더링할 필요가 없어, 보다 백라이트의 두께를 줄일수 있다.
이하 상술한 실시예에 따른 어레이 기판을 제조하는 방법에 대하여 설명한다.
도 3은 본 발명의 칩 실장용 어레이 기판의 제조 방법을 설명하기 위한 흐름도이고, 도 4a 내지 도 4e는 절연부(B)를 갖는 칩 원판을 제조하는 과정을 나타내는 도이다.
도 3을 참조하면, 본 실시예에 따른 칩 실장용 어레이 기판의 제조 방법은 적층 단계(S100), 절삭 단계(S200), 및 절단 (S300)를 포함한다.
도 3에 도시한 바와 같이 본 발명의 칩 실장용 어레이 기판의 제조 방법에 따르면, 먼저 적층 단계(S100)에서는 복수의 절연층을 갖는 칩원판을 제조하는 단계로서, 칩원판에 대하여 일방향으로 복수의 도전층 및 도전층을 전기적으로 분리시키기 위한 적어도 하나의 절연층을 교호로 적층한다.
이와 관련하여 도 4a에 도시한 바와 같이, 도전층으로써 소정 두께를 갖는 복수의 알루미늄 판재(A)를 절연층으로서 절연 필름(B)을 사이에 두고 접합하여 적층한 상태에서 가열 및 가압함으로써 도 4b에 도시한 바와 같이 내부에 복수의 절연층(B)이 간격을 두고 배열되어 있는 알루미늄괴(塊)가 제조된다. 다음으로 이렇게 제조된 알루미늄괴를 도 4b에 점선으로 도시한 바 와 같이 절연층(B)이 포함되도록 수직으로 절단함으로써 도 4c에 도시한 바와 같이 복수의 절연층(B) 이 간격을 두고 평행하게 배열된 칩원판의 제조가 완료된다. 도 4c에서 점선은 각각의 칩 실장용 어레이 기판을 형성하기 위한 절단선을 나타낸다.
다음으로 절삭 단계(S200)에서는 칩원판의 상면에서 절연층을 포함하는 영역에 대하여 소정 깊이에 이르는 홈으로 이루어지는 칩이 실장되는 표면을 절삭한다. 표면의 절삭을 통해 절삭되지 않은 부분에 대하여 상술한 돌출부가 형성될 수 있다.
즉, 도 4d에 도시한 바와 같이 각각의 칩기판 영역에 칩기판의 상면에서 소정 깊이에 이르는 표면을, 예를 들어 절삭 가공등에 의해 형성하는데, 이 경우에 표면에 절연층(B)이 통과되어야 한다. 나아가 절삭 단계(S200)는 도 4d에 도시한 바와 같이 절단을 위한 절단선 상의 일위치에 드릴링 등으로 구멍을 내거나 어레이 기판이 절단되기 전의 칩 원판에 대하여 배면에서 직선 형태의 홈을 내는 것을 통해 솔더링부를 형성할 수 있다.
즉, 칩 원판 상태에서 절연층을 사이에 두고 복수의 관통공을 칩 원판의 상면에서 배면에 이르기 까지 형성하거나, 배면에 대하여 소정의 깊이로 오목한 홈을 형성하여, 본 실시예에 따른 칩 실장용 어레이 기판이 인쇄회로기판에 솔더링 되기 위한 솔더링부를 형성한다.
나아가, 본 실시예에 따른 솔더링부는 솔더링 뿐만 아니라, 어레이 기판의 구조에 따라 실장되는 칩에 전극을 인가하기 위한 전극부로 기능 할 수도 있으며, 본 실시에에 따른 각 구성의 기능은 상술한 예로만 한정되지 않고 실장되는 칩의 실장 방법이나, 기판이 접합되는 인쇄회로기판의 회로 구성에 따라 다양한 기능을 할 수 있다.
또한 솔더링부를 형성한 이후 상술한 바와 같이 솔더링부의 표면에 도금층을 형성하는 단계를 더 포함하여, 칩 실장용 어레이 기판이 인쇄회로기판에 확실하게 납땜될 수 있도록 도금층을 더 형성할 수 있다.
다음 절단 단계(S300)에서 솔더링부 및 돌출부가 형성된 칩 원판을 절단 선을 따라 절단하여 도 2a 내지 2j와 같은 칩 기판을 제조할 수 있다.
이러한 절단 공정은 칩원판의 하부를 접착 테이프 등으로 고정한 상태에서 수행될 수 있을 것이다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다.
따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (13)

  1. 복수의 도전부; 및
    상기 도전부를 전기적으로 분리시키며 상기 도전부와 교호로 배열되는 복수의 절연부를 포함하고,
    상기 도전부는 양단에서 칩이 실장되는 상기 도전부의 표면과 높이차를 갖는 돌출부; 및
    상기 칩 실장용 어레이 기판이 회로 기판과 솔더링되는 면에서 내측 방향으로 오목한 오목부를 포함하고,
    상기 오목부는 상기 표면에서 상기 표면에 대한 배면에 이르기까지 형성되되, 상기 오목부의 폭은 상기 배면으로 갈수록 넓어지는 것을 특징으로 하는 칩 실장용 어레이 기판.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 칩 실장용 어레이 기판은 상기 오목부의 표면에 형성된 도금층을 더 포함하는 것을 특징으로 하는 칩 실장용 어레이 기판.
  7. 제 1 항에 있어서,
    상기 돌출부는 상기 도전부의 표면과 연속되는 소정의 각을 갖는 경사면을 포함하는 것을 특징으로 하는 칩 실장용 어레이 기판.
  8. 삭제
  9. 칩원판에 대하여 일방향으로 복수의 도전층 및 상기 도전층을 전기적으로 분리시키기 위한 적어도 하나의 절연층을 교호로 적층하는 적층 단계;
    상기 칩원판의 상면에서 상기 절연층을 포함하는 영역에 대하여 칩을 실장하기 위한 소정 깊이에 이르는 칩 실장 표면을 형성하는 절삭 단계;
    상기 칩 실장용 어레이 기판이 회로 기판과 솔더링되는 면에서 내측 방향으로 오목한 홈으로 솔더링 부를 형성하는 솔더링부 형성 단계; 및
    상기 칩원판을 미리 결정된 절단면에 따라 절단하는 절단 단계를 포함하고,
    상기 절삭 단계는 상기 도전층의 양단에서 칩이 실장되는 상기 도전층의 표면과 높이차를 갖는 돌출부를 형성하고,
    상기 솔더링부 형성 단계는 상기 홈이 상기 표면에서 상기 표면에 대한 배면에 이르기까지 형성되되, 상기 홈의 폭은 상기 배면으로 갈수록 넓어지도록 형성하는 것을 특징으로 하는 칩 실장용 어레이 기판 제조 방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제 9 항에 있어서,
    상기 칩 실장용 어레이 기판 제조 방법은
    상기 솔더링부의 표면에 도금층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 칩 실장용 어레이 기판 제조 방법.
KR20130129171A 2013-10-29 2013-10-29 칩 실장용 어레이 기판 및 이를 제조하는 방법 KR101490394B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20130129171A KR101490394B1 (ko) 2013-10-29 2013-10-29 칩 실장용 어레이 기판 및 이를 제조하는 방법
US14/525,478 US9847462B2 (en) 2013-10-29 2014-10-28 Array substrate for mounting chip and method for manufacturing the same
CN201410586597.2A CN104576883B (zh) 2013-10-29 2014-10-28 芯片安装用阵列基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130129171A KR101490394B1 (ko) 2013-10-29 2013-10-29 칩 실장용 어레이 기판 및 이를 제조하는 방법

Publications (1)

Publication Number Publication Date
KR101490394B1 true KR101490394B1 (ko) 2015-02-06

Family

ID=52591416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130129171A KR101490394B1 (ko) 2013-10-29 2013-10-29 칩 실장용 어레이 기판 및 이를 제조하는 방법

Country Status (1)

Country Link
KR (1) KR101490394B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110115506A (ko) * 2010-04-15 2011-10-21 삼성엘이디 주식회사 발광다이오드 패키지, 이를 포함한 조명 장치 및 발광다이오드 패키지 제조방법
KR101306247B1 (ko) * 2012-05-11 2013-09-17 (주)포인트엔지니어링 백라이트 유닛용 광소자 제조 방법 및 이에 의해 제조된 광소자와 그 어레이

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110115506A (ko) * 2010-04-15 2011-10-21 삼성엘이디 주식회사 발광다이오드 패키지, 이를 포함한 조명 장치 및 발광다이오드 패키지 제조방법
KR101306247B1 (ko) * 2012-05-11 2013-09-17 (주)포인트엔지니어링 백라이트 유닛용 광소자 제조 방법 및 이에 의해 제조된 광소자와 그 어레이

Similar Documents

Publication Publication Date Title
KR100732267B1 (ko) 선형 광원장치 및 그 제조방법, 그리고 면 발광장치
JP4144498B2 (ja) 線状光源装置及びその製造方法、並びに、面発光装置
JP5940775B2 (ja) 液晶表示装置バックライト用ｌｅｄ光源装置および液晶表示装置
US20150085527A1 (en) Light source module, fabrication method therefor, and backlight unit including the same
JP5482098B2 (ja) 発光装置
KR20130022074A (ko) 발광 모듈 및 백라이트 유닛
WO2007004450A1 (ja) 線状光源装置、面発光装置および液晶表示装置
US10957676B2 (en) LED package
JP7064127B2 (ja) 発光装置およびその製造方法
US8853726B2 (en) Light emitting device package and lighting system having the same
KR20130030619A (ko) 발광 모듈 및 이를 구비한 백라이트 유닛
US9847462B2 (en) Array substrate for mounting chip and method for manufacturing the same
KR102122361B1 (ko) 플립칩 엘이디 패키지 기판 및 플립칩 엘이디 패키지 구조
JP2014033237A (ja) 発光装置
JP4725583B2 (ja) 線状光源装置
JP2013089717A (ja) Ｌｅｄモジュール
KR101490394B1 (ko) 칩 실장용 어레이 기판 및 이를 제조하는 방법
CN114360390B (zh) 一种用于拼接的led显示模组的制作方法
KR20170101718A (ko) 발광모듈, 발광 캐비닛 및 표시장치
KR20200051929A (ko) 마이크로 엘이디 디스플레이 패널 및 그 제조방법
KR102126536B1 (ko) 선광원 및 이의 제조 방법
CN112271173A (zh) 双层基板及光源装置
JP5436353B2 (ja) 発光装置
KR101815963B1 (ko) 칩 패키지 및 칩 패키지 제조방법
KR102008286B1 (ko) 발광 소자 및 이를 이용하는 라이트 유닛

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 5