KR101487762B1 - Method of forming an insulating film - Google Patents

Method of forming an insulating film Download PDF

Info

Publication number
KR101487762B1
KR101487762B1 KR20080046164A KR20080046164A KR101487762B1 KR 101487762 B1 KR101487762 B1 KR 101487762B1 KR 20080046164 A KR20080046164 A KR 20080046164A KR 20080046164 A KR20080046164 A KR 20080046164A KR 101487762 B1 KR101487762 B1 KR 101487762B1
Authority
KR
South Korea
Prior art keywords
insulating film
formula
film
gas
forming
Prior art date
Application number
KR20080046164A
Other languages
Korean (ko)
Other versions
KR20090120229A (en
Inventor
이철우
Original Assignee
주식회사 테스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 테스 filed Critical 주식회사 테스
Priority to KR20080046164A priority Critical patent/KR101487762B1/en
Publication of KR20090120229A publication Critical patent/KR20090120229A/en
Application granted granted Critical
Publication of KR101487762B1 publication Critical patent/KR101487762B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 절연막 형성 방법에 관한 것으로, 소정의 구조가 형성된 기판 상에 하이드로카본 아미노 치환체가 포함된 실리콘 전구체와 산화 가스 및 수증기를 이용하여 절연막을 형성한 후 열처리 공정을 실시한다.The present invention relates to a method of forming an insulating film, and a heat treatment process is performed after forming an insulating film using a silicon precursor containing a hydrocarbon-amino-substituted substance, an oxidizing gas and water vapor on a substrate having a predetermined structure formed thereon.

본 발명에 의하면, 절연막이 유동성을 갖게 되어 막내에 보이드가 제거되고, 스트레스에 의한 크랙 등이 발생되지 않도록 한다. 따라서, 반도체 소자의 신뢰성을 향상시킬 수 있다.According to the present invention, the insulating film has fluidity so that voids are removed in the film, and cracks due to stress are not generated. Therefore, the reliability of the semiconductor device can be improved.

절연막, 하이드로카본, 아미노 치환체, 실리콘 전구체, 수증기, 유동성 An insulating film, a hydrocarbon, an amino substituent, a silicon precursor, water vapor, fluidity

Description

절연막 형성 방법{Method of forming an insulating film}[0001] The present invention relates to a method of forming an insulating film,

본 발명은 절연막 형성 방법에 관한 것으로, 특히 하이드로카본(hydro carbon) 아미노 치환체가 포함된 실리콘 전구체와 수증기를 이용한 절연막 형성 방법에 관한 것이다.The present invention relates to a method of forming an insulating film, and more particularly, to a method of forming an insulating film using a silicon precursor containing a hydrocarbon amino substituent and water vapor.

반도체 소자의 집적도가 향상됨에 따라 반도체 소자의 구성 요소들의 선폭과 간격이 점차 미세해지고 있다. 예를들어 반도체 소자를 구성하는 금속 배선의 선폭과 간격이 점차 미세해지고 있으며, 소자 분리막 또한 폭 및 간격이 점차 미세해지고 있다. 따라서, 종횡비(aspect ratio) 또한 점차 커지게 된다.As the degree of integration of semiconductor elements is improved, the line widths and spacing of the elements of the semiconductor elements are becoming finer. For example, the line width and spacing of the metal wiring constituting the semiconductor element are becoming finer and the width and the interval of the element separating film are gradually becoming finer. Therefore, the aspect ratio also becomes larger.

소자 분리막을 형성하기 위한 트렌치 또는 금속 배선 사이 등의 갭필 공정은 바닥면에서부터 순차적으로 절연막이 증착되면서 갭필되어야 한다. 그러나, 예를들어 트렌치 바닥면 뿐만 아니라 입구나 측벽에도 동시에 절연막이 증착됨으로써 발생하는 오버행(overhang) 현상 때문에 트렌치가 완전히 갭필되기 이전에 트렌치 상부가 막혀 트렌치 내부에 보이드(void)가 발생된다. 이러한 보이드는 트렌치의 종 횡비(aspect ratio)가 커질수록 빈번하게 발생되고, 또한 보이드는 소자의 특성을 저하시키는 원인이 된다. 따라서, 트렌치 갭필 공정에서는 보이드의 발생을 억제하는 것이 중요한 공정 목표 중의 하나라고 할 수 있다.A gapfil process such as a trench or a metal interconnection line for forming an element isolation film must be taped while sequentially depositing an insulating film from the bottom surface. However, due to an overhang phenomenon caused, for example, by the deposition of an insulating film on the trench bottom surface as well as at the entrance or the side wall, voids are formed inside the trench due to clogging of the trench before the trench is completely capped. These voids are generated more frequently as the aspect ratio of the trench becomes larger, and voids cause degradation of the characteristics of the device. Therefore, it can be said that suppressing the generation of voids in the trench-gapfil process is one of the important process targets.

갭필 공정은 화학기상증착(Chemical Vapor Deposition: 이하, "CVD"라 함) 방법을 주로 이용하는데, 반도체 소자의 집적도가 높아지고 종횡비가 커짐에 따라 일반적인 CVD 방법을 이용하는 데는 한계가 있다. 따라서, 최근에는 고밀도 플라즈마(High Density Plasma; HDP)를 이용하는 HDPCVD 방법을 이용하거나, 오존(O3) TEOS(tetraethyl orthosilicate)막을 형성한 후 SOG(Spin On Glass)막을 형성하거나, 오존 TEOS막을 형성한 후 HDP막을 형성하여 갭필 공정을 실시하게 된다. 이때, 갭필 물질로는 SOG, TEOS, BPSG(Boron Phospho Silicate Glass) 등이 이용된다.The gapfil process mainly uses a chemical vapor deposition (hereinafter, referred to as "CVD") method. However, as the degree of integration of semiconductor devices is increased and the aspect ratio is increased, there is a limitation in using a general CVD method. Therefore, in recent years, an HDPCVD method using high density plasma (HDP) has been used, or an SO 3 (spin on glass) film is formed after forming an ozone (O 3 ) tetraethyl orthosilicate (TEOS) The HDP film is formed to perform the gap fill process. As the gap fill material, SOG, TEOS, BPSG (Boron Phospho Silicate Glass) or the like is used.

HDPCVD 공정은 고밀도 플라즈마를 이용하여 증착과 동시에 불활성 가스에 의해 스퍼터링(sputtering)이 발생하여 홀 또는 트렌치의 모서리 부분에 증착된 막을 식각하여 보이드의 발생을 억제하면서 홀 또는 트렌치를 갭필한다. 그러나, HDPCVD 공정은 바이어스 파워(bias power)가 증가하면서 모서리가 지나치게 식각되어 측벽과 바닥면의 증착률의 차이가 생기고, 이로 인해 증착되는 막내에 스트레스에 의한 크랙이 발생되는 등의 문제가 발생되고 있다.In the HDPCVD process, sputtering occurs by inert gas at the same time as deposition using a high-density plasma to etch a film deposited on the edge portion of the hole or trench, thereby filling voids or trenches while suppressing generation of voids. However, in the HDPCVD process, as the bias power is increased, the edges are excessively etched to cause a difference in the deposition rate between the sidewall and the bottom surface, thereby causing cracks due to stress in the deposited film have.

한편, BPSG, SOG 등으로 홀 또는 트렌치를 갭필한 후 보이드를 제거하기 위해 열처리 공정을 실시하는데, BPSG, SOG는 유동성이 좋지 않아 열처리 공정을 실시하더라도 보이드를 완전히 제거할 수 없게 된다.On the other hand, BPSG and SOG are applied to heat treatment to remove voids after tapping holes or trenches. BPSG and SOG have poor flowability, and voids can not be completely removed even if heat treatment process is performed.

또한, 홀 또는 트렌치를 갭필한 후 주로 화학기계적 연마(Chemical Mechanical Polishing; CMP) 공정을 이용하여 평탄화 공정을 실시한다. 그런데, 평탄화 공정시 절연막의 특성에 따라 이미 형성된 구조물, 예를들어 패드 절연막 또는 금속 배선등과 절연막과의 경계 부분에 절연막과 구조물의 연마율 차이에 의한 리세스(recess)된 홈 또는 돌출부가 형성되게 된다. 따라서, 리세스 부분 또는 돌출된 부분과 평탄한 부분의 식각률 또는 연마율이 다르게 되어 이후 식각 또는 연마 공정에서 과도하게 제거되거나 잔류하게 되어 소자 제조 또는 동작에 문제를 발생시킬 수 있다.Further, after the hole or trench is formed, a planarization process is mainly performed using a chemical mechanical polishing (CMP) process. However, recessed grooves or protrusions are formed at a boundary portion between the insulating film and a structure that has already been formed, for example, a pad insulating film, a metal wiring, or the like depending on the characteristics of the insulating film during the planarization process due to the difference in polishing rate between the insulating film and the structure . Therefore, the etching rate or the polishing rate of the recessed portion or the protruded portion and the flat portion may be different, which may be excessively removed or remained in a subsequent etching or polishing process, which may cause problems in device manufacture or operation.

한편, 오존 TEOS 방식은 미국 AMAT사의 HARP 장비를 주로 이용하여 형성하며, 초기 갭필시 오존 대 TEOS의 비율을 대폭 늘려 균질한(homogeneous) 핵형성층을 형성한 후 BPSG, PSG 또는 SOG 등으로 갭필하고 열처리하게 된다. 열처리에 의해 갭필시 생성된 보이드가 제거되고 막이 평탄화된다. 그런데, HARP 장비는 열화로 인해 확산이 발생하는 문제점이 발생할 수 있고, 균질한(Homogeneous) 막을 형성하기 위해서는 증착 속도를 느리게 하여 증착하므로 생산성이 감소되는 문제점이 있다.On the other hand, the ozone TEOS system is formed by mainly using the HARP equipment of the AMAT company in the United States. The homogeneous nucleation layer is formed by increasing the ratio of the ozone to the TEOS in the initial gap, and the gap is filled with BPSG, PSG or SOG, . The voids generated by the gap are removed by the heat treatment and the film is planarized. However, the HARP equipment may suffer from the problem of diffusion due to deterioration. In order to form a homogeneous film, the deposition rate is slowed down and the productivity is reduced due to deposition.

본 발명은 홀 또는 트렌치 갭필 공정에서 보이드가 생성되지 않으며, 막내에 스트레스에 의한 크랙 등이 발생되지 않도록 하는 절연막 형성 방법을 제공한다.The present invention provides a method of forming an insulating film which prevents voids from being generated in a hole or trench-gapfilm process and prevents cracks and the like from occurring in the film due to stress.

본 발명은 하이드로 카본 아미노 치환체를 포함하는 실리콘 전구체와 산화 가스 및 수증기를 이용하여 유동성을 갖는 절연막을 형성하여 보이드 또는 스트레스가 발생되지 않는 절연막 형성 방법을 제공한다.The present invention provides a method of forming an insulating film that does not generate voids or stress by forming an insulating film having fluidity using a silicon precursor containing a hydrocarbon-substituted amino compound and an oxidizing gas and water vapor.

본 발명은 유동성(flowable)을 갖는 절연막으로 홀 또는 트렌치를 갭필하여 보이드 또는 스트레스가 발생되지 않도록 한 후 열처리 공정으로 절연막의 막질을 치밀하게 한다.In the present invention, a hole or a trench is applied to an insulating film having flowability so that voids or stress are not generated, and then the film quality of the insulating film is dense by a heat treatment process.

절연막이 유동성을 갖기 위해서는 절연막내에 Si-O-H 또는 H-O-H 결합된 분자들이 다량 존재해야 한다. 본 발명에서는 증착된 절연막내에 Si-O-H 또는 H-O-H 결합된 분자들이 다량 존재하도록 하기 위해 하이드로카본 아미노 치환체를 포함하는 실리콘 전구체와 수증기를 이용하여 절연막을 형성한다. 하이드로카본 아미노 치환체가 포함된 실리콘 전구체로는 bis(methylethylamino)silan, bis(dimethyamino)silan,tris(isopropylamino)silan,tris(ethylmethylamino)silan, tetrakis(ethylmethylamino)silan, I2S2, H2S2, DH2S2, TDAS, TEMS, THS, TDHS, HMDS, HIDS, HEMDS, HYDS, DHYDS, TAOS 및 Tri-AOS 등이 이용될 수 있다. 하이드로 카본 아미노 치환체를 포함하는 실리콘 전구체가 산소 또는 오존 가스 및 수증기와 반응하면 산화막이 Si(OH)4 상태로 기판상에 증착되며, Si(OH)4 상태로 증착된 산화막은 Si-O-H 결합을 포함하게 되어 유동성을 갖게 된다. 따라서, 절연막 내에 보이드가 발생되지 않는다. 이후 열처리 공정을 실시하면 Si(OH)4 상태로 증착된 산화막에서 H2O가 증발되면서 SiO2가 생성되어 막질이 치밀하게 된다.In order for the insulating film to have fluidity, a large amount of Si-OH or HOH-bonded molecules must be present in the insulating film. In the present invention, an insulating film is formed by using a silicon precursor including a hydrocarbon-amino substituent and water vapor in order to make Si-OH or HOH-bonded molecules exist in a large amount in the deposited insulating film. Silicon precursors containing hydrocarbylamino substituents include bis (methylethylamino) silane, bis (dimethyamino) silane, tris (isopropylamino) silane, tris (ethylmethylamino) silane, tetrakis (ethylmethylamino) silane, I2S2, H2S2, DH2S2, , THS, TDHS, HMDS, HIDS, HEMDS, HYDS, DHYDS, TAOS and Tri-AOS. If hydro-silicon precursor including a carbon-amino substituent is oxygen or react with the ozone gas and water vapor, the oxide film is deposited on the substrate with Si (OH) 4 state, Si (OH) The oxide film deposited to a fourth state is the combination Si-OH So that it has fluidity. Therefore, voids are not generated in the insulating film. After the heat treatment process, H 2 O is evaporated in the oxide film deposited in the Si (OH) 4 state, and SiO 2 is generated and the film quality becomes dense.

본 발명에 의하면, 하이드로카본 아미노 치환체를 포함하는 실리콘 전구체과 산화 가스 및 수증기를 이용하여 절연막을 형성한다. 이렇게 형성된 절연막은 유동성을 갖게 되어 막내에 보이드가 제거되고, 스트레스에 의한 크랙 등이 발생되지 않도록 한다. 따라서, 반도체 소자의 신뢰성을 향상시킬 수 있다.According to the present invention, an insulating film is formed using a silicon precursor containing a hydrocarbon-amino-substituted substance, an oxidizing gas and water vapor. The insulating film thus formed has fluidity so that voids are removed in the film, and cracks due to stress are not generated. Therefore, the reliability of the semiconductor device can be improved.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of other various forms of implementation, and that these embodiments are provided so that this disclosure will be thorough and complete, It is provided to let you know completely. Wherein like reference numerals refer to like elements throughout.

도 1은 본 발명에 따른 절연막을 형성하기 위한 증착 장치의 일예를 설명하 기 위해 도시한 개략 단면도로서, 플라즈마 강화 화학 기상 증착(Plasma Enhanced Chemical Mechanical Deposition; PECVD) 장비의 개략 단면도이다.FIG. 1 is a schematic cross-sectional view illustrating a deposition apparatus for forming an insulating film according to the present invention, and is a schematic cross-sectional view of a plasma enhanced chemical vapor deposition (PECVD) apparatus.

도 1을 참조하면, 증착 장치는 진공부(10), 챔버(20), 가스 공급부(30) 및 전원 공급부(40)를 포함한다. 또한, 챔버(20)를 세정하기 위해 원격 플라즈마 발생부(51)를 더 포함한다.Referring to FIG. 1, the deposition apparatus includes a vacuum chamber 10, a chamber 20, a gas supply unit 30, and a power supply unit 40. Further, the apparatus further includes a remote plasma generator 51 for cleaning the chamber 20.

진공부(10)는 펌프(11), 예를 들어 터보 분자 펌프(turbo molecular pump)와 밸브(12), 그리고 배기구(13)를 포함하여 챔버(20) 내부를 증착 공정에 적합한 진공 상태로 유지시킨다. 또한, 진공부(10)는 챔버(20) 내부에 잔류하는 미반응 가스등을 배출하기 위해 이용된다.The vacuum chamber 10 holds the chamber 20 in a vacuum suitable for the deposition process, including a pump 11, for example a turbo molecular pump and a valve 12, and an exhaust port 13 . In addition, the vacuum 10 is used for discharging the unreacted gas remaining in the chamber 20.

챔버(20)는 기판(1)의 형상에 따라 직육면체 또는 원통형으로 구성되어 공정이 진행되는 내부 공간을 형성하며, 기판 지지대(21), 샤워헤드(22), 압력 측정기(23), 라이너(24) 및 펌프 플랫(Pump plat)(25)을 포함한다. 기판 지지대(21)는 챔버(20) 내부의 하부에 배치되어 절연막을 형성하기 위한 기판(1)이 안착된다. 또한, 기판 지지대(21)는 기판(1)의 온도를 상온 이하로 낮출 수 있도록 하기 위해 냉매가 흐르는 냉매 유로 및 상온 이상으로 높일 수 있도록 열선이 설치될 수 있다. 샤워헤드(22)는 가스 공급부(30)로부터 소오스 가스를 공급받고, 전원 공급부(40)로부터 고주파 전원을 공급받는다. 따라서, 가스 공급부(30)를 통해 공급되어 샤워헤드(22)를 통해 분사된 소오스 가스는 전원 공급부(40)로부터 인가되는 고주파 전원에 의해 이온화되어 기판(1)상에 증착된다. 또한, 샤워헤드(22)는 챔버(22) 내벽과는 절연되어 있다. 압력 측정기(23)는 챔버(20)내의 압력을 측정하는 데, 압력 측정기(23)에 의해 측정된 압력은 밸브(12)의 개방도 조절에 반영되며, 이로써 챔버(20)내의 압력을 적정 수준으로 유지할 수 있게 된다. 라이너(24)는 알루미늄 재질의 챔버(20) 내벽이 플라즈마에 의해 손상되거나 반응물이 챔버(20) 내벽에 증착되지 않도록 보호하기 위해 챔버(20) 내벽에 마련되며, 바람직하게는 세라믹 재질을 이용한다. 펌프 플랫(25)은 펌프(11)에 의해 배기구(13)를 통해 배출되는 잔류 가스가 균일하게 배기되도록 한다. 펌프 플랫(25)은 다수의 구멍이 형성된 판 형상으로 마련된다.The chamber 20 includes a substrate support 21, a showerhead 22, a pressure gauge 23, a liner 24 And a pump plat 25 as shown in FIG. The substrate support 21 is disposed at a lower portion inside the chamber 20 to seat the substrate 1 for forming an insulating film. In order to lower the temperature of the substrate 1 to below room temperature, the substrate support 21 may be provided with a coolant channel through which the coolant flows and a hot line to raise the temperature to at least room temperature. The shower head 22 receives the source gas from the gas supply unit 30 and receives the high frequency power from the power supply unit 40. Therefore, the source gas supplied through the gas supply unit 30 and injected through the showerhead 22 is ionized by the high-frequency power source applied from the power supply unit 40 and deposited on the substrate 1. Further, the showerhead 22 is insulated from the inner wall of the chamber 22. The pressure gauge 23 measures the pressure in the chamber 20 and the pressure measured by the pressure gauge 23 is reflected in the opening degree regulation of the valve 12, . ≪ / RTI > The liner 24 is provided on the inner wall of the chamber 20 to protect the inner wall of the aluminum material chamber 20 from being damaged by the plasma or preventing the reactant from being deposited on the inner wall of the chamber 20, and preferably a ceramic material is used. The pump flat 25 allows the residual gas discharged through the exhaust port 13 to be exhausted by the pump 11 uniformly. The pump flat 25 is provided in a plate shape having a plurality of holes.

가스 공급부(30)는 기판(1)상에 절연막을 형성하기 위해 필요한 반응 소오스를 저장하는 소오스 저장부(32), 소오스 저장부(32)로부터의 반응 소오스를 기화시키는 제 1 기화기(31), 제 1 기화기(31)에서 기화된 반응 소오스를 챔버(20)에 공급하는 제 1 가스 공급관(33)을 포함한다. 그리고, H2O를 저장하는 H2O 저장부(35), H2O 저장부(35)로부터의 H2O를 기화시켜 수증기를 생성하는 제 2 기화기(34), 제 2 기화기(34)에서 생성된 수증기를 챔버(20)에 공급하는 제 2 가스 공급관(36)을 포함한다. 이때 반응 소오스가 제 1 기화기(31)에 의해 기화되어 제 1 가스 공급관(31)을 통해 공급될 때 캐리어 가스와 함께 공급되고, 산소 또는 오존 가스등도 미도시된 다른 유입 경로를 통해 공급된다.The gas supply part 30 includes a source storage part 32 for storing a reaction source necessary for forming an insulating film on the substrate 1, a first vaporizer 31 for vaporizing a reaction source from the source storage part 32, And a first gas supply pipe (33) for supplying a reaction source vaporized in the first vaporizer (31) to the chamber (20). And, H 2 O storage unit 35 for storing H 2 O, evaporated to H 2 O from the H2O storage section 35 generated from the second vaporizer (34), a second vaporizer (34) to generate steam And a second gas supply pipe (36) for supplying the water vapor to the chamber (20). At this time, the reaction source is supplied together with the carrier gas when it is vaporized by the first vaporizer 31 and supplied through the first gas supply pipe 31, and oxygen or ozone gas and the like are supplied through another inflow path not shown.

전원 공급부(40)는 고주파 발생기(41) 및 정합기(42)를 포함하며, 샤워헤드(22)에 고주파 전원을 인가하여 소오스 가스가 이온화되어 기판(1) 상에 증착되도록 한다. 이러한 전원 공급부(40)는 고주파 발생기(41)가 13.56㎒의 고주파를 갖 는 100∼2000W의 고주파 파워가 발생되도록 한다.The power supply unit 40 includes a high frequency generator 41 and a matching unit 42 and applies a high frequency power to the showerhead 22 so that the source gas is ionized and deposited on the substrate 1. The power supply unit 40 causes the high frequency generator 41 to generate a high frequency power of 100 to 2000 W having a high frequency of 13.56 MHz.

한편, 고주파 발생기(41) 및 정합기(42)를 포함하여 고주파를 발생시키는 전원 공급부(40) 이외에 저주파 발생기(미도시) 및 정합기(미도시)를 포함하여 저주파를 발생시키는 전원 공급부(미도시)가 더 포함될 수 있다. 이러한 저주파를 발생시키는 전원 공급부는 챔버(20)의 하부, 예를들어 기판 지지대(21)와 연결될 수 있으며, 저주파를 발생시키게 되면 소오스 가스의 이온의 직진성을 향상시켜 기판(1) 상에 증착되는 절연막이 균일하게 증착되도록 하고, 박막의 스트레스를 완화시켜 막질을 향상시키게 된다. 이러한 저주파를 발생시키기 위한 전원 공급부는 저주파 발생기가 400㎑의 저주파를 갖는 150∼400W의 저주파 파워가 발생되도록 한다.A power supply unit (not shown) including a low frequency generator (not shown) and a matching unit (not shown) for generating a low frequency wave in addition to the power supply unit 40 including the high frequency generator 41 and the matching unit 42 for generating high frequency Time) may be further included. The power supply for generating the low frequency can be connected to the lower part of the chamber 20, for example, the substrate support 21. When the low frequency is generated, the linearity of the ions of the source gas is improved, The insulating film is uniformly deposited, and the stress of the thin film is relaxed to improve the film quality. The power supply unit for generating such a low frequency causes the low frequency generator to generate 150 to 400 W of low frequency power having a low frequency of 400 kHz.

원격 플라즈마(remote plasma) 발생부(51)는 파이프(52)와 밸브(미도시)에 의해 샤워헤드(22)와 연결된다. 원격 플라즈마 발생부(51)는 세정 가스 유입구(미도시)를 통해 세정 가스가 유입되고, 3000∼7000W의 고주파 파워(power)를 인가하여 세정 가스의 플라즈마를 발생시킨다. 플라즈마화된 세정 가스는 파이프(52)를 통해 샤워헤드(22)에 공급된다. 세정 가스로는 불소 함유 가스가 이용될 수 있는데, NF3, ClF3, CF4, C2F6, C3F8 또는 이들의 혼합 가스 또는 상기 가스들과 산소, 질소 또는 불활성 가스의 혼합 가스 등이 이용될 수 있다.The remote plasma generator 51 is connected to the showerhead 22 by a pipe 52 and a valve (not shown). The cleaning gas is introduced into the remote plasma generator 51 through a cleaning gas inlet (not shown), and a high frequency power of 3000 to 7000 W is applied to generate plasma of the cleaning gas. The plasmaized cleaning gas is supplied to the showerhead 22 through the pipe 52. As the cleaning gas, a fluorine-containing gas may be used, and a mixed gas of NF 3 , ClF 3 , CF 4 , C 2 F 6 , C 3 F 8, or a mixture thereof or a mixture gas of oxygen, nitrogen, Can be used.

상기에서는 본 발명에 이용되는 장치의 일 예로서 PECVD 장치를 설명하였으나, 본 발명은 이에 국한되지 않고 열 CVD 장치 및 LPCVD 장치 등의 모든 CVD 장치 를 이용할 수 있다.Although the PECVD apparatus has been described as an example of the apparatus used in the present invention, the present invention is not limited thereto, and all the CVD apparatuses such as the thermal CVD apparatus and the LPCVD apparatus can be used.

상기 증착 장비를 이용한 본 발명에 따른 절연막 형성 방법을 설명하면 다음과 같다.A method of forming an insulating film according to the present invention using the deposition equipment will be described as follows.

먼저, 소정의 구조가 형성된 기판(1)을 기판 지지대(21)에 장착하여 챔버(20) 내부로 로딩한다. 이때, 기판(1)은 기판 지지대(21)의 냉매 유로 또는 열선을 이용하여 -20∼350℃의 온도를 유지하도록 한다. 진공부(10)를 이용하여 챔버(20) 내부를 진공 상태로 만든 후 반응 소오스를 기화시켜 가스 공급부(30) 및 샤워헤드(12)를 통해 분사한다. 이때, 챔버(20)에는 전원 공급부(40)로부터 샤워헤드(12)에 고주파(Radio Frequency; RF) 전원이 인가된다. 고주파 전원에 의해 챔버(20) 내부에 플라즈마가 생성되고, 반응 소오스는 이온화되어 기판(1)으로 이동하게 된다. 또한, 기판 지지대(21)에 저주파 전원이 더 인가되어 저주파 전원에 의해 이온의 직진성이 향상되어 기판(1) 상에 절연막이 형성된다. 절연막이 소정 두께로 증착된 기판(1)을 챔버(20)로부터 언로딩한 후 열처리 공정을 실시한다.First, the substrate 1 having a predetermined structure is mounted on the substrate support 21 and loaded into the chamber 20. [ At this time, the substrate 1 is maintained at a temperature of -20 to 350 캜 using a coolant channel or a hot line of the substrate support 21. After the inside of the chamber 20 is evacuated by using the vacuum chamber 10, the reaction source is vaporized and injected through the gas supply unit 30 and the showerhead 12. At this time, radio frequency (RF) power is applied from the power supply unit 40 to the showerhead 12 in the chamber 20. Plasma is generated in the chamber 20 by the high frequency power source, and the reaction source is ionized and moved to the substrate 1. [ Further, a low frequency power source is further applied to the substrate support 21, and the directivity of the ions is improved by the low frequency power source, so that an insulating film is formed on the substrate 1. [ After the substrate 1 having the insulating film deposited to a predetermined thickness is unloaded from the chamber 20, a heat treatment process is performed.

여기서, 절연막을 형성하기 위한 반응 소오스는 산화막(SiO2)의 경우 하이드로카본 아미노 치환체를 포함하는 실리콘 전구체와 산소를 포함하는 산화 가스, 그리고 절연막이 유동성을 갖게 하기 위한 수증기를 이용한다. 하이드로카본 아미노 치환체가 포함된 실리콘 전구체는 예를들어 bis(methylethylamino)silan, bis(dimethyamino)silan,tris(isopropylamino)silan,tris(ethylmethylamino)silan, tetrakis(ethylmethylamino)silan 등이 이용될 수 있고, 산소를 포함하는 가스는 산소 가스, 오존 가스 또는 산소와 오존의 혼합 가스가 이용될 수 있다. 또한, 산소를 포함하는 가스와 더불어 수증기가 더 유입되는데, 수증기가 유입됨으로써 절연막이 유동성을 갖게 된다. 한편, 실리콘 전구체의 캐리어 가스로 아르곤 또는 헬륨 등의 불활성 가스를 이용한다. 또한, 하이드로카본 아미노 치환체가 포함된 실리콘 전구체는 상기 물질 이외에 또한, 상기 물질 이외에 I2S2, H2S2, DH2S2, TDAS, TEMS, THS, TDHS, HMDS, HIDS, HEMDS, HYDS, DHYDS, TAOS 및 Tri-AOS 등이 이용될 수 있다.In the case of the oxide film (SiO 2 ), the reaction source for forming the insulating film uses a silicon precursor containing a hydrocarbon-amino-substituted substance, an oxidizing gas containing oxygen, and water vapor to make the insulating film have fluidity. The silicon precursor containing the hydrocarbon substituent may be bis (methylethylamino) silane, bis (dimethyamino) silane, tris (isopropylamino) silane, tris (ethylmethylamino) silane or tetrakis An oxygen gas, an ozone gas, or a mixed gas of oxygen and ozone may be used. Further, in addition to the gas containing oxygen, water vapor is further introduced, and the insulating film has fluidity due to the inflow of water vapor. On the other hand, an inert gas such as argon or helium is used as the carrier gas of the silicon precursor. In addition to the above materials, the silicon precursor containing the hydrocarbon substituent may also include other substances such as I2S2, H2S2, DH2S2, TDAS, TEMS, THS, TDHS, HMDS, HIDS, HEMDS, HYDS, DHYDS, TAOS and Tri- Can be used.

bis(methylethylamino)silan는 분자식이 H2Si(NMeEt)2이며, 146.31의 분자량과 [화학식 1]과 같은 화학 구조를 가지며, 136℃의 끓는점(boiling point)과 20℃에서 5Torr의 증기압(vapor pressure)을 갖는다. 또한, bis(dimethyamino)silan는 분자식이 H2Si(NMe2)2이며, 118.26의 분자량과 [화학식 2]와 같은 화학 구조를 가지고, 93℃의 끓는점과 20.1℃에서 52.2Torr의 증기압을 갖는다. 그리고, tris(isopropylamino)silan은 분자식이 HSi(NHiPr)3이며, 203.41의 분자량과 [화학식 3]과 같은 화학 구조를 가지며, 165℃의 끓는점과 15.3℃에서 1.2mTorr의 증기압을 갖는다. 한편, tris(ethylmethylamino)silan은 [화학식 4]와 같은 화학 구조를 가진다.bis (methylethylamino) silane has a molecular formula of H 2 Si (NMeEt) 2 and has a molecular weight of 146.31 and a chemical structure as shown in Chemical Formula 1 and has a boiling point of 136 ° C and a vapor pressure of 5 Torr at 20 ° C. ). Bis (dimethyamino) silane has a molecular formula of H 2 Si (NMe 2 ) 2 and has a molecular weight of 118.26 and a chemical structure such as [Chemical Formula 2], and has a boiling point of 93 ° C and a vapor pressure of 52.2 Torr at 20.1 ° C. The molecular formula of tris (isopropylamino) silane is HSi (NHiPr) 3, and has a molecular weight of 203.41 and a chemical structure such as [Chemical Formula 3], and has a boiling point of 165 ° C and a vapor pressure of 1.2 mTorr at 15.3 ° C. On the other hand, tris (ethylmethylamino) silane has the chemical structure as shown in Chemical Formula 4.

또한, I2S2는 분자식이 H2Si(NHiPr)2이며, 146.31의 분자량과 [화학식 5]와 같은 화학 구조를 갖는다. H2S2는 분자식이 H2Si-(NHN=MeEt)2이며, 200.36의 분자량 과 [화학식 6]와 같은 화학 구조를 갖는다. DH2S2는 분자식이 H2Si-(NHNMe2)2이며, 148.28의 분자량과 [화학식 7]와 같은 화학 구조를 갖는다. TDAS는 분자식이 HSi-(NMe2)3이며, 161.32의 분자량과 [화학식 8]와 같은 화학 구조를 갖는다. TEMS는 분자식이 HSi(NEtMe)3이며, 203.41의 분자량과 [화학식 9]와 같은 화학 구조를 가지며, 188.5℃의 끓는점과 20℃에서 1.2mTorr의 증기압을 갖는다. THS는 분자식이 HSi-(NHN=MeEt)2이며, 284.48의 분자량과 [화학식 10]와 같은 화학 구조를 갖는다. TDHS는 분자식이 HSi-(NHNMe2)3이며, 206.37의 분자량과 [화학식 11]와 같은 화학 구조를 갖는다. HMDS는 분자식이 [Si(NMe)3]2이며, 320.63의 분자량과 [화학식 12]와 같은 화학 구조를 갖는다. HIDS는 분자식이 [Si(NHiPr)3]2이며, 404.80의 분자량과 [화학식 13]과 같은 화학 구조를 가지며, 254℃의 끓는점과 75에서 1.0mTorr의 증기압을 갖는다. HEMDS는 분자식이 [Si(NEtMe)3]2이며, 404.80의 분자량과 [화학식 14]와 같은 화학 구조를 가지며, 274.6℃의 끓는점과 96.1℃에서 1.0mTorr의 증기압을 갖는다. HYDS는 분자식이 [Si-(NHN=MeEt)]2이며, 566.95의 분자량과 [화학식 15]와 같은 화학 구조를 갖는다. DHYDS는 분자식이 [Si-(NHNMe2)3]2이며, 410.72의 분자량과 [화학식 16]와 같은 화학 구조를 갖는다. 또한, TAOS는 [화학식 17]과 같은 화학 구조를 갖고, Tri-AOS는 [화학식 18]과 같은 화학 구조를 갖는다.In addition, I2S2 has a molecular formula H 2 Si (NHiPr) 2 , and has a molecular weight of 146.31 and a chemical structure such as [Chemical Formula 5]. H2S2 has a molecular formula H 2 Si- (NHN = MeEt) 2 and has a molecular weight of 200.36 and a chemical structure such as [Chemical Formula 6]. DH2S2 has a molecular formula H 2 Si- (NHNMe 2 ) 2 and has a molecular weight of 148.28 and a chemical structure such as [Chemical Formula 7]. TDAS has the molecular formula HSi- (NMe 2 ) 3 and has a molecular weight of 161.32 and a chemical structure such as [Chemical Formula 8]. TEMS has a molecular formula of HSi (NEtMe) 3 and has a molecular weight of 203.41 and a chemical structure such as [Chemical Formula 9], and has a boiling point of 188.5 占 폚 and a vapor pressure of 1.2 mTorr at 20 占 폚. THS has a molecular formula HSi- (NHN = MeEt) 2 , a molecular weight of 284.48 and a chemical structure such as [Chemical Formula 10]. TDHS has the molecular formula HSi- (NHNMe 2 ) 3 and has a molecular weight of 206.37 and a chemical structure such as [Chemical Formula 11]. HMDS has a molecular formula [Si (NMe) 3 ] 2 , a molecular weight of 320.63 and a chemical structure such as [Chemical Formula 12]. HIDS has a molecular formula [Si (NHiPr) 3 ] 2 and has a molecular weight of 404.80 and a chemical structure such as [Chemical Formula 13], and has a boiling point of 254 ° C and a vapor pressure of 75 to 1.0 mTorr. HEMDS has a molecular formula of [Si (NEtMe) 3 ] 2 , a molecular weight of 404.80 and a chemical structure such as [Chemical Formula 14], and has a boiling point of 274.6 캜 and a vapor pressure of 1.0 mTorr at 96.1 캜. HYDS has a molecular formula [Si- (NHN = MeEt)] 2 , and has a molecular weight of 566.95 and a chemical structure such as [Chemical Formula 15]. DHYDS has a molecular formula of [Si- (NHNMe 2 ) 3 ] 2 , a molecular weight of 410.72 and a chemical structure such as [Chemical Formula 16]. TAOS has a chemical structure similar to that of Formula 17, and Tri-AOS has the same chemical structure as Formula 18.

Figure 112008035281102-pat00001
Figure 112008035281102-pat00001

Figure 112008035281102-pat00002
Figure 112008035281102-pat00002

Figure 112008035281102-pat00003
Figure 112008035281102-pat00003

Figure 112008035281102-pat00004
Figure 112008035281102-pat00004

Figure 112008035281102-pat00005
Figure 112008035281102-pat00005

Figure 112008035281102-pat00006
Figure 112008035281102-pat00006

Figure 112008035281102-pat00007
Figure 112008035281102-pat00007

Figure 112008035281102-pat00008
Figure 112008035281102-pat00008

Figure 112008035281102-pat00009
Figure 112008035281102-pat00009

Figure 112008035281102-pat00010
Figure 112008035281102-pat00010

Figure 112008035281102-pat00011
Figure 112008035281102-pat00011

Figure 112008035281102-pat00012
Figure 112008035281102-pat00012

Figure 112008035281102-pat00013
Figure 112008035281102-pat00013

Figure 112008035281102-pat00014
Figure 112008035281102-pat00014

Figure 112008035281102-pat00015
Figure 112008035281102-pat00015

Figure 112008035281102-pat00016
Figure 112008035281102-pat00016

Figure 112008035281102-pat00017
Figure 112008035281102-pat00017

Figure 112008035281102-pat00018
Figure 112008035281102-pat00018

하이드로카본 아미노 치환체를 포함하는 실리콘 전구체가 산소를 포함하는 가스와 반응하면 기판상에 Si(OH)4 상태로 산화막이 증착된다. 산화막이 유동성(flowable)을 갖기 위해서는 Si-O-H 또는 H-O-H 결합된 분자들이 다량 존재해야 하는데, 수증기를 유입시켜 하이드로카본 아미노 치환체를 포함하는 실리콘 전구체에 의해 형성된 산화막은 Si(OH)4 상태로 증착되기 때문에 Si-O-H 및 H-O-H 결합을 포함하게 된다. 이는 본 발명에 따라 증착된 산화막의 파수(wavenumber)와 흡광율(absorbance)의 관계를 나타낸 FT-IR 측정 그래프인 도 2를 통해 알 수 있다. 즉, 도 2에 도시된 바와 같이 3750 파수에서는 Si-OH 결합을 포함하고, 3300 파수에서는 Si-O-H와 H-O-H 결합을 포함한다. 또한, 1140 및 1065 파수에서는 Si-O-Si 결합을 포함한다. 이후 Si(OH)4 상태로 증착된 산화막에 열처리 공정을 실시하면 H2O가 증발되면서 SiO2가 생성된다.When a silicon precursor containing a hydrocarbon-amino substituent reacts with a gas containing oxygen, an oxide film is deposited in the Si (OH) 4 state on the substrate. In order for the oxide film to be flowable, a large amount of Si-OH or HOH-bonded molecules must be present, and the oxide film formed by the silicon precursor containing the hydrocarbon amino substituent into the Si (OH) 4 state by introducing water vapor Therefore, Si-OH and HOH bonds are included. FIG. 2 is a FT-IR measurement graph showing the relationship between the wavenumber and the absorbance of the oxide film deposited according to the present invention. That is, as shown in FIG. 2, it includes Si-OH bonds at 3750 wavenumbers and Si-OH and HOH bonds at 3300 wavenumbers. It also includes Si-O-Si bonds at 1140 and 1065 waves. Then, when the oxide film deposited in the state of Si (OH) 4 is subjected to a heat treatment process, H 2 O evaporates and SiO 2 is produced.

하이드로카본 아미노 치환체를 포함하는 실리콘 전구체를 이용한 산화막은 -20∼350℃의 기판 온도와 0.1∼760Torr의 챔버 압력에서 형성된다. 또한, 하이드 로카본 아미노 치환체를 포함하는 실리콘 전구체는 10∼2000sccm 정도의 유량으로 유입시키고, 산소를 포함하는 가스는 10∼500sccm의 유량으로 유입시킨다. 또한, 수증기는 10∼1000sccm의 유량으로 유입시키고, 캐리어 가스는 아르곤 또는 헬륨 등의 불활성 가스를 50∼1000sccm 정도의 유량으로 유입시킨다. 한편, 절연막 형성시 N2O 가스를 추가로 유입시킬 수 있는데, 이 경우 SiON막이 형성되며, SiON막은 반사 방지막으로 이용될 수 있다.An oxide film using a silicon precursor containing a hydrocarbon-amino substituent is formed at a substrate temperature of -20 to 350 캜 and a chamber pressure of 0.1 to 760 Torr. Further, the silicon precursor containing the hydrocarbone substituent is introduced at a flow rate of about 10 to 2000 sccm, and the oxygen-containing gas is introduced at a flow rate of 10 to 500 sccm. The steam is introduced at a flow rate of 10 to 1000 sccm, and the carrier gas is flowed at a flow rate of about 50 to 1000 sccm of an inert gas such as argon or helium. On the other hand, N 2 O gas may be introduced into the insulating film to form an SiON film, and the SiON film may be used as an anti-reflection film.

그리고, 산화막의 막질을 치밀하게 하기 위한 열처리 공정은 산화막의 증착 두께 등에 따라 공정 조건을 변화시켜 실시할 수 있는데, 예를들어 N2 분위기와 800∼1200℃의 온도에서 1분∼60분 동안 실시할 수 있다.Then, the heat treatment process for making a dense film quality of the oxide film may be performed by changing the processing conditions according to the deposited thickness of the oxide film, for example for a period of 1-60 minutes in N 2 atmosphere and the temperature of 800~1200 ℃ can do.

상기한 조건에서 증착되는 절연막은 실리콘 전구체의 유입량, 산소 또는 오존 등의 반응 가스의 유입량, PECVD 장치의 경우 고주파 파워 또는 열 CVD 장치의 경우 히터의 온도 등에 따라 증착률(deposition rate)을 예를들어 5∼1000Å/min로 조절할 수 있다. 즉, 절연막의 증착률은 실리콘 소오스의 가스의 유입량이 동일할 경우 온도가 낮을수록, 압력이 높을수록, 그리고 반응 가스의 유입량이 많을수록 높아지게 된다. 또한, 이렇게 증착된 절연막은 종횡비(aspect ratio)가 10:1 이상이고, 48㎚ 이하의 패턴에서 보이드가 발생되지 않도록 형성될 수 있다.The insulating film deposited under the above conditions may have a deposition rate in accordance with the inflow amount of the silicon precursor, the inflow amount of the reaction gas such as oxygen or ozone, the high frequency power in the case of PECVD apparatus, or the heater temperature in the case of the thermal CVD apparatus. 5 to 1000 A / min. That is, the deposition rate of the insulating film becomes higher when the inflow amount of the silicon source gas is the same, the lower the temperature, the higher the pressure, and the larger the inflow amount of the reaction gas. The insulating film thus deposited may be formed so that the aspect ratio is not less than 10: 1 and voids are not generated in the pattern of 48 nm or less.

하이드로 카본 아미노 치환체를 포함하는 실리콘 전구체를 이용하여 증착되는 산화막은 1.45±0.02의 굴절률을 나타내고, 증착 후에는 장력(tensile)을 가지며, 열처리 후에는 압축력(compressive)을 갖게 된다. 따라서, 열처리 후에는 절연 막의 막질이 치밀해지면서 수축되게 되는데, 지나친 수축은 스트레스, 크랙 등의 발생 원인이 된다. 이를 방지 하기 위해 수축률이 6% 미만의 절연막을 증착하는 것이 바람직하다. 수축률은 실리콘 전구체의 유입량, 산소 또는 오존등의 반응 가스의 유입량, PECVD 장치의 경우 고주파 파워 또는 열 CVD 장비의 경우 히터 온도에 따라 조절되기 때문에 이들을 적절히 조절하여 절연막의 수축률을 6% 미만으로 조절하는 것이 바람직하다.The oxide film deposited using a silicon precursor containing a hydrocarbon substituent exhibits a refractive index of 1.45 ± 0.02, has a tensile strength after deposition, and has a compressive force after heat treatment. Therefore, after the heat treatment, the film quality of the insulating film is shrunk as it is dense, while excessive shrinkage causes stress and cracks. In order to prevent this, it is preferable to deposit an insulating film having a shrinkage ratio of less than 6%. Since the shrinkage rate is controlled by the inflow amount of the silicon precursor, the inflow amount of reaction gas such as oxygen or ozone, the high frequency power in the case of PECVD apparatus, or the heater temperature in the case of thermal CVD equipment, the shrinkage rate of the insulating film is controlled to be less than 6% .

한편, 절연막을 증착한 후 원격 플라즈마 발생부(51)를 이용하여 증착 챔버를 세정한다. 세정 가스로는 불소를 포함하는 가스를 이용하며, 3000∼7000W의 고주파 파워(power)를 인가하여 플라즈마를 발생시켜 세정한다.On the other hand, after the insulating film is deposited, the deposition chamber is cleaned using the remote plasma generating portion 51. As the cleaning gas, a gas containing fluorine is used, and high frequency power of 3000 to 7000 W is applied to generate and clean the plasma.

한편, 상기 산화막은 산화막의 특성에 따라 PECVD 뿐만 아니라 열 CVD 또는 LPCVD 방식 등을 포함하는 모든 CVD 방식으로 형성될 수 있다.The oxide film may be formed by any CVD method including thermal CVD or LPCVD as well as PECVD depending on the characteristics of the oxide film.

상기와 같이 형성된 절연막, 특히 산화막은 90㎚ 이하의 반도체 소자의 갭필 공정, 예를들어 STI 공정에 의한 소자 분리막과 금속 배선 사이의 갭필 공정에 이용될 수 있으며, 열처리 공정에 의하여 보이드를 제거할 수 있다. 갭필 공정 이외에도 반도체 소자 제조 공정중 산화막 증착이 필요한 공정에 사용될 수 있다.The insulating film, particularly the oxide film, formed as described above can be used in a gapfil process of a semiconductor device of 90 nm or less, for example, a gapfil between a device isolation film and a metal line by an STI process. The void can be removed by a heat treatment process have. In addition to the gap fill process, it can be used in a process requiring oxide film deposition during a semiconductor device manufacturing process.

이하에서는 본 발명에 따른 산화막을 STI 공정을 이용한 소자 분리막 형성 방법에 적용하는 경우를 예를들어 설명하겠다.Hereinafter, a case where the oxide film according to the present invention is applied to a device isolation film formation method using an STI process will be described as an example.

도 3(a) 내지 도 3(d)는 본 발명의 일 실시 예에 따른 반도체 소자의 갭필 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다. 3 (a) to 3 (d) are cross-sectional views of devices in order to illustrate a method of capturing semiconductor devices according to an embodiment of the present invention.

도 3(a)를 참조하면, 반도체 기판(110)상부에 패드 산화막(120) 및 패드 질화막(130)을 형성한다. 그리고, 소자 분리막 형성용 마스크를 이용한 사진 및 식각 공정으로 패드 질화막(130) 및 패드 산화막(120)을 패터닝한 후 반도체 기판(110)을 소정 깊이 식각하여 트렌치(140)를 형성한다. 여기서, 트렌치(140)는 반도체 기판(110)의 영역, 예를들어 셀 영역과 주변 영역에서 폭 및 간격이 다르게 형성될 수 있는데, 이 경우 셀 영역에서 주변 영역보다 폭 및 간격이 좁게 형성된다.Referring to FIG. 3A, a pad oxide film 120 and a pad nitride film 130 are formed on a semiconductor substrate 110. The pad nitride film 130 and the pad oxide film 120 are patterned by photolithography and etching using a mask for forming an element isolation film and then the semiconductor substrate 110 is etched to a predetermined depth to form a trench 140. Here, the trenches 140 may be formed with different widths and intervals in an area of the semiconductor substrate 110, for example, a cell area and a peripheral area. In this case, the width and the interval of the cell area are narrower than the peripheral area.

도 3(b)를 참조하면, 트렌치(140)가 매립되도록 반도체 기판(110) 상부에 산화막(150)을 형성한다. 산화막(150)은 bis(methylethylamino)silan, bis(dimethyamino)silan,tris(isoprorylamino)silan,tris(ethylmethylamino)silan, tetrakis(ethylmethylamino)silan 중 적어도 어느 하나의 하이드로카본 아미노 치환체가 포함된 실리콘 전구체와 산소 또는 오존 가스를 포함하는 반응 가스를 반응시켜 형성한다. 여기서, 산화막(150)은 예를들어 -20∼350℃의 온도와 0.1∼760Torr의 압력에서 형성되며, 산화막(150)의 두께에 따라 하이드로카본 아미노 치환체를 포함하는 실리콘 전구체는 10∼2000sccm의 유량으로 유입시키고, 산소 또는 오존 가스는 10∼500sccm의 유량으로 유입시킨다. 그리고, 수증기를 10∼500sccm의 유량으로 유입시키며, 캐리어 가스는 아르곤 또는 헬륨 등의 불활성 가스를 50∼1000sccm 정도의 유량으로 유입시킨다. 이렇게 형성된 산화막(150)은 Si(OH)4 상태로 증착되며, Si-O-H 및 H-O-H 결합을 포함하게 되어 유동성을 갖게 된다.Referring to FIG. 3 (b), an oxide film 150 is formed on the semiconductor substrate 110 so that the trench 140 is buried. The oxide film 150 is formed of a silicon precursor containing at least one hydrocarbon amino substituent of bis (methylethylamino) silane, bis (dimethyamino) silane, tris (isoprorylamino) silane, tris (ethylmethylamino) silane, Or a reaction gas containing ozone gas. The oxide film 150 is formed, for example, at a temperature of -20 to 350 DEG C and a pressure of 0.1 to 760 Torr, and a silicon precursor containing a hydrocarbon amino substituent, depending on the thickness of the oxide film 150, has a flow rate of 10 to 2000 sccm And oxygen or ozone gas is introduced at a flow rate of 10 to 500 sccm. Then, steam is introduced at a flow rate of 10 to 500 sccm, and an inert gas such as argon or helium is introduced into the carrier gas at a flow rate of about 50 to 1000 sccm. The oxide film 150 formed in this manner is deposited in the Si (OH) 4 state and contains Si-OH and HOH bonds to have fluidity.

도 3(c)를 참조하면, 열처리 공정을 실시하여 산화막(150)을 유동시킨다. 이에 의해 산화막(150) 내의 보이드가 제거되며, 산화막(150)이 치밀해지면서 상부가 평탄화된다. 이때, 열처리 공정은 예를들어 N2 분위기와 800∼1200℃의 온도에서 1분∼60분 동안 열처리를 실시할 수 있다.Referring to FIG. 3 (c), a heat treatment process is performed to flow the oxide film 150. As a result, the voids in the oxide film 150 are removed, and the oxide film 150 becomes dense and the upper surface is planarized. At this time, the heat treatment process can be performed, for example, in an N 2 atmosphere and a temperature of 800 to 1200 ° C for 1 minute to 60 minutes.

도 3(d)를 참조하면, 이후 산화막(150)을 CMP 공정등을 이용하여 연마한 후 노출된 패드 질화막(130) 및 패드 질화막(120)을 식각하여 제거함으로써 소자 분리막(150A)이 형성된다.Referring to FIG. 3D, the oxide film 150 is polished by a CMP process or the like, and then the exposed pad nitride film 130 and the pad nitride film 120 are etched and removed to form the device isolation film 150A .

도 1은 본 발명의 일 실시 예에 따른 절연막 형성 공정에 이용되는 PECVD 장치의 개략 단면도.1 is a schematic cross-sectional view of a PECVD apparatus used in an insulating film forming process according to an embodiment of the present invention.

도 2는 본 발명에 따라 증착된 산화막의 파수(wavenumber)와 흡광율(absorbance)의 관계를 나타낸 그래프.2 is a graph showing a relationship between a wavenumber and an absorbance of an oxide film deposited according to the present invention.

도 3(a) 내지 도 3(d)는 본 발명에 따라 형성되는 산화막을 소자 분리막 형성 공정에 적용한 경우를 설명하기 위한 단면도.3 (a) to 3 (d) are cross-sectional views for explaining a case where an oxide film formed according to the present invention is applied to an element isolation film formation step.

<도면의 주요 부분에 대한 부호의 설명>Description of the Related Art

110 : 반도체 기판 120 : 패드 산화막110: semiconductor substrate 120: pad oxide film

130 : 패드 질화막 140 : 트렌치130: pad nitride film 140: trench

150 : 산화막 150A : 소자 분리막150: oxide film 150A: element isolation film

Claims (3)

반도체 기판에 형성된 트렌치를 갭필하는 절연막 형성 방법에 있어서,1. A method of forming an insulating film for tapping a trench formed in a semiconductor substrate, 상기 트렌치가 매립되도록 하이드로카본 아미노 치환체가 포함된 실리콘 전구체와 반응 가스 및 수증기를 이용하여 유동성 절연막을 형성하는 단계; 및Forming a flowable insulating film using a silicon precursor containing a hydrocarbon-substituted amino compound, a reaction gas and water vapor so that the trench is filled; And 상기 절연막을 열처리하여 치밀화하는 단계를 포함하는 절연막 형성 방법.And densifying the insulating film by heat treatment. 제 1 항에 있어서, 상기 실리콘 전구체는 하기 화학식 1 내지 화학식 18의 화학 구조를 갖는 물질중 적어도 어느 하나를 포함하는 절연막 형성 방법.The method for forming an insulating film according to claim 1, wherein the silicon precursor comprises at least one of the following chemical formulas (1) to (18). 화학식 1Formula 1
Figure 112009067722388-pat00025
Figure 112009067722388-pat00025
 화학식 2(2)
Figure 112009067722388-pat00026
Figure 112009067722388-pat00026
 화학식 3(3)
Figure 112009067722388-pat00027
Figure 112009067722388-pat00027
 화학식 4Formula 4
Figure 112009067722388-pat00028
Figure 112009067722388-pat00028
 화학식 5Formula 5
Figure 112009067722388-pat00029
Figure 112009067722388-pat00029
 화학식 66
Figure 112009067722388-pat00030
Figure 112009067722388-pat00030
 화학식 7Formula 7
Figure 112009067722388-pat00031
Figure 112009067722388-pat00031
 화학식 88
Figure 112009067722388-pat00032
Figure 112009067722388-pat00032
 화학식 9Formula 9
Figure 112009067722388-pat00033
Figure 112009067722388-pat00033
 화학식 1010
Figure 112009067722388-pat00034
Figure 112009067722388-pat00034
 화학식 11Formula 11
Figure 112009067722388-pat00035
Figure 112009067722388-pat00035
 화학식 12Formula 12
Figure 112009067722388-pat00036
Figure 112009067722388-pat00036
 화학식 13Formula 13
Figure 112009067722388-pat00037
Figure 112009067722388-pat00037
 화학식 14Formula 14
Figure 112009067722388-pat00038
Figure 112009067722388-pat00038
 화학식 15Formula 15
Figure 112009067722388-pat00039
Figure 112009067722388-pat00039
 화학식 16Formula 16
Figure 112009067722388-pat00040
Figure 112009067722388-pat00040
 화학식 17Formula 17
Figure 112009067722388-pat00041
Figure 112009067722388-pat00041
 화학식 1818
Figure 112009067722388-pat00042
Figure 112009067722388-pat00042
 제 1 항에 있어서, 상기 열처리 공정은 N2 분위기와 800 내지 1200℃의 온도에서 1분 내지 60분 동안 실시하는 절연막 형성 방법.The method for forming an insulating film according to claim 1, wherein the heat treatment is performed in an N 2 atmosphere and a temperature of 800 to 1200 ° C for 1 to 60 minutes.
KR20080046164A 2008-05-19 2008-05-19 Method of forming an insulating film KR101487762B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080046164A KR101487762B1 (en) 2008-05-19 2008-05-19 Method of forming an insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080046164A KR101487762B1 (en) 2008-05-19 2008-05-19 Method of forming an insulating film

Publications (2)

Publication Number Publication Date
KR20090120229A KR20090120229A (en) 2009-11-24
KR101487762B1 true KR101487762B1 (en) 2015-01-29

Family

ID=41603594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080046164A KR101487762B1 (en) 2008-05-19 2008-05-19 Method of forming an insulating film

Country Status (1)

Country Link
KR (1) KR101487762B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163191A (en) * 1996-12-02 1998-06-19 Yamaha Corp Insulating film flattening method
JP2006228908A (en) * 2005-02-16 2006-08-31 Seiko Epson Corp Method for forming insulating film, multilayer wiring board, electronic device, and electronic apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163191A (en) * 1996-12-02 1998-06-19 Yamaha Corp Insulating film flattening method
JP2006228908A (en) * 2005-02-16 2006-08-31 Seiko Epson Corp Method for forming insulating film, multilayer wiring board, electronic device, and electronic apparatus

Also Published As

Publication number Publication date
KR20090120229A (en) 2009-11-24

Similar Documents

Publication Publication Date Title
US7888273B1 (en) Density gradient-free gap fill
TWI579916B (en) Novel gap fill integration with flowable oxide and cap oxide
KR100790779B1 (en) Method of depositing dielectric layer with increased gap-fill ability
US6846745B1 (en) High-density plasma process for filling high aspect ratio structures
US8232176B2 (en) Dielectric deposition and etch back processes for bottom up gapfill
US7087536B2 (en) Silicon oxide gapfill deposition using liquid precursors
US7902080B2 (en) Deposition-plasma cure cycle process to enhance film quality of silicon dioxide
KR101798235B1 (en) Hardmask materials
TW518693B (en) In situ deposition and integration of silicon nitride in a high density plasma reactor
JP5225268B2 (en) A novel deposition plasma hardening cycle process to enhance silicon dioxide film quality
US20130260564A1 (en) Insensitive dry removal process for semiconductor integration
US8178443B2 (en) Hardmask materials
TWI692008B (en) Cyclic sequential processes for forming high quality thin films
KR20050034566A (en) Method of manufacturing silicon carbide film
JP2016503966A (en) Silicon nitride gap filling for high density plasmas
JP2010153859A (en) Filling of gap with fluid dielectric using pecvd
JP2013515376A (en) PECVD (plasma chemical vapor deposition) multi-step process using continuous plasma
JP2008227511A (en) Improved gap-fill deposition in formation of silicon containing dielectric material
TW201401372A (en) Flowable oxide film with tunable wet etch rate
JP2013533376A (en) Engineering of boron-rich films for lithographic mask applications
JP4633348B2 (en) Method for forming laminated structure and method for integrating insulating film
KR100420753B1 (en) Method for filling gaps on a semiconductor wafer
KR100555539B1 (en) Gap-fill method using high density plasma chemical vapor deposition process and manufacturing method for integrated circuits device comprising the gap-fill method
JP3749162B2 (en) Manufacturing method of semiconductor device
KR100888186B1 (en) Method of forming an insulating film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee