KR101473144B1 - Can 통신 기반의 반도체 테스트 방법 및 시스템 - Google Patents

Can 통신 기반의 반도체 테스트 방법 및 시스템 Download PDF

Info

Publication number
KR101473144B1
KR101473144B1 KR1020140012088A KR20140012088A KR101473144B1 KR 101473144 B1 KR101473144 B1 KR 101473144B1 KR 1020140012088 A KR1020140012088 A KR 1020140012088A KR 20140012088 A KR20140012088 A KR 20140012088A KR 101473144 B1 KR101473144 B1 KR 101473144B1
Authority
KR
South Korea
Prior art keywords
test
controller
mode
test interface
semiconductor
Prior art date
Application number
KR1020140012088A
Other languages
English (en)
Inventor
김두영
황도연
박성주
문창민
정지훈
Original Assignee
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 에리카산학협력단 filed Critical 한양대학교 에리카산학협력단
Priority to KR1020140012088A priority Critical patent/KR101473144B1/ko
Application granted granted Critical
Publication of KR101473144B1 publication Critical patent/KR101473144B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

CAN(Controller Area Network) 통신 기반의 반도체 테스트 방법은 테스트 인터페이스에서, CAN 버스를 통하여 메인 컨트롤러로부터 테스트 대상 반도체(Device-Under-Test; DUT)에 대한 테스트를 수행하기 위한 데이터 프레임을 수신하는 단계; 상기 테스트 인터페이스에 포함되는 테스트 인터페이스 컨트롤러에서, 상기 데이터 프레임에 기초하여 상기 테스트 인터페이스의 작동 모드를 상기 테스트 대상 반도체에 대한 테스트를 수행하는 테스트 모드 또는 상기 테스트 대상 반도체의 미리 설정된 일반적인 동작을 수행하는 일반 모드 중 적어도 어느 하나로 결정하는 단계; 및 상기 테스트 인터페이스의 작동 모드가 상기 테스트 모드로 결정된 경우, 상기 데이터 프레임을 상기 테스트 대상 반도체에 포함되는 복수의 시프트 스캔 체인들로 인가하여, 상기 테스트 대상 반도체에 대한 테스트를 수행하는 단계를 포함한다.

Description

CAN 통신 기반의 반도체 테스트 방법 및 시스템{SEMICONDUCTOR TEST METHOD AND SYSTEM BASED ON CONTROLLER AREA NETWORK}
본 발명은 CAN(Controller Area Network) 통신 기반의 반도체 테스트 시스템 및 그 방법에 관한 기술로서, 구체적으로 메인 컨트롤러와 CAN 컨트롤러 사이를 연결하는 CAN 버스를 공유하는 테스트 인터페이스를 이용함으로써, 테스트 대상 반도체(Device Under Test; DUT)에 대한 테스트를 수행하는 시스템 및 그 방법에 관한 기술이다.
전자 장치용 네트워크 통신 규격인 CAN 통신은 전자 장치에 탑재되는 반도체들을 제어하기 위해 이용된다. 특히, CAN 통신은 자동차 시스템의 분야에서 널리 이용되고 있다. 구체적으로, CAN 통신은 자동차 내의 계측 제어 장비들 사이의 통신을 제공하기 위해 설계된 무결성 시리얼 통신 방식으로서, 노이즈에 강인하고, 에러율을 최소화하여 높은 신뢰성을 갖고 있다. 또한, CAN 통신은 복수의 노드들을 병렬로 연결할 수 있고, 식별자에 기반한 프로토콜로서, 식별자 자체에 데이터의 내용 및 우선 순위에 대한 정보가 포함된다.
예를 들어, 도 1을 참조하면, 자동차 시스템 내에서 복수의 노드들 간의 데이터 프레임이 CAN 통신을 기반으로 송수신된다. 여기서, CAN 컨트롤러(110)는 CAN 버스(140)를 통하여 송신 노드로부터 수신되는 데이터 프레임을 마이크로컨트롤러(Microcontroller)(120)로 전달하는 수신기의 역할 및 마이크로컨트롤러(120)로부터 수신되는 데이터 프레임을 CAN 버스(140)를 통하여 수신 노드로 전달하는 송신기의 역할 각각을 수행함으로써, CAN 통신을 전반적으로 제어한다. 이 때, CAN 컨트롤러(110)는 CAN 트랜시버(Transceiver)(130)를 통하여 데이터 프레임을 송수신할 수 있다. CAN 트랜시버(130)는 차동 제어를 이용하여 비트 값 또는 전압을 결정하여 CAN 컨트롤러(110) 및 CAN 버스(140)에 전달한다.
이와 같은 CAN 통신 기반의 ECU(Electronic Control Unit)는 고도화된 기능을 수행하기 위해 안전성이 보장되어야 한다. 따라서, CAN 통신 기반의 ECU를 테스트하기 위하여, 마이크로컨트롤러(120)에 대한 기능적 테스트(Functional Test)가 실시된다. 이 때, 기능적 테스트는 ECU에 포함되는 복수의 마이크로컨트롤러들 각각에서 발생되는 모든 경우의 수를 계산하여 테스트 패턴을 생성하고, 직접 ECU에 포함되는 복수의 마이크로컨트롤러들 각각에 테스트 패턴을 인가함으로써, 요구되는 기능이 수행되는지를 테스트 하는 기법으로서, 자동화된 테스트 장비인 ATE(Automatic Test Equipment)에 의해 수행될 수 있다.
그러나, ATE에 의한 기능적 테스트는, ATE가 외부 장비로서 별도의 채널을 필요로 하기 때문에, 테스트를 수행함에 있어 번거로운 단점이 있다. 또한, ECU의 발달에 따라, 기능적 테스트 자체에 대한 테스트의 복잡성이 증가되고, 오류 검출률이 저하되는 문제점이 있다.
이에, 본 명세서에서는 ECU에 포함되는 복수의 마이크로컨트롤러들 각각을 구성하는 물리적인 트랜지스터의 특성에 기초하여, 게이트 단위로 이상 유무를 테스트하는 구조적 테스트(Structural Test)를 수행하는 기술을 제안한다. 특히, 본 명세서에서는 추가적인 장비 또는 핀을 요구하지 않고, CAN 버스를 이용하여 테스트를 수행하는 테스트 인터페이스 및 그 동작 기술에 대해 기재한다.
본 발명의 실시예들은 메인 컨트롤러 및 CAN 컨트롤러 사이를 연결하는 CAN 버스를 공유하는 테스트 인터페이스를 포함함으로써, 테스트 대상 반도체에 대한 테스트를 수행하는 방법, 장치 및 시스템을 제공한다.
또한, 본 발명의 실시예들은 테스트 인터페이스의 작동 모드가 테스트 모드 또는 일반 모드 중 적어도 어느 하나로 결정됨으로써, 테스트 대상 반도체에 대한 테스트가 수행되거나, 테스트 대상 반도체의 미리 설정된 일반적인 동작이 수행되는 방법, 장치 및 시스템을 제공한다.
또한, 본 발명의 실시예들은 메인 컨트롤러에서 전송하는 데이터 프레임에 기초하여 테스트 인터페이스의 작동 모드가 테스트 모드로 결정되는 방법, 장치 및 시스템을 제공한다.
또한, 본 발명의 실시예들은 테스트 인터페이스의 작동 모드가 테스트 모드로 결정됨에 응답하여, 메인 컨트롤러 및 CAN 컨트롤러 사이의 통신 경로를 차단하는 방법, 장치 및 시스템을 제공한다.
또한, 본 발명의 실시예들은 테스트 인터페이스의 작동 모드가 테스트 모드로 결정됨에 응답하여, CAN 컨트롤러를 초기화하는 방법, 장치 및 시스템을 제공한다.
본 발명의 일실시예에 따른 CAN(Controller Area Network) 통신 기반의 반도체 테스트 방법은 테스트 인터페이스에서, CAN 버스를 통하여 메인 컨트롤러로부터 테스트 대상 반도체(Device-Under-Test; DUT)에 대한 테스트를 수행하기 위한 데이터 프레임을 수신하는 단계; 상기 테스트 인터페이스에 포함되는 테스트 인터페이스 컨트롤러에서, 상기 데이터 프레임에 기초하여 상기 테스트 인터페이스의 작동 모드를 상기 테스트 대상 반도체에 대한 테스트를 수행하는 테스트 모드 또는 상기 테스트 대상 반도체의 미리 설정된 일반적인 동작을 수행하는 일반 모드 중 적어도 어느 하나로 결정하는 단계; 및 상기 테스트 인터페이스의 작동 모드가 상기 테스트 모드로 결정된 경우, 상기 데이터 프레임을 상기 테스트 대상 반도체에 포함되는 복수의 시프트 스캔 체인들로 인가하여, 상기 테스트 대상 반도체에 대한 테스트를 수행하는 단계를 포함한다.
상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 단계는 상기 수신된 데이터 프레임의 예비 비트(Reserved Bit)에 기초하여 상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 단계를 포함할 수 있다.
상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 단계는 상기 예비 비트가 제1 논리값을 갖는 경우, 상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드로 결정하는 단계를 포함할 수 있다.
상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 단계는 상기 예비 비트가 상기 제1 논리값과 구별되는 제2 논리값을 갖는 경우, 상기 테스트 인터페이스의 작동 모드를 상기 일반 모드로 결정하는 단계를 포함할 수 있다.
상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 단계는 상기 테스트 인터페이스의 작동 모드가 상기 테스트 모드로 결정된 경우, 상기 테스트 인터페이스에 포함되는 모드 변환 회로에서, 상기 테스트 대상 반도체의 미리 설정된 일반적인 동작을 조작하는 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 단계; 및 상기 테스트 인터페이스 컨트롤러에서, 비트 스터프 에러(Bit Stuff Error)를 이용하여 상기 CAN 컨트롤러를 초기화하는 단계를 포함할 수 있다.
상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 단계는 상기 모드 변환 회로에서 상기 테스트 인터페이스 컨트롤러로부터 셀렉트 신호를 수신하는 단계; 및 상기 수신된 셀렉트 신호에 기초하여 상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 단계를 포함할 수 있다.
상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 단계는 상기 수신된 셀렉트 신호가 제1 논리값을 갖는 경우, 상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 단계를 포함할 수 있다.
상기 CAN 컨트롤러를 초기화하는 단계는 상기 CAN 컨트롤러에서 상기 비트 스터프 에러가 발생하도록, 상기 CAN 컨트롤러로 미리 설정된 횟수만큼 제1 논리값을 인가하는 단계를 포함할 수 있다.
상기 반도체 테스트 방법은 상기 테스트 인터페이스의 작동 모드가 상기 테스트 모드로 결정된 경우, 상기 테스트 인터페이스 컨트롤러에서, 상기 데이터 프레임이 수신 완료됨을 알리는 ACK 비트(Acknowledge Bit)를 상기 메인 컨트롤러로 전송하는 단계를 더 포함할 수 있다.
상기 반도체 테스트 방법은 상기 수신된 데이터 프레임에 오류가 검출되는 경우, 상기 테스트 인터페이스 컨트롤러에서, 에러 프레임을 상기 메인 컨트롤러로 전송하는 단계를 더 포함할 수 있다.
본 발명의 일실시예에 따른 CAN(Controller Area Network) 통신 기반의 반도체 테스트 시스템은 테스트 대상 반도체(Device-Under-Test; DUT)에 대한 테스트를 수행하기 위한 데이터 프레임을 전송하는 메인 컨트롤러; 상기 테스트 대상 반도체의 미리 설정된 일반적인 동작을 조작하는 CAN 컨트롤러; 상기 메인 컨트롤러 및 상기 CAN 컨트롤러 각각과 CAN 버스를 통하여 연결되어 상기 메인 컨트롤러로부터 상기 데이터 프레임을 수신하고, 상기 데이터 프레임에 기초하여 상기 테스트 대상 반도체에 대한 테스트를 수행하는 테스트 모드 또는 상기 테스트 대상 반도체의 미리 설정된 일반적인 동작을 수행하는 일반 모드 중 적어도 어느 하나로 결정되는 작동 모드를 갖는 테스트 인터페이스; 및 상기 테스트 인터페이스의 작동 모드가 상기 테스트 모드로 결정된 경우, 상기 테스트 인터페이스에 의해 상기 데이터 프레임이 복수의 시프트 스캔 체인들로 인가되어 테스트가 수행되는 테스트 대상 반도체를 포함한다.
상기 테스트 인터페이스는 상기 수신된 데이터 프레임의 예비 비트(Reserved Bit)에 기초하여 상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 테스트 인터페이스 컨트롤러를 포함할 수 있다.
상기 테스트 인터페이스는 상기 테스트 인터페이스의 작동 모드가 상기 테스트 모드로 결정된 경우, 상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 모드 변환 회로를 포함하고, 상기 테스트 인터페이스 컨트롤러는 비트 스터프 에러(Bit Stuff Error)를 이용하여 상기 CAN 컨트롤러를 초기화할 수 있다.
상기 모드 변환 회로는 상기 테스트 인터페이스 컨트롤러로부터 셀렉트 신호를 수신하고, 상기 수신된 셀렉트 신호에 기초하여 상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단할 수 있다.
상기 테스트 인터페이스 컨트롤러는 상기 CAN 컨트롤러에서 상기 비트 스터프 에러가 발생하도록, 상기 CAN 컨트롤러로 미리 설정된 횟수만큼 제1 논리값을 인가할 수 있다.
본 발명의 실시예들은 메인 컨트롤러 및 CAN 컨트롤러 사이를 연결하는 CAN 버스를 공유하는 테스트 인터페이스를 포함함으로써, 테스트 대상 반도체에 대한 테스트를 수행하는 방법, 장치 및 시스템을 제공할 수 있다.
또한, 본 발명의 실시예들은 테스트 인터페이스의 작동 모드가 테스트 모드 또는 일반 모드 중 적어도 어느 하나로 결정됨으로써, 테스트 대상 반도체에 대한 테스트가 수행되거나, 테스트 대상 반도체의 미리 설정된 일반적인 동작이 수행되는 방법, 장치 및 시스템을 제공할 수 있다.
또한, 본 발명의 실시예들은 메인 컨트롤러에서 전송하는 데이터 프레임에 기초하여 테스트 인터페이스의 작동 모드가 테스트 모드로 결정되는 방법, 장치 및 시스템을 제공할 수 있다.
또한, 본 발명의 실시예들은 테스트 인터페이스의 작동 모드가 테스트 모드로 결정됨에 응답하여, 메인 컨트롤러 및 CAN 컨트롤러 사이의 통신 경로를 차단하는 방법, 장치 및 시스템을 제공할 수 있다.
또한, 본 발명의 실시예들은 테스트 인터페이스의 작동 모드가 테스트 모드로 결정됨에 응답하여, CAN 컨트롤러를 초기화하는 방법, 장치 및 시스템을 제공할 수 있다.
도 1은 CAN 통신 기반의 ECU를 나타낸 도면이다.
도 2는 본 발명의 일실시예에 따른 CAN 통신 기반의 반도체 테스트 시스템을 나타낸 도면이다.
도 3은 본 발명의 일실시예에 따른 테스트 인터페이스를 나타낸 도면이다.
도 4는 본 발명의 일실시예에 따른 데이터 프레임을 나타낸 도면이다.
도 5는 본 발명의 일실시예에 따른 비트 서퍼링을 나타낸 도면이다.
도 6은 본 발명의 일실시예에 따른 테스트 인터페이스의 작동 모드가 테스트 모드인 경우, 테스트 인터페이스의 테스트 입력을 나타낸 도면이다.
도 7은 본 발명의 일실시예에 따른 테스트 인터페이스의 작동 모드가 테스트 모드인 경우, 테스트 인터페이스의 테스트 출력을 나타낸 도면이다.
도 8은 본 발명의 일실시예에 따른 CAN 통신 기반의 반도체 테스트 방법을 나타낸 플로우 차트이다.
도 9는 본 발명의 일실시예에 따른 CAN 통신 기반의 반도체 테스트 시스템을 나타낸 블록도이다.
이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일실시예에 따른 CAN 통신 기반의 반도체 테스트 시스템을 나타낸 도면이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 CAN 통신 기반의 반도체 테스트 시스템은 테스트 대상 반도체(210), 테스트 인터페이스(220), CAN 컨트롤러(230) 및 메인 컨트롤러(240)를 포함한다.
테스트 대상 반도체(210)는 도 1에 도시된 마이크로컨트롤러로서, 테스트 인터페이스(220)에 의해 테스트가 수행되는 반도체일 수 있다. 테스트 대상 반도체(210)가 테스트를 수행하지 않는 경우, 테스트 대상 반도체(210)는 CAN 컨트롤러(230)에 의해 미리 설정된 일반적인 동작이 수행될 수 있다. 여기서, 테스트 대상 반도체(210), CAN 컨트롤러(230), 테스트 인터페이스(220) 및 메인 컨트롤러(240)는 CAN 버스(250)로 연결됨으로써, CAN 통신에 기반하여 작동될 수 있다. 이 때, CAN 버스(250)는 단방향 신호선들인, Rx 신호선(251), RxD 신호선(252), Tx 신호선(253) 및 TxD 신호선(254)을 포함할 수 있다.
구체적으로, 메인 컨트롤러(240)는 테스트 대상 반도체(210)에 대한 테스트를 수행하기 위한 데이터 프레임을 CAN 버스(250)을 통하여 테스트 인터페이스(220)로 전송한다. 여기서, 테스트를 수행하기 위한 데이터 프레임에는 예비 비트가 포함됨으로써, 테스트 인터페이스(220)가 예비 비트에 기초하여 작동 모드를 결정할 수 있다. 이에 대한 상세한 설명은 도 4를 참조하여 기재하기로 한다.
테스트 인터페이스(220)는 메인 컨트롤러(240) 및 CAN 컨트롤러(230) 각각과 CAN 버스(250)을 통하여 연결되어 메인 컨트롤러(240)로부터 데이터 프레임을 수신하고, 데이터 프레임에 기초하여 테스트 대상 반도체(210)에 대한 테스트를 수행하는 테스트 모드 또는 테스트 대상 반도체(210)의 미리 설정된 일반적인 동작을 수행하는 일반 모드 중 적어도 어느 하나로 결정되는 작동 모드를 갖는다. 이에 대한 상세한 설명은 도 3을 참조하여 기재하기로 한다. 여기서, 테스트 인터페이스(220)의 동작 속도는 미리 설정된 CAN 통신 동작 속도에 동기화될 수 있다.
테스트 대상 반도체(210)는 테스트 인터페이스(220)의 작동 모드가 테스트 모드로 결정된 경우, 테스트 인터페이스(220)에 의해 데이터 프레임이 복수의 시프트 스캔 체인들로 인가되어 테스트가 수행된다. 이에 대한 상세한 설명은 도 6 및 7을 참조하여 기재하기로 한다.
반면에, 테스트 인터페이스(220)의 작동 모드가 일반 모드로 결정된 경우, CAN 컨트롤러(230)가 테스트 대상 반도체(210)의 미리 설정된 일반적인 동작을 조작하고, 이에 응답하여, 테스트 대상 반도체(210)는 미리 설정된 일반적인 동작을 수행할 수 있다.
또한, CAN 통신 기반의 반도체 테스트 시스템은 CAN 트랜시버(260)를 포함할 수 있다. 여기서, CAN 트랜시버(260)는 차동 제어를 통해 비트 값 또는 전압을 결정하여, 결정된 비트 값 또는 전압에 기초하여 메인 컨트롤러(240)로부터 수신되는 데이터 프레임을 테스트 인터페이스(220)로 전달할 수 있다. 이하, 메인 컨트롤러(240)와 테스트 인터페이스(220) 사이에서 데이터 프레임이 송수신되는 과정은 CAN 트랜시버(260)를 거쳐서 수행됨을 전제로 기재한다.
이와 같이, 본 발명의 일실시예에 따른 테스트 인터페이스(220)는 CAN 통신 기반의 반도체 테스트 시스템은 메인 컨트롤러(240) 및 CAN 컨트롤러(230) 사이를 각각 연결하는 CAN 버스(250)를 공유함으로써, 추가적인 장비 또는 핀을 요구하지 않고, CAN 버스(250)를 이용하여 테스트를 수행할 수 있다.
도 3은 본 발명의 일실시예에 따른 테스트 인터페이스를 나타낸 도면이다.
도 3을 참조하면, 본 발명의 일실시예에 따른 테스트 인터페이스(310)는 테스트 인터페이스 컨트롤러(311), 모드 변환 회로(312)를 포함한다.
테스트 인터페이스(310)는 CAN 버스(350)의 Rx 신호선(351)을 공유함으로써, can 통신과 동일한 속도로, 메인 컨트롤러(320)로부터 테스트 대상 반도체(330)에 대한 테스트를 수행하기 위한 데이터 프레임을 수신한다. 여기서, 테스트 인터페이스 컨트롤러(311)는 메인 컨트롤러(320)로부터 수신되는 데이터 프레임의 예비 비트에 기초하여 테스트 인터페이스(310)의 작동 모드를 테스트 모드 또는 일반 모드 중 적어도 어느 하나로 결정할 수 있다. 또한, 테스트 인터페이스 컨트롤러(311)는 데이터 프레임의 식별자를 더 고려하여, 테스트 인터페이스(310)의 작동 모드를 테스트 모드 또는 일반 모드 중 적어도 어느 하나로 결정할 수 있다. 예를 들어, 데이터 프레임의 예비 비트가 제1 논리값을 갖는 경우, 테스트 인터페이스 컨트롤러(311)는 테스트 인터페이스(310)의 작동 모드를 테스트 모드로 결정할 수 있고, 예비 비트가 제1 논리값과 구별되는 제2 논리값을 갖는 경우, 테스트 인터페이스(310)의 작동 모드를 일반 모드로 결정할 수 있다. 더 구체적인 예를 들면, 예비 비트가 '1'의 논리값을 갖는 경우, 테스트 인터페이스 컨트롤러(311)는 테스트 인터페이스(310)의 작동 모드를 테스트 모드로 결정할 수 있고, 예비 비트가 '0'의 논리값을 갖는 경우, 테스트 인터페이스(310)의 작동 모드를 일반 모드로 결정할 수 있다.
테스트 인터페이스(310)의 작동 모드가 테스트 모드로 결정된 경우, 테스트 인터페이스 컨트롤러(311)는 데이터 프레임을 수신하고 분석하는 동작을 수행함에 있어, CAN 리시버와 동일한 동작을 수행할 수 있다. 예를 들어, 테스트 인터페이스(310)의 작동 모드가 테스트 모드로 결정된 경우, 메인 컨트롤러(320)로부터 데이터 프레임이 정상적으로 수신되었다면, 테스트 인터페이스 컨트롤러(311)는 데이터 프레임이 수신 완료됨을 알리는 ACK 비트를 메인 컨트롤러(320)로 전송할 수 있다. 또한, 메인 컨트롤러(320)로부터 수신된 데이터 프레임에 오류가 검출되는 경우, 테스트 인터페이스 컨트롤러(311)는 에러 프레임을 메인 컨트롤러(320)로 전송할 수 있다. 이와 같은 과정이 수행된 이후, 테스트 인터페이스 컨트롤러(311)는 테스트 인터페이스(310)의 작동 모드를 일반 모드로 결정할 수 있다.
모드 변환 회로(312)는 테스트 인터페이스 컨트롤러(311)로부터 수신되는 셀렉트 신호에 따라 CAN 버스(350)에 포함되는 Rx 신호선(351)을 단절시킴으로써, 메인 컨트롤러(320) 및 CAN 컨트롤러(340) 사이의 통신 경로를 차단할 수 있다. 예를 들어, 테스트 인터페이스 컨트롤러(311)로부터 수신되는 셀렉트 신호가 제1 논리값을 갖는 경우, 모드 변환 회로(312)는 메인 컨트롤러(320) 및 CAN 컨트롤러(340) 사이의 통신 경로를 차단할 수 있고, 셀렉트 신호가 제1 논리값과 구별되는 제2 논리값을 갖는 경우, 메인 컨트롤러(320) 및 CAN 컨트롤러(340) 사이의 통신 경로를 연결할 수 있다. 더 구체적인 예를 들면, 셀렉트 신호가 '1'의 논리값을 갖는 경우, 모드 변환 회로(312)는 메인 컨트롤러(320) 및 CAN 컨트롤러(340) 사이의 통신 경로를 차단할 수 있고, 셀렉트 신호가 '0'의 논리값을 갖는 경우, 메인 컨트롤러(320) 및 CAN 컨트롤러(340) 사이의 통신 경로를 연결할 수 있다. 따라서, 모드 변환 회로(312)는 셀렉트 신호에 따른 경로 제어가 가능하도록 멀리플렉서 구조를 가질 수 있다.
테스트 인터페이스(310)의 작동 모드가 테스트 모드로 결정되어, 모드 변환 회로(312)에 의해 메인 컨트롤러(320) 및 CAN 컨트롤러(340) 사이의 통신 경로가 차단된 이후, 테스트 인터페이스 컨트롤러(311)는 비트 스터프 에러를 이용하여 CAN 컨트롤러(340)를 초기화할 수 있다. 예를 들어, 테스트 인터페이스 컨트롤러(311)는 비트 스터프 에러가 발생하도록 CAN 버스(350)에 포함되는 RxD 신호선(352)을 통하여 CAN 컨트롤러(340)로 미리 설정된 횟수만큼 제1 논리값을 인가할 수 있다. 더 구체적인 예를 들면, 테스트 인터페이스 컨트롤러(311)는 CAN 컨트롤러(340)로 여섯 번에 걸친 '1'의 비트를 인가함으로써, CAN 컨트롤러(340)에서 비트 스터프 에러가 발생하여, CAN 컨트롤러(340)가 이전에 수신되었던 모든 데이터 프레임을 폐기하고 유휴 상태로 설정되어, 다음의 데이터 프레임 전송을 기다리게 할 수 있다. 이 때, CAN 컨트롤러(340)는 발생된 비트 스터프 에러에 대한 에러 프레임을 CAN 버스(350)에 포함되는 TxD 신호선(353)을 통하여 메인 컨트롤러(320)로 전송하지만, 모드 변환 회로(312)에 의해 메인 컨트롤러(320) 및 CAN 컨트롤러(340) 사이의 통신 경로가 차단되었기 때문에, 에러 프레임은 메인 컨트롤러(320)로 전송되지 않는다. 따라서, CAN 컨트롤러(340)가 초기화되기 때문에, 테스트 대상 반도체(330)에서 테스트가 수행되는 과정에 CAN 컨트롤러(340)가 아무런 영향을 미치지 않는다.
도 4는 본 발명의 일실시예에 따른 데이터 프레임을 나타낸 도면이다.
도 4를 참조하면, 본 발명의 일실시예에 따른 데이터 프레임은 CAN 통신 표준에서 사용될 수 있다.
데이터 프레임은 데이터 프레임의 시작을 알리는 SOF Field(Start of Frame Field)(410), 11비트의 식별자 및 RTR(Remote Transmission Request) 비트를 가지고 있는 Arbitration Field(420), 두 개의 예비 비트 및 데이터의 길이를 나타내는 DLC(Data Length Code)를 가지고 있는 Control Field(430), 0~64비트의 데이터를 가지고 있는 Data Field(440), CRC sequence를 가지고 있는 CRC Field(450), ACK Field(460), 데이터 프레임의 끝을 알리는 EOF Field(End of Frame Field)(470)을 포함한다.
여기서, Control Filed(430)의 두 개의 예비 비트는 프로토콜의 추가 확장에 따른 여분으로 사용하기 위한 비트로써 이미 R1비트는 CAN 프레임의 확장인 CAN 2.0(B)에서 사용 되고 있다. 반면에, R0는 기존의 CAN 통신 표준의 데이터 프레임에서 사용되지 않기 때문에, 항상 '0'의 논리값을 가진다.
이에, 본 발명의 일실시예에 따른 예비 비트 R0에 제1 논리값인 '1'을 부여하여, 데이터 프레임을 수신하는 테스트 인터페이스에서 예비 비트 R0에 기초하여 작동 모드가 테스트 모드로 결정되도록 할 수 있다.
도 5는 본 발명의 일실시예에 따른 비트 서퍼링을 나타낸 도면이다.
도 5를 참조하면, 본 발명의 일실시예에 따른 테스트 인터페이스 컨트롤러는 비트 스터프 에러를 이용하여 CAN 컨트롤러를 초기화할 수 있다.
여기서, 비트 스터프 에러는 CAN 통신에서 지원하는 오류 검출 기능에 의해 검출되는 오류들에 포함된다. 구체적으로, NRZ(Non Return to Zero) 전송 방식을 사용하는 CAN 통신은 오차가 누적되는 것을 방지하기 위해 동일한 비트 상태가 5번 동안 발생하면 6번째 비트에서 반대 비트 상태를 추가하여 송신하고 수신 노드는 이를 무시한다. 이를 비트 서퍼링(Bit Stuffing) 방식이라 한다. 또한, 동일한 비트 상태가 5번 동안 발생되는 경우, 추가하여 송신되는 반대 비트 상태인 6번째 비트를 스터프 비트(Stuff Bit) 라 한다.
이 때, 동일한 비트 상태가 5번 동안 발생되고, 6번째 비트가 반대 비트 상태로 송신되지 않는 경우, CAN 컨트롤러는 비트 스터프 에러가 발생됨을 판단하고, 에러 프레임을 모든 노드들(비트를 전송하는 노드를 포함함)에게 전달함과 동시에, 이전까지 수신했던 모든 데이터 프레임을 폐기하고, 다음 데이터 프레임 전송을 기다리게 된다.
이와 같은 CAN 컨트롤러의 특성을 이용하여, 본 발명의 일실시예에 따른 테스트 인터페이스 컨트롤러는 테스트 인터페이스가 테스트 모드로 결정되는 경우, 동일한 비트 상태를 6번 동안 반복하여 CAN 컨트롤러로 전송함으로써, CAN 컨트롤러를 초기화할 수 있다.
도 6은 본 발명의 일실시예에 따른 테스트 인터페이스의 작동 모드가 테스트 모드인 경우, 테스트 인터페이스의 테스트 입력을 나타낸 도면이다.
도 6을 참조하면, 본 발명의 일실시예에 따른 테스트 인터페이스 컨트롤러(611)는 테스트 인터페이스(610)가 테스트 모드로 결정된 경우, CAN 컨트롤러(620)의 비트 스터프 에러를 이용하기 위해, 모드 변환 회로(612)를 거쳐 CAN 컨트롤러(620)로 제1 논리값 '1'을 미리 설정된 횟수만큼 인가할 수 있다. 예를 들어, 테스트 인터페이스 컨트롤러(611)는 CAN 컨트롤러(620)로 제1 논리값인 '1'을 6번 인가할 수 있다.
이에 응답하여, CAN 컨트롤러(620)는 데이터 프레임을 에러 프레임으로 인식함으로써, 초기화될 수 있다.
그 후, 데이터 프레임이 테스트 인터페이스 컨트롤러(611)로 수신 완료 되면, 테스트 인터페이스 컨트롤러(611)는 데이터 프레임에 포함되는 데이터 필드의 비트 정보에 기초하여 테스트 대상 반도체(630)에 포함되는 복수의 시프트 스캔 체인들로 테스트 벡터를 인가함으로써, 테스트 대상 반도체(630)에 대한 테스트를 수행할 수 있다. 이 때, CAN 컨트롤러는 초기화되어 있고, 모드 변환 회로(612)에 의해 메인 컨트롤러와의 통신 경로가 차단되어 있기 때문에, 테스트 대상 반도체(630)에 대한 테스트를 수행하는데 있어서, 아무런 영향을 미치지 않는다.
도 7은 본 발명의 일실시예에 따른 테스트 인터페이스의 작동 모드가 테스트 모드인 경우, 테스트 인터페이스의 테스트 출력을 나타낸 도면이다.
도 7을 참조하면, 본 발명의 일실시예에 따른 테스트 인터페이스 컨트롤러(711)는 테스트 인터페이스(710)가 테스트 모드로 설정된 경우, 모드 변환 회로(712)를 이용하여, 발생되는 Data_Out을 Tx 신호선(720)과 연결함으로써, ACK 비트 또는 에러 프레임을 메인 컨트롤러로 전송할 수 있다. 또한, 테스트 인터페이스 컨트롤러(711)는 Data_Out을 Tx 신호선(720)과 연결하고, CAN 컨트롤러(730)와 Tx 신호선(720)을 단절시킴으로써, CAN 컨트롤러(730)에서 비트 스터프 에러로 인해 발생된 에러 프레임이 메인 컨트롤러로 전송되는 것을 방지할 수 있다.
테스트 인터페이스(710)는 테스트 대상 반도체(740)에 포함되는 복수의 시프트 스캔 체인들에서 수행된 테스트 결과를 입력 받을 수 있다. 이 때, 테스트 인터페이스 컨트롤러(711)는 테스트 결과를 메인 컨트롤러로 전송할 수 있다.
도 8은 본 발명의 일실시예에 따른 CAN 통신 기반의 반도체 테스트 방법을 나타낸 플로우 차트이다.
도 8을 참조하면, 본 발명의 일실시예에 따른 CAN 통신 기반의 반도체 테스트 시스템은 테스트 인터페이스에서, CAN 버스를 통하여 메인 컨트롤러로부터 테스트 대상 반도체(Device-Under-Test; DUT)에 대한 테스트를 수행하기 위한 데이터 프레임을 수신한다(810).
또한, 반도체 테스트 시스템은 테스트 인터페이스에 포함되는 테스트 인터페이스 컨트롤러에서, 데이터 프레임에 기초하여 테스트 인터페이스의 작동 모드를 테스트 대상 반도체에 대한 테스트를 수행하는 테스트 모드 또는 테스트 대상 반도체의 미리 설정된 일반적인 동작을 수행하는 일반 모드 중 적어도 어느 하나로 결정한다(820).
여기서, 반도체 테스트 시스템은 수신된 데이터 프레임의 예비 비트(Reserved Bit)에 기초하여 테스트 인터페이스의 작동 모드를 테스트 모드 또는 일반 모드 중 적어도 어느 하나로 결정할 수 있다. 이 때, 반도체 테스트 시스템은 예비 비트가 제1 논리값을 갖는 경우, 테스트 인터페이스의 작동 모드를 테스트 모드로 결정할 수 있다. 반면에, 반도체 테스트 시스템은 예비 비트가 제1 논리값과 구별되는 제2 논리값을 갖는 경우, 테스트 인터페이스의 작동 모드를 일반 모드로 결정할 수 있다.
또한, 테스트 인터페이스의 작동 모드를 테스트 모드 또는 일반 모드 중 적어도 어느 하나로 결정하는 단계는 테스트 인터페이스의 작동 모드가 테스트 모드로 결정된 경우, 테스트 인터페이스에 포함되는 모드 변환 회로에서, 테스트 대상 반도체의 미리 설정된 일반적인 동작을 조작하는 CAN 컨트롤러 및 메인 컨트롤러 사이의 통신 경로를 차단하는 단계 및 테스트 인터페이스 컨트롤러에서, 비트 스터프 에러(Bit Stuff Error)를 이용하여 CAN 컨트롤러를 초기화하는 단계를 포함할 수 있다.
여기서, 반도체 테스트 시스템은 모드 변환 회로에서 테스트 인터페이스 컨트롤러로부터 셀렉트 신호를 수신하고, 수신된 셀렉트 신호에 기초하여 CAN 컨트롤러 및 메인 컨트롤러 사이의 통신 경로를 차단함으로써, CAN 컨트롤러 및 메인 컨트롤러 사이의 통신 경로를 차단할 수 있다. 이 때, 반도체 테스트 시스템은 수신된 셀렉트 신호가 제1 논리값을 갖는 경우, CAN 컨트롤러 및 메인 컨트롤러 사이의 통신 경로를 차단할 수 있다.
또한, 반도체 테스트 시스템은 CAN 컨트롤러에서 비트 스터프 에러가 발생하도록, CAN 컨트롤러로 미리 설정된 횟수만큼 제1 논리값을 인가함으로써, CAN 컨트롤러를 초기화할 수 있다.
도면에는 도시하지 않았지만, 반도체 테스트 시스템은 테스트 인터페이스의 작동 모드가 테스트 모드로 결정된 경우, 테스트 인터페이스 컨트롤러에서, 데이터 프레임이 수신 완료됨을 알리는 ACK 비트(Acknowledge Bit)를 메인 컨트롤러로 전송할 수 있다. 만약, 수신된 데이터 프레임에 오류가 검출되는 경우, 반도체 테스트 시스템은 테스트 인터페이스 컨트롤러에서, 에러 프레임을 메인 컨트롤러로 전송할 수 있다.
또한, 반도체 테스트 시스템은 테스트 인터페이스의 작동 모드가 테스트 모드로 결정된 경우, 데이터 프레임을 테스트 대상 반도체에 포함되는 복수의 시프트 스캔 체인들로 인가하여, 테스트 대상 반도체에 대한 테스트를 수행한다(830).
도면에는 도시하지 않았지만, 반도체 테스트 시스템은 테스트 인터페이스의 작동 모드가 일반 모드로 결정된 경우, 테스트 대상 반도체에서, 테스트 대상 반도체의 미리 설정된 일반적인 동작을 수행할 수 있다.
도 9는 본 발명의 일실시예에 따른 CAN 통신 기반의 반도체 테스트 시스템을 나타낸 블록도이다.
도 9를 참조하면, 본 발명의 일실시예에 따른 CAN 통신 기반의 반도체 테스트 시스템은 메인 컨트롤러(910), CAN 컨트롤러(920), 테스트 인터페이스(930) 및 테스트 대상 반도체(940)을 포함한다. 여기서, 테스트 인터페이스(930)는 테스트 인터페이스 컨트롤러(931) 및 모드 변환 회로(932)를 포함할 수 있다.
메인 컨트롤러(910)는 테스트 대상 반도체(940)에 대한 테스트를 수행하기 위한 데이터 프레임을 전송한다.
CAN 컨트롤러(920)는 테스트 대상 반도체(940)의 미리 설정된 일반적인 동작을 조작한다.
테스트 인터페이스(930)는 메인 컨트롤러(910) 및 CAN 컨트롤러(920) 각각과 CAN 버스를 통하여 연결되어 메인 컨트롤러(910)로부터 데이터 프레임을 수신하고, 데이터 프레임에 기초하여 테스트 대상 반도체(940)에 대한 테스트를 수행하는 테스트 모드 또는 테스트 대상 반도체(940)의 미리 설정된 일반적인 동작을 수행하는 일반 모드 중 적어도 어느 하나로 결정되는 작동 모드를 갖는다.
테스트 인터페이스 컨트롤러(931)는 수신된 데이터 프레임의 예비 비트(Reserved Bit)에 기초하여 테스트 인터페이스(930)의 작동 모드를 테스트 모드 또는 일반 모드 중 적어도 어느 하나로 결정할 수 있다.
이 때, 테스트 인터페이스 컨트롤러(931)는 예비 비트가 제1 논리값을 갖는 경우, 테스트 인터페이스(930)의 작동 모드를 테스트 모드로 결정할 수 있다.
반면에, 테스트 인터페이스 컨트롤러(931)는 예비 비트가 제1 논리값과 구별되는 제2 논리값을 갖는 경우, 테스트 인터페이스(930)의 작동 모드를 일반 모드로 결정할 수 있다.
또한, 테스트 인터페이스 컨트롤러(931)는 비트 스터프 에러(Bit Stuff Error)를 이용하여 CAN 컨트롤러(920)를 초기화할 수 있다.
이 때, 테스트 인터페이스 컨트롤러(931)는 CAN 컨트롤러(920)에서 비트 스터프 에러가 발생하도록, CAN 컨트롤러(920)로 미리 설정된 횟수만큼 제1 논리값을 인가할 수 있다.
또한, 테스트 인터페이스 컨트롤러(931)는 테스트 인터페이스(930)의 작동 모드가 테스트 모드로 결정된 경우, 데이터 프레임이 수신 완료됨을 알리는 ACK 비트(Acknowledge Bit)를 메인 컨트롤러(910)로 전송할 수 있다. 이 때, 수신된 데이터 프레임에 오류가 검출되는 경우, 테스트 인터페이스 컨트롤러(931)는 에러 프레임을 메인 컨트롤러(910)로 전송할 수 있다.
모드 변환 회로(932)는 테스트 인터페이스(930)의 작동 모드가 테스트 모드로 결정된 경우, CAN 컨트롤러(920) 및 메인 컨트롤러(910) 사이의 통신 경로를 차단할 수 있다.
이 때, 모드 변환 회로(932)는 테스트 인터페이스 컨트롤러(931)로부터 셀렉트 신호를 수신하고, 수신된 셀렉트 신호에 기초하여 CAN 컨트롤러(920) 및 메인 컨트롤러(910) 사이의 통신 경로를 차단할 수 있다.
여기서, 모드 변환 회로(932)는 수신된 셀렉트 신호가 제1 논리값을 갖는 경우, CAN 컨트롤러(920) 및 메인 컨트롤러(910) 사이의 통신 경로를 차단할 수 있다.
테스트 대상 반도체(940)는 테스트 인터페이스(930)의 작동 모드가 테스트 모드로 결정된 경우, 테스트 인터페이스(930)에 의해 데이터 프레임이 복수의 시프트 스캔 체인들로 인가되어 테스트가 수행된다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (15)

  1. CAN(Controller Area Network) 통신 기반의 반도체 테스트 방법에 있어서,
    테스트 인터페이스에서, CAN 버스를 통하여 메인 컨트롤러로부터 테스트 대상 반도체(Device-Under-Test; DUT)에 대한 테스트를 수행하기 위한 데이터 프레임을 수신하는 단계;
    상기 테스트 인터페이스에 포함되는 테스트 인터페이스 컨트롤러에서, 상기 데이터 프레임에 기초하여 상기 테스트 인터페이스의 작동 모드를 상기 테스트 대상 반도체에 대한 테스트를 수행하는 테스트 모드 또는 상기 테스트 대상 반도체의 미리 설정된 일반적인 동작을 수행하는 일반 모드 중 적어도 어느 하나로 결정하는 단계; 및
    상기 테스트 인터페이스의 작동 모드가 상기 테스트 모드로 결정된 경우, 상기 데이터 프레임을 상기 테스트 대상 반도체에 포함되는 복수의 시프트 스캔 체인들로 인가하여, 상기 테스트 대상 반도체에 대한 테스트를 수행하는 단계
    를 포함하는 반도체 테스트 방법.
  2. 제1항에 있어서,
    상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 단계는
    상기 수신된 데이터 프레임의 예비 비트(Reserved Bit)에 기초하여 상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 단계
    를 포함하는 반도체 테스트 방법.
  3. 제2항에 있어서,
    상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 단계는
    상기 예비 비트가 제1 논리값을 갖는 경우, 상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드로 결정하는 단계
    를 포함하는 반도체 테스트 방법.
  4. 제3항에 있어서,
    상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 단계는
    상기 예비 비트가 상기 제1 논리값과 구별되는 제2 논리값을 갖는 경우, 상기 테스트 인터페이스의 작동 모드를 상기 일반 모드로 결정하는 단계
    를 포함하는 반도체 테스트 방법.
  5. 제1항에 있어서,
    상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 단계는
    상기 테스트 인터페이스의 작동 모드가 상기 테스트 모드로 결정된 경우, 상기 테스트 인터페이스에 포함되는 모드 변환 회로에서, 상기 테스트 대상 반도체의 미리 설정된 일반적인 동작을 조작하는 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 단계; 및
    상기 테스트 인터페이스 컨트롤러에서, 비트 스터프 에러(Bit Stuff Error)를 이용하여 상기 CAN 컨트롤러를 초기화하는 단계
    를 포함하는 반도체 테스트 방법.
  6. 제5항에 있어서,
    상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 단계는
    상기 모드 변환 회로에서 상기 테스트 인터페이스 컨트롤러로부터 셀렉트 신호를 수신하는 단계; 및
    상기 수신된 셀렉트 신호에 기초하여 상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 단계
    를 포함하는 반도체 테스트 방법.
  7. 제6항에 있어서,
    상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 단계는
    상기 수신된 셀렉트 신호가 제1 논리값을 갖는 경우, 상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 단계
    를 포함하는 반도체 테스트 방법.
  8. 제5항에 있어서,
    상기 CAN 컨트롤러를 초기화하는 단계는
    상기 CAN 컨트롤러에서 상기 비트 스터프 에러가 발생하도록, 상기 CAN 컨트롤러로 미리 설정된 횟수만큼 제1 논리값을 인가하는 단계
    를 포함하는 반도체 테스트 방법.
  9. 제1항에 있어서,
    상기 테스트 인터페이스의 작동 모드가 상기 테스트 모드로 결정된 경우, 상기 테스트 인터페이스 컨트롤러에서, 상기 데이터 프레임이 수신 완료됨을 알리는 ACK 비트(Acknowledge Bit)를 상기 메인 컨트롤러로 전송하는 단계
    를 더 포함하는 반도체 테스트 방법.
  10. 제9항에 있어서,
    상기 수신된 데이터 프레임에 오류가 검출되는 경우, 상기 테스트 인터페이스 컨트롤러에서, 에러 프레임을 상기 메인 컨트롤러로 전송하는 단계
    를 더 포함하는 반도체 테스트 방법.
  11. CAN(Controller Area Network) 통신 기반의 반도체 테스트 시스템에 있어서,
    테스트 대상 반도체(Device-Under-Test; DUT)에 대한 테스트를 수행하기 위한 데이터 프레임을 전송하는 메인 컨트롤러;
    상기 테스트 대상 반도체의 미리 설정된 일반적인 동작을 조작하는 CAN 컨트롤러;
    상기 메인 컨트롤러 및 상기 CAN 컨트롤러 각각과 CAN 버스를 통하여 연결되어 상기 메인 컨트롤러로부터 상기 데이터 프레임을 수신하고, 상기 데이터 프레임에 기초하여 상기 테스트 대상 반도체에 대한 테스트를 수행하는 테스트 모드 또는 상기 테스트 대상 반도체의 미리 설정된 일반적인 동작을 수행하는 일반 모드 중 적어도 어느 하나로 결정되는 작동 모드를 갖는 테스트 인터페이스; 및
    상기 테스트 인터페이스의 작동 모드가 상기 테스트 모드로 결정된 경우, 상기 테스트 인터페이스에 의해 상기 데이터 프레임이 복수의 시프트 스캔 체인들로 인가되어 테스트가 수행되는 테스트 대상 반도체
    를 포함하는 반도체 테스트 시스템.
  12. 제11항에 있어서,
    상기 테스트 인터페이스는
    상기 수신된 데이터 프레임의 예비 비트(Reserved Bit)에 기초하여 상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 테스트 인터페이스 컨트롤러
    를 포함하는 반도체 테스트 시스템.
  13. 제12항에 있어서,
    상기 테스트 인터페이스는
    상기 테스트 인터페이스의 작동 모드가 상기 테스트 모드로 결정된 경우, 상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 모드 변환 회로
    를 포함하고,
    상기 테스트 인터페이스 컨트롤러는
    비트 스터프 에러(Bit Stuff Error)를 이용하여 상기 CAN 컨트롤러를 초기화하는 반도체 테스트 시스템.
  14. 제13항에 있어서,
    상기 모드 변환 회로는
    상기 테스트 인터페이스 컨트롤러로부터 셀렉트 신호를 수신하고, 상기 수신된 셀렉트 신호에 기초하여 상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 반도체 테스트 시스템.
  15. 제13항에 있어서,
    상기 테스트 인터페이스 컨트롤러는
    상기 CAN 컨트롤러에서 상기 비트 스터프 에러가 발생하도록, 상기 CAN 컨트롤러로 미리 설정된 횟수만큼 제1 논리값을 인가하는 반도체 테스트 시스템.
KR1020140012088A 2014-02-03 2014-02-03 Can 통신 기반의 반도체 테스트 방법 및 시스템 KR101473144B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140012088A KR101473144B1 (ko) 2014-02-03 2014-02-03 Can 통신 기반의 반도체 테스트 방법 및 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140012088A KR101473144B1 (ko) 2014-02-03 2014-02-03 Can 통신 기반의 반도체 테스트 방법 및 시스템

Publications (1)

Publication Number Publication Date
KR101473144B1 true KR101473144B1 (ko) 2014-12-16

Family

ID=52678975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140012088A KR101473144B1 (ko) 2014-02-03 2014-02-03 Can 통신 기반의 반도체 테스트 방법 및 시스템

Country Status (1)

Country Link
KR (1) KR101473144B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190136214A (ko) * 2018-05-30 2019-12-10 (주) 코스텍 Can과 통합된 bcm을 테스트하는 장치
CN111538319A (zh) * 2020-06-22 2020-08-14 北京振兴计量测试研究所 一种can总线控制器并行测试方法
CN111641544A (zh) * 2020-06-22 2020-09-08 北京振兴计量测试研究所 一种can总线控制器并行测试***

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007303897A (ja) 2006-05-10 2007-11-22 Nec Electronics Corp スキャンテスト方法およびスキャンテスト回路
JP2013019694A (ja) 2011-07-07 2013-01-31 Renesas Electronics Corp スキャンテスト回路およびスキャンテスト回路生成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007303897A (ja) 2006-05-10 2007-11-22 Nec Electronics Corp スキャンテスト方法およびスキャンテスト回路
JP2013019694A (ja) 2011-07-07 2013-01-31 Renesas Electronics Corp スキャンテスト回路およびスキャンテスト回路生成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190136214A (ko) * 2018-05-30 2019-12-10 (주) 코스텍 Can과 통합된 bcm을 테스트하는 장치
KR102090061B1 (ko) * 2018-05-30 2020-03-17 (주)코스텍 Can과 통합된 bcm을 테스트하는 장치
CN111538319A (zh) * 2020-06-22 2020-08-14 北京振兴计量测试研究所 一种can总线控制器并行测试方法
CN111641544A (zh) * 2020-06-22 2020-09-08 北京振兴计量测试研究所 一种can总线控制器并行测试***
CN111538319B (zh) * 2020-06-22 2023-06-06 北京振兴计量测试研究所 一种can总线控制器并行测试方法

Similar Documents

Publication Publication Date Title
US10713106B2 (en) Communication device, communication method and non-transitory storage medium
US11012409B2 (en) Anomaly detection in a controller area network
EP3160090B1 (en) Controller area network (can) device and method for operating a can device
CN110011870B (zh) 用于对多主访问总线进行测量和信号分析的节点和方法
US9716612B2 (en) Evaluation of field replaceable unit dependencies and connections
US20170068628A1 (en) Reducing ethernet latency in a multi-server chassis
US10355968B2 (en) Diagnosis of a network adapter during network operation
US11075808B2 (en) Method and apparatus for communication system upgrade via phased adoption
KR101473144B1 (ko) Can 통신 기반의 반도체 테스트 방법 및 시스템
JPWO2018020645A1 (ja) 転送装置およびフレーム転送方法
US10613963B2 (en) Intelligent packet analyzer circuits, systems, and methods
US8239051B2 (en) Information processing apparatus and information processing method
US20210058495A1 (en) Communication device, communication system, and protocol switchover method
KR20150008746A (ko) Pci 익스프레스 스위치 장치 및 그의 접속 제어 방법
CN113630187A (zh) 一种phy初始化方法、***、设备以及介质
KR20150054414A (ko) 이중화 장치에서 수신 버퍼를 이용한 통신 데이터의 중복 검사 방법
US10447384B2 (en) Communication apparatus, communication method, and program
KR20130064500A (ko) 캔통신 시스템에서 메시지 송수신 시의 오류 복구 방법
US9720871B2 (en) Determining cable connections in a multi-cable link
CN106411564B (zh) 用于检测以太网帧的设备和方法
US10419551B2 (en) Network device and auto detecting method for direct link thereof
CN105721234A (zh) 端口聚合方法及装置
US10476776B2 (en) Methods, systems and computer readable media for wide bus pattern matching
KR101712370B1 (ko) 에러 패킷 분석을 지원하기 위한 이더넷 장치 및 시스템
US9639438B2 (en) Methods and systems of managing an interconnection

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170901

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 6