KR101450889B1 - Light Emitting Display Device - Google Patents

Light Emitting Display Device Download PDF

Info

Publication number
KR101450889B1
KR101450889B1 KR1020080001812A KR20080001812A KR101450889B1 KR 101450889 B1 KR101450889 B1 KR 101450889B1 KR 1020080001812 A KR1020080001812 A KR 1020080001812A KR 20080001812 A KR20080001812 A KR 20080001812A KR 101450889 B1 KR101450889 B1 KR 101450889B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting layer
electrode
display device
Prior art date
Application number
KR1020080001812A
Other languages
Korean (ko)
Other versions
KR20090076068A (en
Inventor
정연식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080001812A priority Critical patent/KR101450889B1/en
Publication of KR20090076068A publication Critical patent/KR20090076068A/en
Application granted granted Critical
Publication of KR101450889B1 publication Critical patent/KR101450889B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/19—Tandem OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/868—Arrangements for polarized light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 전계발광표시장치는 각각 발광층을 포함하는 다수의 발광다이오드들 및 발광다이오드들 사이에 형성된 절연막을 포함하고, 인접하는 발광다이오드들의 발광층들이 절연막 상에서만 겹쳐 있을 수 있다.

Figure R1020080001812

발광층, 절연막

The electroluminescent display device according to an embodiment of the present invention includes a plurality of light emitting diodes each including a light emitting layer and an insulating layer formed between the light emitting diodes, and the light emitting layers of the adjacent light emitting diodes may overlap only on the insulating layer.

Figure R1020080001812

Light emitting layer, insulating film

Description

전계발광표시장치{Light Emitting Display Device}[0001] The present invention relates to an electroluminescent display device,

본 발명은 디스플레이에 관한 것으로, 보다 상세하게는 전계발광표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display, and more particularly, to an electroluminescent display.

일반적으로, 정보통신기술의 발달로, 다양화된 정보화 사회의 요구에 따라, 전자 디스플레이의 수요가 증가되고 있고, 요구되는 디스플레이 또한 다양해지고 있다. In general, with the development of information and communication technology, the demand of electronic display is increasing according to demands of diversified information society, and the required display is also diversified.

이와 같이 다양화된 정보화 사회의 요구를 만족시키기 위하여, 전자 디스플레이소자는 고정세화, 대형화, 저가격화, 고성능화, 박형화, 소형화 등의 특성을 가질 것이 요구되고 있으며, 이를 위해, 기존의 음극선관(Cathode Ray Tube: CRT) 이외에 새로운 평판 디스플레이(Flat Panel Display: FPD) 소자가 개발되고 있다.In order to meet the demands of diversified information society, electronic display devices are required to have properties such as high definition, large size, low cost, high performance, thinness, miniaturization, and so on. Ray tube (CRT), a new flat panel display (FPD) device is being developed.

특히, 통신 및 컴퓨터에 관련된 반도체와 디스플레이 등의 소재 개발이 각 분야의 기술 진보에 주요한 관건이 되고 있으며, 현재 사용되고 있는 여러 디스플레이 소자들 중에서 천연색 표시 소자로서의 응용면에서 주목 받고 있는 하나가 전 계발광표시장치이다.Particularly, development of materials such as semiconductors and displays related to communication and computers has become a key factor in technological advancement in each field. Of the various display devices currently in use, one that is attracting attention as an application as a color display device, Display device.

전계발광표시장치는 액정표시장치와 같은 수광 형태의 소자에 비해 응답속도가 빠르고 자체발광 형태이므로 휘도가 우수하며, 구조가 간단하여 생산이 용이하고 경량박형의 장점을 가지고 있다.The electroluminescent display device has advantages of lightness and thickness because it has a faster response speed than a light receiving device such as a liquid crystal display device, has a self-luminous form, has excellent brightness, is simple in structure, and is easy to produce.

전계발광표시장치는 일반적으로 소자의 구동 중 흐르는 누설전류(leakage current)로 인하여 발광영역, 특히 발광층의 에지(edge) 부근에서 암점 또는 휘점이 발생하는 경우가 발생할 수 있다. In an electroluminescent display device, a dark point or a bright spot may occur in a light emitting region, particularly near an edge of a light emitting layer, due to a leakage current flowing during driving of the device.

상술한 암점 또는 휘점 등은 화상의 표현에 있어서 일부분만 밝게 발광하거나 어둡게 보여 디스플레이의 화질에 있어서 큰 결점이 되고 있다.The above-mentioned dark spot, bright spot, or the like is a large defect in the picture quality of the display as a part of the image representation is brightly lit or dark.

따라서, 애노드, 발광층, 캐소드 등으로 이루어지는 발광영역(혹은 서브픽셀)에서의 누설전류의 흐름을 차단하여, 누설전류로 인한 전계발광표시장치의 상술한 결함을 해결하기 위한 다양한 연구들이 시도되고 있다.Accordingly, various attempts have been made to solve the above-mentioned deficiencies of the electroluminescence display device due to the leakage current by blocking the flow of leakage current in the light emitting region (or sub-pixel) including the anode, the light emitting layer and the cathode.

본 발명이 해결하고자 하는 과제는 디스플레이 장치에 흐르는 누설전류를 차단함으로써 발광층, 특히 발광층의 에지 부근에서 발생하는 휘점 또는 암점 등의 불량을 방지하여 품질 및 수율을 높일 수 있는 전계발광표시장치를 제공함에 있다.An object of the present invention is to provide an electroluminescent display device capable of preventing defects such as a luminescent layer, particularly a luminescent layer or a dark spot, generated near the edge of a luminescent layer by blocking a leakage current flowing in a display device, thereby improving quality and yield have.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are not intended to limit the invention to the precise forms disclosed. Other objects, which will be apparent to those skilled in the art, It will be possible.

본 발명의 일 실시예에 따른 전계발광표시장치는 각각 발광층을 포함하는 다수의 발광다이오드들 및 발광다이오드들 사이에 형성된 절연막을 포함하고, 인접하는 발광다이오드들의 발광층들이 절연막 상에서만 겹쳐 있을 수 있다.The electroluminescent display device according to an embodiment of the present invention includes a plurality of light emitting diodes each including a light emitting layer and an insulating layer formed between the light emitting diodes, and the light emitting layers of the adjacent light emitting diodes may overlap only on the insulating layer.

또한, 절연막 상에서만 겹쳐있는 발광층은 제 1 발광층 및 제 2 발광층을 포함하고, 제 1 발광층 및 제 2 발광층은 색이 서로 다를 수 있다.Further, the light emitting layer overlapping only on the insulating film includes the first light emitting layer and the second light emitting layer, and the first light emitting layer and the second light emitting layer may have different colors.

또한, 발광층 하부에는 정공주입층 또는 정공수송층 중 어느 하나 이상을 더 포함할 수 있다.The light emitting layer may further include at least one of a hole injecting layer and a hole transporting layer.

또한, 발광층 상에는 전자주입층 또는 전자수송층 중 어느 하나 이상을 더 포함할 수 있다.The light emitting layer may further include at least one of an electron injection layer and an electron transport layer.

또한, 게이트 전극, 소스전극, 드레인 전극 및 반도체층을 포함하는 박막트랜지스터를 더 구비할 수 있다.In addition, it may further include a thin film transistor including a gate electrode, a source electrode, a drain electrode, and a semiconductor layer.

또한, 절연막은 화소정의막일 수 있다.Further, the insulating film may be a pixel defining film.

또한, 발광층은 각각 인광물질 또는 형광물질 중 어느 하나로 이루어질 수 있다.Further, the light emitting layer may be made of either a phosphor or a fluorescent material, respectively.

또한, 절연막은 정테이퍼 형상일 수 있다.
또한, 컬러필터를 더 포함하고, 발광층은 백색 발광층일 수 있다.
또한, 색변환 매질층을 더 포함하고, 발광층은 청색 발광층일 수 있다.Further, the insulating film may have a regular taper shape.
Further, the light emitting device may further include a color filter, and the light emitting layer may be a white light emitting layer.
Further, it may further comprise a color conversion medium layer, and the light emitting layer may be a blue light emitting layer.

본 발명의 일 실시예에 따른 전계발광표시장치는 누설전류로 인한 발광영역의 휘점 및 암점의 발생을 방지하여 전계발광표시장치의 품질을 향상시키는 효과가 있다.The electroluminescent display device according to an embodiment of the present invention has an effect of improving the quality of an electroluminescent display device by preventing the generation of luminescent spot and dark spot due to a leakage current.

후술하는 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.The details of the embodiments described below are included in the detailed description and the drawings. BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. Like reference numerals refer to like elements throughout the specification.

이하, 첨부된 도면을 참조하여 본 발명의 일 실시예에 따른 전계발광표시장치에 대하여 상세히 설명한다.Hereinafter, an electroluminescent display according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 전계발광표시장치의 블록도이고, 도 2a내지 도 2b는 본 발명의 일 실시예에 따른 전계발광표시장치의 서브픽셀 회로의 일 예이다.FIG. 1 is a block diagram of an electroluminescent display device according to an embodiment of the present invention, and FIGS. 2A and 2B are examples of a subpixel circuit of an electroluminescent display device according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 전계발광표시장치는 표시패널(100), 스캔 구동부(200), 데이터 구동부(300) 및 제어부(400)을 포함한다. 1, an electroluminescent display according to an embodiment of the present invention includes a display panel 100, a scan driver 200, a data driver 300, and a controller 400. Referring to FIG.

표시패널(100)은 복수의 신호라인(S1~Sn, D1~Dm), 복수의 전원라인(미도시) 및 이들에 연결되어 매트릭스 형태로 배열된 복수의 서브픽셀(PX)을 포함한다. The display panel 100 includes a plurality of signal lines S1 to Sn and D1 to Dm, a plurality of power lines (not shown), and a plurality of subpixels PX connected to the signal lines S1 to Sn and D1 to Dm.

복수의 신호라인(S1~Sn, D1~Dm)은 스캔신호를 전달하는 복수의 스캔라인(S1~Sn) 및 데이터 신호를 전달하는 데이터 라인(D1~Dm)을 포함하며, 각 전원라인(미도시)은 제 1 전원 전압(VDD)등을 각 서브픽셀(PX)에 전달할 수 있다. The plurality of signal lines S1 to Sn and D1 to Dm include a plurality of scan lines S1 to Sn for transferring scan signals and data lines D1 to Dm for transferring data signals, May transmit the first power supply voltage VDD or the like to each subpixel PX.

여기서, 복수의 신호라인은 스캔라인(S1~Sn) 및 데이터 라인(D1~Dm)만을 포함하는 것으로 도시하고 설명하였지만, 이에 한정되는 것은 아니며, 구동방식에 따라 소거신호를 전달하는 소거라인(미도시)을 더 포함할 수도 있다. Here, the plurality of signal lines include only the scan lines S1 to Sn and the data lines D1 to Dm. However, the present invention is not limited thereto, and may be an erase line Time).

그러나, 소거 신호가 사용되는 경우에도 소거 라인이 생략되는 것이 가능하다. 이러한 경우에는 소거 신호를 다른 라인으로 공급할 수 있다. 예를 들면, 도시하지는 않았지만, 표시 패널(100)에는 제 1전원 전압(VDD)을 공급하는 전원 라인이 더 포함되는 경우에, 소거 신호는 전원 라인을 통해 공급될 수도 있다. However, it is also possible that the erase line is omitted even when the erase signal is used. In this case, the erase signal can be supplied to another line. For example, although not shown, when the display panel 100 further includes a power supply line for supplying the first power supply voltage VDD, the erase signal may be supplied through the power supply line.

도 2a를 참조하면, 서브픽셀(PX)은 스캔라인(Sn)으로부터 스캔 신호에 의하여 데이터 신호를 전달하는 스위칭 박막 트랜지스터(T1), 데이터 신호를 저장하는 커패시터(Cst), 커패시터(Cst)에 저장된 데이터 신호와 제 1전원전압(VDD)의 차이에 해당하는 구동 전류를 생성하는 구동 박막 트랜지스터(T2) 및 구동전류에 해당하는 빛을 발광하는 발광 다이오드(OLED)를 포함할 수 있다.2A, the subpixel PX includes a switching thin film transistor T1 for transferring a data signal from a scan line Sn by a scan signal, a capacitor Cst for storing a data signal, a capacitor Cst for storing a data signal, A driving thin film transistor T2 for generating a driving current corresponding to a difference between the data signal and the first power source voltage VDD and a light emitting diode OLED for emitting light corresponding to the driving current.

그리고, 서브픽셀은, 도 2b에 도시한 바와 같이, 스캔라인(Sn)으로부터 스캔 신호에 의하여 데이터 신호를 전달하는 스위칭 박막 트랜지스터(T1), 데이터 신호를 저장하는 커패시터(Cst), 커패시터(Cst)에 저장된 데이터 신호와 제 1전원전압의 차이에 해당하는 구동 전류를 생성하는 구동 박막 트랜지스터(T2), 구동전류에 해당하는 빛을 발광하는 발광 다이오드(OLED) 및 소거 라인(En)으로부터의 소거 신호에 따라 커패시터에 저장된 데이터 신호를 소거하는 소거용 스위칭 박막 트랜지스터(T3)를 포함할 수 있다.As shown in FIG. 2B, the sub-pixel includes a switching thin film transistor T1 for transmitting a data signal from a scan line Sn by a scan signal, a capacitor Cst for storing a data signal, a capacitor Cst, A driving thin film transistor T2 for generating a driving current corresponding to a difference between the data signal stored in the first power line and the first power source voltage, a light emitting diode OLED for emitting light corresponding to the driving current, And a erasing switching thin film transistor T3 for erasing the data signal stored in the capacitor according to the erase signal.

도 2b에 도시한 픽셀 회로는 하나의 프레임을 복수개의 서브필드로 나누어 계조를 표현하는 디지털 구동 방식에 의하여 전계발광표시장치를 구동할 경우, 어드레스 시간보다 발광 시간이 작은 서브필드에 소거 신호를 공급함으로써 발광 시간을 조절할 수 있다. 따라서, 전계발광표시장치의 최소 휘도를 낮출 수 있는 장점이 있다.In the pixel circuit shown in FIG. 2B, when driving the EL display device by a digital driving method of dividing one frame into a plurality of subfields and expressing gradation, an erase signal is supplied to a subfield having a light emission time smaller than the address time So that the light emission time can be controlled. Therefore, there is an advantage that the minimum luminance of the electroluminescence display device can be lowered.

여기서, 본 발명의 일 실시예에 따른 전계발광표시장치의 구동전압, 즉, 제1 전원전압(VDD)과 제 2 전원전압(Vss)의 차는 표시패널의 크기 및 구동방식에 따라 서 달라질 수 있는데, 구동전압의 크기는 다음과 같다. Here, the driving voltage of the EL display device according to an embodiment of the present invention, that is, the difference between the first power supply voltage VDD and the second power supply voltage Vss may vary depending on the size of the display panel and the driving method , The magnitude of the driving voltage is as follows.

<디지털 구동 방식><Digital driving method>

VDD-Vss (R)VDD-Vss (R) VDD-Vss (G)VDD-Vss (G) VDD-Vss (B)VDD-Vss (B) S< 3인치S <3 inches 3.5~10 (V)3.5 to 10 (V) 3.5~10(V)3.5 to 10 (V) 3.5~12(V)3.5 to 12 (V) 3인치<S<20인치3 inches <S <20 inches 5~15(V)5 to 15 (V) 5~15(V)5 to 15 (V) 5~20(V)5 to 20 (V) 20인치<S<20 inches <S < 5~20(V)5 to 20 (V) 5~20(V)5 to 20 (V) 5~25(V)5 to 25 (V)

S: 표시패널의 크기(단위: 인치)S: Size of the display panel (unit: inch)

<아날로그 구동 방식><Analog driving method>

VDD-Vss (R, G, B)VDD-Vss (R, G, B) S< 3인치S <3 inches 4~20 (V)4 to 20 (V) 3인치<S<20인치3 inches <S <20 inches 5~25(V)5 to 25 (V) 20인치<S<20 inches <S < 5~30(V)5 to 30 (V)

S: 표시패널의 크기(단위: 인치)S: Size of the display panel (unit: inch)

다시 도 1을 참조하면, 스캔 구동부(200)는 표시패널(100)의 스캔라인(S1~Sn)에 연결되어, 제 1 박막트랜지스터(T1)를 턴온시킬 수 있는 스캔신호를 스캔라인(S1~Sn)에 각각 인가한다. 1, the scan driver 200 is connected to the scan lines S1 to Sn of the display panel 100 and supplies a scan signal for turning on the first thin film transistor T1 to scan lines S1- Sn.

데이터 구동부(300)는 표시패널(100)의 데이터 라인(D1~Dm)에 연결되어 출력 영상 신호(DAT)를 나타내는 데이터 신호를 데이터 라인(D1~Dm)에 인가한다. 이러한, 데이터 구동부(300)는 데이터 라인(D1~Dm)에 연결되는 적어도 하나의 데이터 구동 집적회로(integrated circuit, IC)를 포함할 수 있다. The data driver 300 is connected to the data lines D1 to Dm of the display panel 100 and applies a data signal representing the output video signal DAT to the data lines D1 to Dm. The data driver 300 may include at least one data driving integrated circuit (IC) connected to the data lines D1 to Dm.

데이터 구동 IC는 차례로 연결되어 있는 쉬프트 레지스터(shift register), 래치(latch), 디지털-아날로그 변환부(DA-converter) 및 출력 버퍼(output buffer)를 포함할 수 있다. The data driver IC may include a shift register, a latch, a digital-analog converter (DA-converter), and an output buffer connected in sequence.

쉬프트 레지스터는 수평동기시작신호(STH)(또는 시프트 클록신호)가 들어오면 데이터 클록신호(HCLK)에 따라 출력 영상 신호(DAT)를 래치에 전달할 수 있다. 데이터 구동부(300)가 복수의 데이터 구동 IC를 포함하는 경우, 한 구동 IC의 시프트 레지스터는 시프트 클록신호를 다음 구동 IC의 시프트 레지스터로 내보낼 수 있다.The shift register can transfer the output video signal DAT to the latch in accordance with the data clock signal HCLK when the horizontal synchronization start signal STH (or the shift clock signal) is input. When the data driver 300 includes a plurality of data driving ICs, the shift register of one driving IC can output the shift clock signal to the shift register of the next driving IC.

래치는 출력 영상 신호(DAT)를 기억하며, 기억하고 있는 출력 영상 신호(DAT)를 로드 신호(LOAD)에 따라 해당 계조 전압을 선택하여 출력 버퍼로 내보낼 수 있다. The latch stores the output video signal DAT and can select the corresponding gray scale voltage according to the load signal LOAD and output the stored output video signal DAT to the output buffer.

디지털-아날로그 변환부는 출력 영상 신호(DAT)에 따라 해당 계조 전압을 선택하여 출력 버퍼로 내보낼 수 있다. The digital-analog converter may select the corresponding gray-scale voltage according to the output video signal DAT and output the selected gray-scale voltage to the output buffer.

출력 버퍼는 디지털-아날로그 변환부로부터의 출력 전압을 데이터 신호로서 데이터 라인(D1~Dm)으로 출력하며, 이를 1 수평 주기(1H) 동안 유지한다.The output buffer outputs the output voltage from the digital-analog converter to the data lines D1 to Dm as a data signal, and maintains it for one horizontal period (1H).

제어부(400)는 스캔 구동부(200) 및 데이터 구동부(300)의 동작을 제어한다. 또한, 제어부(400)는 입력 영상 신호(R, G, B)를 감마변환하여 출력 영상 신호(DAT)를 생성하는 신호변환부(450)을 포함할 수 있다. The controller 400 controls operations of the scan driver 200 and the data driver 300. The controller 400 may further include a signal converter 450 for generating an output image signal DAT by performing gamma conversion on the input image signals R, G,

즉, 제어부(400)는 스캔 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 스캔 제어 신호(CONT1)를 스캔 구동부(200)로 출력하고, 데이터 제어 신호(CONT2)와 처리한 출력 영상 신호(DAT)를 데이터 구동부(300)로 출력한다. That is, the control unit 400 generates the scan control signal CONT1 and the data control signal CONT2, and then outputs the scan control signal CONT1 to the scan driver 200, And outputs one output video signal DAT to the data driver 300.

또한, 제어부(400)는 외부의 그래픽 콘트롤러(미도시)로부터의 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 여기서, 입력 제어 신호의 예로는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다. In addition, the control unit 400 receives input image signals R, G, and B from an external graphic controller (not shown) and an input control signal for controlling the display thereof. Here, examples of the input control signal include a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, a main clock MCLK, and a data enable signal DE.

이러한 구동장치(200, 300, 400) 각각은 적어도 하나의 집적 회로 칩의 형태로 표시패널(100) 위에 직접 장착되거나, 가요성 인쇄회로 필름(Flexible Printed Circuit Film)(미도시) 위에 장착되어 TCP(tape carrier package)의 형태로 표시패널(100)에 부착되거나, 별도의 인쇄회로기판(Printed Circuit Board)(미도시) 위에 장착될 수도 있다. Each of the driving devices 200, 300 and 400 may be directly mounted on the display panel 100 in the form of at least one integrated circuit chip or mounted on a flexible printed circuit film (not shown) may be attached to the display panel 100 in the form of a tape carrier package or mounted on a separate printed circuit board (not shown).

이와는 달리, 이들 구동장치(200, 300, 400)가 복수의 신호라인(S1~Sn, D1~Dm) 또는 박막 트랜지스터(T1, T2, T3) 등과 함께 표시패널(100)에 집적될 수도 있다. Alternatively, these driving devices 200, 300, and 400 may be integrated in the display panel 100 together with the plurality of signal lines S1 to Sn, D1 to Dm, or the thin film transistors T1, T2, and T3.

또한, 구동장치(200, 300, 400)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로소자가 단일 칩 외부에 있을 수 있다. In addition, the drivers 200, 300, 400 may be integrated into a single chip, in which case at least one of them, or at least one circuit element that makes up these, may be external to a single chip.

도 3은 본 발명의 일 실시예에 따른 전계발광표시장치의 서브픽셀 평면 투시도이다.3 is a sub pixel plan perspective view of an electroluminescent display device according to an embodiment of the present invention.

도 3을 참조하면, 일 방향으로 배열된 스캔 라인(120a), 상기 스캔 라인(120a)과 수직하게 배열된 데이터 라인(140a) 및 상기 데이터 라인(140a)과 평행하게 배열된 전원 라인(140e)에 의해 정의되는 화소 영역 및 상기 화소 영역 외의 비화소 영역을 포함하는 기판(110)이 위치한다. 3, a scan line 120a arranged in one direction, a data line 140a arranged perpendicularly to the scan line 120a, and a power line 140e arranged in parallel with the data line 140a, And a non-pixel region outside the pixel region.

상기 화소 영역에는 스캔 라인(120a) 및 데이터 라인(140a)과 연결된 스위칭 박막 트랜지스터(T1)와, 상기 스위칭 박막 트랜지스터(T1) 및 전원 라인(140e)과 연결된 커패시터(Cst)와, 상기 커패시터(Cst) 및 전원 라인(140e)과 연결된 구동 박막 트랜지스터(T2)가 위치한다. The pixel region includes a switching thin film transistor T1 connected to the scan line 120a and the data line 140a and a capacitor Cst connected to the switching thin film transistor T1 and the power line 140e. And a driving thin film transistor T2 connected to the power supply line 140e.

상기 커패시터(Cst)는 커패시터 하부전극(120b) 및 커패시터 상부전극(140b)을 포함할 수 있다.The capacitor Cst may include a capacitor lower electrode 120b and a capacitor upper electrode 140b.

상기 화소영역에는 상기 구동 박막 트랜지스터(T2)와 전기적으로 연결된 제 1 전극(160)과, 상기 제 1 전극(160) 상에 발광층(미도시) 및 제 2 전극(미도시)을 포함하는 서브픽셀이 위치한다.The pixel region includes a first electrode 160 electrically connected to the driving TFT T2 and a second electrode 160 including a light emitting layer (not shown) and a second electrode (not shown) .

상기 화소 영역은 스캔 라인(120a), 데이터 라인(140a) 및 전원 라인(140e)을 포함할 수 있다.The pixel region may include a scan line 120a, a data line 140a, and a power source line 140e.

도 4a 내지 도 4b는 본 발명의 일 실시예에 따른 전계발광표시장치의 단면도이다.4A and 4B are cross-sectional views of an electroluminescent display device according to an embodiment of the present invention.

먼저, 도 4a를 참조하면, 본 발명의 일 실시 예에 따른 전계발광표시장치를 보다 자세히 살펴보면 다음과 같다.Referring to FIG. 4A, the electroluminescent display according to an embodiment of the present invention will be described in more detail as follows.

기판(110) 상에 버퍼층(105)이 위치한다. 상기 버퍼층(105)은 기판(110)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해 형성하는 것으로, 실리콘 산화물(SiO2), 실리콘 질화 물(SiNx) 등을 사용하여 선택적으로 형성할 수 있다. A buffer layer 105 is located on the substrate 110. The buffer layer 105 is formed to protect a thin film transistor formed in a subsequent process from an impurity such as an alkali ion or the like flowing out from the substrate 110. The buffer layer 105 may be formed using silicon oxide (SiO2), silicon nitride (SiNx) Can be selectively formed.

여기서, 상기 기판(110)은 유리, 플라스틱 또는 금속일 수 있다. Here, the substrate 110 may be glass, plastic, or metal.

상기 버퍼층(105) 상에 반도체층(111)이 위치한다. 상기 반도체층(111)은 비정질 실리콘 또는 결정화된 다결정 실리콘을 포함할 수 있다.The semiconductor layer 111 is located on the buffer layer 105. The semiconductor layer 111 may include amorphous silicon or crystallized polycrystalline silicon.

또한, 상기 반도체층(111)은 p형 또는 n형의 불순물을 포함하는 소오스 영역 및 드레인 영역을 포함할 수 있으며, 상기 소오스 영역 및 드레인 영역 이외의 채널 영역을 포함할 수 있다.In addition, the semiconductor layer 111 may include a source region and a drain region including p-type or n-type impurities, and may include a channel region other than the source region and the drain region.

상기 반도체층(111) 상에 게이트 절연막일 수 있는 제 1 절연막(115)이 위치한다. 상기 제 1 절연막(115)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다.A first insulating layer 115, which may be a gate insulating layer, is positioned on the semiconductor layer 111. The first insulating layer 115 may be a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), or a multilayer thereof.

상기 제 1 절연막(115) 상에 상기 반도체층(111)의 일정 영역, 즉 불순물이 주입되었을 경우의 채널 영역과 대응되는 위치에 게이트 전극(120c)이 위치한다. 그리고, 상기 게이트 전극(120c)과 동일층 상에 스캔 라인(미도시) 및 커패시터 하부 전극(120b)이 위치한다.The gate electrode 120c is located on the first insulating layer 115 at a position corresponding to a certain region of the semiconductor layer 111, that is, a channel region when impurities are injected. A scan line (not shown) and a capacitor lower electrode 120b are located on the same layer as the gate electrode 120c.

상기 게이트 전극(120c)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다.The gate electrode 120c may be formed of a material selected from the group consisting of Mo, Al, Cr, Au, Ti, Ni, Ne, And may be made of any one selected or an alloy thereof.

또한, 상기 게이트 전극(120c)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다.The gate electrode 120c may be formed of one selected from the group consisting of Mo, Al, Cr, Au, Ti, Ni, Ne, And may be a multilayer composed of any one or an alloy thereof.

예를 들면, 게이트 전극(120c)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.For example, the gate electrode 120c can be a double layer of molybdenum / aluminum-neodymium or molybdenum / aluminum.

상기 스캔 라인(미도시)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다.The scan lines (not shown) may be formed of a metal such as Mo, Al, Cr, Au, Ti, Ni, Ne, , Or an alloy thereof.

또한, 상기 스캔 라인(미도시)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. The scan lines (not shown) may be formed of at least one selected from the group consisting of Mo, Al, Cr, Au, Ti, Ni, Ne, Or an alloy of any one selected from the group consisting of the above.

예를 들면, 스캔 라인(미도시)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.For example, the scan line (not shown) may be a double layer of molybdenum / aluminum-neodymium or molybdenum / aluminum.

층간 절연막일 수 있는 제 2 절연막(125)은 상기 스캔 라인(120a), 커패시터 하부 전극(120b) 및 게이트 전극(120c)을 포함하는 기판(110) 상에 위치한다. 상기 제 2 절연막(125)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다.A second insulating layer 125 which may be an interlayer insulating layer is disposed on the substrate 110 including the scan line 120a, the capacitor lower electrode 120b and the gate electrode 120c. The second insulating layer 125 may be a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), or a multilayer thereof.

상기 제 2 절연막(125) 및 제 1 절연막(115) 내에 반도체층(120)의 일부를 노출시키는 콘택홀들(130b, 130c)이 위치한다. Contact holes 130b and 130c for exposing a part of the semiconductor layer 120 are located in the second insulating layer 125 and the first insulating layer 115. [

상기 제 2 절연막(125) 및 제 1 절연막(115)을 관통하는 콘택홀들(130b, 130c)을 통하여 반도체층(111)과 전기적으로 연결되는 드레인 전극 및 소오스 전극(140c, 140d)이 화소 영역에 위치한다.Drain electrodes and source electrodes 140c and 140d electrically connected to the semiconductor layer 111 through the contact holes 130b and 130c passing through the second insulating layer 125 and the first insulating layer 115 are formed in the pixel region .

상기 드레인 전극 및 소오스 전극(140c, 140d)은 단일층 또는 다중층으로 이 루어질 수 있으며, 상기 드레인 전극 및 소오스 전극(140c, 140d)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다.When the drain electrode and the source electrode 140c and 140d are formed as a single layer, the source and drain electrodes may be formed of a single layer or a plurality of layers of molybdenum (Mo), aluminum (Al) And may be made of any one selected from the group consisting of chrome (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd) and copper (Cu)

또한, 상기 드레인 전극 및 소오스 전극(140c, 140d)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.When the drain electrode and the source electrodes 140c and 140d are multi-layered, a triple layer of molybdenum / aluminum-neodymium, molybdenum / aluminum / molybdenum or molybdenum / aluminum-neodymium / molybdenum may be used.

그리고, 드레인 전극 및 소오스 전극(140c, 140d)과 동일층 상에 데이터 라인(140a), 커패시터 상부 전극(140b) 및 전원 라인(140e)이 위치할 수 있다.The data line 140a, the capacitor upper electrode 140b, and the power source line 140e may be positioned on the same layer as the drain electrode and the source electrodes 140c and 140d.

상기 화소 영역에 위치하는 데이터 라인(140a), 전원 라인(140e)은 단일층 또는 다중층으로 이루어질 수 있으며, 상기 데이터 라인(140a) 및 전원 라인(140e)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다.The data line 140a and the power source line 140e located in the pixel region may be formed as a single layer or a multilayer. When the data line 140a and the power source line 140e are a single layer, molybdenum (Mo) And may be made of any one selected from the group consisting of aluminum (Al), chrome (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd) and copper (Cu)

또한, 상기 데이터 라인(140a) 및 전원 라인(140e)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다. When the data line 140a and the power source line 140e are multi-layered, they may be formed of a triple layer of molybdenum / aluminum-neodymium, molybdenum / aluminum / molybdenum or molybdenum / aluminum-neodymium / molybdenum.

특히, 상기 데이터 라인(140a) 및 전원 라인(140e)은 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다. Particularly, the data line 140a and the power source line 140e may be formed of a triple layer of molybdenum / aluminum-neodymium / molybdenum.

제 3 절연막(145)은 상기 데이터 라인(140a), 커패시터 상부 전극(140b), 드 레인 및 소오스 전극(140c, 140d)과 전원 라인(140e) 상에 위치한다. 상기 제 3 절연막(145)은 하부 구조의 단차를 완화시키기 위한 평탄화막일 수 있으며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물 등을 액상 형태로 코팅한 다음 경화시키는 SOG(spin on glass)와 같은 방법으로 형성될 수 있다. 또한 실리콘 산화물 등의 무기물을 사용할 수도 있다.The third insulating film 145 is located on the data line 140a, the capacitor upper electrode 140b, the drain and source electrodes 140c and 140d, and the power source line 140e. The third insulating layer 145 may be a planarizing layer for alleviating the step difference of the lower structure. The third insulating layer 145 may be an organic material such as polyimide, benzocyclobutene series resin, or acrylate, (Spin on glass), which is then cured and then cured. An inorganic material such as silicon oxide may also be used.

이와는 달리, 상기 제 3 절연막(145)은 패시베이션막일 수 있으며, 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 또는 이들의 다중층일 수 있다.Alternatively, the third insulating layer 145 may be a passivation layer, or may be a silicon nitride layer (SiNx), a silicon oxide layer (SiOx), or a multilayer thereof.

제 3 절연막(145) 내에 드레인 및 소오스 전극(140c, 140d) 중 어느 하나를 노출시키는 비어홀(165)이 위치하며, 제 3 절연막(145) 상에 비어홀(165)을 통하여 드레인 및 소오스 전극(140c, 140d) 중 어느 하나와 전기적으로 연결되는 제 1 전극(160)이 위치한다. A via hole 165 is formed in the third insulating film 145 to expose either the drain or source electrode 140c or 140d and the drain and source electrodes 140c and 140c are formed on the third insulating film 145 through a via hole 165. [ And 140d, which are electrically connected to one another.

상기 제 1 전극(160)은 애노드일 수 있다. 여기서, 전계발광표시장치의 구조가 배면 또는 양면발광일 경우에 상기 제 1 전극(160)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 등의 투명한 물질로 이루어질 수 있다. The first electrode 160 may be an anode. The first electrode 160 may be formed of a transparent material such as indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), or the like. have.

또한, 전계발광표시장치의 구조가 전면발광일 경우에 상기 제 1 전극(160)은 ITO, IZO 또는 ZnO 중 어느 하나로 이루어진 층 하부에 알루미늄(Al), 은(Ag) 또는 니켈(Ni) 중 어느 하나로 이루어진 반사층을 더 포함할 수 있고, 이와 더불어, ITO, IZO 또는 ZnO 중 어느 하나로 이루어진 두 개의 층 사이에 상기 반사층을 포 함하는 다중층 구조를 가질 수 있다.The first electrode 160 may be formed of any one of aluminum (Al), silver (Ag), and nickel (Ni) under the layer of any one of ITO, IZO, and ZnO, And may have a multi-layer structure including the reflective layer between two layers made of any one of ITO, IZO, and ZnO.

제 1 전극(160) 상에 인접하는 제 1 전극(160)들을 절연시키며, 제 1 전극(160)의 일부를 노출시키는 개구부(165)를 포함하는 제 4 절연막(155)이 위치한다. 제 4 절연막은 화소정의막(혹은 뱅크층)으로 정의될 수 있다. 또한, 상기 제 4 절연막은 정테이퍼 형상을 가질 수 있다.A fourth insulating layer 155 is formed on the first electrode 160 to insulate adjacent first electrodes 160 and include an opening 165 for exposing a portion of the first electrode 160. The fourth insulating film may be defined as a pixel defining film (or a bank layer). In addition, the fourth insulating film may have a constant taper shape.

제 1 전극(160) 및 제 4 절연막(155) 상에는 정공주입층 또는 정공수송층 중 적어도 어느 하나 이상을 포함하는 제 1 기능층(172)이 위치할 수 있다.A first functional layer 172 including at least one of a hole injection layer and a hole transport layer may be disposed on the first electrode 160 and the fourth insulating layer 155.

정공주입층 또는 정공수송층은 정공주입층, 정공수송층, 그 이후에 증착되는 발광층(170R, 170G, 170B), 전자주입층 및 전자수송층의 재료, 두께, 발광효율, 여기자의 생성위치 등 여러 요인에 따라 모두 형성되거나 둘 중 하나만 위치할 수도 있다. 또한 정공주입층과 정공수송층이 모두 형성되지 않을 수도 있다.The hole injecting layer or the hole transporting layer may be formed by various factors such as the material of the hole injecting layer, the hole transporting layer, the light emitting layers 170R, 170G and 170B deposited thereafter, the electron injecting layer and the electron transporting layer, Or both of them may be formed. Further, the hole injection layer and the hole transport layer may not be formed at all.

상기 정공주입층은 상기 제 1 전극(160)으로부터 발광층(170R, 170G, 170B)으로 정공의 주입을 원활하게 하는 역할을 할 수 있으며, CuPc(cupper phthalocyanine), PEDOT(poly(3,4)-ethylenedioxythiophene), PANI(polyaniline) 및 NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다. The hole injection layer may function to smoothly inject holes from the first electrode 160 into the light emitting layers 170R, 170G, and 170B, and may be formed of at least one of CuPc (cupper phthalocyanine), PEDOT (poly (3,4) but not limited to, ethylenedioxythiophene, PANI (polyaniline), and NPD (N, N-dinaphthyl-N, N'-diphenyl benzidine).

상기 정공수송층은 정공의 수송을 원활하게 하는 역할을 하며, NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), s-TAD 및 MTDATA(4,4',4"-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.The hole transport layer plays a role of facilitating the transport of holes, and it is preferable to use a hole transport layer such as NPD (N-dinaphthyl-N, N'-diphenyl benzidine), TPD (N, N'- -bis- (phenyl) -benzidine), s-TAD and 4,4 ', 4 "-tris (N-3-methylphenyl-N- phenylamino) -triphenylamine But is not limited thereto.

상기 정공주입층 및 정공수송층은 증발법 또는 스핀코팅법을 이용하여 형성할 수 있다.The hole injecting layer and the hole transporting layer may be formed by an evaporation method or a spin coating method.

이후에 설명하는 서브픽셀이라는 용어는 트랜지스터 및 각 전원라인 제 1 전극, 발광층 및 제 2 전극 등을 포함하여 독립된 영역으로서 빛을 발생시키는 최소단위의 의미보다는, 제 1 전극, 발광층 및 제 2 전극을 포함하는 발광다이오드의 개념으로 설명함을 미리 밝혀두는 바이다. 또한 발광다이오드는 정공수송층, 정공주입층, 전자주입층 및 전자수송층 중 적어도 어느 하나 이상을 포함할 수 있다.The term "subpixel" will be used to refer to a first electrode, a light-emitting layer, and a second electrode, rather than a minimum unit for generating light as an independent region including a first electrode, a light-emitting layer and a second electrode, Emitting diode of the present invention. Further, the light emitting diode may include at least one of a hole transporting layer, a hole injecting layer, an electron injecting layer, and an electron transporting layer.

여기서 제 1 발광다이오드(P1)의 제 1 전극(160) 상의 제 1 기능층(172) 및 제 1 발광다이오드(P1)를 둘러싸는 제 4 절연막(155) 상의 제 1 기능층(172) 상에는 제 1 발광층(170R)이 위치할 수 있다. 제 1 발광층(170R)은 도 4a에서 보는 바와 같이 제 1 발광다이오드(P1), 제 1 발광다이오드(P1)와 제 4 절연막(155)의 경계 부분 및 제 4 절연막(155) 상에 연결되어 증착될 수 있다.On the first functional layer 172 on the first electrode 160 of the first light emitting diode P1 and on the first functional layer 172 on the fourth insulating layer 155 surrounding the first light emitting diode P1, 1 light emitting layer 170R may be located. The first light emitting layer 170R is connected to the boundary portion between the first light emitting diode P1 and the first light emitting diode P1 and the fourth insulating layer 155 and the fourth insulating layer 155, .

제 2 발광다이오드(P2)의 제 1 전극(160) 상의 제 1 기능층(172) 및 제 1 발광다이오드(P1)를 둘러싸는 제 4 절연막(155) 상의 제 1 기능층(172) 및 제 1 발광층(170R) 상에는 제 2 발광층(170G)이 위치할 수 있다. 제 2 발광층(170G)은 도 4a에서 보는 바와 같이 제 2 발광다이오드(P2), 제 2 발광다이오드(P2)와 제 4 절연막(155)의 경계부분 및 제 4 절연막(155) 상에 연결되어 증착될 수 있다.The first functional layer 172 on the first electrode 160 of the second light emitting diode P2 and the first functional layer 172 on the fourth insulating layer 155 surrounding the first light emitting diode P1, The second light emitting layer 170G may be located on the light emitting layer 170R. The second light emitting layer 170G is connected to the boundary portion between the second light emitting diode P2 and the second light emitting diode P2 and the fourth insulating film 155 and the fourth insulating film 155 as shown in FIG. .

제 3 발광다이오드(P3)의 제 1 전극(160) 상의 제 1 기능층(172) 및 제 3 발광다이오드(P3)를 둘러싸는 제 4 절연막(155) 상의 제 1 발광층(170R) 및 제 2 발광층(170G) 상에는 제 3 발광층(170B)이 위치할 수 있다. 제 3 발광층(170B)은 도 4a에서 보는 바와 같이 제 3 발광다이오드(P3), 제 3 발광다이오드(P3)와 제 4 절연막(155)의 경계부분 및 제 4 절연막(155) 상에 연결되어 증착될 수 있다.The first light emitting layer 170R on the fourth insulating layer 155 surrounding the first functional layer 172 and the third light emitting diode P3 on the first electrode 160 of the third light emitting diode P3, And the third light emitting layer 170B may be positioned on the first light emitting layer 170G. The third light emitting layer 170B is connected to the boundary portion between the third light emitting diode P3, the third light emitting diode P3 and the fourth insulating layer 155 and the fourth insulating layer 155 as shown in FIG. 4A, .

즉, 발광다이오드들(P1, P2, P3)에 각각의 발광층(170R, 170G, 170B)을 증착시키면서, 각각 다른 발광다이오드들(P1, P2, P3) 사이에 있는 제 4 절연막(155) 상에 도 4a와 같이 복수의 발광층(170R, 170G, 170B)을 함께 증착시킬 수 있다.That is, the light emitting layers 170R, 170G, and 170B are deposited on the light emitting diodes P1, P2, and P3 while the light emitting layers 170R, 170G, and 170B are formed on the fourth insulating layer 155 between the light emitting diodes P1, As shown in FIG. 4A, a plurality of light emitting layers 170R, 170G, and 170B may be deposited together.

이때, 도면에 따른 구조는 발광층을 증착시킴에 있어서, 제 1 발광층(170R), 제 2 발광층(170G), 제 3 발광층(170B)의 순서로 적층시킴에 따라 나타날 수 있다. 여기서 제 1 발광층(170R)은 적색, 제 2 발광층(170G)은 녹색, 제 3 발광층(170B)은 청색일 수 있다. 또한 본 구조는 상술한 적색/녹색/청색 발광층의 순서대로 증착한 것이지만 녹색/청색/적색 등 다양한 증착 순서에 따라 발광층의 위치가 바뀔 수 있음은 자명할 것이다.At this time, the structure according to the drawing may be formed by depositing the first light emitting layer 170R, the second light emitting layer 170G, and the third light emitting layer 170B in this order in depositing the light emitting layer. Here, the first light emitting layer 170R may be red, the second light emitting layer 170G may be green, and the third light emitting layer 170B may be blue. In addition, although the structure is deposited in the order of the red / green / blue emission layers described above, it is obvious that the positions of the emission layers can be changed according to various deposition sequences such as green / blue / red.

상기 발광층(170R)이 적색인 경우, CBP(carbazole biphenyl) 또는 mCP(1,3-bis(carbazol-9-yl)를 포함하는 호스트 물질을 포함하며, PIQIr(acac)(bis(1-phenylisoquinoline)acetylacetonate iridium), PQIr(acac)(bis(1-phenylquinoline)acetylacetonate iridium), PQIr(tris(1-phenylquinoline)iridium) 및 PtOEP(octaethylporphyrin platinum)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 도펀트를 포함하는 인광물질로 이루어질 수 있고, 이와는 달리 PBD:Eu(DBM)3(Phen) 또는 Perylene을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.When the light emitting layer 170R is red, it includes a host material including CBP (carbazole biphenyl) or mCP (1,3-bis (carbazol-9-yl) a dopant comprising at least one selected from the group consisting of acetylacetonate iridium, PQIr (acac) bis (1-phenylquinoline) acetylacetonate iridium, PQIr (tris (1-phenylquinoline) iridium) and PtOEP (octaethylporphyrin platinum) Phosphorescent material. Alternatively, the fluorescent material may include PBD: Eu (DBM) 3 (Phen) or Perylene. However, the present invention is not limited thereto.

상기 발광층(170G)이 녹색인 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, Ir(ppy)3(fac tris(2-phenylpyridine)iridium)을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있고, 이와는 달리, Alq3(tris(8-hydroxyquinolino)aluminum)을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.And a phosphorescent material including a dopant material including Ir (ppy) 3 (fac tris (2-phenylpyridine) iridium), which includes a host material including CBP or mCP when the light emitting layer 170G is green Alternatively, it may be made of a fluorescent material including Alq3 (tris (8-hydroxyquinolino) aluminum), but is not limited thereto.

상기 발광층(170B)이 청색인 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, (4,6-F2ppy)2Irpic을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있다. When the light emitting layer 170B is blue, the light emitting layer 170B may include a host material including CBP or mCP, and may include a phosphorescent material including a dopant material including (4,6-F2ppy) 2Irpic.

이와는 달리, spiro-DPVBi, spiro-6P, 디스틸벤젠(DSB), 디스트릴아릴렌(DSA), PFO계 고분자 및 PPV계 고분자로 이루어진 군에서 선택된 어느 하나를 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.Alternatively, the fluorescent material may include any one selected from the group consisting of spiro-DPVBi, spiro-6P, distyrylbenzene (DSB), distyrylarylene (DSA), PFO polymer, and PPV polymer. It is not limited.

상술한 구조는 후술하는 전자주입층, 전자수송층 및 제 2 전극(180)이 위치한 후에 소자의 구동시 흐르는 누설전류를 차단할 수 구조가 될 수 있다.The structure described above can be a structure capable of blocking the leakage current flowing when the device is driven after the electron injection layer, the electron transport layer, and the second electrode 180, which will be described later.

보다 상세히 설명하면, 전계발광표시장치는 소자의 구동중 흐르는 누설전류(leakage current)로 인해 발광층, 특히 발광층이 제 4 절연막과 만나는 경계 부근으로 누설전류가 많이 흐르게 되어 암점 또는 휘점이 발생하는 경우가 많다. 이는 발광다이오드와 제 4 절연막이 만나는 경계 부분에서 발광층, 정공수송층, 정공주입층, 전자수송층, 전자주입층 등이 증착되면서 생기는 오차 문제 및 누설전류가 터널링하게 되는 증착 두께의 문제 등이 혼재되어 제 1 전극(160)과 제 2 전극(180)간에 전기적 단락 현상이 일어남으로써 생길 수 있다.More specifically, in the electroluminescent display device, a leakage current flows due to a leakage current flowing during driving of the device, particularly, a leakage current flows near a boundary between the light emitting layer and the fourth insulating film, many. This is because a problem of an error caused by deposition of a light emitting layer, a hole transporting layer, a hole injecting layer, an electron transporting layer, an electron injecting layer and the like in the boundary portion where the light emitting diode and the fourth insulating film meet is mixed with a problem of a deposition thickness in which a leakage current is tunneled. The first electrode 160 and the second electrode 180 may be electrically short-circuited.

따라서, 발광층을 증착할 때, 발광다이오드들(P1, P2, P3)과 제 4 절연막(155)의 경계부분 및 제 4 절연막(155) 상에 함께 증착시킴으로써, 전계발광표시장치의 구동시 발생하는 누설전류가 발광다이오드, 특히 발광다이오드의 에지 부근으로 흐르는 것을 막아 발광다이오드에서 생기는 암점, 휘점 등의 불량을 방지하여 품질이 좋은 전계발광표시장치를 제공할 수 있다.Therefore, when the light emitting layer is deposited, the first insulating layer 155 and the fourth insulating layer 155 are deposited together on the boundary between the light emitting diodes P1, P2, and P3 and the fourth insulating layer 155, It is possible to prevent the leakage current from flowing to the vicinity of the edge of the light emitting diode, in particular, the light emitting diode, thereby preventing defects such as a dark spot or a bright spot in the light emitting diode.

제 1 내지 제 3 발광층(170R, 170G, 170b) 상에는 전자주입층 또는 전자수송층 중 적어도 어느 하나 이상을 포함하는 제 2 기능층(174)이 위치할 수 있다.A second functional layer 174 including at least one of an electron injection layer and an electron transport layer may be disposed on the first to third light emitting layers 170R, 170G, and 170b.

전자주입층 또는 전자수송층은 전자주입층, 전자수송층, 정공주입층, 정공수송층 및 발광층의 재료, 두께, 발광효율, 여기자의 생성위치 등 여러 요인에 따라 모두 형성되거나 둘 중 하나만 위치할 수도 있다. 또한 전자주입층과 전자수송층이 모두 형성되지 않을 수도 있다.The electron injecting layer or the electron transporting layer may be formed depending on various factors such as the material of the electron injecting layer, the electron transporting layer, the hole injecting layer, the hole transporting layer, and the light emitting layer, the thickness, the luminous efficiency and the exciton producing position. Further, the electron injection layer and the electron transport layer may not be formed at all.

전자수송층은 전자의 수송을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 및 SAlq로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다. 전자수송층은 증발법 또는 스핀코팅법을 이용하여 형성할 수 있다. The electron transport layer plays a role of facilitating the transport of electrons and may be composed of at least one selected from the group consisting of Alq3 (tris (8-hydroxyquinolino) aluminum), PBD, TAZ, spiro-PBD, BAlq and SAlq, It does not. The electron transporting layer can be formed by an evaporation method or a spin coating method.

전자주입층은 전자의 주입을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 또는 SAlq를 사용할 수 있으나 이에 한정되지 않는다.The electron injection layer plays a role of facilitating the injection of electrons, and Alq3 (tris (8-hydroxyquinolino) aluminum), PBD, TAZ, spiro-PBD, BAlq or SAlq can be used.

상기 전자주입층은 전자주입층을 이루는 유기물과 무기물을 공증착법으로 형성할 수 있다.The electron injection layer may be formed by co-deposition of organic and inorganic materials forming the electron injection layer.

정공주입층 또는 전자주입층은 무기물을 더 포함할 수 있으며, 상기 무기물은 금속화합물을 더 포함할 수 있다. 상기 금속화합물은 알칼리 금속 또는 알칼리 토금속을 포함할 수 있다. The hole injection layer or the electron injection layer may further include an inorganic material, and the inorganic material may further include a metal compound. The metal compound may include an alkali metal or an alkaline earth metal.

상기 알칼리 금속 또는 알칼리 토금속을 포함하는 금속화합물은 LiQ, LiF, NaF, KF, RbF, CsF, FrF, BeF2, MgF2, CaF2, SrF2, BaF2 및 RaF2로 이루어진 군에서 선택된 어느 하나 이상일 수 있으나 이에 한정되지 않는다.Metal compound containing the alkali metal or alkaline earth metal is LiQ, LiF, NaF, KF, RbF, CsF, FrF, BeF 2, MgF 2, CaF 2, SrF 2, BaF any one selected from 2 the group consisting of RaF 2 But is not limited thereto.

즉, 전자주입층내의 무기물은 제 2 전극(180)으로부터 발광층으로 주입되는 전자의 호핑(hopping)을 용이하게 하여, 발광층내로 주입되는 정공과 전자의 밸런스를 맞추어 발광효율을 향상시킬 수 있다.That is, the inorganic material in the electron injecting layer facilitates hopping of electrons injected from the second electrode 180 into the light emitting layer, thereby balancing the holes and electrons injected into the light emitting layer, thereby improving the light emitting efficiency.

또한, 정공주입층 내의 무기물은 제 1 전극(160)으로부터 발광층으로 주입되는 정공의 이동성을 줄여줌으로써, 발광층내로 주입되는 정공과 전자의 밸런스를 맞추어 발광효율을 향상시킬 수 있다.In addition, the inorganic material in the hole injection layer reduces the mobility of holes injected from the first electrode 160 into the light emitting layer, thereby balancing the holes and electrons injected into the light emitting layer, thereby improving the light emitting efficiency.

상기 발광층 상에 제 2 전극(180)이 위치한다. 상기 제 2 전극(180)은 캐소드 전극일 수 있으며, 일함수가 낮은 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag) 또는 이들의 합금으로 이루어질 수 있다. A second electrode 180 is disposed on the light emitting layer. The second electrode 180 may be a cathode electrode and may be made of magnesium (Mg), calcium (Ca), aluminum (Al), silver (Ag), or an alloy thereof having a low work function.

여기서, 제 2 전극(180)은 전계발광표시장치가 전면 또는 양면발광구조일 경우, 빛을 투과할 수 있을 정도로 얇은 두께로 형성할 수 있으며, 전계발광표시장치가 배면발광구조일 경우, 빛을 반사시킬 수 있을 정도로 두껍게 형성할 수 있다. Here, the second electrode 180 may be formed to have a thickness thin enough to transmit light when the electroluminescent display device has a front or both-side light emitting structure, and when the electroluminescent display device has a back light emitting structure, It can be formed thick enough to reflect light.

상술한 구조를 가지는 전계발광표시장치는 프릿 또는 실런트 등의 봉지재를 통해 인캡슐레이션 기판과 봉지될 수 있다.The electroluminescent display device having the above structure can be encapsulated with the encapsulation substrate through an encapsulating material such as frit or sealant.

일반적으로, 유기막은 100g/m2/day의 수분차단능력을 가지고, 무기막은 10-1g/m2/day의 수분차단능력을 가진다.In general, the organic film has a water barrier capacity of 10 0 g / m 2 / day, and the inorganic film has a water barrier capacity of 10 -1 g / m 2 / day.

일반적으로 표시장치에서 요구되는 수분차단능력은 10-2g/m2/day로서, 본 발명의 일 실시예에 따른 전계발광소자의 봉지재는 10-3g/m2/day 이상의 산소차단능력과 10-6g/m2/day 이상의 수분 차단능력을 나타내는 밀봉특성을 지닌 물질을 사용하여 우수한 수분 및 산소 차단능력을 가질 수 있다.In general, a display device the water barrier capability required is 10 -2 g / m 2 / day as, encapsulant 10 -3 g / m 2 / day or more of the oxygen barrier of the EL device in accordance with one embodiment of the present invention in the ability and It is possible to have excellent moisture and oxygen barrier ability by using a material having a sealing property showing a water blocking ability of 10 -6 g / m 2 / day or more.

전술한 실시 예는 총 7매의 마스크 즉, 반도체층, 게이트 전극(스캔 라인 및 커패시터 하부전극 포함), 콘택홀들, 소오스 전극 및 드레인 전극(데이터 라인, 전원 라인, 커패시터 상부전극 포함), 비어홀, 제 1 전극 및 개구부를 형성하는 공정에 마스크가 사용된 전계발광표시장치의 구조를 예로 설명하였다.The above-described embodiments are based on seven masks, namely, a semiconductor layer, a gate electrode (including a scan line and a capacitor lower electrode), a contact hole, a source electrode and a drain electrode (including a data line, The structure of the electroluminescence display device using the mask in the process of forming the first electrode and the opening has been described as an example.

이하에서는, 총 5매의 마스크를 이용하여 전계발광표시장치가 형성된 실시 예를 개시한다. 하기에 개시하는 실시 예에서 전술한 전계발광표시장치와 중복되는 부분의 설명은 생략한다.An embodiment in which an electroluminescent display device is formed using a total of five masks is described below. A description of a portion overlapping with the above-described electroluminescence display device in the embodiments described below will be omitted.

도 4b는 본 발명의 다른 일 실시 예에 따른 전계발광표시장치의 단면도이다.4B is a cross-sectional view of an electroluminescent display device according to another embodiment of the present invention.

도 4b를 참조하면, 기판(110) 상에 버퍼층(105)이 위치하고, 버퍼층(105) 상에 반도체층(111)이 위치한다. 반도체층(111) 상에 제 1 절연막(115)이 위치하고, 제 1 절연막(115) 상에 게이트 전극(120c), 커패시터 하부전극(120b) 및 스캔 라인(미도시)이 위치한다. 게이트 전극(120c) 상에 제 2 절연막(125)이 위치한다.Referring to FIG. 4B, a buffer layer 105 is disposed on a substrate 110, and a semiconductor layer 111 is disposed on a buffer layer 105. The first insulating layer 115 is located on the semiconductor layer 111 and the gate electrode 120c, the capacitor lower electrode 120b and the scan line (not shown) are located on the first insulating layer 115. [ And the second insulating film 125 is located on the gate electrode 120c.

제 2 절연막(125) 상에 제 1 전극(160)이 위치하고, 반도체층(111)을 노출시키는 콘택홀들(130b, 130c)이 위치한다. 제 1 전극(160)과 콘택홀들(130b, 130c)은 동시에 형성될 수 있다.The first electrode 160 is positioned on the second insulating layer 125 and the contact holes 130b and 130c are exposed to expose the semiconductor layer 111. [ The first electrode 160 and the contact holes 130b and 130c may be formed at the same time.

제 2 절연막(125) 상에 소오스 전극(140d), 드레인 전극(140c), 데이터 라인(140a), 커패시터 상부전극(140b) 및 전원 라인(140e)이 위치한다. 여기서 드레인 전극(140c)의 일부는 제 1 전극(160) 상에 위치할 수 있다.A source electrode 140d, a drain electrode 140c, a data line 140a, a capacitor upper electrode 140b, and a power source line 140e are located on the second insulating layer 125. [ Here, a part of the drain electrode 140c may be located on the first electrode 160. [

전술한 구조물이 형성된 기판(110) 상에 화소정의막 또는 뱅크층일 수 있는 제 3 절연막(145)이 위치하고, 제 3 절연막(145)에는 제 1 전극(160)을 노출시키는 개구부(165)가 위치한다. 개구부(175)에 의해 노출된 제 1 전극(160) 상에 발광층(170)이 위치하고, 그 상부에 제 2 전극(180)이 위치한다.A third insulating layer 145 which may be a pixel defining layer or a bank layer is located on the substrate 110 on which the structure is formed and an opening 165 for exposing the first electrode 160 is formed on the third insulating layer 145 do. The light emitting layer 170 is located on the first electrode 160 exposed by the opening 175 and the second electrode 180 is located on the light emitting layer 170.

보다 상세히 살펴보면, 본 도면에 따른 전계발광표시장치의 제 1 전극(160) 및 제 3 절연막(145) 상에는 정공주입층 또는 정공수송층 중 적어도 어느 하나 이상을 포함하는 제 1 기능층(172)이 위치할 수 있다.In more detail, a first functional layer 172 including at least one of a hole injection layer and a hole transport layer is formed on the first electrode 160 and the third insulating layer 145 of the electroluminescence display device according to the present invention can do.

여기서 제 1 발광다이오드(P1)의 제 1 전극(160) 상의 제 1 기능층(172) 및 제 1 발광다이오드(P1)를 둘러싸는 제 3 절연막(145) 상의 제 1 기능층(172) 상에는 제 1 발광층(170R)이 위치할 수 있다. 제 1 발광층(170R)은 도 4a에서 보는 바와 같이 제 1 발광다이오드(P1), 제 1 발광다이오드(P1)와 제 3 절연막(145)의 경계 부분 및 제 3 절연막(145) 상에 연결되어 증착될 수 있다.On the first functional layer 172 on the first electrode 160 of the first light emitting diode P1 and on the first functional layer 172 on the third insulating layer 145 surrounding the first light emitting diode P1, 1 light emitting layer 170R may be located. The first light emitting layer 170R is connected to the boundary portion between the first light emitting diode P1 and the first light emitting diode P1 and the third insulating layer 145 and the third insulating layer 145 as shown in FIG. .

제 2 발광다이오드(P2)의 제 1 전극(160) 상의 제 1 기능층(172) 및 제 1 발광다이오드(P1)를 둘러싸는 제 3 절연막(145) 상의 제 1 기능층(172) 및 제 1 발광층(170R) 상에는 제 2 발광층(170G)이 위치할 수 있다. 제 2 발광층(170G)은 도 4a에서 보는 바와 같이 제 2 발광다이오드(P2), 제 2 발광다이오드(P2)와 제 3 절연막(145)의 경계부분 및 제 3 절연막(145) 상에 연결되어 증착될 수 있다.The first functional layer 172 on the first electrode 160 of the second light emitting diode P2 and the first functional layer 172 on the third insulating layer 145 surrounding the first light emitting diode P1, The second light emitting layer 170G may be located on the light emitting layer 170R. The second light emitting layer 170G is connected to the boundary portion between the second light emitting diode P2 and the second light emitting diode P2 and the third insulating film 145 and the third insulating film 145 as shown in FIG. .

제 3 발광다이오드(P3)의 제 1 전극(160) 상의 제 1 기능층(172) 및제 3 발광다이오드(P3)를 둘러싸는 제 3 절연막(145) 상의 제 1 발광층(170R) 및 제 2 발광층(170G) 상에는 제 3 발광층(170B)이 위치할 수 있다. 제 3 발광층(170B)은 도 4a에서 보는 바와 같이 제 3 발광다이오드(P3), 제 3 발광다이오드(P3)와 제 3 절연막(145)의 경계부분 및 제 3 절연막(145) 상에 연결되어 증착될 수 있다.The first light emitting layer 170R and the second light emitting layer 170R on the third insulating layer 145 surrounding the first functional layer 172 and the third light emitting diode P3 on the first electrode 160 of the third light emitting diode P3 The third light emitting layer 170B may be located on the second light emitting layer 170G. The third light emitting layer 170B is connected to the boundary portion between the third light emitting diode P3 and the third light emitting diode P3 and the third insulating layer 145 and the third insulating layer 145 as shown in FIG. .

즉, 발광다이오드들(P1, P2, P3)에 각각의 발광층(170R, 170G, 170B)을 증착시키면서, 각각 다른 발광다이오드들(P1, P2, P3) 사이에 있는 제 3 절연막(145) 상에 도 4a와 같이 복수의 발광층(170R, 170G, 170B)을 함께 증착시킬 수 있다.That is, while the light emitting layers 170R, 170G, and 170B are deposited on the light emitting diodes P1, P2, and P3, the light emitting layers 170R, 170G, and 170B are formed on the third insulating layer 145 between the light emitting diodes P1, As shown in FIG. 4A, a plurality of light emitting layers 170R, 170G, and 170B may be deposited together.

이때, 도면에 따른 구조는 발광층을 증착시킴에 있어서, 제 1 발광층(170R), 제 2 발광층(170G), 제 3 발광층(170B)의 순서로 적층시킴에 따라 나타날 수 있다. 여기서 제 1 발광층(170R)은 적색, 제 2 발광층(170G)은 녹색, 제 3 발광층(170B)은 청색일 수 있다. 또한 본 구조는 상술한 적색/녹색/청색 발광층의 순서대로 증착한 것이지만 녹색/청색/적색 등 다양한 증착 순서에 따라 발광층의 위치가 바뀔 수 있음은 자명할 것이다.At this time, the structure according to the drawing may be formed by depositing the first light emitting layer 170R, the second light emitting layer 170G, and the third light emitting layer 170B in this order in depositing the light emitting layer. Here, the first light emitting layer 170R may be red, the second light emitting layer 170G may be green, and the third light emitting layer 170B may be blue. In addition, although the structure is deposited in the order of the red / green / blue emission layers described above, it is obvious that the positions of the emission layers can be changed according to various deposition sequences such as green / blue / red.

상술한 구조는 후술하는 전자주입층, 전자수송층 및 제 2 전극(180)이 위치 한 후에 소자의 구동시 흐르는 누설전류를 차단할 수 구조가 될 수 있다.The structure described above can be a structure that can block the leakage current flowing when the device is driven after the electron injection layer, the electron transport layer, and the second electrode 180, which will be described later, are positioned.

보다 상세히 설명하면, 전계발광표시장치는 소자의 구동중 흐르는 누설전류(leakage current)로 인해 발광층, 특히 발광층이 제 3 절연막과 만나는 경계 부근으로 누설전류가 많이 흐르게 되어 암점 또는 휘점이 발생하는 경우가 많다. 이는 발광다이오드와 제 3 절연막이 만나는 경계 부분에서 발광층, 정공수송층, 정공주입층, 전자수송층, 전자주입층 등이 증착되면서 생기는 오차 문제 및 누설전류가 터널링하게 되는 증착 두께의 문제 등이 혼재되어 제 1 전극(160)과 제 2 전극(180)간에 전기적 단락 현상이 일어남으로써 생길 수 있다.More specifically, in the electroluminescent display device, a leakage current flows due to a leakage current flowing during driving of the device, particularly, a vicinity of a boundary where the light emitting layer meets the third insulating film, resulting in occurrence of a dark spot or a bright spot many. This is because the problem of an error caused by deposition of the light emitting layer, the hole transporting layer, the hole injecting layer, the electron transporting layer, the electron injecting layer, and the like in the boundary portion where the light emitting diode and the third insulating film meet is mixed with the problem of the deposition thickness, The first electrode 160 and the second electrode 180 may be electrically short-circuited.

따라서, 발광층을 증착할 때, 발광다이오드들(P1, P2, P3)과 제 3 절연막(145)의 경계부분 및 제 3 절연막(145) 상에 함께 증착시킴으로써, 전계발광표시장치의 구동시 발생하는 누설전류가 발광다이오드, 특히 발광다이오드의 에지 부근으로 흐르는 것을 막아 발광다이오드에서 생기는 암점, 휘점 등의 불량을 방지하여 품질이 좋은 전계발광표시장치를 제공할 수 있다.Accordingly, when the light emitting layer is deposited, the first insulating layer 145 and the third insulating layer 145 are deposited together on the boundary portion between the light emitting diodes P1, P2, and P3 and the third insulating layer 145, It is possible to prevent the leakage current from flowing to the vicinity of the edge of the light emitting diode, in particular, the light emitting diode, thereby preventing defects such as a dark spot or a bright spot in the light emitting diode.

제 1 내지 제 3 발광층 상에는 전자주입층 또는 전자수송층 중 적어도 어느 하나 이상을 포함하는 제 2 기능층(174)이 위치하고 제 2 기능층 상에는 제 2 전극이 위치할 수 있다.A second functional layer 174 including at least one of an electron injection layer and an electron transport layer may be disposed on the first to third emission layers, and a second electrode may be disposed on the second functional layer.

상기와 같이, 총 5매의 마스크 즉, 반도체층, 게이트 전극(스캔 라인 및 커패시터 하부전극 포함), 제 1 전극(콘택홀 포함), 소오스/드레인 전극(데이터 라인, 전원 라인, 커패시터 상부전극 포함) 및 개구부를 형성하는 공정에 마스크가 사용된 전계발광표시장치는 마스크의 개수를 줄여 제조 비용을 절감하고 대량 생산 의 효율성을 높일 수 있는 이점이 있다.(Including the scan line and the capacitor lower electrode), the first electrode (including the contact hole), the source / drain electrode (including the data line, the power supply line, and the capacitor upper electrode) ) And an electroluminescent display device using a mask in the process of forming the opening have the advantage of reducing the number of masks and reducing the manufacturing cost and increasing the efficiency of mass production.

이러한 전계발광표시장치는 컬러영상을 구현함에 있어서 여러가지 방법이 있을 수 있는데, 도 5a내지 5c를 참조하여 그 구현방법에 대해 살펴보기로 한다.Such an electroluminescent display device may have various methods for realizing a color image, and an implementation method thereof will be described with reference to FIGS. 5A to 5C.

도 5a 내지 5c는 본 발명의 일 실시 예에 따른 전계발광표시장치에서 컬러 영상을 구현하는 실시예들을 나타내는 도면이다.5A to 5C are views illustrating embodiments of implementing a color image in an electroluminescent display device according to an exemplary embodiment of the present invention.

먼저, 도 5a에 나타낸 컬러 영상 구현 방식은 적색, 녹색, 청색의 빛을 각각 방출하며, 제 1 발광층일 수 있는 적색 발광층(170R), 제 2 발광층일 수 있는 녹색 발광층(170G), 제 3 발광층일 수 있는 청색 발광층(170B)을 별도로 구비한 전계발광표시장치의 컬러 영상 구현방식을 나타낸 것이다. 5A emits red, green, and blue light, respectively. The red, green, and blue light emitting layers 170R, 170G, and 170G, which may be a first light emitting layer, a second light emitting layer, The blue light emitting layer 170B may be formed on the blue light emitting layer 170B.

도 5a에 도시된 바과 같이, 적색광, 녹색광, 청색광이 각각의 발광층(170R, 170G, 170B)으로부터 각각 제공됨으로써, 적색광/녹색광/청색광이 혼합되어 컬러 영상을 표시할 수 있다. As shown in FIG. 5A, red light, green light, and blue light are provided from the respective light emitting layers 170R, 170G, and 170B, respectively, so that red light / green light / blue light are mixed to display a color image.

여기서 각 발광층(170R, 170G, 170B)의 상, 하부에는 전자수송층(ETL), 정공수송층(HTL) 등이 더 포함될 수 있으며, 그 배열 및 구조에 대해서는 다양한 변형이 가능하다. Here, an electron transport layer (ETL), a hole transport layer (HTL), and the like may be further included at the top and bottom of each of the emission layers 170R, 170G, and 170B.

또한, 도 5b에 나타낸 컬러 영상 구현 방식은 백색 발광층(270W)과 적색 컬러필터(290R), 녹색 컬러필터(290G), 청색 컬러필터(290B), 백색 컬러필터(290W)를 구비한 전계발광표시장치의 컬러 영상 구현방식을 나타낸 것이다.5B includes an electroluminescence display device having a white light emitting layer 270W and a red color filter 290R, a green color filter 290G, a blue color filter 290B and a white color filter 290W. And shows a color image implementation method of the apparatus.

도 5b에 도시된 바와 같이, 백색 발광층(270W)으로부터 제공되는 백색 빛이 적색 컬러필터(290R), 녹색 컬러필터(290G), 청색 컬러필터(290B), 백색 컬러필터(290W)를 각각 투과하면서, 적색광/녹색광/청색광/백색광이 각각 생성되어 혼합됨으로써, 컬러 영상을 표시할 수 있다. 여기서 백색 컬러필터(290W)는 백색 발광층(270W)에서 제공되는 백색광의 색감 및 백색광이 적색광/녹색광/청색광과 만나 이루는 색의 조화에 따라 상술한 바와 같이 구성되거나 제거될 수 있다.5B, white light provided from the white light emitting layer 270W is transmitted through the red color filter 290R, the green color filter 290G, the blue color filter 290B, and the white color filter 290W, respectively , And red light / green light / blue light / white light are generated and mixed, respectively, so that a color image can be displayed. Here, the white color filter 290W may be constructed or removed as described above in accordance with the color combination of the white light provided in the white light emission layer 270W and the combination of the white light with the red light / green light / blue light.

또한, 도 5b에서는 적색광/녹색광/청색광/백색광의 조합에 따른 4가지 서브픽셀에 의한 컬러 구현방식을 나타내었으나, 적색광/녹색광/청색광의 조합에 따른 3가지 서브픽셀에 의한 컬러구현방식을 사용할 수도 있다.In addition, although FIG. 5B shows a color implementation scheme using four subpixels according to a combination of red light / green light / blue light / white light, it is also possible to use a color implementation scheme using three subpixels according to a combination of red light / green light / have.

여기서 각 백색 발광층(270W)의 상, 하부에는 전자수송층(ETL), 정공수송층(HTL) 등이 더 포함될 수 있으며, 그 배열 및 구조에 대해서는 다양한 변형이 가능하다.Here, the upper and lower portions of each white light emitting layer 270W may further include an electron transport layer (ETL), a hole transport layer (HTL), and the like, and the arrangement and structure thereof may be variously modified.

또한, 도 5c에 나타낸 컬러 영상 구현 방식은 청색 발광층(370B)과 적색 색변환 매질(color changing medium)(390R), 녹색 색변환 매질(color changing medium)(390G), 청색 색변환 매질(color changing medium)(370B)을 구비한 전계발광표시장치의 컬러 영상 구현방식을 나타낸 것이다.5C includes a blue light emitting layer 370B, a color changing medium 390R, a color changing medium 390G, a color changing medium 390G, medium 370B of a color image display apparatus according to an embodiment of the present invention.

도 5c에 도시된 바와 같이, 청색 발광층(370B)으로부터 제공되는 청색 광이 적색 색변환 매질(color changing medium)(390R), 녹색 색변환 매질(color changing medium)(390G), 청색 색변환 매질(color changing medium)(370B)을 각각 투과하면서, 적색광/녹색광/청색광이 각각 생성되어 혼합됨으로써, 컬러 영상을 표시할 수 있다.The blue light provided from the blue light emitting layer 370B is converted into a red color conversion medium 390R, a green color conversion medium 390G, a blue color conversion medium color changing medium 370B, respectively, and red light / green light / blue light are generated and mixed, respectively, so that a color image can be displayed.

여기서 청색 색변환 매질(370B)은 청색 발광층(370B)에서 제공되는 청색광의 색감 및 청색광이 적색광/녹색광과 만나 이루는 색의 조화에 따라 상술한 바와 같이 구성되거나 제거될 수 있다.Here, the blue color conversion medium 370B may be constituted or removed as described above according to the combination of the color of the blue light provided by the blue light emitting layer 370B and the color of the blue light, which is obtained by combining with the red light / green light.

여기서 청색 발광층(370B)의 상, 하부에는 전자수송층(ETL), 정공수송층(HTL) 등이 더 포함될 수 있으며, 그 배열 및 구조에 대해서는 다양한 변형이 가능하다.Here, the blue light emitting layer 370B may further include an electron transport layer (ETL), a hole transport layer (HTL), and the like on the top and bottom of the blue light emitting layer 370B.

여기 도 5a 내지 도 5c에서는 배면발광구조를 도시하고 설명하였으나, 이에 한정되는 것은 아니며, 전면발광구조에 따라, 그 배열 및 구조에 대해서 다양한 변형이 가능하다. 5A to 5C, the bottom emission structure is illustrated and described. However, the present invention is not limited thereto, and various modifications can be made to the arrangement and structure of the top emission structure.

또한, 컬러 영상 구현방식에 대해서, 세가지 종류의 구동방식을 도시하고 설명하였으나, 이에 한정되는 것은 아니며, 필요에 따라 다양한 변형이 가능하다. In addition, although the three types of driving methods have been shown and described with respect to the color image realizing method, the present invention is not limited thereto, and various modifications are possible as needed.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is evident that many alternatives, modifications and variations will be apparent to those skilled in the art. will be. Therefore, it should be understood that the above-described embodiments are to be considered in all respects as illustrative and not restrictive, the scope of the invention being indicated by the appended claims rather than the foregoing description, It is intended that all changes and modifications derived from the equivalent concept be included within the scope of the present invention.

도 1은 본 발명의 일 실시예에 따른 전계발광표시장치의 블록도이다.1 is a block diagram of an electroluminescent display device according to an embodiment of the present invention.

도 2a 내지 도 2b는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 서브픽셀 회로의 일 예이다.2A and 2B illustrate an example of a sub-pixel circuit of an organic light emitting display according to an exemplary embodiment of the present invention.

도 3은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 서브픽셀 평면 투시도이다.3 is a sub pixel plan perspective view of an organic light emitting display according to an embodiment of the present invention.

도 4a 내지 도 4b는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 단면도이다.4A and 4B are cross-sectional views of an organic light emitting display according to an exemplary embodiment of the present invention.

도 5는 본 발명의 일 실시예에 따른 유기전계발광표시장치에서 컬러 영상을 구현하는 실시예들을 나타내는 도이다.5 is a diagram illustrating embodiments of implementing a color image in an organic light emitting display according to an embodiment of the present invention.

(도면의 주요부분에 대한 부호의 설명)DESCRIPTION OF THE REFERENCE NUMERALS (S)

170R : 제 1 발광층170R: first light emitting layer

170G : 제 2 발광층170G: second light emitting layer

Claims (10)

각각 발광층을 포함하는 다수의 발광다이오드들; 및A plurality of light emitting diodes each including a light emitting layer; And 상기 발광다이오드들 사이에 형성된 절연막; 을 포함하고,An insulating film formed between the light emitting diodes; / RTI &gt; 인접하는 상기 발광다이오드들의 발광층들이 상기 절연막 상에서만 겹쳐 있는 전계발광표시장치.Wherein the light emitting layers of the adjacent light emitting diodes overlap only on the insulating layer. 제 1 항에 있어서,The method according to claim 1, 상기 절연막 상에서만 겹쳐있는 발광층은 제 1 발광층 및 제 2 발광층을 포함하고, 제 1 발광층 및 제 2 발광층은 서로 다른 색인 것을 특징으로 하는 전계발광표시장치.Wherein the light emitting layer overlapping only on the insulating layer includes a first light emitting layer and a second light emitting layer, and the first light emitting layer and the second light emitting layer have different colors. 제 1 항에 있어서,The method according to claim 1, 상기 발광층 하부에는 정공주입층 또는 정공수송층 중 어느 하나 이상을 더 포함하는 전계발광표시장치.Wherein the light emitting layer further comprises at least one of a hole injection layer and a hole transport layer below the light emitting layer. 제 1 항에 있어서,The method according to claim 1, 상기 발광층 상에는 전자주입층 또는 전자수송층 중 어느 하나 이상을 더 포함하는 전계발광표시장치.Wherein the light emitting layer further comprises at least one of an electron injection layer and an electron transport layer. 제 1 항에 있어서,The method according to claim 1, 게이트 전극, 소스전극, 드레인 전극 및 반도체층을 포함하는 박막트랜지스터를 더 구비하는 것을 특징으로 하는 전계발광표시장치.And a thin film transistor including a gate electrode, a source electrode, a drain electrode, and a semiconductor layer. 제 1 항에 있어서,The method according to claim 1, 상기 절연막은 화소정의막인 것을 특징으로 하는 전계발광표시장치.Wherein the insulating layer is a pixel defining layer. 제 1 항에 있어서,The method according to claim 1, 상기 발광층은 각각 인광물질 또는 형광물질 중 어느 하나로 이루어지는 것을 특징으로 하는 전계발광표시장치.Wherein the light emitting layer is formed of any one of a phosphor or a fluorescent material. 제 1 항에 있어서,The method according to claim 1, 상기 절연막은 정테이퍼 형상인 것을 특징으로 하는 전계발광표시장치.Wherein the insulating film has a constant taper shape. 제 1 항에 있어서,The method according to claim 1, 컬러필터를 더 포함하고,Further comprising a color filter, 상기 발광층은 백색 발광층인 것을 특징으로 하는 전계발광표시장치.Wherein the light emitting layer is a white light emitting layer. 제 1 항에 있어서,The method according to claim 1, 색변환 매질층을 더 포함하고, 상기 발광층은 청색 발광층인 것을 특징으로 하는 전계발광표시장치.And a color conversion medium layer, wherein the light emitting layer is a blue light emitting layer.
KR1020080001812A 2008-01-07 2008-01-07 Light Emitting Display Device KR101450889B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080001812A KR101450889B1 (en) 2008-01-07 2008-01-07 Light Emitting Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080001812A KR101450889B1 (en) 2008-01-07 2008-01-07 Light Emitting Display Device

Publications (2)

Publication Number Publication Date
KR20090076068A KR20090076068A (en) 2009-07-13
KR101450889B1 true KR101450889B1 (en) 2014-10-14

Family

ID=41333227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080001812A KR101450889B1 (en) 2008-01-07 2008-01-07 Light Emitting Display Device

Country Status (1)

Country Link
KR (1) KR101450889B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100953578B1 (en) 2009-08-05 2010-04-21 주식회사 나노브릭 Printing medium, printing method and printing apparatus using photonic crystal characteristics

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057377A (en) * 2001-12-28 2003-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057377A (en) * 2001-12-28 2003-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor

Also Published As

Publication number Publication date
KR20090076068A (en) 2009-07-13

Similar Documents

Publication Publication Date Title
US9941340B2 (en) Organic light-emitting diode display including a shielding electrode with reduced crosstalk
US8247968B2 (en) Electroluminescence display device having electrode power supply line
US10304918B2 (en) Organic light emitting display device
US7999468B2 (en) Display device having sealant and bezel area
US20090026969A1 (en) Organic light emitting device
KR101320107B1 (en) Organic light emitting device
US20090002280A1 (en) Organic light emitting device and method of driving the same
KR101368067B1 (en) Organic Light Emitting Display and Driving Method for the same
US8188942B2 (en) Light emitting device
KR101802523B1 (en) Organic light emitting display device and manufacturing method of the same
US20090015145A1 (en) Organic light emitting device
KR101420434B1 (en) Organic Light Emitting Display
US20090121230A1 (en) Light emitting device
KR101450887B1 (en) Organic light emitting device
KR101396091B1 (en) Organic Light Emitting Display and Driving Method for the same
KR20090105208A (en) Organic Light Emitting Display
KR101411745B1 (en) Organic Light Emitting Display and Method of Driving the same
KR101367000B1 (en) Organic Light Emitting Display
KR101450889B1 (en) Light Emitting Display Device
KR101577819B1 (en) organic light emitting display
KR20090054324A (en) Driving method for organic light emitting display
KR20140078418A (en) Super Ultra High Resolution Organic Light Emitting Diode Display
KR101424272B1 (en) Organic Light Emitting Display and Manufacturing Method for the same
KR20090054643A (en) Organic light emitting display and driving method for the same
KR20090054321A (en) Organic light emitting display and driving method for the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 6