KR101447705B1 - Voltage mode class-s amplifier having impedance control circuit for removing harmonics - Google Patents

Voltage mode class-s amplifier having impedance control circuit for removing harmonics Download PDF

Info

Publication number
KR101447705B1
KR101447705B1 KR1020120154951A KR20120154951A KR101447705B1 KR 101447705 B1 KR101447705 B1 KR 101447705B1 KR 1020120154951 A KR1020120154951 A KR 1020120154951A KR 20120154951 A KR20120154951 A KR 20120154951A KR 101447705 B1 KR101447705 B1 KR 101447705B1
Authority
KR
South Korea
Prior art keywords
control circuit
impedance
amplifier
impedance control
voltage mode
Prior art date
Application number
KR1020120154951A
Other languages
Korean (ko)
Other versions
KR20140084920A (en
Inventor
유찬세
이우성
김동수
Original Assignee
전자부품연구원
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원, 전북대학교산학협력단 filed Critical 전자부품연구원
Priority to KR1020120154951A priority Critical patent/KR101447705B1/en
Publication of KR20140084920A publication Critical patent/KR20140084920A/en
Application granted granted Critical
Publication of KR101447705B1 publication Critical patent/KR101447705B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전압 모드 Class-S 증폭기 구조에 있어서 고조파 신호의 임피던스를 높게 제어하여 고효율로 통신 신호에 적용할 수 있도록 하는 임피던스 제어 회로를 구비한 전압 모드 클래스-S 증폭기에 관한 것이다.
본 발명에 따르는 고조파 제거용 임피던스 제어회로를 구비한 전압모드 클래스-S 증폭기는, RF 입력 신호를 PWM 신호로 변환하는 BPDSM; 상기 PWM 신호를 증폭하는 스위칭 전력 증폭기; 및 증폭된 신호로부터 고조파를 제거하는 대역 통과 필터를 포함하고, 상기 대역 통과 필터에는 고유 주파수 대역의 특성 임피던스와 부하 임피던스를 정합시키는 임피던스 제어 회로가 추가로 연결되는 것을 구성적 특징으로 한다.The present invention relates to a voltage mode class-S amplifier having an impedance control circuit for controlling the impedance of a harmonic signal to a high level in a communication signal with high efficiency in a voltage mode Class-S amplifier structure.
The voltage mode class-S amplifier including the impedance control circuit for removing harmonics according to the present invention includes: BPDSM for converting an RF input signal into a PWM signal; A switching power amplifier for amplifying the PWM signal; And a band-pass filter for removing harmonics from the amplified signal, wherein the band-pass filter is further connected to an impedance control circuit for matching the characteristic impedance of the natural frequency band with the load impedance.

Description

고조파 제거용 임피던스 제어회로를 구비한 전압 모드 클래스-S 증폭기{VOLTAGE MODE CLASS-S AMPLIFIER HAVING IMPEDANCE CONTROL CIRCUIT FOR REMOVING HARMONICS}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a voltage mode class-S amplifier having an impedance control circuit for harmonic elimination,

본 발명은 고조파 제거용 임피던스 제어 회로를 구비한 전압 모드 클래스-S 증폭기에 관한 것으로, 구체적으로는 전압 모드 Class-S 증폭기 구조에 있어서 고조파 신호(Harmonic signal)의 임피던스를 높게 제어하여 고효율로 통신 신호에 적용할 수 있도록 하는 임피던스 제어 회로를 구비한 전압 모드 클래스-S 증폭기에 관한 것이다.
The present invention relates to a voltage mode class-S amplifier having an impedance control circuit for removing harmonics, and more particularly, to a voltage mode Class-S amplifier having a high impedance control circuit for controlling the impedance of a harmonic signal And a voltage mode class-S amplifier having an impedance control circuit that can be applied to a voltage mode class-S amplifier.

일반적으로 Class-S 전력 증폭기는 도면 1에 나타난 바와 같이 RF 입력 신호를 PWM(Pulse Width Modulation) 신호로 변경하는 BPDSM(Band Pass Delta Sigma Modulator)과 변환된 신호를 증폭하는 고효율 switching PA, 그리고 증폭된 신호를 복원하는 수동부품(filter, balun) 등으로 구성되게 된다.
In general, the Class-S power amplifier is composed of a BPDSM (Band Pass Delta Sigma Modulator) that converts an RF input signal into a PWM (Pulse Width Modulation) signal, a high efficiency switching PA that amplifies the converted signal, And a passive component (filter, balun) for restoring the signal.

종래의 Class-S 전력 증폭기의 경우 도면 2에 나타난 대로 output block에 대역통과필터(band pass filter)가 포함되게 되고 이러한 대역통과필터는 인덕터(L)와 커패시터(C)로 구현된다. 그러나 이러한 대역통과필터는 중심주파수 신호를 통과시키고 기타 대역 주파수를 저지하는 효과는 나타내지만 앞서 언급한 고조파 임피던스 제어는 수행하지 않고 이 때문에 효율 개선에 한계점을 지니게 된다.
In a conventional Class-S power amplifier, as shown in FIG. 2, a band-pass filter is included in an output block, and the band-pass filter is implemented by an inductor L and a capacitor C. However, this bandpass filter has the effect of passing the center frequency signal and blocking the other band frequency, but does not perform the above-mentioned harmonic impedance control, and thus has a limitation in improving the efficiency.

특히 대역통과필터는 도3에 도시된 바와 같이 입력신호가 중심의 한 주파수로 구성된 경우에 적용할 수 있는 필터로서, 실제 통신 환경에서 사용되는 대역을 갖는 신호의 경우 적용할 수 없게 되고 이 경우에는 대역을 통과시킬 수 있는 필터를 필요로 하고 고조파 임피던스를 제어할 수 있는 회로를 필요로 하게 된다. 이 경우 적용할 수 있는 고조파 제거용 임피던스 제어회로는 현재까지 보고되고 있지 못한 상황이다.
In particular, as shown in FIG. 3, the band-pass filter is applicable to a case where the input signal is composed of a center frequency, and can not be applied to a signal having a band used in an actual communication environment. In this case, It requires a filter that can pass the band and a circuit that can control the harmonic impedance. In this case, the applicable impedance control circuit for removing harmonics has not been reported so far.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 고조파의 임피던스를 제어하여 증폭 효율이 증가되고, 대역을 갖는 RF 신호에 적용할 수 있는 고조파 제거용 임피던스 제어회로를 구비한 전압모드 클래스-S 증폭기를 제공하는 것이다.
SUMMARY OF THE INVENTION It is an object of the present invention to provide an impedance control circuit for removing harmonics that can be applied to an RF signal having an increased amplification efficiency by controlling the impedance of a harmonic, One voltage mode class-S amplifier.

본 발명은 상기와 같은 목적을 해결하기 위해 안출된 것으로, 본 발명에 따르는 고조파 제거용 임피던스 제어회로를 구비한 전압모드 클래스-S 증폭기는,SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and a voltage mode class-S amplifier including an impedance control circuit for removing harmonics according to the present invention,

RF 입력 신호를 PWM 신호로 변환하는 BPDSM;BPDSM that converts the RF input signal to PWM signal;

상기 PWM 신호를 증폭하는 스위칭 전력 증폭기; 및 A switching power amplifier for amplifying the PWM signal; And

증폭된 신호로부터 고조파를 제거하는 대역 통과 필터를 포함하고, And a band-pass filter for removing harmonics from the amplified signal,

상기 대역 통과 필터에는 고유 주파수 대역의 특성 임피던스와 부하 임피던스를 정합시키는 임피던스 제어 회로가 추가로 연결되는 것을 구성적 특징으로 한다.
And an impedance control circuit for matching the characteristic impedance of the natural frequency band with the load impedance is further connected to the band-pass filter.

본 발명에 따르는 고조파 제거용 임피던스 제어회로를 구비한 전압 모드 클래스-S 증폭기는 고조파 대역의 임피던스를 ∞Ω에 가깝게 제어하여 증폭 효율을 증가시키고, 대역을 갖는 RF 신호뿐만 아니라 여러 주파수에 대한 임피던스 제어에 적용할 수 있다.
The voltage mode class-S amplifier with the impedance control circuit for removing harmonics according to the present invention increases the amplification efficiency by controlling the impedance of the harmonic band close to ∞ OMEGA, and not only the RF signal with the band but also the impedance control .

도1은 종래의 고조파 신호 제어용 클래스-S 증폭기의 구성을 개략적으로 나타내는 블록도이다.
도2는 종래의 고조파 신호 제어용 전압 모드 클래스-S 증폭기의 구성을 나타내는 회로도이다.
도3은 종래의 고조파 신호 제어용 전압 모드 클래스-S 증폭기의 입력 및 출력 신호의 주파수 범위를 나타내는 그래프이다.
도4는 고조파 신호 제어용 전암 모드 클래스-S 증폭기의 각 단의 임피던스를 나타내는 도면이다.
도5는 f0=0.955GHz(2f0=1.91GHz, 2.2f0=2.101GHz)인 경우 각 단의 임피던스를 나타내는 도면이다.
도6은 f0=0.955GHz(2f0=1.91GHz, 2.2f0=2.101GHz)인 경우의 스미스 챠트이다.
도7은 f0=0.955GHz(2f0=1.91GHz, 3f0=2.865GHz)인 경우 각 단의 임피던스를 나타내는 도면이다.
도8은 f0=0.955GHz(2f0=1.91GHz, 3f0=2.865GHz)인 경우의 스미스 챠트이다.Fig. 1 is a block diagram schematically showing the configuration of a conventional class-S amplifier for harmonic signal control.
2 is a circuit diagram showing a configuration of a conventional voltage mode class-S amplifier for harmonic signal control.
3 is a graph showing a frequency range of input and output signals of a conventional voltage mode class-S amplifier for harmonic signal control.
4 is a diagram showing the impedance of each stage of the precast-crushing-mode class-S amplifier for harmonic signal control.
5 is a case of f 0 = 0.955GHz (2f 0 = 1.91GHz, 2.2f 0 = 2.101GHz) is a diagram showing the impedance of each stage.
6 is a Smith chart in the case of f 0 = 0.955GHz (2f 0 = 1.91GHz, 2.2f 0 = 2.101GHz).
Figure 7 is the case of f 0 = 0.955GHz (2f 0 = 1.91GHz, 3f 0 = 2.865GHz) is a diagram showing the impedance of each stage.
8 is a Smith chart in the case of f 0 = 0.955 GHz (2f 0 = 1.91 GHz, 3f 0 = 2.865 GHz).

도1에 도시된 Class-S 증폭기의 가장 끝단에 위치하는 수동부품은 증폭기가 동작하는 중심 주파수(f0) 신호만 통과시키고 그 외의 주파수는 통과시키지 않도록 임피던스를 조절해주어야 하는데, 이를 위해 전압모드 Class-S 회로의 경우 중심주파수의 체배 주파수에 해당하는 고조파 신호(f0, 2f0, 3f0)를 매우 높은 임피던스로 맞추는 open termination을 해주어야 한다.
The passive component located at the end of the Class-S amplifier shown in FIG. 1 needs to adjust the impedance so that only the center frequency (f 0 ) signal at which the amplifier operates and the other frequencies are not passed. For this purpose, In the case of the -S circuit, an open termination is required to adjust the harmonic signal (f 0 , 2f 0 , 3f 0 ) corresponding to the multiplication frequency of the center frequency to a very high impedance.

이를 위해, 본 발명에 따르는 전압 모드 클래스-S 증폭기는 RF 입력 신호를 PWM(Pulse Width Modulation) 신호로 변환하는 BPDSM과, PWM 신호를 증폭하는 스위칭 전력 증폭기와, 증폭된 신호로부터 고조파를 제거하는 대역 통과 필터와, 고유 주파수 대역의 특성 임피던스와 부하 임피던스를 정합시키는 임피던스 제어 회로를 순차적으로 연결하여 구성된다.
To this end, the voltage mode class-S amplifier according to the present invention comprises a BPDSM for converting an RF input signal into a PWM (Pulse Width Modulation) signal, a switching power amplifier for amplifying the PWM signal, a band eliminating harmonic Pass filter, and an impedance control circuit for matching the characteristic impedance of the natural frequency band with the load impedance.

본 발명에 따르는 고조파 제거용 임피던스 제어회로는 대역 통과 필터 뒤의 입력단과 출력단 사이에 임피던스 매칭단을 삽입하여 두 연결단의 임피던스 차에 의한 반사를 줄이는데, 본 발명에서는 스터브 매칭 방법을 사용한다.
In the impedance control circuit for removing harmonics according to the present invention, an impedance matching step is inserted between the input stage and the output stage behind the band pass filter to reduce the reflection due to the impedance difference between the two connection stages. In the present invention, the stub matching method is used.

다음은 고조파 제거를 위해 유도되는 식이다.
The following is derived for harmonic rejection.

스터브와 전기적 길이(θ)와 스터브의 길이(ｌ), 위상 상수(β)의 관계는 다음과 같다.The relation between the stub, the electrical length (?), The length ( 1 ) of the stub, and the phase constant (?) Is as follows.

Figure 112014051699818-pat00032
Figure 112014051699818-pat00032

여기에서,

Figure 112014051699818-pat00033
,
Figure 112014051699818-pat00034
이고, 전송선로상의 파장은
Figure 112014051699818-pat00035
이므로From here,
Figure 112014051699818-pat00033
,
Figure 112014051699818-pat00034
And the wavelength on the transmission line is
Figure 112014051699818-pat00035
Because of

Figure 112014051699818-pat00036
Figure 112014051699818-pat00036

여기에서, m과 n은 자연수이고 n>m이다.
Here, m and n are natural numbers and n > m.

제 1 오픈 스터브 b(open stub, ops-b)에서의 입력 임피던스(Zops _b)는 다음과 같다.A first input impedance at the open stab b (open stub, ops-b ) (Z ops _b) are as follows.

Figure 112014051699818-pat00037

여기서, Zsn은 n차 고조파 차단 단락 전송선로의 특성 임피던스이고, nsn은 차단하고자 하는 최고 고조파 차수이며, m은 차단하고자 하는 최저 고조파의 차수이다.
Figure 112014051699818-pat00037
Where Z sn is the characteristic impedance of the nth harmonic cutoff shorting transmission line, n sn is the highest harmonic order to be cut off, and m is the order of the lowest harmonics to be cut off.

Zb의 입력 임피던스는 다음과 같다.
The input impedance of Z b is

Figure 112014051699818-pat00038
Figure 112014051699818-pat00038

Zab의 입력 임피던스는 다음과 같다.The input impedance of Z ab is as follows.

Figure 112014051699818-pat00039

제 2 오픈 스터브 a(open stub, ops-a)에서의 입력 임피던스(Zops_a)는 다음과 같다.
Figure 112014051699818-pat00039
The input impedance Z ops_a at the second open stub a (open stub, ops-a) is as follows.

삭제delete

Figure 112014051699818-pat00040
Figure 112014051699818-pat00040

따라서 부하 임피던스(ZL)는 다음과 같다.Therefore, the load impedance (Z L ) is as follows.

Figure 112014051699818-pat00041
Figure 112014051699818-pat00041

θ1 = θs1 인 경우 입력 임피던스(Zin)는 다음과 같다.If θ 1 = θ s1 , the input impedance (Z in ) is

Figure 112014051699818-pat00042

스터브 사이의 전기적 길이 θ2를 계산하기 위해,
Figure 112014051699818-pat00042
To calculate the electrical length 2 between the stubs,

삭제delete

Figure 112014051699818-pat00043
Figure 112014051699818-pat00043

Figure 112014051699818-pat00044
Figure 112014051699818-pat00044

를 입력 임피던스(Zin)에 대입하면,Into the input impedance Z in ,

Figure 112014051699818-pat00045
Figure 112014051699818-pat00045

입력 임피던스(Zin)가 ∞Ω (오픈 상태)인 경우,When the input impedance (Z in ) is Ω (open state)

Figure 112014051699818-pat00046

Figure 112014051699818-pat00047

Figure 112014051699818-pat00048

Figure 112014051699818-pat00049
Figure 112014051699818-pat00046
Figure 112014051699818-pat00047

Figure 112014051699818-pat00048

Figure 112014051699818-pat00049

삭제delete

삭제delete

삭제delete

여기에서, Z01 = Z0로 가정한다.
Here, it is assumed that Z 01 = Z 0 .

다음은 fo가 오픈된 경우 스터브 고조파 압축 시뮬레이션 결과이다.The following is the stub harmonic compression simulation result when f o is open.

고조파 제거를 위한 계산은 다음과 같은 단계를 통해 이뤄진다.The calculation for harmonic elimination is done through the following steps.

Figure 112012108492786-pat00019

Figure 112012108492786-pat00019

실시예1 : f 0=0.955GHz(2f0=1.91GHz, 2.2f0=2.101GHz)인 경우 Example 1: the case of f 0 = 0.955GHz (2f 0 = 1.91GHz, 2.2f 0 = 2.101GHz)

계산 결과는 다음과 같다.The calculation results are as follows.

mf0=1.910이고, nf0=2.101이면 a = 5.795137850356981이다.mf 0 = 1.910, and nf 0 = 2.101, then a = 5.795137850356981.

도5는 f0=0.955GHz(2f0=1.91GHz, 2.2f0=2.101GHz)인 경우 클래스-S 증폭기의 각 스터브의 임피던스를 나타내는 도면이고, 도6은 f0=0.955GHz(2f0=1.91GHz, 2.2f0=2.101GHz)인 경우의 스미스 챠트로서, 2f0=1.910GHz 인 m8의 부하 임피던스(ZL)가 거의 ∞Ω에 가까운 open 상태로 정합되어, 따라서 본 발명에 따르는 고조파 제거용 임피던스 제어 회로에 의해 클래스-S 증폭기의 효율이 극대화되고 2배 고조파가 대부분 제거되었음을 알 수 있다.
5 is f 0 = 0.955GHz (2f 0 = 1.91GHz, 2.2f 0 = 2.101GHz) in case a diagram showing the impedance of each of the stub class -S amplifier, Figure 6 is f 0 = 0.955GHz (2f 0 = 1.91 GHz, 2.2 f 0 = 2.101 GHz), the load impedance (Z L ) of m8 with 2f 0 = 1.910 GHz is matched to the open state close to nearly ∞ Ω. Thus, the harmonic elimination It can be seen that the efficiency of the class-S amplifier is maximized and the harmonic of the second harmonic is mostly removed by the impedance control circuit.

실시예2 : f 0=0.955GHz(2f0=1.91GHz, 3f0=2.865GHz)인 경우 Example 2: In case of f 0 = 0.955GHz (2f 0 = 1.91GHz, 3f 0 = 2.865GHz)

계산 결과는 다음과 같다.The calculation results are as follows.

mf0=1.910이고, nf0=2.865이면 a = 22.172928203740835이다.mf 0 = 1.910, and when nf 0 = 2.865, a = 22.172928203740835.

도7은 f0=0.955GHz(2f0=1.91GHz, 3f0=2.865GHz)인 경우 클래스-S 증폭기의 각 스터브의 임피던스를 나타내는 도면이고, 도8은 f0=0.955GHz(2f0=1.91GHz, 3f0=2.865GHz)인 경우의 스미스 챠트로서, 2f0=1.910GHz 인 m8의 부하 인피던스(ZL)가 거의 ∞Ω에 가까운 open 상태로 정합되어. 따라서 본 발명에 따르는 고조파 제거용 임피던스 제어 회로에 의해 클래스-S 증폭기의 효율이 극대화되고 2배 고조파가 대부분 제거되었음을 알 수 있다.
7 is f 0 = 0.955GHz (2f 0 = 1.91GHz, 3f 0 = 2.865GHz) in case a diagram showing the impedance of each of the stub class -S amplifier 8 is f 0 = 0.955GHz (2f 0 = 1.91 GHz, 3f 0 = 2.865 GHz), the load impedance (Z L ) of m8 with 2f 0 = 1.910 GHz is matched to an open state close to nearly ∞ Ω. Therefore, it can be seen that the efficiency of the class-S amplifier is maximized by the impedance control circuit for eliminating harmonics according to the present invention, and most of the harmonics are removed.

전술한 바와 같이 본 발명에 따르는 전압 모드 클래스-S 증폭기용 고조파 제어 회로는 중심 주파수를 제외한 고조파 신호(Harmonic signal)의 임피던스를 아주 높게 제어하여 고효율로 통신 신호에 적용할 수 있다.
As described above, the harmonic control circuit for a voltage mode class-S amplifier according to the present invention can apply a high-efficiency control signal to a communication signal by controlling a very high impedance of a harmonic signal except a center frequency.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 갖는 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 게시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이런 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호범위는 아래의 청구범위에 의하여 해석되어야하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
The foregoing description is merely illustrative of the technical idea of the present invention and various changes and modifications may be made without departing from the essential characteristics of the present invention by those skilled in the art. Therefore, the embodiments disclosed in the present invention are not intended to limit the scope of the present invention but to limit the scope of the present invention. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.

Claims (8)

RF 입력 신호를 PWM(Pulse Width Modulation) 신호로 변환하는 BPDSM;
상기 PWM 신호를 증폭하는 스위칭 전력 증폭기; 및
증폭된 신호로부터 고조파를 제거하는 대역 통과 필터를 포함하는 전압모드 클래스-S 증폭기에 있어서,
상기 대역 통과 필터에는 고유 주파수 대역의 특성 임피던스와 부하 임피던스를 정합시키는 임피던스 제어 회로가 추가로 연결되는
고조파 제거용 임피던스 제어회로를 구비한 전압모드 클래스-S 증폭기.
BPDSM for converting an RF input signal into a PWM (Pulse Width Modulation) signal;
A switching power amplifier for amplifying the PWM signal; And
A voltage mode class-S amplifier comprising a band-pass filter for removing harmonics from an amplified signal,
The band-pass filter is further provided with an impedance control circuit for matching the characteristic impedance of the natural frequency band and the load impedance
A voltage mode class-S amplifier with impedance control circuit for harmonic elimination.
제 1 항에 있어서,
상기 임피던스 제어 회로는 대역 통과 필터와 부하 저항 사이에 삽입되는 것을 특징으로 하는
고조파 제거용 임피던스 제어회로를 구비한 전압 모드 클래스-S 증폭기.
The method according to claim 1,
Characterized in that the impedance control circuit is inserted between a bandpass filter and a load resistor
A voltage mode class-S amplifier with impedance control circuit for harmonic elimination.
제 2 항에 있어서,
상기 임피던스 제어 회로는 스터브 방식 매칭 회로인 것을 특징으로 하는
고조파 제거용 임피던스 제어회로를 구비한 전압 모드 클래스-S 증폭기.
3. The method of claim 2,
Characterized in that the impedance control circuit is a stub matching circuit
A voltage mode class-S amplifier with impedance control circuit for harmonic elimination.
제 2 항에 있어서,
상기 임피던스 제어 회로는 제 1 오픈 스터브 및 제 2 오픈 스터브를 포함하는 것을 특징으로 하는
고조파 제거용 임피던스 제어회로를 구비한 전압 모드 클래스-S 증폭기.
3. The method of claim 2,
Characterized in that the impedance control circuit comprises a first open stub and a second open stub
A voltage mode class-S amplifier with impedance control circuit for harmonic elimination.
제 4 항에 있어서,
상기 제 1 오픈 스터브의 입력 임피던스(Zops_b)는
Figure 112014051699818-pat00050
이고,
여기서, Zsn은 n차 고조파 차단 단락 전송선로의 특성 임피던스이고, nsn은 차단하고자 하는 최고 고조파 차수이며, m은 차단하고자 하는 최저 고조파의 차수인 것을 특징으로 하는
고조파 제거용 임피던스 제어회로를 구비한 전압 모드 클래스-S 증폭기.
5. The method of claim 4,
The input impedance Z ops_b of the first open stub is
Figure 112014051699818-pat00050
ego,
Herein, Z sn is the characteristic impedance of the n-th harmonic cut-off shorting transmission line, n sn is the highest harmonic order to be cut off, and m is the order of the lowest harmonics to be cut
A voltage mode class-S amplifier with impedance control circuit for harmonic elimination.
제 4 항에 있어서,
상기 제 2 오픈 스터브의 입력 임피던스(Zops_a)는
Figure 112014051699818-pat00051
인 것을 특징으로 하는
고조파 제거용 임피던스 제어회로를 구비한 전압 모드 클래스-S 증폭기.
5. The method of claim 4,
The input impedance Z ops_a of the second open stub is
Figure 112014051699818-pat00051
Characterized in that
A voltage mode class-S amplifier with impedance control circuit for harmonic elimination.
제 2 항에 있어서,
상기 임피던스 제어 회로의 부하 임피던스(ZL)는
Figure 112014051699818-pat00052
이고,
여기서, Zab는 ab 지점에서 부하측으로의 임피던스인 것을 특징으로 하는
고조파 제거용 임피던스 제어회로를 구비한 전압 모드 클래스-S 증폭기.
3. The method of claim 2,
The load impedance (Z L ) of the impedance control circuit is
Figure 112014051699818-pat00052
ego,
Here, Zab is an impedance from the ab point to the load side
A voltage mode class-S amplifier with impedance control circuit for harmonic elimination.
제 4 항에 있어서,
상기 임피던스 제어 회로의 스터브 사이의 전기적 길이(θ2)는
Figure 112014051699818-pat00053
인 것을 특징으로 하는
고조파 제거용 임피던스 제어회로를 구비한 전압 모드 클래스-S 증폭기.
5. The method of claim 4,
The electrical length (? 2 ) between the stubs of the impedance control circuit
Figure 112014051699818-pat00053
Characterized in that
A voltage mode class-S amplifier with impedance control circuit for harmonic elimination.
KR1020120154951A 2012-12-27 2012-12-27 Voltage mode class-s amplifier having impedance control circuit for removing harmonics KR101447705B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120154951A KR101447705B1 (en) 2012-12-27 2012-12-27 Voltage mode class-s amplifier having impedance control circuit for removing harmonics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120154951A KR101447705B1 (en) 2012-12-27 2012-12-27 Voltage mode class-s amplifier having impedance control circuit for removing harmonics

Publications (2)

Publication Number Publication Date
KR20140084920A KR20140084920A (en) 2014-07-07
KR101447705B1 true KR101447705B1 (en) 2014-10-13

Family

ID=51734719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120154951A KR101447705B1 (en) 2012-12-27 2012-12-27 Voltage mode class-s amplifier having impedance control circuit for removing harmonics

Country Status (1)

Country Link
KR (1) KR101447705B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060052828A (en) * 2003-07-18 2006-05-19 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Amplifying circuit comprising an envelope modulated limit cycles modulator circuit
KR20100114792A (en) * 2009-04-16 2010-10-26 주식회사 티앤피솔루션 Band pass filter using a stub and communication device using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060052828A (en) * 2003-07-18 2006-05-19 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Amplifying circuit comprising an envelope modulated limit cycles modulator circuit
KR20100114792A (en) * 2009-04-16 2010-10-26 주식회사 티앤피솔루션 Band pass filter using a stub and communication device using the same

Also Published As

Publication number Publication date
KR20140084920A (en) 2014-07-07

Similar Documents

Publication Publication Date Title
Guo et al. Bandpass class-F power amplifier based on multifunction hybrid cavity–microstrip filter
EP2634918B1 (en) Amplifier
Ekhteraei et al. High-efficiency low voltage inverse class-F power amplifier design based on harmonic control network analysis
EP3704794B1 (en) Parametric amplifier system
KR20120116104A (en) Power amplifier with advanced linearity
Varlamov Multiphase PWM characteristics in the EER transmitter envelope path
EP1985012A1 (en) Power amplifier
Chen et al. Design of broadband high-efficiency power amplifier using in-band Class-F− 1/F mode-transferring technique
CN105391417A (en) Ladder filter and duplexer
CA2577791A1 (en) Broadband microwave amplifier
Ledezma Doherty power amplifier with lumped non-foster impedance inverter
Wang et al. A 2.3 GHz single-ended energy recovery rectifier with stepped-impedance resonator for improved efficiency of outphasing amplifier
KR101447705B1 (en) Voltage mode class-s amplifier having impedance control circuit for removing harmonics
CN105281671A (en) Millimeter wave and terahertz high-order frequency multiplier adopting avalanche diode
KR101447688B1 (en) Current mode class-s amplifier having impedance control circuit for removing harmonics
EP3043469A1 (en) Doherty amplifier
WO2016149904A1 (en) Power amplifying equipment
KR101093644B1 (en) Analog feedback linear power amplifier using negative group delay circuits
KR101477715B1 (en) Harmonic filtered class-e power amplifier with dynamic biasing system and method
Ali et al. A new high efficiency RF switch-mode power amplifier architecture for pulse encoded signals
Gustafsson et al. A 44 dBm 1.0–3.0 GHz GaN power amplifier with over 45% PAE at 6 dB back-off
Wu et al. A fully integrated 1–4 GHz GaN Class J power amplifier
CN202679316U (en) Capacitive load wideband power amplifier
Ruiz et al. A dual-band outphasing transmitter using broadband class E power amplifiers
US9608573B2 (en) Balanced Doherty power amplifier circuit and radio transmitter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee