KR101445842B1

KR101445842B1 - 컨버터

Info

Publication number: KR101445842B1
Application number: KR1020080050333A
Authority: KR
Inventors: 이선미; 김진태; 구관본; 박경수
Original assignee: 페어차일드코리아반도체 주식회사
Priority date: 2008-05-29
Filing date: 2008-05-29
Publication date: 2014-10-01
Also published as: US8259471B2; US20090296437A1; KR20090124244A

Abstract

본 발명은 컨버터에 관한 것이다.

본 발명은, 제1 스위치, 제1 스위치의 스위칭 동작에 따라 입력 에너지를 출력 에너지로 변환하는 에너지 전달 소자 및 제1 스위치의 제1단과 제2단 간의 전압이 공진파형의 최저점에 도달하는 시점을 검출하고, 검출되는 공진파형의 최저점 중 어느 하나에 대응되어 제1 스위치를 턴 온 시키는 스위칭 제어부를 포함하며, 스위칭 제어부는 제1 스위치의 제1단과 제2단 간의 전압이 공진파형의 최저점에 도달할 때마다 출력 신호를 로우 레벨에서 하이 레벨로 변경시키는 밸리 검출부 및 밸리 검출부의 출력 신호에 대응하여 제1 스위치를 턴 온 시키는 PWM 제어부를 포함하는 컨버터를 제공한다.

본 발명에 의하면, 간단한 회로를 이용하여 메인 스위치 양단 전압차가 공진 파형의 최저점에 도달하는 시점을 검출하여 스위칭을 하는 컨버터를 구현할 수 있다.

컨버터, 밸리, 스위칭

Description

컨버터 {A CONVERTER}

본 발명은 컨버터에 관한 것으로, 보다 상세하게는 유사 공진형 컨버터에 관한 것이다.

컨버터는 교류 신호와 직류 신호를 변환하는 전원장치로서 교류를 직류로 변환하는 AC/DC 컨버터, 직류를 직류로 변환하는 DC/DC 컨버터 및 직류를 교류로 변환하는 인버터를 포함하며, 스위칭 모드 파워 서플라이(Switching Mode Power Supply; SMPS) 등에 사용된다.

일반적으로 컨버터는 트랜스포머(Transformer)를 포함하고, 직류 전압을 입력받는 트랜스포머의 1차측에 메인 스위치를 구비하고, 트랜스포머의 2차측에 연결되는 포토 커플러(Photo-Coupler) 와 션트 레귤레이터(Shunt Regulator) 등의 소자를 통해 출력부의 전압 또는 전류를 트랜스포머의 1차측에 전달하는 피드백 루프(Feedback Loop)를 이용하여 메인 스위치의 턴 온 타임(turn on time)를 제어함으로써 출력부의 직류 출력 전압 또는 전류를 일정하게 유지한다.

한편, 일반적인 유사 공진형 컨버터는 메인 스위치가 턴 오프 된 이후에 메인 스위치의 양단 전압차가 최초로 공진 파형의 최저점에 도달하는 시점에 메인 스 위치를 턴 온 시키도록 구동함으로써 메인 스위치의 스위칭으로 인한 전력 소모를 최소화 시킨다.

그러나, 이와 같은 일반적인 유사 공진형 컨버터는 입력되는 전압이 소정 레벨을 초과하거나 컨버터 출력단 부하가 매우 작아지면 메인 스위치의 스위칭 주파수가 매우 높아지게 되고, 이는 메인 스위치의 스위칭으로 인한 전력소모를 오히려 증가시키는 결과를 가져온다.

최근, 이러한 문제점을 해결하기 위해 메인 스위치의 양단 전압차가 최초로공진 파형의 최저점에 도달하는 시점 대신 두번째 또는 세번째로 공진 파형의 최저점에 도달하는 시점에 메인 스위치를 턴 온 시키는 기술이 제안되고 있다.

그러나, 이러한 제안 기술들은 메인 스위치 양단 전압차가 공진 파형의 최저점에 도달하는 시점을 검출해내기 위해 복잡한 회로 구성을 필요로 하여 컨버터의 제조 비용과 레이 아웃 면적이 증가하게 되는 문제가 있다.

본 발명은 간단한 회로를 이용하여 메인 스위치 양단 전압차가 공진 파형의 최저점에 도달하는 시점을 검출할 수 있는 스위칭을 하는 컨버터를 제공한다.

본 발명의 특징에 따른 컨버터는, 제1 스위치, 상기 제1 스위치의 스위칭 동작에 따라 입력 에너지를 출력 에너지로 변환하는 에너지 전달 소자 및 상기 제1 스위치의 제1단과 제2단 간의 전압이 공진파형의 최저점에 도달하는 시점을 검출하고, 검출되는 상기 공진파형의 최저점 중 어느 하나에 대응되어 상기 제1 스위치를 턴 온 시키는 스위칭 제어부를 포함한다. 여기에서, 상기 스위칭 제어부는 상기 제1 스위치의 제1단과 제2단 간의 전압이 상기 공진파형의 최저점에 도달할 때마다 출력 신호를 로우 레벨에서 하이 레벨로 변경시키는 밸리 검출부 및 상기 밸리 검출부의 출력 신호에 대응하여 상기 제1 스위치를 턴 온 시키는 PWM 제어부를 포함하는 것을 특징으로 한다.

본 발명의 특징에 따르면, 제조 비용 및 레이 아웃 면적의 증가 없이 밸리의 최저점을 검출하고, 검출된 밸리에 대응하여 스위치를 턴 온 시켜 주므로써 스위칭 으로 인한 손실을 최소화 할 수 있다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명 이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

또한, 명세서 전체에서, 컨버터의 메인 스위치(Qsw)가 턴 오프 된 후, 메인 스위치의 양단 전압(Vds)의 공진 파형에서 최저점을 "밸리의 최저점"이라고 명명하였다. 또한, 메인 스위치의 양단 전압이 형성하는 공진 파형의 N번째 최저점을 "N번째 밸리의 최저점"으로 명명하였다.

이하, 본 발명의 실시예에 따른 컨버터에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 1은 본 발명의 실시예에 따른 컨버터의 전체 구성을 개략적으로 도시한 도면이다.

도 1에 도시한 바와 같이, 본 발명의 실시예에 따른 컨버터는 전력 공급부(100), 출력부(200), 바이어스 전압 공급부(300), 피드백 회로부(400) 및 스위치 제어 장치(500)를 포함한다.

전력 공급부(100)는 교류 입력(AC)을 정류하는 브리지 다이오드(BD), 정류된 전압을 평활하기 위한 커패시터(Cin) 및 커패시터(Cin)에 일단이 연결되는 트랜스포머의 1차 코일(L1)을 포함한다.

출력부(200)는 트랜스포머의 2차 코일(L2), 트랜스포머의 2차 코일(L2)의 일단에 애노드가 연결되는 다이오드(D1), 다이오드(D1)의 캐소드와 접지 사이에 연결되는 커패시터(C1), 다이오드(D1)의 캐소드에 일단이 연결되는 저항(R1), 애노드가 저항(R1)의 타단에 연결되는 포토 다이오드(PD) 및 캐소드가 포토 다이오드(PD)의 캐소드에 연결되고 애노드가 접지단에 연결되는 제너 다이오드(ZD1)를 포함한다. 여기에서, 커패시터(C1)의 양단에 걸리는 전압이 출력 전압(Vo)이며, 포토 다이오드(PD)로 흐르는 전류량은 출력 전압(Vo)의 크기에 따라 변경된다. 포토 다이오드(PD)는 피드백 회로부(400)의 포토 트랜지스터(PT)와 함께 포토 커플러(Photocoupler)를 이루며, 피드백 회로부(400)로 출력 전압(Vo)에 대응하는 정보를 제공한다.

바이어스 전압 공급부(300)는 스위치 제어 장치(500)의 바이어스 전압 입력 단자(I/O #4)와 접지단 사이에 연결되는 커패시터(C2)를 포함하고, 커패시터(C2)에 충전되는 바이어스 전압(Vcc)을 스위치 제어 장치(500)의 바이어스 전압 입력 단자(I/O #4)로 공급한다. 참고로, 바이어스 전압 공급부(300)는 도 1에 도시된 것과는 달리 트랜스포머의 코일을 포함하는 형태로 형성되어 트랜스포머의 1차 코일(L1)과 2차 코일(L2)로부터 유도되는 전압을 이용하여 바이어스 전압(Vcc)을 바 이어스 전압 입력 단자(I/O #4)로 공급할 수 있음은 물론이다.

피드백 회로부(400)는 출력부(200)의 포토 다이오드(PD)와 함께 포토 커플러(Photocoupler)를 이루는 포토 트랜지스터(PT) 및 포토 트랜지스터(PT)에 병렬로 연결되는 커패시터(Cfb)를 포함하고, 커패시터(Cfb)에 충전되는 피드백 전압(Vfb)을 스위치 제어 장치(500)의 피드백 전압 입력 단자(I/O #3)로 공급한다. 포토 트랜지스터(PT)는 출력부(200)의 포토 다이오드(PD)를 통해 흐르는 전류를 전달받아 구동된다. 예로서, 출력 전압(Vo)이 높아지면 커패시터(Cfb)에 충전되는 피드백 전압(Vfb)이 낮아지고, 출력 전압(Vo)이 낮아지면 커패시터(Cfb)에 충전되는 피드백 전압(Vfb)이 높아진다.

스위치 제어 장치(500)는 스위칭 제어부(510) 및 스위칭 트랜지스터(Qsw)를 포함하고, 드레인(Drain) 단자(I/O #1), 접지(GND) 단자(I/O #2), 피드백 전압(Vfb) 입력 단자(I/O #3) 및 바이어스 전압(Vcc) 입력 단자(I/O #4)의 4 개의 입출력 단자를 가진다. 드레인(Drain) 단자(I/O #1)는 트랜스포머의 1차 코일(L1)의 타단에 연결되고, 접지(GND) 단자(I/O #2)는 접지단과 연결된다. 피드백 전압(Vfb) 입력 단자(I/O #3)는 피드백 회로부(400)의 포토 트랜지스터(PT) 및 커패시터(Cfb)의 접점에 연결된다. 그리고, 바이어스 전압(Vcc) 입력 단자(I/O #4)는 커패시터(C2)의 일단에 연결된다.

이하, 도 2를 참조하여 본 발명의 실시예에 따른 스위치 제어 장치(500)를 설명한다.

도 2는 본 발명의 실시예에 따른 스위치 제어 장치를 도시한 도면이다.

도 2에 도시한 바와 같이, 본 발명의 실시예에 따른 스위치 제어 장치(500)는 스위칭 제어부(510) 및 스위칭 트랜지스터(Qsw)를 포함한다.

스위칭 트랜지스터(Qsw)는 드레인이 드레인(Drain) 단자(I/O #1)를 통해 1차 코일(L1)에 연결되고 소스가 접지(GND) 단자(I/O #2)를 통해 접지단에 연결되며, 스위칭 제어부(510)에 의해 제어되어 온/오프 구동된다.

스위칭 제어부(510)는 스타트 업 회로(512), 밸리 검출부(514), 피드백 신호 생성부(516), PWM 제어부(518) 및 저전압 차단부(Under Voltage LockOut; 이하, UVLO라 함)(519)를 포함한다.

스타트 업 회로(512)는 스위치(S1), 고전압 레귤레이터(High Voltage REGulator, HV/REG)(5122) 및 저항(R2)을 포함한다.

스위치(S1)는 드레인이 스위칭 트랜지스터(Qsw)의 드레인에 연결된다. 레귤레이터(5122)는 스위치(S1)의 소스에 연결된다. 그리고, 저항(R2)은 일단이 스위치(S1)의 게이트에 연결되고 타단이 접지단에 연결된다. 참고로, 도 2에서 Cgd 및 Cgs는 각각 스위치(S1)의 게이트와 드레인 사이의 기생 커패시터 성분과 스위치(S1)의 게이트와 소스 사이의 기생 커패시터 성분을 나타낸 것이다.

한편, 도 2에서는 스위치(S1)를 JFET으로 나타내었으나, 이와 유사한 구조를 가지고, 동일한 동작을 수행할 수 있는 다른 스위치로 대체될 수 있음은 물론이다.

저전압 차단부(Under Voltage LockOut, UVLO)(519)는 바이어스 전압의 전압 레벨을 감지하여 바이어스 전압이 기 설정된 전압 레벨보다 낮아지면, 스위칭 제어부(510)의 구동을 중지시킨다. 바이어스 전압은 스위칭 제어부(510)의 구동을 위 한 전원 전압으로 이용되므로, 바이어스 전압이 일정 레벨 이하로 하강하면, 스위칭 제어부(510)의 오동작의 원인이 된다. 따라서, UVLO(519)는 바이어스 전압이 기 설정된 전압 레벨보다 낮아지면 스위칭 제어부(510)의 구동을 중지시킴으로써, 스위칭 제어부(510)의 오동작을 방지한다.

밸리 검출부(514)는 제너 다이오드(ZD2), 비교기(5142) 및 필터(5144)를 포함한다.

제너 다이오드(ZD2)는 캐소드가 스위치(S1)의 게이트에 연결되고 애노드가 접지단에 연결된다. 비교기(5142)는 비반전 입력단(+)이 제너 다이오드(ZD2)의 캐소드에 연결되고 반전 입력단(-)이 접지단에 연결된다. 필터(5144)는 입력단이 비교기(5142)의 출력단에 연결되고 출력단이 PWM 제어부(518)의 오실레이터(5181)에 연결된다. 필터(5144)는 로우 패스 필터로 비교기(5142)의 출력 신호를 노이즈 성분을 필터링하여 밸리 검출 신호를 생성하고, 이를 오실레이터(5181)로 전달한다.

여기에서, 밸리 검출 신호는 Vds 전압이 밸리의 최저점에 도달하였음을 검출하는 신호이다. 보다 상세히 말하자면, 비교기(5142)는 스위칭 트랜지스터(Qsw)의 드레인과 소스 간 전압(Vds, 이하 Vds 전압이라 칭함.)이 밸리의 최저점에 도달하면 출력 신호의 레벨을 로우 레벨에서 하이 레벨로 변경시킨다. 비교기(5142)에서 출력되는 신호는 필터(5144)를 통과하게 되고, 이로 인해 필터(5144)로부터 출력되는 밸리 검출 신호도 Vds 전압이 밸리의 최저점에 도달하였을 때 로우 레벨에서 하이 레벨로 변경된다. 이하에서는, 필터(5144)로부터 출력되는 하이 레벨 신호를 밸리 검출 신호라고 칭한다. 밸리 검출부(514)는 Vds 전압이 밸리의 최저점에 도 달하면 밸리 검출 신호를 오실레이터(5181)로 출력함으로써 Vds 전압이 밸리의 최저점에 도달하는 순간에 스위칭 트랜지스터(Qsw)를 턴 온시키도록 하는데, 이에 대한 내용은 후술한다.

한편, 오실레이터(5181)는 스위칭 트랜지스터(Qsw)가 턴 오프 되고 나서 설정된 시간이 지날 때까지는 밸리 검출 신호가 입력되는 것을 무시하다가 설정된 시간 이후에 밸리 검출 신호가 입력되면 출력 신호를 하이 레벨로 변경시킴으로써 스위칭 트랜지스터(Qsw)를 턴 온시키는데, 이에 대한 내용 또한 후술한다.

피드백 신호 생성부(516)는 전류원(Idelay, Ifb), 다이오드(D2, D3) 및 저항(R3, R4)을 포함한다.

전류원(Idelay)은 Vcc1 전압을 공급하는 전원(Vcc1)과 피드백 전압(Vfb) 입력 단자(I/O #3) 사이에 연결되고, 피드백 회로부(400)로 전류를 공급한다. 다이오드(D2)는 캐소드가 전류원(Idelay)과 피드백 전압(Vfb) 입력 단자(I/O #3)의 접점에 연결된다. 다이오드(D3)는 애노드가 다이오드(D2)의 애노드에 연결된다. 전류원(Ifb)은 다이오드(D2)의 애노드 및 다이오드(D3)의 애노드의 접점(이하, 노드(Na)라 칭함)과 Vcc2 전압을 공급하는 전원(Vcc2)사이에 연결된다. 저항(R3)은 일단이 다이오드(D3)의 캐소드에 연결되고 타단이 PWM 제어부(518)의 비교기(5182)의 비반전 입력단과 연결된다. 저항(R4)은 일단이 저항(R3)의 타단에 연결되고 타단이 접지단에 연결된다. 전류원(Ifb)은 피드백 회로부(400) 및 저항(R3, R4)으로 전류를 공급한다. 여기에서, 저항(R3)과 저항(R4)의 접점이 피드백 신호 생성부(516)의 출력단이다. 이하에서는 저항(R3)과 저항(R4)의 접점을 노드(Nb)라고 명명하고, 피드백 신호 생성부(516)로부터 저항(R3, R4)으로 출력되는 전류에 대응되어 노드(Nb)에 인가되는 전압을 피드백 신호(Vf)라고 명명한다.

피드백 전압(Vfb)이 낮은 경우, 즉, 노드(Na)의 전압이 피드백 전압(Vfb)에 다이오드(D2)의 문턱 전압을 합한 전압보다 높으면, 전류원(Ifb)으로부터 공급되는 전류는 다이오드(D2, D3)를 통해 피드백 회로부(400) 및 저항(R3, R4)으로 흐른다.

한편, 피드백 전압(Vfb)이 상승하여, 노드(Na)의 전압이 피드백 전압(Vfb)에 다이오드(D2)의 문턱 전압을 합한 전압보다 높지 않으면, 다이오드(D2)는 턴 오프 되고, 전류원(Ifb)으로부터 공급되는 전류는 다이오드(D3)를 통해 저항(R3, R4)으로 흐른다. 이로 인해, 출력부(200)의 출력단이 과부하 또는 단락 상태가 되어 피드백 전압(Vfb)이 계속해서 상승하더라도 피드백 신호(Vf)는 일정한 전압으로 유지된다.

PWM 제어부(518)는 오실레이터(5181), 비교기(5182), 인버터(5183), SR 플립플롭(SR Flip-Flop, 5184), NOR 게이트(5185), 게이트 드라이버(5186) 및 리딩에지 블랭킹 신호 생성부(Leading Edge Blanking; LEB)(5187)를 포함한다.

오실레이터(5181)는 소정의 주파수로 일정하게 토글링되는 펄스 신호를 생성한다. 오실레이터(5181)는 밸리 검출부(514)로부터 입력되는 밸리 검출 신호가 로우 레벨에서 하이 레벨로 변경됨을 감지하면 출력 신호를 하이 레벨에서 로우 레벨로 변경시킨다. 오실레이터(1581)의 출력 신호가 로우 레벨이 되면, NOR 게이트(5185)의 출력 신호는 하이 레벨이 되고, 이에 따라 게이트 드라이버(5186)로부터 스위칭 트랜지스터(Qsw)의 제어 전극으로 인가되는 게이트 제어 신호(Vgs)가 하 이 레벨이 된다. 즉, Vds 전압이 밸리의 최저점에 도달할 때에 스위칭 트랜지스터(Qsw)가 턴 온되게 된다.

한편, 오실레이터(5181)는 타이머(미도시함)를 포함하고, 이를 이용함으로써 스위칭 트랜지스터(Qsw)가 턴 오프 된 이후, 즉 게이트 드라이버(5186)로부터 스위칭 트랜지스터(Qsw)의 제어 전극으로 입력되는 게이트 제어 신호(Vgs)의 레벨이 로우 레벨로 변경된 이후 타이머에 설정된 시간 동안 밸리 검출부(514)로부터 입력되는 밸리 검출 신호를 무시하도록 설정될 수 있다. 즉, 본 발명의 실시예에 따른 컨버터는 타이머의 설정시간에 따라 스위칭 트랜지스터(Qsw)가 턴 오프된 이후 몇번째 밸리의 최저점에서 턴 온 될지가 결정된다. 여기에서, 타이머의 설정시간은 변경될 수 있으며, 이에 따라 스위칭 트랜지스터(Qsw)의 스위칭 주기 또한 변경될 수 있음은 물론이다.

비교기(5182)는 반전 입력단(-)을 통해 입력되는 감지 신호(Vsense)와 비반전 입력단(+)을 통해 입력되는 피드백 신호(Vf)의 신호 레벨을 비교하여 피드백 신호(Vf)의 레벨이 감지 신호(Vsense)의 레벨보다 높으면 하이 레벨 신호를 출력하고, 피드백 신호(Vf)의 레벨이 감지 신호(Vsense)의 레벨보다 낮으면 로우 레벨 신호를 출력한다.

인버터(5183)는 입력단이 비교기(5182)의 출력단에 연결되고 출력단이 SR 플립플롭(5184)의 리셋 단(R)에 연결된다. 인버터(5183)는 비교기(5182)의 출력 신호를 반전시켜 출력한다.

SR 플립플롭(5184)은 셋 단(S)으로 입력되는 오실레이터(5181)의 출력 신호 및 리셋 단(R)으로 입력되는 인버터(5183)의 출력 신호에 대응하여 반전 출력단(/Q)을 통해 하이 레벨 또는 로우 레벨 신호를 출력한다.

NOR 게이트(5185)는 두 개의 신호 입력단 중 하나의 신호 입력단으로 입력되는 오실레이터(5181)의 출력 신호 및 다른 하나의 신호 입력단으로 입력되는 SR 플립플롭(5184) 반전 출력단(/Q)의 출력 신호를 논리 연산하여 게이트 드라이버(5186)로 출력한다.

게이트 드라이버(5186)는 NOR 게이트(5185)의 출력 신호에 대응하여 게이트 제어 신호(Vgs)를 생성하여 스위칭 트랜지스터(Qsw)의 제어 전극으로 전달함으로써 스위칭 트랜지스터(Qsw)의 온/오프를 제어한다.

리딩에지 블랭킹 신호 생성부(5187)는 게이트 제어 신호(Vgs)가 로우 레벨에서 하이 레벨로 변경될 때, 즉 스위칭 트랜지스터(Qsw)의 턴 온 시에 스위칭 트랜지스터(Qsw)로 흐르는 전류(Ids, 이하 Ids 전류라 칭함.)가 순간적으로 급격하게 상승하였다가 하강하는 리딩 에지 커런트(Leading Edge Current)로 인한 오동작을 방지하기 위한 것이다. 즉, 리딩 에지 커런트가 발생하는 기간 동안에 리딩에지 블랭킹 신호 생성부(5187)는 비교기(5182)로 리딩에지 블랭킹 신호를 출력하고, 이로 인해 비교기(5182)는 리딩 에지 커런트가 발생하는 기간 동안 Ids 전류의 양에 대응되는 감지 신호(Vsense)를 센싱하지 않도록 동작한다.

상술한 도 2에 나타낸 본 발명의 실시예에 따른 스위치 제어 장치(500)는 스타트 업 회로(512) 및 밸리 검출부(514)를 이용하여 Vds가 밸리의 최저점에 도달하는 시점을 검출할 수 있는데, 이를 도 3의 파형도를 참조하여 설명한다.

도 3은 본 발명의 실시예에 따른 스위치 제어 장치(500)의 주요 구성 요소들의 구동 파형을 도시한 파형도이다. 참고로, 스위칭 트랜지스터(Qsw)의 턴 오프 시점 및 공진 파형이 나타나는 시점은 컨버터의 입력 전압과 출력단 부하의 변동에 대응하여 변경되며, 도 3은 오실레이터(5181)의 타이머(미도시함)의 설정시간이 현재 컨버터의 입력 전압과 출력단 부하에 대응되는 Vds 전압의 세 번째 밸리의 최저점과 네 번째 밸리의 최저점 사이에 종료되어, 스위칭 트랜지스터(Qsw)가 턴 오프 된 이후 Vds 전압이 네번째 밸리의 최저점에서 스위칭 트랜지스터(Qsw)를 턴 온 시키는 경우를 가정하여 나타낸 것이다. 한편, 컨버터의 입력 전압과 출력단 부하가 변동됨에 따라, 도 3과는 달리, 스위칭 트랜지스터(Qsw)가 턴 오프 된 이후 Vds 전압이 세번째 밸리의 최저점 또는 다섯번째 밸리의 최저점에서 스위칭 트랜지스터(Qsw)가 턴 온 될 수도 있음은 물론이다. 그리고, 도 3에서 Vz는 밸리 검출부(514)의 제너 다이오드(ZD2)의 양단에 인가되는 전압(이하, Vz 전압이라 칭함.)을 나타내며, Icgd는 스위치(S1)의 드레인과 게이트 간에 형성되는 기생 커패시터(Cgd)를 통해 스위치(S1)의 드레인에서 게이트로 흐르는 전류(이하, Icgd 전류라 칭함.)를 나타낸다. 또한, S5142는 밸리 검출부(514)의 비교기(5142)의 출력 신호를 나타내며, S5144는 밸리 검출부(514)의 필터(5144)의 출력 신호를 나타낸다.

한편, 도 3에 나타내지는 않았으나, 스위치(S1)의 드레인과 게이트사이의 기생 커패시터 성분(Cgd)에 인가되는 전압(Vcgd)은 도 3에 나타낸 Vds 전압과 같다.

먼저, T1 시점은 게이트 드라이버(5186)의 출력 신호(Vgs)가 로우 레벨에서 하이 레벨로 변경되어 스위칭 트랜지스터(Qsw)가 턴 온 되는 시점이다. 스위칭 트 랜지스터(Qsw)가 턴 온 됨에 따라 스위칭 트랜지스터(Qsw)로 흐르는 전류(Ids)의 양이 급격히 증가하고, 이로 인해 스위칭 트랜지스터(Qsw)의 드레인과 소스 간 전압(Vds)는 0V로 급격히 하강한다.

한편, T1 시점은 스위칭 트랜지스터(Qsw)의 드레인과 소스사이의 전압이 밸리의 최저점에 도달하는 시점이며, 이때에 비교기(5142)의 출력 신호(S5142)와 필터(5144)의 출력 신호(S5144)는 로우 레벨에서 하이 레벨로 변경되어 스위칭 트랜지스터(Qsw)가 턴 온되는데, 이에 대해서는 T10 시점에서 상세하게 설명한다.

T2 시점은 게이트 드라이버(5186)의 출력 신호(Vgs)가 하이 레벨에서 로우 레벨로 변경되어 스위칭 트랜지스터(Qsw)가 턴 오프되는 시점이다.

스위칭 트랜지스터(Qsw)가 턴 오프됨에 따라 스위칭 트랜지스터(Qsw)로 흐르는 전류(Ids)는 0A로 급격히 하강한다. 반면, 스위칭 트랜지스터(Qsw)의 드레인과 소스 간 전압(Vds)는 급격히 상승한다.

이때, 스위치(S1)의 기생 커패시터(Cgd)를 통해 스위치(S1)의 드레인으로부터 스위치(S1)의 게이트 및 제너 다이오드(ZD2)를 통해 접지단으로 전류가 흐르게 되어 Vz 전압도 상승한다. 스위치(S1)의 드레인에서 게이트 방향으로 전류가 흐르기 시작함에 따라 기생 커패시터(Cgd)의 전압 변화가 매우 커지게 되어 T2 시점 근방에 기생 커패시터(cgd)를 흐르는 전류(Icgd)의 변화량이 매우 크게 나타난다. 이때, Vz 전압도 기생 커패시터(cgd)를 통해 흐르는 전류(Icgd)의 변화에 대응하여 크게 변동된다. 한편, T2 시점 근방에서의 Vz 전압의 변동은 급작스러운 것이며, 이로 인해 비교기(5142)의 출력 신호의 변화량이 도 3에 나타낸 것과 같이 크게 나 타난다. 한편, 필터(5144)는 이러한 급작스러운 변동을 걸러내는 로우 패스 필터이므로, T2 시점 근방에서 Vz 전압의 변동에 대응하여 비교기(5142)의 출력 신호(S5142)가 하이 레벨로 변경되더라도 필터(5144)의 출력 신호(S5144)는 하이 레벨로 변경되지 않고 로우 레벨을 유지한다. 즉, 필터(5144)는 T2 시점 근방에서의 Vz 전압의 노이즈 성분을 필터링한다.

T3 시점은 출력부(200)의 다이오드(D1)로 흐르는 전류(Is)가 0A가 되어 Vds 전압이 공진되기 시작하는 시점이다.

Vds 전압이 코사인(Cosine) 곡선으로 공진됨에 대응하여 Icgd 전류는 음의 사인(-sine) 곡선으로 변화한다. 즉, Vds 전압이 공진의 영향으로 인해 하강하는 T3 시점에 Icgd 전류는 스위치(S1)의 게이트에서 드레인 방향으로 흐르기 시작하여 그 전류량이 증가하다가 점차로 감소하여 Vds 전압 곡선이 밸리의 최저점에 도달하는 시점에 Icgd 전류는 스위치(S1)의 드레인에서 게이트 방향으로 방향을 변경하여 흐른다. 참로고, 도 3에서는 Icgd 전류가 스위치(S1)의 드레인에서 게이트 방향으로 흐를 때 양(Plus)의 값으로 나타내었으며, 반대로 Icgd 전류가 스위치(S1)의 게이트에서 드레인 방향으로 흐를 때에는 음(minus)의 값으로 나타내었다. 이로인해, 도 3에 나타낸 것과 같이 Vds 전압이 밸리의 최저점에 도달하는 때마다 Icgd 전류는 양(Positive)의 기울기로 0A를 제로 클로싱(Zero-crossing)하게 된다.

한편, T3이후에 Vz 전압은 Icgd 전류에 비례한다. 즉, Icgd 전류가 Icgd 전류가 스위치(S1)의 드레인에서 게이트 방향으로 흘러 양(Plus)의 값일 때 Vz 전압은 증가하고, Icgd 전류가 스위치(S1)의 게이트에서 드레인 방향으로 흘러 음의 값 일 때 Vz 전압은 -0.7V까지 감소한다.

한편, Vz 전압이 접지단 전압보다 높아지면, 비교기(5142)의 출력신호(S5142)는 로우 레벨에서 하이 레벨로 변경되어 필터(5144)로 입력된다. 이때에는, 필터(5144)로 입력되는 비교기(5142)의 출력 신호(S5142)가 급격하게 변하는 것이 아니므로, 필터(5144)는 필터링 없이 비교기(5142)로부터 입력받은 신호(S5142)를 그대로 출력하고, 이로 인해 필터(5144)의 출력 신호(S5144)는 로우 레벨에서 하이 레벨로 변경된다. 다시 말하면, Icgd 전류값이 음(minus)에서 양(plus)로 변경되는 시점에, 즉 도 3에서 T4, T6, T8 및 T10 시점에 필터(5144)의 출력 신호는 하이 레벨로 변경된다. 반대로, Icgd 전류값이 양(plus) 에서 음(minus)으로 변경되는 시점에, 즉 도 3에서 T3, T5, T7 및 T9 시점에 필터(5144)의 출력 신호는 로우 레벨로 변경된다.

한편, 오실레이터(5181)는 타이머의 설정시간 이내에 입력되는 밸리 검출 신호를 무시하므로, T8 시점까지 필터(5144)로부터 출력되는 밸리 검출 신호는 무시되어 오실레이터(5181)의 출력 신호는 하이레벨로 유지되고 스위칭 트랜지스터(Qsw)는 턴 오프 상태를 유지한다. 이는 앞서 오실레이터(5181)의 타이머(미도시함)의 설정시간이 현재 컨버터의 입력 전압과 출력단 부하에 대응되는 Vds 전압의 세 번째 밸리의 최저점 이후, 네 번째 밸리의 최저점 이전에 종료 된다고 가정했기 때문이다. 이로 인해, Vds 전압이 네번째 밸리의 최저점에 도달하는 T10 시점에 필터(5144)의 출력신호가 하이 레벨로 변경되면, 비로소 오실레이터(5181)는 출력 신호를 하이 레벨로 변경시키고, 이로 인해 스위칭 트랜지스터(Qsw)가 턴 온 된다.

상술한 본 발명의 실시예에 따른 컨버터는 스타트 업 회로(512)와 밸리 검출부(514)만을 이용하여 밸리의 최저점을 검출할 수 있다. 이로 인해, 제조 비용 및 레이 아웃 면적의 증가 없이도 스위칭 손실을 최소화 시키는 시점에서 스위칭 트랜지스터(Qsw)의 온/오프 시점을 제어할 수 있다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

도 3은 본 발명의 실시예에 따른 스위치 제어 장치(500)의 주요 구성 요소들의 구동 파형을 도시한 파형도이다.

Claims

제1 스위치;

상기 제1 스위치의 스위칭 동작에 따라 입력 에너지를 출력 에너지로 변환하는 에너지 전달 소자; 및

상기 제1 스위치의 제1단과 제2단 간의 전압이 공진파형의 최저점에 도달하는 시점을 검출하고, 검출되는 상기 공진파형의 최저점 중 어느 하나에 대응되어 상기 제1 스위치를 턴 온 시키는 스위칭 제어부를 포함하며,

상기 스위칭 제어부는

상기 제1 스위치의 제1단에 연결되어 있는 제1단을 포함하는 제2 스위치,

상기 제1 스위치의 제1단과 제2단 간의 전압이 상기 공진파형의 최저점에 도달할 때마다 출력 신호를 로우 레벨에서 하이 레벨로 변경시키는 밸리 검출부 및

상기 밸리 검출부의 출력 신호에 대응하여 상기 제1 스위치를 턴 온 시키는 PWM 제어부를 포함하는 컨버터.
삭제
제1항에 있어서,

상기 밸리 검출부는

캐소드가 상기 제2 스위치의 제어 전극에 연결되고 애노드가 제1 전압을 공급하는 제1 전원에 연결되는 제너 다이오드; 및

상기 제너 다이오드의 캐소드 단 전압이 상기 제1 전압보다 높으면 하이 레벨 신호를 출력하는 비교기를 포함하는 컨버터.
제3항에 있어서,

상기 제너 다이오드의 캐소드 단 전압은 상기 제2 스위치의 제1단과 제어 전극 간에 형성되는 기생 커패시터에 인가되는 전압이 상기 공진파형의 최저점에 도달하는 시점에 음(minus)의 레벨에서 양(plus)의 레벨로 변경되는 컨버터.
제4항에 있어서,

상기 기생 커패시터에 인가되는 전압은 상기 제1 스위치의 제1단과 제2단 간의 전압과 같은 컨버터.
제3항에 있어서,

상기 밸리 검출부는 상기 비교기의 출력 신호를 로우 패스 필터링하여 출력하는 필터를 더 포함하는 컨버터.
제1항에 있어서,

상기 PWM 제어부는 설정된 시간 동안 입력되는 상기 밸리 검출부의 출력 신 호를 무시하고, 상기 설정된 시간 이후에 상기 밸리 검출부의 출력 신호가 상기 로우 레벨에서 상기 하이 레벨로 변경되면 상기 제1 스위치를 턴 온 시키는 컨버터.
제3항에 있어서,

상기 에너지 전달 소자는 트랜스 포머이고,

상기 제1 전압은 접지 전압이며,

상기 제1 스위치의 제1단은 상기 트랜스 포머의 1차측 코일에 연결되고 상기 제1 스위치의 제2단은 상기 제1 전원에 연결되는 컨버터.