KR101445673B1 - Method and Apparatus for growing semiconductor crystal - Google Patents
Method and Apparatus for growing semiconductor crystal Download PDFInfo
- Publication number
- KR101445673B1 KR101445673B1 KR1020130048621A KR20130048621A KR101445673B1 KR 101445673 B1 KR101445673 B1 KR 101445673B1 KR 1020130048621 A KR1020130048621 A KR 1020130048621A KR 20130048621 A KR20130048621 A KR 20130048621A KR 101445673 B1 KR101445673 B1 KR 101445673B1
- Authority
- KR
- South Korea
- Prior art keywords
- chamber
- substrate
- semiconductor
- layer
- vapor deposition
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/04—Pattern deposit, e.g. by using masks
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/10—Heating of the reaction chamber or the substrate
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/16—Controlling or regulating
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/38—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Led Devices (AREA)
Abstract
Description
본 발명은 반도체 결정 성장 장치 및 방법에 관한 것으로서, 보다 상세하게는 수소화물 기상 에피택시 챔버(hydride vapor phase epitaxy chamber; HVPE chamber), 유기 금속 화학 증착 챔버(metal organic chemical deposition chamber) 및 칩 분리 챔버(chip separation chamber)의 클러스터(cluster)로 구성된 반도체 결정 성장 장치 및 방법에 관한 것이다.
[0001] The present invention relates to an apparatus and a method for growing a semiconductor crystal, and more particularly, to a method and apparatus for growing a semiconductor crystal using a hydride vapor phase epitaxy (HVPE) chamber, a metal organic chemical deposition chamber, the present invention relates to a semiconductor crystal growth apparatus and method composed of clusters of chip separation chambers.
반도체 발광 소자로서 사용되는 질화물 반도체 발광 소자는 절연성 기판을 사용하여 수평형 소자로 형성된다. 예를 들어, 수평형의 질화물 반도체 발광소자는 사파이어 기판 위에 순차적으로 형성된 버퍼층, n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층으로 이루어진다. p형 전극은 p형 질화물 반도체층의 상면에 형성되고, n형 전극은 p형 질화물 반도체층과 활성층의 일부 영역을 식각 등의 공정으로 제거하여, 노출된 n형 질화물 반도체층 상에 형성된다.The nitride semiconductor light emitting element used as the semiconductor light emitting element is formed as a horizontal element by using an insulating substrate. For example, the horizontal type nitride semiconductor light emitting device comprises a buffer layer, an n-type nitride semiconductor layer, an active layer and a p-type nitride semiconductor layer sequentially formed on a sapphire substrate. The p-type electrode is formed on the upper surface of the p-type nitride semiconductor layer, and the n-type electrode is formed on the exposed n-type nitride semiconductor layer by removing the p-type nitride semiconductor layer and a part of the active layer by a process such as etching.
질화물 반도체의 일종인 질화 갈륨(GaN)을 성장시키기 위한 방법으로는 MOCVD(metalorganic chemical vapor deposition), MBE(molecular beam epitaxy), 그리고 HVPE 등이 있다. HVPE 방법은 역사적으로 가장 오래된 결정 성장 방법으로서, 수소화물 기상 에피택시(Hydride Vapor Phase Epitaxy) 방법을 의미하고, III족 원소로 금속의 할로겐 화합물을 사용하고 있다. GaN 성장의 경우 III족 원료로 GaCl, GaCl3 등을 이용하지만 전기로 내의 Ga영역에서 700~900℃ 정도에서 Ga 원료와 HCl 가스를 반응시켜 GaCl를 생성하는 것이 일반적이다. 이렇게 생성된 GaCl과 NH3 가스를 성장영역까지 보내어 1000~1100℃ 에서 사파이어 기판 상에 에피택시(epitaxy) 성장시킨다. HVPE 방법의 특징은 유기 금속 화학 증착(MOCVD) 방식과 비교하여 결정의 성장 속도가 매우 빠르고 수십~수백 마이크로의 두께를 갖는 박막을 비교적 쉽게 얻을 수 있다는 점이다. Methods for growing gallium nitride (GaN), which is a kind of nitride semiconductor, include metalorganic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), and HVPE. The HVPE method is the oldest method of crystal growth, which means the hydride vapor phase epitaxy (HVPE) method and uses a metal halide as a Group III element. In the case of GaN growth, GaCl and GaCl 3 are used as Group III raw materials. Generally, GaCl is produced by reacting Ga raw material with HCl gas at about 700 ~ 900 ℃ in the Ga region in an electric furnace. The GaCl and NH 3 gases thus generated are sent to the growth region and grown epitaxially on a sapphire substrate at 1000 to 1100 ° C. A feature of the HVPE method is that a thin film having a crystal growth rate very fast and a thickness of several tens to several hundreds of microns can be relatively easily obtained as compared with a metalorganic chemical vapor deposition (MOCVD) method.
MOCVD 방법에서 III족 원소는 알킬기를 구성요소로 하는 유기금속화합물 (TMGa, TMGa)로 사용하고 V 족 원소로는 주로 암모니아(NH3)를 이용한다. RF 가열, 저항 가열, 적외선 램프의 가열 등의 방법으로 가열한 기판 위에서 유기 금속을 열분해시킨 다음에, 암모니아(NH3)와 반응시켜 GaN 를 성장시키는 방법이다. 한 영역만 가열하므로 HVPE 방법처럼 전기로 전 영역을 가열할 필요가 없고, MOCVD 방법을 수행하기 위한 장치도 상대적으로 단순하며, 동시에 원료의 공급을 가스 유량으로 조절하기 때문에 두께, 조성 비율을 제어할 수 있다. 또한 균일성도 우수하기 때문에 현재 LED, LD등의 광디바이스 제작에 사용되고 있다. In the MOCVD process, the Group III element is used as an organometallic compound (TMGa, TMGa) having an alkyl group as a constituent, and ammonia (NH 3 ) is mainly used as a Group V element. Is a method of pyrolyzing an organic metal on a heated substrate by RF heating, resistance heating, heating of an infrared lamp, and then reacting with ammonia (NH 3 ) to grow GaN. Since only one region is heated, it is not necessary to heat the whole electric furnace area like the HVPE method, and the apparatus for performing the MOCVD method is relatively simple. At the same time, since the supply of raw material is controlled by the gas flow rate, . Also, it is used for manufacturing optical devices such as LED and LD because of its excellent uniformity.
MBE (molecular beam epitaxy) 방법은 10-9 torr 이하의 초고진공 반응관에서 증발된 결정재료가 분자나 원자형태로 빔을 형성하면서 기판 위에 도달한 후 기판표면과 반응하여 결정성장이 되는 것으로서, 종래의 증착방식을 발전시킨 것이다. 특히 RHEED(reflection high energy electron diffraction)과 같이 성장 중에 에피택시 층을 분석할 수 있는 장치가 있어서 정밀한 성장이 필요할 때 주로 사용된다.The MBE (molecular beam epitaxy) method is a method in which a crystalline material evaporated in an ultra-high vacuum reactor of 10 -9 torr or less reaches a substrate while forming a beam in the form of molecules or atoms, and then reacts with the substrate surface to grow crystals. Which has been developed. Particularly, there is a device for analyzing the epitaxial layer during growth, such as reflection high energy electron diffraction (RHEED), which is mainly used when precise growth is required.
HVPE는 마루스카(Maruska) 등에 의해 처음 시도되었는데, 이 방법은 GaCl과 NH3를 비교적 고온에서 열 분해하여 GaN를 합성하므로 결정 성장 속도가 빠르고 결정성이 좋은 GaN를 얻을 수 있는 장점이 있다. Ga 반응 영역에 있는 Ga 금속에 HCl 기체를 흘려 반응된 GaCl 기체가 성장영역으로 이동한 후 NH3 가스와 반응한다. 이와 같은 성장 과정에서 HCl, GaCl, NH3을 이동시키기 위하여 운반 기체 (carrier gas)로 N2, H2등이 사용된다. 이런 기본적인 HVPE 반응들은 다음과 같이 이루어진다. HVPE was first attempted by Maruska et al. This method is advantageous in that GaN is synthesized by thermal decomposition of GaCl and NH 3 at relatively high temperature to obtain GaN having a high crystal growth rate and good crystallinity. The GaCl gas in the Ga reaction region is flushed with HCl gas, and the reacted GaCl gas moves to the growth region and reacts with the NH 3 gas. In this growth process, N 2 , H 2, etc. are used as carrier gas to transport HCl, GaCl, and NH 3 . These basic HVPE reactions are as follows.
Ga(l)+ HCl(g) -> GaCl (g)+1/2 H2(g) : Ga 반응 영역Ga (l) + HCl (g) - > GaCl (g) +1/2 H 2 (g)
GaCl(g) + NH3(g) -> GaN(s) +HCl(g)+H2(g) : 성장 영역GaN (g) + NH 3 (g) -> GaN (s) + HCl (g) + H 2 (g)
NH3(g) + HCl(g) -> NH4Cl (g) : 반응하지 않은 NH3 NH 3 (g) + HCl (g) -> NH 4 Cl (g): Unreacted NH 3
그러므로 성장온도, V 족 원소/III 족 원소의 비율, 가스의 이동속도 등 성장변수의 최적화에 따라서 HVPE 법에 의한 고품질 GaN 단결정 성장이 가능하다. 이들 외에 GaN 막에 존재하는 변형을 감소시켜 크랙 발생을 없애고 2차원 성장을 위한 완충층 형성 등도 고려해야 한다.Therefore, it is possible to grow high-quality GaN single crystal by HVPE method according to optimization of growth parameters such as growth temperature, ratio of group V element / group III element, and gas migration rate. In addition to these, deformation existing in the GaN film should be reduced to eliminate cracking, and buffer layer formation for two-dimensional growth must be considered.
상기 방법들의 특징을 정리하면 다음과 같다.The characteristics of the above methods are summarized as follows.
우수한 막특성
저생산성
고가의 장치Atomic-size precision
Excellent membrane properties
Low productivity
Expensive device
박막 소자 제조 용이
비교적 고가의 장치
후막 성장의 어려움Excellent membrane properties
Easy to manufacture thin film device
A relatively expensive device
Difficulty of thick film growth
GaCl(g)+NH3(g)->GaN(s)+HCl(g)+H2(g)
NH3(g)+HCl(g)->NH4Cl(g)Ga (l) + HCl (g) - > GaCl (g) +1/2 H 2 (g)
(G) + NH 3 (g) -> GaN (s) + HCl (g) + H 2 (g)
NH 3 (g) + HCl (g) -> NH 4 Cl (g)
비교적 저가의 장치
고생산성
소자 제조의 어려움Thick film deposition possible
Relatively inexpensive devices
High productivity
Difficulty in device manufacturing
HVPE 를 수행하기 위한 장치는 크게 전기로(6-zone electrical furnace), 석영관(quartz tube), 가스 조절장치(MFC : mass flow controller)를 포함한다. 전기로는 온도 조절장치(temperature controller)로 각각 조절할 수 있어서 Ga 영역(850℃)과 성장 온도 영역(1050℃)의 온도 오차 범위가 ±1 도 미만으로 매우 안정하게 유지된다. Devices for performing HVPE include a 6-zone electrical furnace, a quartz tube, and a mass flow controller (MFC). The electric furnace can be controlled by a temperature controller, so that the temperature error range between the Ga region (850 ° C) and the growth temperature region (1050 ° C) is kept to be very stable, less than ± 1 ° C.
한편 GaN 계열의 결정성장 방법 중에서 HVPE 방법은 결정 성장률이 매우 빨라서 후막 결정을 쉽게 얻기 때문에 GaN 계의 기판 성장에 많이 이용되고 있다. 그러나 얇은 막의 성장을 기대할 수 없는 단점이 있어서 버퍼층의 성장에는 어려움이 있다. 대부분의 경우 MOCVD 방법을 이용하여 버퍼층의 성장연구가 시행되어 왔다. 그 후 1995년 Y. Miura 등은 MOCVD 기능을 HVPE에 결합한 MO-HVPE 장비를 처음으로 도입하여 버퍼층과 후막 GaN 성장에 이용하였다. 이 방법은 MOCVD에 비해서는 증착속도가 빠르다는 장점을 가지고 있고 고순도의 에피층을 성장시킬 수 있어 InP계 화합물 반도체를 이용한 광소자의 제작에 이미 많이 사용되었으나, 다층 미세 구조의 성장에 있어서는 MOCVD방법에 비해 사용되지는 않는다. Among the crystal growth methods of GaN series, the HVPE method is widely used for GaN-based substrate growth because the crystal growth rate is very fast and the thick crystal is easily obtained. However, there is a disadvantage that the growth of a thin film can not be expected, so that it is difficult to grow the buffer layer. In most cases, the growth of the buffer layer has been carried out using the MOCVD method. Then, in 1995, Y. Miura et al. First introduced MO-HVPE equipment that combined MOCVD function with HVPE and used it to grow buffer layer and thick film GaN. This method has the advantages of faster deposition rate than MOCVD and is able to grow high purity epitaxial layer, which has already been widely used in the fabrication of optical devices using InP-based compound semiconductors. However, MOCVD It is not used for comparison.
도 1 에는 미국 특허 출원 US 2012/0083060 A1 에 개시된 다중 챔버 처리 플랫폼의 형태를 가진 클러스터 툴(cluster tool)이 도시되어 있다. Figure 1 shows a cluster tool in the form of a multi-chamber processing platform as disclosed in U. S. Patent Application No. < RTI ID = 0.0 > US 2012/0083060 A1. ≪ / RTI >
도면을 참조하면, 다중 챔버 처리 플랫폼의 형태를 가진 클러스터 툴(200)은 유기 금속 화학 기상 증착 챔버(MOCVD chamber)와 수소화물 기상 에피택시 챔버(HVPE chamber) 및 기타 공정 챔버가 통합되어 이루어진다. 즉, 트랜스퍼 챔버(201)의 주면에 금속 접촉 챔버(215), MOCVD 챔버(250), IM 챔버(225), 로드 락 챔버(load lock chamber, 230) 및 HVPE 챔버(205)가 배치되어 있다. 트랜스퍼 챔버(201)의 내부에 형성된 진공의 공간에는 로보트 핸들러((250)가 배치되어, 카세트(235,245)를 각각의 챔버로 전달할 수 있다. 이러한 예에서, 발광 다이오드 (LED) 구조를 제조하는 방법은 클러스터 툴을 이용하여 HVPE 챔버에서 기판 위에 P 형 그룹 III-V 물질 층을 형성하는 단계와, 클러스터 툴에서 기판을 제거하지 않고, 클러스터 도구의 금속 접촉 챔버에서 금속 접촉 층을 P 형 그룹 III-V 물질 층에 직접 형성하는 단계를 포함한다.
Referring to the drawings, a
본 발명의 목적은 HVPE 챔버, MOCVD 챔버 및 칩 분리 챔버를 가진 신규의 반도체 결정 성장 장치를 제공하는 것이다. It is an object of the present invention to provide a novel semiconductor crystal growth apparatus having an HVPE chamber, a MOCVD chamber and a chip separation chamber.
본 발명의 다른 목적은 HVPE 챔버, MOCVD 챔버 및 칩 분리 챔버를 가진 신규의 반도체 결정 성장 장치를 이용하는 반도체 결정 성장 방법을 제공하는 것이다. It is another object of the present invention to provide a semiconductor crystal growth method using a novel semiconductor crystal growth apparatus having an HVPE chamber, an MOCVD chamber and a chip separation chamber.
본 발명의 다른 목적은 종래 기술의 비효율성 및 고비용의 문제점을 해결한 신규의 반도체 결정 성장 장치 및 방법을 제공하는 것이다.
It is another object of the present invention to provide a novel semiconductor crystal growth apparatus and method which overcome the problems of inefficiency and high cost of the prior art.
상기 목적을 달성하기 위하여, 본 발명에 따르면, In order to achieve the above object, according to the present invention,
소정의 직경과 간격을 가지는 복수의 원형 노출 패턴을 가지는 마스크를 구비한 기판 상에 질화물 반도체를 에피택시(epitaxy) 성장시켜 복수의 다각뿔 구조를 갖는 분리층 및 그 위에 평탄화 질화물 반도체층을 형성시키기 위한 수소화물 기상 에피택시 챔버(HVPE chamber);A method for epitaxially growing a nitride semiconductor on a substrate having a mask having a plurality of circular exposure patterns each having a predetermined diameter and spacing to form a separation layer having a plurality of polygonal pyramidal structures and a method for forming a planarization nitride semiconductor layer thereon A hydride vapor phase epitaxy chamber (HVPE chamber);
상기 수소화물 기상 에피택시 챔버의 하류측에 배치되고, 상기 평탄화 질화물 반도체층 상에 반도체 활성층을 성장시켜 반도체 결정의 적층 구조물을 형성하기 위한 유기 금속 화학 증착 챔버(MOCVD chamber); 및, An MOCVD chamber disposed on the downstream side of the hydride vapor phase epitaxy chamber for growing a semiconductor active layer on the planarization nitride semiconductor layer to form a stacked structure of semiconductor crystals; And
상기 유기 금속 화학 증착 챔버의 하류측에 배치되고, 상기 기판 상에 형성된 반도체 결정의 적층구조물을 냉각시킴으로써, 상기 분리층을 중심으로 기판으로부터 반도체 결정 적층구조물을 분리시키기 위한 칩 분리 챔버(chip separation chamber);를 포함하는 반도체 결정 성장 장치가 제공된다. A chip separation chamber for separating the semiconductor crystal stacked structure from the substrate around the separation layer by cooling the stacked structure of semiconductor crystals formed on the substrate on the downstream side of the organometallic chemical vapor deposition chamber; ) Is provided.
본 발명의 일 특징에 따르면, 상기 수소화물 기상 에피택시 챔버와 상기 유기 금속 화학 증착 챔버 사이에 배치된 제 1 로드 락 챔버; According to an aspect of the present invention, there is provided a plasma processing apparatus comprising: a first load lock chamber disposed between the hydride vapor phase epitaxy chamber and the organometallic chemical vapor deposition chamber;
상기 유기 금속 화학 증착 챔버와 상기 칩 분리 챔버 사이에 배치된 제 2 로드 락 챔버; A second load lock chamber disposed between the organometallic chemical vapor deposition chamber and the chip separation chamber;
상기 수소화물 기상 에피택시 챔버와 상기 제 1 로드 락 챔버 사이에 설치된제 1 게이트 밸브 및 상기 유기 금속 화학 증착 챔버와 상기 제 1 로드 락 챔버 사이에 설치된 제 2 게이트 밸브;A first gate valve disposed between the hydride vapor phase epitaxy chamber and the first load lock chamber; a second gate valve disposed between the metal organic chemical vapor deposition chamber and the first load lock chamber;
상기 유기 금속 화학 증착 챔버와 상기 제 2 로드 락 챔버 사이에 설치된 제 3 게이트 밸브 및 상기 칩 분리 챔버와 상기 제 2 로드 락 챔버 사이에 설치된 제 4 게이트 밸브;가 더 구비된다. A third gate valve disposed between the metal organic chemical vapor deposition chamber and the second load lock chamber, and a fourth gate valve provided between the chip separation chamber and the second load lock chamber.
본 발명의 다른 특징에 따르면, 상기 수소화물 기상 에피택시 챔버(HVPE chamber)에는 하나 이상의 개스 소스(gas source)가 도입되는 개스 소스 영역 및, 기판이 배치되는 기판 배치 영역이 포함되고, 상기 개스 소스 영역을 가열하기 위한 제 1 히터 및 상기 기판 배치 영역을 가열하기 위한 제 2 히터가 구비됨으로써, 상기 개스 소스 영역 및 상기 기판 배치 영역이 상이한 온도로 가열될 수 있다.According to another aspect of the present invention, the hydride vapor phase epitaxy chamber (HVPE chamber) includes a gas source region into which at least one gas source is introduced, and a substrate placement region in which the substrate is disposed, The first heater for heating the region and the second heater for heating the substrate placement region are provided so that the gas source region and the substrate placement region can be heated to different temperatures.
본 발명의 다른 특징에 따르면, 상기 개스 소스 영역은 700 내지 1000℃로 가열되고, 상기 기판 배치 영역은 900 내지 1200 ℃ 로 가열될 수 있다.According to another aspect of the present invention, the gas source region is heated to 700 to 1000 占 폚, and the substrate disposing region may be heated to 900 to 1200 占 폚.
본 발명의 다른 특징에 따르면, 상기 유기 금속 화학 증착 챔버는 상기 활성층을 성장시키도록 600 내지 1000 ℃ 로 가열될 수 있다. According to another aspect of the present invention, the organometallic chemical vapor deposition chamber may be heated to 600 to 1000 ° C to grow the active layer.
본 발명의 다른 특징에 따르면, 상기 칩 분리 챔버는, 반도체 결정의 적층 구조물을 상기 기판으로부터 분리시키도록 500℃ 이상에서 100 ℃ 이하로 냉각될 수 있다. According to another aspect of the present invention, the chip separation chamber may be cooled from 500 캜 or more to 100 캜 or less so as to separate the laminated structure of semiconductor crystals from the substrate.
또한 본 발명에 따르면, 상기 수소화물 기상 에피택시 챔버(HVPE chamber) 내에 소정의 직경과 간격을 가지는 복수의 원형 노출 패턴을 가지는 마스크를 구비한 기판을 배치하고, 하나 이상의 개스 소스를 유입시켜서 상기 기판 상에 질화물 반도체를 에피택시(epitaxy) 성장시켜 복수의 다각뿔 구조를 갖는 분리층 및 그 위에 평탄화 질화물 반도체층을 성장시키는 단계;According to the present invention, a substrate having a mask having a plurality of circular exposure patterns having a predetermined diameter and an interval in the hydride vapor phase epitaxy chamber (HVPE chamber) is disposed, and at least one gas source is introduced, Epitaxially growing a nitride semiconductor on a substrate; growing a separation layer having a plurality of polygonal pyramidal structures and a planarized nitride semiconductor layer thereon;
상기 평탄화 질화물 반도체층이 성장된 기판을 상기 유기 금속 화학 증착 챔버로 이송시킨 후에 상기 평탄화 질화물 반도체층 위에 반도체 활성층을 성장시켜 반도체 결정의 적층 구조물을 형성하는 단계; 및,Transporting a substrate on which the planarization nitride semiconductor layer is grown to the organometallic chemical vapor deposition chamber, and growing a semiconductor active layer on the planarization nitride semiconductor layer to form a laminated structure of semiconductor crystals; And
상기 반도체 결정의 적층 구조물이 형성된 기판을 상기 칩 분리 챔버로 이송시키고 냉각시킴으로써 상기 분리층을 중심으로 기판으로부터 반도체 결정 적층구조물을 분리시키는 단계;를 포함하는, 반도체 결정 성장 방법이 제공된다.
And separating the semiconductor crystal stack structure from the substrate about the separation layer by transporting and cooling the substrate on which the semiconductor crystal stacked structure is formed to the chip separation chamber.
본 발명에서는 통합된 HVPE 챔버, MOCVD 챔버 및 칩 분리 챔버를 포함하는 반도체 결정 성장 장치 및 방법이 제공됨으로써, 일반적인 LED와 같은 발광소자의 제조 공정을 수행하는 종래 기술의 클러스터 장비에 비해 새로운 발광소자 제조 공정이 가능하게 되어 경제성, 효율성 및 양산성을 극대화시킬 수 있다.
The present invention provides a semiconductor crystal growth apparatus and method including an integrated HVPE chamber, an MOCVD chamber, and a chip separation chamber, thereby providing a new light emitting device It is possible to maximize economical efficiency, efficiency and mass productivity.
도 1 은 종래 기술에 따른 반도체 발광 소자의 결정 성장을 위한 클러스터 툴(cluster tool)의 개략적인 구성도이다.
도 2 는 본 발명에 따른 반도체 결정 성장 장치의 개략적인 구성도이다.
도 3 은 도 2 에 도시된 수소화물 기상 에피택시 챔버의 개략적인 구성을 단면으로 도시한 것이다.
도 4 는 도 2 에 도시된 반도체 결정 성장 장치를 개략적인 사시도로 도시한 것이다.
도 5a 내지 도 5c 는 반도체 발광 소자의 에피택시의 성장 과정을 개략적으로 도시한 것이다.
도 6은 본 발명에 따른 반도체 발광 소자의 결정 성장 과정을 단계별로 개략적으로 도시한 것이다.FIG. 1 is a schematic configuration diagram of a cluster tool for crystal growth of a semiconductor light emitting device according to the related art.
2 is a schematic structural view of a semiconductor crystal growth apparatus according to the present invention.
FIG. 3 is a schematic cross-sectional view of the hydride vapor phase epitaxy chamber shown in FIG. 2. FIG.
FIG. 4 is a schematic perspective view of the semiconductor crystal growth apparatus shown in FIG. 2. FIG.
5A to 5C schematically show the growth process of the epitaxy of the semiconductor light emitting device.
FIG. 6 schematically shows the crystal growth process of the semiconductor light emitting device according to the present invention in stages.
이하, 본 발명을 첨부된 도면에 도시된 예시적인 실시예를 참조하여 보다 상세하게 설명하기로 한다.BRIEF DESCRIPTION OF THE DRAWINGS The present invention will now be described in more detail with reference to exemplary embodiments illustrated in the accompanying drawings.
도 2 에는 본 발명에 따른 반도체 결정 성장 장치의 개략적인 구성도가 도시되어 있다. FIG. 2 shows a schematic diagram of a semiconductor crystal growth apparatus according to the present invention.
도면을 참조하면, 본 발명에 따른 반도체 결정 성장 장치는 수소화물 기상 에피택시 챔버(HVPE chamber, 21)와, 상기 수소화물 기상 에피택시 챔버(21)의 하류측에 배치된 유기 금속 화학 증착 챔버(MOCVD chamber, 22)와, 상기 유기 금속 화학 증착 챔버(22)의 하류측에 배치된 칩 분리 챔버(chip separation chamber, 23)를 구비하여 이루어진다. 수소화물 기상 에피택시 챔버(21)와 유기 금속 화학 증착 챔버(22) 사이에는 제 1 로드 락 챔버(load lock chamber, 24)가 배치되고, 상기 유기 금속 화학 증착 챔버(22)와 상기 칩 분리 챔버(23) 사이에는 제 2 로드 락 챔버(25)가 배치된다. 제 1 로드 락 챔버(24)는 제 1 게이트 밸브(gate valve, 26)의 개폐를 통해 수소화물 기상 에피택시 챔버(21)와 소통될 수 있고, 제 2 게이트 밸브(27)의 개폐를 통해 유기 금속 화학 증착 챔버(22)와 소통될 수 있다. 또한 제 2 로드 락 챔버(25)는 제 3 게이트 밸브(28)의 개폐를 통해 유기 금속 화학 증착 챔버(22)와 소통될 수 있고, 제 4 게이트 밸브(29)의 개폐를 통해 칩 분리 챔버(23)와 소통될 수 있다. 즉, 제 1 내지 제 4 게이트 밸브(26,27,28,29)의 폐쇄를 통해 각각의 챔버(21,22,23,24,25)들이 밀폐되거나 개방될 수 있고, 게이트 밸브의 개방시에는 기판(30)이 각 챔버 사이를 이동할 수 있다. 도면 번호 31 로 표시된 것은 제어부로서, 각각의 게이트 밸브(26,27,28,29)를 제어하고, 기판(30)이 챔버들 사이에서 이송되는 것을 제어하며, 챔버의 온도 및 도입되는 개스 소스의 양, 도입 시기 및 증착 시간등을 제어할 수 있다. 기판(30)은 공지된 바와 같이 로봇 핸들러(미도시)를 통해서 챔버들 사이에서 이송될 수 있으며, 공지된 다른 이송 장치들이 이용되어 기판 이송이 이루어질 수 있다. A semiconductor crystal growth apparatus according to the present invention includes a hydride vapor
도 3 에는 도 2 에 도시된 수소화물 기상 에피택시 챔버의 개략적인 구성이 도시되어 있다. FIG. 3 shows a schematic configuration of the hydride vapor phase epitaxy chamber shown in FIG.
도면을 참조하면, 수소화물 기상 에피택시 챔버(21)는 기판(30)이 배치되는 기판 배치 영역(21a) 및 하나 이상의 개스 소스(gas source)들이 도입되는 개스 소스 영역(21b)을 포함한다. 기판(30)이 배치되는 영역(21a)의 상부에 개스 소스가 도입되는 영역(21b)이 배치되며, 각각의 개스 소스를 도입하기 위한 제 1 도관(37) 및 제 2 도관(38)이 수소화물 기상 에피택시 챔버(21)의 상부에 연결되고, 상기 제 1 도관(37) 및 제 2 도관(38)의 배출 단부가 상기 개스 소스 영역(21b)에 배치되어 있다. 도면에 도시되지 않은 다른 도관들이 더 구비될 수도 있다. Referring to the drawings, the hydride vapor
수소화물 기상 에피택시 챔버(21)에는 제 1 히터(35) 및 제 2 히터(36)가 구비된다. 상기 제 1 히터(35) 및 제 2 히터(36)는 예를 들어 RF 히터일 수 있다. 제 1 히터(35)는 개스 소스가 도입되는 영역(21b)을 가열하기 위하여 상기 개스 소스 영역(21b)의 둘레에 설치되는 반면에, 제 2 히터(36)는 기판(30)이 배치된 영역(21a)을 가열하기 위하여 상기 기판 배치 영역(21a)의 둘레에 설치된다. 이와 같이 수소화물 기상 에피택시 챔버(21)에서 2 개의 상이한 영역(21a,21b)에 각각 별개의 히터(35,36)가 구비되는 것은 해당 영역을 상이한 온도로 가열시키기 위한 것이다. The hydride vapor
도면에 도시되지 않았으나, 수소화물 기상 에피택시 챔버(21)에는 보트(boat)가 구비될 수 있으며, 상기 보트에 소스 금속이 담길 수 있다. 예를 들어, 수소화물 기상 에피택시 챔버(21)의 외부에 설치된 보트에 액체 또는 분말 형태의 Ga 또는 Al 이 담겨 있을 수 있으며, 개스를 보트를 통해 유동시킴으로써 Ga 또는 Al 과 같은 소스 금속(source metal)이 수소화물 기상 에피택시 챔버(21)의 개스 소스가 도입되는 영역(21b)에 분배될 수 있다. 보트는 예를 들어 석영 또는 흑연으로 제작될 수 있으며, 별도의 가열 장치가 구비될 수 있다. 한편, 개스 소스로서는 주로 암모니아가 사용되며, 다른 한편으로 N-type 의 경우에는 SiH4 개스가 사용될 수 있다. Although not shown in the drawings, the hydride vapor
개스 소스가 도입되는 영역(21b)은 제 1 히터(35)에 의해서 대략 700 ℃ ~ 1000℃ 의 온도로 가열되고, 바람직스럽게는 850 ℃ 로 가열되는 반면에, 기판(30)이 배치되는 영역(21a)은 제 2 히터(36)에 의하여 대략 900 ℃ ~ 1200 ℃ 로 가열되고, 바람직스럽게는 대략 1090 ℃로 가열된다. The
다시 도 2 를 참조하면, 수소화물 기상 에피택시 챔버(21)에서는 임의의 LED 소자 크기(예 1mm x 1mm 혹은 500μm x 500 ㎛)로 구분된 영역에서 선택 성장이 이루어져서 두께 100 ㎛ ~ 1000 ㎛ 의 undoped-GaN 혹은 n-type GaN 혹은 undoped-AlGaN 혹은 n-type AlGaN 혹은 undoped-AlN 혹은 n-type AlN 이 성장될 수 있다. Referring again to FIG. 2, in the hydride vapor
수소화물 기상 에피택시 챔버(21)에서는 히터(35,36)를 이용하여 온도를 올리기 전에 미리 제 1 도관(37) 또는 제 2 도관(38)을 통해 H2 또는 N2 와 NH3(암모니아)를 일정 양 흘려준다. 실제에 있어서 H2 를 사용한다. 이후에 히터(35,35)를 작동시켜서 수소화물 기상 에피택시 챔버(21)의 온도가 안정화되면 HCl 개스를 보트(미도시)에 구비된 액체 또는 분말 형태의 Ga 에 접촉시킴으로써 GaCl 개스를 형성한다. GaCL 개스는 제 1 도관(37) 또는 제 2 도관(37)을 통해 기판(30)이 배치된 영역(21a)에 도달하게 되며, 여기에 미리 도입되어 있는 NH3 와 반응하여 GaN 이 성장되도록 한다. In the hydride vapor
소정 두께로 에피택시 성장이 이루어지면, HCl 개스의 도입을 정지시키고, 제 1 및 제 2 히터(35,36)의 작동을 중단하며, 팬(fan)을 사용하여 제 1 히터(35)로 가열된 영역(21b)과 제 2 히터(36)로 가열된 영역(21a)의 온도를 100 도 내지 400 ℃ 로 냉각시킨다. 이때 기판이 배치된 영역(21a)의 온도는 이후에 이루어지는 유기 금속 화학 증착 챔버(22)에서의 성장을 위하여 조건에 따라 200~300 ℃ 로 일정하게 유지시킨다.When the epitaxial growth is performed to a predetermined thickness, the introduction of the HCl gas is stopped, the operation of the first and
상기와 같이 냉각에 의해 기판 배치 영역(21a)이 200~300 ℃ 가 되면 제 1 게이트 밸브(26)를 개방시켜서 제 1 로드 락 챔버(24)로 기판을 이동시킨다. 이때 로드 락 챔버(24)는 미리 약 200 내지 300 ℃ 의 온도로 일정하게 유지되어 있다. 이후에 제 1 로드 락 챔버(24)에서 제 2 게이트 밸브(27)를 개방시켜서 기판을 유기 금속 화학 증착 챔버(22)로 이동시킨다. 이때 유기 금속 화학 증착 챔버(22)도 미리 약 200~300 ℃ 의 일정한 온도로 유지되는 것이 바람직스럽다. When the
유기 금속 화학 증착 챔버(22)에서는 일반적인 유기 금속 화학 증착 챔버(MOCVD chamber)와 동일한 기능이 이루어질 수 있다. 유기 금속 화학 증착 챔버(22)에서는 GaN 버퍼층(buffer layer)과 QW(quantum well) 층 그리고 p-type AlGaN 혹은 p-type GaN 층이 성장될 수 있다, 즉, 유기 금속 화학 증착 챔버(22)에서는 수소화물 기상 에피택시 챔버(21)에서 성장된 에피택시 위에 n-type GaN 를 수 μm 성장시킨 후에, 특성에 따라 QW(quantum well) 층을 성장시키고, 이어 p-type AlGaN 혹은 p-type GaN 층을 성장시킨다. 성장 온도는 대략 600℃ 내지 1000 ℃ 정도 범위이다. 즉, 유기 금속 화학 증착 챔버(22)에서는 LED 활성층을 적층시킨다. 유기 금속 화학 증착 챔버(22)에서는 통상적인 방식으로 증착이 이루어지는데, 예를 들어 RF 가열, 저항 가열, 적외선 램프의 가열을 이용하여 기판을 가열하여 기판 위에서 유기 금속을 열분해하며, 암모니아(NH3)와 반응시켜서 GaN 을 성장시킬 수 있다.유기 금속 화학 증착 챔버(22)에서의 결정 성장이 이루어지면, 챔버(22)의 온도는 다시 200 내지 300 ℃ 로 냉각된다.In the organometallic chemical
다음에 제 3 게이트 밸브(28)를 개방하여 기판(30)을 제 2 로드 락 챔버(25)로 이동시킨다. 제 2 로드 락 챔버(25)는 미리 일정한 온도로 유지되고 있으며, 예를 들어 200 내지 300℃ 의 온도로 유지된다. 다음에 제 4 게이트 밸브(29)를 개방하여 기판(30)을 칩 분리 챔버(23)로 이동시킨다. 칩 분리 챔버(23)는 유기 금속 화학 증착 챔버(22)에서 성장이 종료된 다수의 기판들을 수용하여 급랭시키기 위한 챔버이다. 칩 분리 챔버(23)의 온도는 100 ℃ 이하로 급랭시킬 수 있다. 칩 분리 챔버(23)에서 급냉이 이루어지면, 기판상의 칩들은 냉각 온도에 따라 분리층을 중심으로 양쪽의 열팽창계수 차이로 인해 스스로(self) 기판으로부터 분리된다. 칩 분리 챔버(23)에서의 급냉을 위하여 다양한 수단이 구비될 수 있다. 예를 들어 칩 분리 챔버의 내부에 설치된 팬(fan)을 이용하거나, 또는 도관을 통하여 칩 분리 챔버의 외부로부터 냉각 공기를 칩 분리 챔버(23)의 내부로 유입시킬 수 있다. 대안으로서, 칩 분리 챔버 자체의 온도를 상대적으로 저온으로 유지하도록 챔버의 벽에 냉각 매체를 유동시킬 수 있는 도관을 매립하거나, 칩 분리 챔버 외부에서 유체를 이용하여 칩 분리 챔버의 온도를 강하시킬 수 있다. Next, the
도 4 에 도시된 것은 본 발명에 따른 반도체 발광 소자의 결정 성장 장치를 개략적인 사시도로 도시한 것이다. 도면에 도시된 바와 같이, 반도체 발광 소자의 결정 성장 장치는 수소화물 기상 에피택시 챔버(21), 유기 금속 화학 증착 챔버(22) 및 칩 분리 챔버(23)를 구비하며, 또한 제 1 로드 락 챔버(24) 및 제 2 로드 락 챔버(25)가 더 구비된다. FIG. 4 is a schematic perspective view of a crystal growth apparatus for a semiconductor light emitting device according to the present invention. As shown in the figure, a crystal growth apparatus for a semiconductor light emitting device includes a hydride vapor
이하, 상기에 설명된 반도체 발광 소자의 결정 성장 장치를 이용하는 반도체 결정 성장 방법을 설명하기로 한다. Hereinafter, a semiconductor crystal growth method using the crystal growth apparatus of the semiconductor light emitting element described above will be described.
도 5a 를 참조하면, 기판 상에 소정의 직경과 간격을 가지는 복수의 원형 노출 패턴을 가지는 마스크가 형성되어 있고, 마스크의 노출 패턴에 초기 상태의 에피택시가 성장된 것이 도시되어 있다. 기판은 예를 들어 사파이어, Si, GaAs, SiC 등과 같은 재료로 제작되며, 2 인치, 4 인치 혹은 8 인치 직경의 크기를 가진다. 또한 기판의 일 표면에 마스크를 SiO2 또는 Si3N4 으로 형성하는데, 상기 마스크는 도 5a 에 도시된 바와 같이 직경 2 ㎛ 이하의 노출 패턴을 가진다. 각각의 노출 패턴의 간격은 예를 들어 2 내지 3 ㎛ 로서, 발광 소자(LED) 칩의 크기에 따라 배열된다. 예를 들어, 1mm x 1mm의 LED 칩의 경우에 2 ㎛ 이하의 노출패턴을 간격 2 ㎛ 내지 3 ㎛ 로 배열한다. 칩의 크기가 1mm x 1mm 가 되면, LED 칩의 간격을 100 ㎛ 이상 이격되게 다시 배열시킨다. 이러한 마스크는 포토 마스크를 설계하여 일반적인 포토리소그래피 공정을 거쳐서 형성될 수 있다. Referring to FIG. 5A, a mask having a plurality of circular exposure patterns having a predetermined diameter and an interval is formed on a substrate, and an initial state epitaxy is grown on an exposure pattern of the mask. The substrate is made of materials such as, for example, sapphire, Si, GaAs, SiC, etc., and has a size of 2 inches, 4 inches or 8 inches in diameter. Also, the mask is formed on one surface of the substrate by SiO 2 or Si 3 N 4 , and the mask has an exposure pattern of 2 μm or less in diameter as shown in FIG. 5A. The interval of each exposure pattern is, for example, 2 to 3 占 퐉, and is arranged according to the size of the light emitting device (LED) chip. For example, in the case of a 1 mm x 1 mm LED chip, an exposure pattern of 2 mu m or less is arranged at an interval of 2 mu m to 3 mu m. When the size of the chip becomes 1 mm x 1 mm, the LED chips are rearranged to be spaced apart by 100 占 퐉 or more. Such a mask can be formed through a general photolithography process by designing a photomask.
상기와 같이 형성된 마스크를 가진 기판은 수장 혹은 수십 장을 트레이(tray) 에 넣어 도 2 및 도 3 을 참조하여 설명된 수소화물 기상 에피택시 챔버(HVPE chamber) 안에 배치한다. 위에서 설명한 온도 조건, 개스 소스 등으로 에피택시를 성장시키면 도 5a 에 도시된 바와 같이 구멍 안에서 초기 성장이 이루어지고, 시간이 경과 하면 도 5b 에 도시된 바와 같이 다각뿔 구조체(분리층)가 형성된다. 이후에, 도 5b 에 도시된 다각뿔 구조체는 성장이 지속되어 서로 연결되는데, 도 5c 에는 다각뿔 구조체의 성장으로 인해 상부가 서로 연결된 에피택시의 모습이 도시되어 있다. 결과적으로 에피택시 상부는 평탄한 형상이 되며, 바람직스럽게는 약 100 내지 100 ㎛ 의 두께를 가지는 평탄한 에피택시, 즉 평탄화 질화물 반도체층이 형성된다. The substrate having the mask formed as described above is placed in a hydride vapor phase epitaxy chamber (HVPE chamber) described with reference to FIGS. 2 and 3 by placing several or tens of sheets in a tray. When the epitaxy is grown by the above-described temperature conditions, a gas source or the like, initial growth is performed in the hole as shown in FIG. 5A, and a polygonal cone structure (separation layer) is formed as time passes as shown in FIG. 5B. Thereafter, the polygonal horn structure shown in Fig. 5B continues to grow and connects with each other, and Fig. 5C shows the appearance of an epitaxy in which the upper portions are connected to each other due to the growth of the polygonal horn structure. As a result, the upper portion of the epitaxy becomes a flat shape, and preferably a flat epitaxial layer having a thickness of about 100 to 100 mu m, that is, a planarization nitride semiconductor layer is formed.
이와 같이 형성된 평탄화 질화물 반도체층이 형성된 기판은 도 2 에 도시된 유기 금속 화학 증착 챔버(22)로 이동되어, 평탄한 에피택시 위에 n-type GaN 을 수 ㎛ 의 두께로 성장시킨 후에, 특성에 따라서 QW(quntum well) 층을 성장시킨다. 이후에 p-type AlGaN 또는 p-type GaN 층을 형성시킨다. 이후에 도 2 에 도시된 칩 분리 챔버(23)에서 급랭이 이루어지면 열팽창계수차이로 인해 분리층을 중심으로 기판이 분리된다.The substrate on which the flattened nitride semiconductor layer is formed is moved to the organometallic chemical
도 6a 내지 도 6e 에 도시된 것은 본 발명에 따른 반도체 결정 성장의 과정을 기판, 분리층, 평탄화 반도체층 및 발광 활성층의 단면 형상을 가지고 개략적으로 도시한 것이다. 6A to 6E schematically show the process of semiconductor crystal growth according to the present invention with a cross-sectional shape of a substrate, a separation layer, a planarization semiconductor layer, and a light emitting active layer.
도 6a 및 도 6b 를 참조하면, 기판(51)의 일 표면에 질화물 반도체의 다각뿔 구조체 분리층(54)이 형성되고, 다시 다각뿔 구조체 분리층(54)의 상부에 평탄한 질화물 반도체층(56)가 형성된 것이 도시되어 있다. 위에서 설명된 바와 같이, 도 6a 및 도 6b 의 과정은 도 2 에 도시된 수소화물 기상 에피택시 챔버(21)에서 수행되는 과정에 해당하며, 또한 도 5a 내지 도 5c 를 참조하여 설명된 과정에 해당한다. 6A and 6B, a polygonal pyramid
도 6c 를 참조하면, 평탄화 질화물 반도체층(56)의 상부에 발광 활성층(57)이 형성된 적층구조물이 도시되어 있다. 도 6c 에 도시된 발광 활성층(57)은 도 2 에 도시된 유기 금속 화학 증착 챔버(22)에서 성장된 층에 해당한다. Referring to FIG. 6C, a stacked structure in which a light emitting
도 6d 를 참조하면, 기판(51)이 분리된 것이 도시되어 있다. 위에서 설명된 바와 같이, 도 2 의 칩 분리 챔버(23)에서 급랭에 의하여, 분리층(54)을 중심으로 열팽창계수 차이에 의해 기판(51)과 반도체 적층구조물(반도체 칩)이 분리될 수 있다. 도 6e 에는 분리 상태의 반도체 칩이 도시되어 있으며, 발광 활성층(57)은 p 측에 대응하고, 평탄화 질화물 반도체층(56)은 n 측에 대응한다. Referring to Fig. 6D, it is shown that the
본 발명에서는 수소화물 기상 에피택시(HVPE) 형성 방법의 특징인 빠른 성장속도와 함께 수십~수백 마이크로의 두께를 갖는 박막을 비교적 쉽게 얻을 수 있다, 또한 유기 금속 화학 증착(MOCVD) 방법의 장점인 얇은 층의 성장이 이루어질 수 있으며, 두께, 조성 비율등을 제어할 수 있고, 균일성도 우수하게 유지할 수 있다. 더욱이, 칩 분리 챔버를 더 구비함으로써 MOCVD 와 HVPE 장비의 장점을 모두 취할 수 있다. 따라서 반도체 발광 소자의 제작 비용을 현저히 절감할 수 있고, 경제적, 효율성 및 양산성을 가진 새로운 소자 공정에 적합한 장비를 제공할 수 있다.
In the present invention, it is relatively easy to obtain a thin film having a thickness of several tens to several hundreds of microns with a rapid growth rate, which is characteristic of a hydride vapor phase epitaxy (HVPE) formation method. Further, Layer can be grown, thickness, composition ratio and the like can be controlled, and uniformity can be maintained. Furthermore, by having a chip separation chamber, it is possible to take advantage of both MOCVD and HVPE equipment. Therefore, the manufacturing cost of the semiconductor light emitting device can be remarkably reduced, and it is possible to provide a device suitable for a new device process which is economical, efficient, and mass-producible.
21. 수소화물 기상 에피택시 챔버 22. 유기 금속 화학 증착 챔버
23. 칩 분리 챔버 24. 제 1 로드 락 챔버
25. 제 2 로드 락 챔버 31. 제어부21. Hydride vapor
23.
25. Second
Claims (7)
상기 수소화물 기상 에피택시 챔버의 하류측에 배치되고, 상기 평탄화 질화물 반도체층 상에 반도체 활성층을 성장시켜 반도체 결정의 적층 구조물을 형성하기 위한 유기 금속 화학 증착 챔버(MOCVD chamber); 및,
상기 유기 금속 화학 증착 챔버의 하류측에 배치되고, 상기 기판 상에 형성된 반도체 결정의 적층구조물을 냉각시킴으로써, 상기 분리층을 중심으로 기판으로부터 반도체 결정 적층구조물을 분리시키기 위한 칩 분리 챔버(chip separation chamber);를 포함하는 반도체 결정 성장 장치. A method for epitaxially growing a nitride semiconductor on a substrate having a mask having a plurality of circular exposure patterns each having a predetermined diameter and spacing to form a separation layer having a plurality of polygonal pyramidal structures and a method for forming a planarization nitride semiconductor layer thereon A hydride vapor phase epitaxy chamber (HVPE chamber);
An MOCVD chamber disposed on the downstream side of the hydride vapor phase epitaxy chamber for growing a semiconductor active layer on the planarization nitride semiconductor layer to form a stacked structure of semiconductor crystals; And
A chip separation chamber for separating the semiconductor crystal stacked structure from the substrate around the separation layer by cooling the stacked structure of semiconductor crystals formed on the substrate on the downstream side of the organometallic chemical vapor deposition chamber; ). ≪ / RTI >
상기 수소화물 기상 에피택시 챔버와 상기 유기 금속 화학 증착 챔버 사이에배치된 제 1 로드 락 챔버(load lock chamber);
상기 유기 금속 화학 증착 챔버와 상기 칩 분리 챔버 사이에 배치된 제 2 로드 락 챔버;
상기 수소화물 기상 에피택시 챔버와 상기 제 1 로드 락 챔버 사이에 설치된제 1 게이트 밸브 및 상기 유기 금속 화학 증착 챔버와 상기 제 1 로드 락 챔버 사이에 설치된 제 2 게이트 밸브;
상기 유기 금속 화학 증착 챔버와 상기 제 2 로드 락 챔버 사이에 설치된 제 3 게이트 밸브 및 상기 칩 분리 챔버와 상기 제 2 로드 락 챔버 사이에 설치된 제 4 게이트 밸브;를 더 구비하는, 반도체 결정 성장 장치. The method according to claim 1,
A first load lock chamber disposed between the hydride vapor phase epitaxy chamber and the organometallic chemical vapor deposition chamber;
A second load lock chamber disposed between the organometallic chemical vapor deposition chamber and the chip separation chamber;
A first gate valve disposed between the hydride vapor phase epitaxy chamber and the first load lock chamber; a second gate valve disposed between the metal organic chemical vapor deposition chamber and the first load lock chamber;
A third gate valve disposed between the organometallic chemical vapor deposition chamber and the second load lock chamber, and a fourth gate valve disposed between the chip separation chamber and the second load lock chamber.
상기 수소화물 기상 에피택시 챔버(HVPE chamber)에는 하나 이상의 개스 소스(gas source)가 도입되는 개스 소스 영역 및, 기판이 배치되는 기판 배치 영역이 포함되고, 상기 개스 소스 영역을 가열하기 위한 제 1 히터 및 상기 기판 배치 영역을 가열하기 위한 제 2 히터가 구비됨으로써, 상기 개스 소스 영역 및 상기 기판 배치 영역이 상이한 온도로 가열될 수 있는, 반도체 결정 성장 장치. The method according to claim 1,
Wherein the HVPE chamber comprises a gas source region into which at least one gas source is introduced and a substrate arrangement region in which the substrate is disposed and a first heater for heating the gas source region, And a second heater for heating the substrate placement region so that the gas source region and the substrate placement region can be heated to different temperatures.
상기 개스 소스 영역은 700 내지 1000℃ 로 가열되고, 상기 기판 배치 영역은 900 내지 1200 ℃ 로 가열될 수 있는, 반도체 결정 성장 장치. The method of claim 3,
Wherein the gas source region is heated to 700 to 1000 占 폚 and the substrate placement region can be heated to 900 to 1200 占 폚.
상기 유기 금속 화학 증착 챔버는 상기 활성층을 성장시키도록 600 내지 1000 ℃ 로 가열될 수 있는, 반도체 결정 성장 장치. The method according to claim 1,
Wherein the organometallic chemical vapor deposition chamber can be heated to 600 to 1000 DEG C to grow the active layer.
상기 칩 분리 챔버는, 반도체 결정의 적층 구조물을 상기 기판으로부터 분리시키도록 500℃ 이상에서 100 ℃ 이하로 냉각될 수 있는, 반도체 결정 성장 장치. The method according to claim 1,
Wherein the chip separation chamber can be cooled from 500 DEG C or more to 100 DEG C or less so as to separate the laminated structure of semiconductor crystals from the substrate.
상기 수소화물 기상 에피택시 챔버(HVPE chamber) 내에 소정의 직경과 간격을 가지는 복수의 원형 노출 패턴을 가지는 마스크를 구비한 기판을 배치하고, 하나 이상의 개스 소스를 유입시켜서 상기 기판 상에 질화물 반도체를 에피택시(epitaxy) 성장시켜 복수의 다각뿔 구조를 갖는 분리층 및 그 위에 평탄화 질화물 반도체층을 성장시키는 단계;
상기 평탄화 질화물 반도체층이 성장된 기판을 상기 유기 금속 화학 증착 챔버로 이송시킨 후에 상기 평탄화 질화물 반도체층 위에 반도체 활성층을 성장시켜 반도체 결정의 적층 구조물을 형성하는 단계; 및,
상기 반도체 결정의 적층 구조물이 형성된 기판을 상기 칩 분리 챔버로 이송시키고 냉각시킴으로써 상기 분리층을 중심으로 기판으로부터 반도체 결정 적층구조물을 분리시키는 단계;를 포함하는, 반도체 결정 성장 방법. A method of growing a semiconductor crystal using the semiconductor crystal growth apparatus according to any one of claims 1 to 6,
Disposing a substrate having a mask having a plurality of circular exposure patterns of a predetermined diameter and spacing in the hydride vapor phase epitaxy chamber and introducing one or more gas sources to epitaxially nitride the nitride semiconductor on the substrate; Epitaxially growing a separation layer having a plurality of polygonal pyramidal structures and a planarization nitride semiconductor layer thereon;
Transporting a substrate on which the planarization nitride semiconductor layer is grown to the organometallic chemical vapor deposition chamber, and growing a semiconductor active layer on the planarization nitride semiconductor layer to form a laminated structure of semiconductor crystals; And
And separating the semiconductor crystal laminate structure from the substrate about the separation layer by transferring and cooling the substrate on which the semiconductor crystal laminate structure is formed to the chip separation chamber.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130048621A KR101445673B1 (en) | 2013-04-30 | 2013-04-30 | Method and Apparatus for growing semiconductor crystal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130048621A KR101445673B1 (en) | 2013-04-30 | 2013-04-30 | Method and Apparatus for growing semiconductor crystal |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101445673B1 true KR101445673B1 (en) | 2014-10-01 |
Family
ID=51996083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130048621A KR101445673B1 (en) | 2013-04-30 | 2013-04-30 | Method and Apparatus for growing semiconductor crystal |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101445673B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115449897A (en) * | 2022-08-29 | 2022-12-09 | 镓特半导体科技(上海)有限公司 | HVPE production line for batch gallium nitride wafers and using method thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010518615A (en) | 2007-02-09 | 2010-05-27 | ナノガン リミテッド | Semiconductor device manufacturing method and semiconductor device |
KR20110093476A (en) * | 2010-02-12 | 2011-08-18 | 삼성엘이디 주식회사 | System for vapor phase deposition, manufaturing method of light emitting device and light emitting device |
KR20120003495A (en) * | 2009-04-28 | 2012-01-10 | 어플라이드 머티어리얼스, 인코포레이티드 | Cluster tool for leds |
KR101116904B1 (en) | 2010-03-31 | 2012-03-06 | 시스솔루션 주식회사 | Method for manufacturing nitride semiconductor crystals and light emitting devices |
-
2013
- 2013-04-30 KR KR1020130048621A patent/KR101445673B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010518615A (en) | 2007-02-09 | 2010-05-27 | ナノガン リミテッド | Semiconductor device manufacturing method and semiconductor device |
KR20120003495A (en) * | 2009-04-28 | 2012-01-10 | 어플라이드 머티어리얼스, 인코포레이티드 | Cluster tool for leds |
KR20110093476A (en) * | 2010-02-12 | 2011-08-18 | 삼성엘이디 주식회사 | System for vapor phase deposition, manufaturing method of light emitting device and light emitting device |
KR101116904B1 (en) | 2010-03-31 | 2012-03-06 | 시스솔루션 주식회사 | Method for manufacturing nitride semiconductor crystals and light emitting devices |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115449897A (en) * | 2022-08-29 | 2022-12-09 | 镓特半导体科技(上海)有限公司 | HVPE production line for batch gallium nitride wafers and using method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100712753B1 (en) | Compound semiconductor device and method for manufacturing the same | |
US7794542B2 (en) | Bulk single crystal gallium nitride and method of making same | |
TWI575602B (en) | Method and apparatus for forming device quality gallium nitride layers on silicon substrates | |
US8703614B2 (en) | Metal organic chemical vapor deposition apparatus and method | |
TWI499085B (en) | Growth of group iii-v material layers by spatially confined epitaxy | |
US20120235116A1 (en) | Light emitting diode with enhanced quantum efficiency and method of fabrication | |
KR102383837B1 (en) | Group 3A nitride growth system and method | |
JP4991828B2 (en) | Method for manufacturing gallium nitride compound semiconductor | |
JP2013058787A (en) | Multi-chamber mocvd growth apparatus for high performance/high throughput | |
KR100692267B1 (en) | Production method of group ⅲ nitride semiconductor crystal | |
KR20130046333A (en) | Forming a compound-nitride structure that includes a nucleation layer | |
US20130005118A1 (en) | Formation of iii-v materials using mocvd with chlorine cleans operations | |
JP2009071279A (en) | Substrate for growing gallium nitride and method for preparing substrate for growing gallium nitride | |
KR20120003493A (en) | Substrate pretreatment for subsequent high temperature group iii depositions | |
CN102683508A (en) | Methods of forming iii/v semiconductor materials, and semiconductor structures formed using such methods | |
TWI388000B (en) | Method for epitaxial growth and epitaxial layer structure using the method | |
US20130014694A1 (en) | Method of growing semiconductor epitaxial thin film and method of fabricating semiconductor light emitting device using the same | |
KR20140102880A (en) | Method of manufacturing a semiconductor light emitting device and chemical vapor deposition apparatus | |
KR20100104997A (en) | Nitride semiconductor substrate having dislocation blocking layer and manufacturing method thereof | |
KR101445673B1 (en) | Method and Apparatus for growing semiconductor crystal | |
JP2003332234A (en) | Sapphire substrate having nitride layer and its manufacturing method | |
KR19990016925A (en) | Baline single crystal manufacturing method | |
KR20140073646A (en) | Gallium nitride substrate and a fabricating method thereof to reduce stress | |
JP2004524690A (en) | Hybrid growth system and method | |
US8853064B2 (en) | Method of manufacturing substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170925 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180504 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190124 Year of fee payment: 6 |