KR101443385B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101443385B1
KR101443385B1 KR1020070137876A KR20070137876A KR101443385B1 KR 101443385 B1 KR101443385 B1 KR 101443385B1 KR 1020070137876 A KR1020070137876 A KR 1020070137876A KR 20070137876 A KR20070137876 A KR 20070137876A KR 101443385 B1 KR101443385 B1 KR 101443385B1
Authority
KR
South Korea
Prior art keywords
pixel
region
gate
line
thin film
Prior art date
Application number
KR1020070137876A
Other languages
English (en)
Other versions
KR20090070021A (ko
Inventor
김빈
최승찬
유창일
장용호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070137876A priority Critical patent/KR101443385B1/ko
Publication of KR20090070021A publication Critical patent/KR20090070021A/ko
Application granted granted Critical
Publication of KR101443385B1 publication Critical patent/KR101443385B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)

Abstract

액정표시장치가 개시된다.
본 발명은 적색 화소 영역, 녹색 화소 영역 및 청색 화소 영역을 수평 스트라이프 구조로 배열하고, 2개의 게이트라인들과 2개의 데이터라인들에 의해 수직 방향으로 제1 및 제2 화소 영역들을 정의하고, 제1 화소 영역은 제1 게이트라인과 제1 및 제2 데이터라인들 중 어느 하나의 데이터라인에 연결된 제1 박막트랜지스터와 제1 박막트랜지스터에 연결된 제1 화소전극을 포함하고, 제2 화소 영역은 제2 게이트라인과 제1 및 제2 데이터라인들 중 다른 하나의 데이터라인에 연결된 제1 박막트랜지스터와 제2 박막트랜지스터에 연결된 제2 화소전극을 포함한다.
액정표시장치, 수평 스트라이프, 공통라인, 커플링

Description

액정표시장치{Liquid crystal display device}
본 발명은 액정표시장치에 관한 것으로, 특히 화질을 향상시킬 수 있는 액정표시장치에 관한 것이다.
정보화 사회의 발달로 인해, 정보를 표시할 수 있는 표시 장치가 활발히 개발되고 있다. 표시 장치는 액정표시장치(liquid crystal display device), 유기전계발광 표시장치(organic electro-luminescence display device), 플라즈마 표시장치(plasma display panel) 및 전계 방출 표시장치(field emission display device)를 포함한다.
이 중에서, 액정표시장치는 경박 단소, 저 소비 전력 및 풀 컬러 동영상 구현과 같은 장점이 있어, 모바일 폰, 네비게이션, 모니터, 텔레비전에 널리 적용되고 있다.
액정표시장치는 액정 패널 상의 액정셀들의 광 투과율을 조절함으로써 비디오신호에 해당하는 영상을 표시한다.
액정표시장치는 제1 기판, 제2 기판 및 액정층을 포함한다.
제1 기판은 다수의 게이트라인들과 다수의 데이터라인들이 교차하여 배열된 다. 각 게이트라인과 각 데이터라인에 의해 다수의 화소 영역들이 정의된다.
각 화소 영역에는 게이트라인과 데이터라인에 연결된 박막트랜지스터와 박막트랜지스터에 연결된 화소전극이 형성된다.
각 화소 영역을 가로 질러 공통라인이 배치된다. 공통라인은 화소전극과 오버랩되어 스토리지 캐패시턴스를 형성한다.
제2 기판은 제1 기판에 정의된 각 화소 영역에 대응되어 적색 컬러필터, 녹색 컬러필터 및 청색 컬러필터를 포함하는 컬러필터층이 형성되고, 각 컬러필터 사이에 블랙 매트릭스가 형성되고, 컬러필터층과 블랙 매트릭스 상에 공통전극이 형성된다.
액정층은 다수의 액정 분자들을 포함한다.
화소전극에 인가된 데이터 전압과 공통전극에 인가된 공통전압에 의해 제1 및 제2 기판 사이에 전계가 발생되고, 이러한 전계에 의해 액정층의 액정 분자들이 변위되며, 이러한 변위된 액정 분자들은 외부에서 제공된 광을 투과/반투과시키게 되어, 영상이 표시되게 된다.
종래의 액정표시장치는 게이트라인별로 데이터전압들이 게이트라인 상의 각 화소전극으로 인가된다.
이러한 경우, 이전 게이트라인 상의 각 화소 영역으로 인가된 데이터전압이 이후 게이트라인 상의 각 화소 영역으로 인가된 데이터전압에 영향을 주는 커플링이 발생되어, 이후 게이트라인 상의 각 화소 영역으로 인가된 데이터전압이 변동되게 되어, 원하는 영상이 표시되지 않게 되어 화질이 저하되게 된다.
종래의 액정표시장치는 게이트라인 상의 각 화소 영역이 적색 화소 영역, 녹색 화소 영역 및 청색 화소 영역의 순서로 배열된다. 다음 게이트라인 상의 각 화소 영역도 적색 화소 영역, 녹색 화소 영역 및 청색 화소 영역의 순서로 배열된다. 이러한 방식으로 배열된 화소 영역들은 수직 방향으로 동일한 색의 화소 영역이 배열되게 되어, 수직 스트라이프(vertical stripe) 구조를 갖게 된다.
이러한 수직 스트라이프 구조에서는 게이트라인 상의 각 화소 영역마다 데이터라인이 구비되게 된다.
데이터라인의 개수가 많아지게 되는 경우, 각 데이터라인으로 공급하여 주는 데이터 전압을 생성하여야 하므로, 데이터 전압을 생성하는 데이터 드라이버의 회로가 복잡해지게 된다. 이와 같이 데이터 드라이버의 회로가 복잡해지는 경우, 데이터 드라이버의 사이즈가 증가하게 되고 비용도 증가하게 된다.
본 발명은 데이터라인의 개수를 줄여 데이터 구동을 용이하게 하여 주고 비용을 절감하며 데이터 구동을 위한 데이터 드라이버의 회로를 단순화할 수 있는 액정표시장치를 제공함에 그 목적이 있다.
본 발명의 다른 목적은 공통라인의 구조를 변경하여 커플링을 최소화하여 화질을 향상시킬 수 있는 액정표시장치를 제공하는데 있다.
본 발명에 따르면, 액정표시장치는, 다수의 게이트라인들과 다수의 데이터라 인들에 의해 정의된 다수의 화소 영역들을 포함하고, 상기 화소 영역들은 제1 화소 영역, 제2 화소 영역 및 제3 화소 영역을 포함하고, 상기 제1 내지 제3 화소 영역들은 상기 데이터라인들의 길이 방향을 따라 정의되며, 상기 제1 및 제2 화소 영역들은 제1 방향으로 평행한 제1 및 제2 게이트라인들과 상기 제1 및 제2 게이트라인들에 교차하고 제2 방향으로 평행한 제1 및 제2 데이터라인들에 의해 정의되며, 상기 제1 화소 영역은, 상기 제1 게이트라인과 상기 제1 및 제2 데이터라인들 중 어느 하나의 데이터라인에 연결된 제1 박막트랜지스터; 및 상기 제1 박막트랜지스터에 연결된 제1 화소전극을 포함하고, 상기 제2 화소 영역은, 상기 제2 게이트라인과 상기 제1 및 제2 데이터라인들 중 다른 하나의 데이터라인에 연결된 제1 박막트랜지스터; 및 상기 제2 박막트랜지스터에 연결된 제2 화소전극을 포함한다.
본 발명은 적색 화소 영역, 녹색 화소 영역 및 청색 화소 영역을 수평 스트라이프 구조로 배열함으로써, 데이터라인의 개수를 줄여 비용을 절감할 수 있다.
본 발명은 이웃하는 화소전극들 사이에 공통라인을 배치함으로써, 화소전극들에 인가된 데이터전압들의 커플링을 방지하여 화질을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1은 본 발명에 따른 액정표시장치를 도시한 도면이다.
도 1을 참조하면, 액정표시장치는 다수의 게이트라인들(G1 내지 G(3m/2))과 다수의 데이터라인들(S1 내지 S(2n))이 교차하여 배치된다.
본 실시예에서는, 2개의 게이트라인들(G1, G2)과 2개의 데이터라인들(S1, S2)에 의해 2개의 화소 영역들이 정의될 수 있다. 예를 들어, 제1 및 제2 게이트라인들(G1, G2)과 제1 및 제2 데이터라인들(S1, S2)에 의해 제1 및 제2 화소 영역들(G11, B11)이 정의될 수 있다.
도 1에 도시된 바와 같이, 제1 박막트랜지스터는 제1 게이트라인(G1)과 제2 데이터라인(S2)에 연결되어 제1 화소 영역(녹색 화소 영역, G11)에 배치될 수 있다. 제2 박막트랜지스터는 제2 게이트라인(G2)과 제1 데이터라인(S1)에 연결되어 제2 화소 영역(청색 화소 영역, B11)에 배치될 수 있다. 녹색 화소 영역(G11)은 녹색을 표시할 수 있는 영역이고, 청색 화소 영역(B11)은 청색을 표시할 수 있는 영역이다.
이와 반대로 제1 및 제2 박막트랜지스터들이 배치될 수 있다. 즉, 도 1에 도시되지 않았지만, 제1 박막트랜지스터는 제1 게이트라인(G1)과 제1 데이터라인(S1)에 연결되어 제1 화소 영역(G11)에 배치될 수 있다. 제2 박막트랜지스터는 제2 게이트라인(G2)과 제2 데이터라인(S2)에 연결되어 제2 화소 영역(B11)에 배치될 수 있다.
본 실시예에서는 도 1에 도시된 전자의 박막트랜지스터 구조에 한정하여 설명한다.
제1 화소전극은 상기 제1 박막트랜지스터에 연결되어 제1 화소 영역(G11)에 배치될 수 있다. 제2 화소전극은 상기 제2 박막트랜지스터에 연결되어 제2 화소 영역(B11)에 배치될 수 있다.
이와 같이, 본 실시예는 제1 및 제2 게이트라인들(G1, G2)과 제1 및 제2 데이터라인들(S1, S2)에 의해 제1 및 제2 화소 영역들(G11, B11)이 정의될 수 있고, 제1 화소 영역(G11)에 제1 박막트랜지스터와 제1 화소 전극이 배치되고, 제2 화소 영역(B11)에 제2 박막트랜지스터와 제2 화소 전극이 배치될 수 있다.
또한, 상기 제2 게이트라인(G2) 및 제3 게이트라인(G3)과 제1 및 제2 데이터라인들(S1, S2)에 의해 제3 및 제4 화소 영역들(R12, G12)이 정의될 수 있다.
도 1에 도시된 바와 같이, 제3 박막트랜지스터는 제2 게이트라인(G2)과 제2 데이터라인(S2)에 연결되어 제3 화소 영역(적색 화소 영역, R12)에 배치될 수 있다. 제4 박막트랜지스터는 제3 게이트라인(G3)과 제1 데이터라인(S1)에 연결되어 제4 화소 영역(녹색 화소 영역, G12)에 배치될 수 있다. 적색 화소 영역(R12)은 적색을 표시할 수 있는 영역이고, 녹색 화소 영역(G12)은 녹색을 표시할 수 있는 영역이다.
이와 반대로 제3 및 제4 박막트랜지스터들이 배치될 수 있다. 즉, 도 1에 도시되지 않았지만, 제3 박막트랜지스터는 제2 게이트라인(G2)과 제1 데이터라인(S1)에 연결되어 제3 화소 영역(R12)에 배치될 수 있다. 제4 박막트랜지스터는 제3 게이트라인(G3)과 제2 데이터라인(S2)에 연결되어 제4 화소 영역(G12)에 배치될 수 있다.
본 실시예에서는 도 1에 도시된 전자의 박막트랜지스터 구조에 한정하여 설명한다.
제3 화소전극은 상기 제3 박막트랜지스터에 연결되어 제3 화소 영역(R12)에 배치될 수 있다. 제4 화소전극은 상기 제4 박막트랜지스터에 연결되어 제4 화소 영역(G12)에 배치될 수 있다.
이와 같이, 본 실시예는 제2 및 제3 게이트라인들(G2, G3)과 제1 및 제2 데이터라인들(S1, S2)에 의해 제3 및 제4 화소 영역들(R12, G12)이 정의될 수 있고, 제3 화소 영역(R12)에 제3 박막트랜지스터와 제3 화소 전극이 배치되고, 제4 화소 영역(G12)에 제4 박막트랜지스터와 제4 화소 전극이 배치될 수 있다.
이상으로부터 본 실시예는 수직 방향을 따라 다시 말해, 제1 및 제2 데이터라인들(S1, S2)의 길이 방향을 따라 녹색 화소 영역, 청색 화소 영역, 적색 화소 영역, 녹색 화소 영역의 순서로 화소전극들이 배치된다.
이와 같은 배열은 제3 데이터라인(S3)과 제4 데이터라인(S4) 그리고 제5 및 제6 데이터라인들(S5, S6)에 의해 배치된 화소 영역들도 동일하다.
따라서, 도 1에 도시된 바와 같이, 본 실시예는 수평 방향으로 동일한 색을 표시할 수 있는 화소 영역들이 배치됨으로써, 수평 스트라이프(horizontal stripe) 구조를 가질 수 있다.
본 실시예는 제2 게이트라인(G2)이 제2 화소 영역(B11)과 제3 화소 영역(R12)에 공유된다. 즉, 제2 게이트라인(G2)으로 공급된 스캔 신호에 의해 제2 화소 영역(B11)의 제2 박막트랜지스터와 제3 화소 영역(R12)의 제3 박막트랜지스터가 동시에 턴온될 수 있다.
본 실시예는 종래에 가로 방향으로 적색 화소 영역, 녹색 화소 영역 및 청색 화소 영역의 순서로 배치되던 것(수직 스트라이프 구조)을 세로 방향으로 적색 화 소 영역(R11), 녹색 화소 영역(G11) 및 청색 화소 영역(B11)의 순서로 배치됨(수평 스트라이프 구조)에 따라, 데이터라인들(S1 내지 S(2n))의 개수가 종래에 비해 1/3 정도 감소될 수 있다.
도 2는 본 발명에 따른 액정표시장치에서 세로 방향으로 정의된 2개의 화소 영역들을 도시한 평면도이다.
도 2에서는 대표적으로 세로 방향으로 정의된 2개의 화소 영역들을 도시하고 있지만, 본 실시예의 액정표시장치는 이와 같은 2개의 화소 영역들이 반복하여 정의되어 배치될 수 있다.
도 2를 참조하면, 제1 방향으로 평행하게 제1 및 제2 게이트라인들(12, 42)이 배치된다. 제2 방향으로 평행하게 제1 및 제2 데이터라인들(57, 27)이 배치된다. 상기 제1 및 제2 게이트라인들(12, 42)과 상기 제1 및 제2 데이터라인들(57, 27)에 의해 제1 및 제2 화소 영역들(녹색 화소 영역, 청색 화소 영역)이 정의될 수 있다.
상기 제1 게이트라인(12)과 상기 제2 데이터라인(27)에 제1 박막트랜지스터(26)가 전기적으로 연결되어 상기 제1 화소 영역에 배치되고, 상기 제2 게이트라인(42)과 상기 제1 데이터라인(57)에 제2 박막트랜지스터(56)가 전기적으로 연결되어 상기 제2 화소 영역에 배치된다.
상기 제1 박막트랜지스터(26)에 제1 콘택홀(30)을 통해 제1 화소전극(32)이 전기적으로 연결되어 상기 제1 화소 영역에 배치되고, 상기 제2 박막트랜지스터(56)에 제2 콘택홀(60)을 통해 제2 화소전극(62)이 전기적으로 연결되어 상기 제 2 화소 영역에 배치된다.
상기 제1 화소전극(32)의 테두리 영역을 따라 오버랩되어 제1 공통라인(18)이 배치된다. 상기 제1 화소전극(32)과 상기 제1 공통라인(18)의 오버랩에 의해 제1 스토지리 캐패시턴스가 형성될 수 있다.
상기 제2 화소전극(62)의 테두리 영역을 따라 오버랩되어 제2 공통라인(48)이 배치된다. 상기 제2 화소전극(62)과 상기 제2 공통라인(48)의 오버랩에 의해 제2 스토리지 캐패시턴스가 형성될 수 있다.
상기 제1 공통라인(18)과 상기 제2 공통라인(48)은 양단이 전기적으로 연결되어 일체로 형성될 수 있다. 즉, 상기 제1 공통라인(18)의 일단과 상기 제2 공통라인(48)의 일단이 제1 연결부(33)에 전기적으로 연결되고, 상기 제1 공통라인(18)의 타단과 상기 제2 공통라인(48)의 타단이 제2 연결부(35)에 전기적으로 연결될 수 있다.
상기 제1 화소전극(32)과 상기 제2 화소전극(62)은 상기 제1 화소 영역과 상기 제2 화소 영역에 의해 구분이 되어야 하므로, 상기 제1 및 제2 화소전극들(32, 62)은 서로 이격되어 배치될 수 있다.
이러한 경우, 상기 제1 및 제2 화소전극들(32, 62) 사이에 제1 연결부(33)와 상기 제2 연결부(35)에 각각 전기적으로 연결된 보조 공통라인(제3 공통라인, 34)이 배치될 수 있다.
상기 보조 공통라인(34)은 상기 제1 화소전극(32)과 상기 제2 화소전극(62)과 동일한 간격으로 이격되도록 배치될 수 있다. 상기 보조 공통라인(34)에 공급된 공통전압에 의해 상기 제1 화소전극(32)으로 공급된 데이터전압이 상기 제2 화소전극(62)으로 공급된 데이터전압으로 영향을 미치는 것이 차단될 수 있다.
기존에 제1 화소전극으로 공급된 데이터전압과 제2 화소전극으로 공급된 데이터전압 사이에 발생되는 전계가 본 실시예의 보조 공통라인(34)에 의해 상기 제1 화소전극(32)으로 공급된 데이터전압은 상기 보조 공통라인(34)으로 공급된 공통전압과의 전계 발생을 위해 사용되므로, 상기 제2 화소전극(62)으로 공급된 데이터전압은 상기 제1 화소전극(32)으로 공급된 데이터전압에 의해 전계가 발생되지 않게 된다. 이에 따라, 상기 제2 화소전극(62)으로 공급된 데이터전압은 상기 제1 화소전극(32)으로 공급된 데이터전압에 의해 영향을 받지 않게 되어, 커플링 현상이 발생되지 않게 된다. 따라서, 화질이 향상될 수 있다.
상기 제1 및 제2 공통라인들(18, 48)과 상기 보조 공통라인(34)은 동일한 공통전압이 공급될 수 있다.
도 2에 도시되지 않았지만, 상기 제2 게이트라인(42)과 공유하여 제3 화소 영역(적색 화소 영역)에 제3 박막트랜지스터와 제3 화소전극이 배치될 수 있다. 상기 제3 박막트랜지스터는 상기 제2 게이트라인(42)과 상기 제2 데이터라인(27)과 전기적으로 연결되고, 상기 제3 화소전극은 상기 제3 박막트랜지스터와 전기적으로 연결될 수 있다.
상기 제2 게이트라인(42)과 평행하게 제3 게이트라인이 배치될 수 있다.
상기 제2 게이트라인(42) 및 제3 게이트라인과 상기 제1 및 제2 데이터라인들(57, 27)에 의해 상기 제3 화소 영역과 제4 화소 영역이 정의될 수 있다.
상기 제4 화소 영역(녹색 화소 영역)에는 제4 박막트랜지스터와 제4 화소전극이 배치될 수 있다. 상기 제4 박막트랜지스터는 상기 제3 게이트라인과 상기 제1 데이터라인(57)에 전기적으로 연결되어 상기 제4 화소 영역에 배치될 수 있다. 상기 제4 화소전극은 상기 제4 박막트랜지스터와 전기적으로 연결되어 상기 제4 화소 영역에 배치될 수 있다.
상기 제2 게이트라인(42)으로 공급된 게이트 신호에 의해 상기 제2 박막트랜지스터(56) 및 제3 박막트랜지스터가 동시에 턴온될 수 있다. 상기 제1 데이터라인(57)으로 공급된 데이터전압이 상기 제2 박막트랜지스터(56)를 경유하여 상기 제2 화소전극(62)으로 인가된다. 상기 제2 데이터라인(27)으로 공급된 데이터전압이 상기 제3 박막트랜지스터를 경유하여 상기 제3 화소전극으로 인가된다.
따라서, 제2 게이트라인(42)의 활성화에 의해 제2 및 제3 화소 영역에 동시에 표시될 수 있다.
도 3은 본 발명에 따른 액정표시장치에서 세로 방향으로 정의된 2개의 화소 영역들을 도시한 단면도이다.
도 2 및 도 3을 참조하면, 기판(10) 상에 제1 방향으로 평행하게 제1 및 제2 게이트라인들(12, 42), 상기 제1 및 제2 게이트라인들(12, 42) 각각에 연결된 제1 및 제2 게이트전극들(14, 44), 제1 및 제2 화소 영역에 폐루프(closed loop)를 갖는 제1 및 제2 공통라인들(18, 48), 제1 및 제2 공통라인들(18, 48)을 연결한 제1 및 제2 연결부들(33, 35) 그리고 상기 제1 및 제2 화소 영역 사이에 상기 제1 및 제2 연결부들(33, 35)에 연결된 보조 공통라인(34)을 형성한다. 상기 제1 게이트전 극(14)과 이격되어 제1 보조 게이트전극(16)이 형성되고, 상기 제2 게이트전극(44)과 이격되어 제2 보조 게이트전극(46)이 형성될 수 있다. 상기 제1 및 제2 보조 게이트전극들(16, 46)은 이후에 설명될 제1 소오스/드레인 전극들(24a, 24b)과 제2 소오스/드레인 전극들(54a, 54b)이 마스크의 미스얼라인(misalign)에 의해 시프트되어 형성되는 경우에 발생되는 게이트전극(14, 44)과 소오스전극(24a, 54a) 간의 기생 캐패시턴스의 변경을 방지하기 위해 배치될 수 있다.
상기 제1 및 제2 게이트라인들(12, 42)을 포함하는 상기 기판(10) 상에 게이트 절연층(20)이 형성된다.
상기 제1 및 제2 게이트전극들(12, 42)에 상응하는 상기 게이트 절연층(20) 상에 액티브층(22a, 52a)과 오믹 콘택층(22b, 52b)을 포함하는 제1 및 제2 반도체층들(22, 52)을 형성한다.
상기 제1 및 제2 반도체층들(22, 52)을 포함하는 상기 기판(10) 상에 제1 소오스/드레인 전극들(24a, 24b), 제2 소오스/드레인 전극들(54a, 54b)과 제2 방향으로 평행하게 제1 및 제2 데이터라인들(57, 27)을 형성한다. 상기 제1 소오스/드레인 전극들(24a, 24b)은 서로 이격되고, 상기 제2 소오스/드레인 전극들(54a, 54b)은 서로 이격된다. 상기 제1 데이터라인(57)은 상기 제1 소오스 전극(54a)과 연결되고, 상기 제2 데이터라인(27)은 상기 제2 소오스 전극(24a)과 연결된다.
상기 제1 게이트전극(14), 상기 제1 반도체층(22) 그리고 상기 제1 소오스/드레인 전극들(24a, 24b)에 의해 제1 박막트랜지스터(26)가 형성되고, 상기 제2 게이트전극(44), 상기 제2 반도체층(52) 그리고 상기 제2 소오스/드레인 전극들(54a, 54b)에 의해 제2 박막트랜지스터(56)가 형성될 수 있다.
상기 제1 및 제2 데이터라인들(57, 27)을 포함하는 상기 기판(10) 상에 보호막(28)을 형성한다. 상기 보호막(28)을 관통하여 상기 제1 드레인 전극(24b)이 노출되거나 관통되도록 제1 콘택홀(30)이 형성되고, 상기 보호막(28)을 관통하여 상기 제2 드레인 전극(54b)이 노출되거나 관통되도록 제2 콘택홀(60)이 형성될 수 있다.
상기 보호막(28) 상의 제1 화소 영역에 상기 제1 드레인 전극(24b)과 전기적으로 연결되도록 제1 화소전극(32)이 형성되고, 상기 제2 화소 영역에 제2 드레인 전극(54b)과 전기적으로 연결되도록 제2 화소전극(62)이 형성될 수 있다.
상기 제1 화소전극(32)의 테두리 영역은 상기 제1 공통라인(18)과 오버랩되고, 상기 제2 화소전극(32)의 테두리 영역은 상기 제2 공통라인(48)과 오버랩될 수 있다. 상기 제1 화소전극(32)과 상기 제1 공통라인(18) 사이 그리고 상기 제2 화소전극(32)과 상기 제2 공통라인(48) 상이에는 게이트 절연층(20)과 보호막(28)이 형성될 수 있다. 따라서, 제1 공통라인(18), 게이트 절연층(20), 보호막(28) 및 제1 화소전극(32)에 의해 제1 스토리지 캐패시턴스가 형성되고, 제2 공통라인(48), 게이트 절연층(20), 보호막(28) 및 제2 화소전극(62)에 의해 제2 스토리지 캐패시턴스가 형성될 수 있다.
상기 제1 및 제2 화소전극(32, 62) 사이에 상기 제1 및 제2 연결부들(33, 35)에 연결된 상기 보조 공통라인(34)이 형성될 수 있다. 상기 보조 공통라인(34)은 상기 제1 화소전극(32)과 상기 제2 화소전극(62)에 동일한 간격으로 이격되도록 형성될 수 있다.
도 1은 본 발명에 따른 액정표시장치를 도시한 도면.
도 2는 본 발명에 따른 액정표시장치에서 세로 방향으로 정의된 2개의 화소 영역들을 도시한 평면도.
도 3은 본 발명에 따른 액정표시장치에서 세로 방향으로 정의된 2개의 화소 영역들을 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10: 기판 12, 42: 게이트라인
14, 44: 게이트전극 16, 46: 보조 게이트전극
18, 34, 48: 공통라인 20: 게이트 절연층
22: 반도체층 24a, 54a: 소오스 전극
24b, 54b: 드레인 전극 28: 보호막
30, 60: 콘택홀 32, 62: 화소전극
33, 35: 연결부

Claims (10)

  1. 다수의 게이트라인들과 다수의 데이터라인들에 의해 정의된 다수의 화소 영역들을 포함하고,
    상기 화소 영역들은 제1 화소 영역, 제2 화소 영역 및 제3 화소 영역을 포함하고,
    상기 제1 내지 제3 화소 영역들은 상기 데이터라인들의 길이 방향을 따라 정의되며,
    상기 제1 및 제2 화소 영역들은 제1 방향으로 평행한 제1 및 제2 게이트라인들과 상기 제1 및 제2 게이트라인들에 교차하고 제2 방향으로 평행한 제1 및 제2 데이터라인들에 의해 정의되며,
    상기 제1 화소 영역은,
    상기 제1 게이트라인과 상기 제1 및 제2 데이터라인들 중 어느 하나의 데이터라인에 연결된 제1 박막트랜지스터;
    상기 제1 박막트랜지스터에 연결된 제1 화소전극; 및
    상기 제1 화소 전극의 테두리 영역을 따라 배치된 제1 공통라인을 포함하고,
    상기 제2 화소 영역은,
    상기 제2 게이트라인과 상기 제1 및 제2 데이터라인들 중 다른 하나의 데이터라인에 연결된 제2 박막트랜지스터;
    상기 제2 박막트랜지스터에 연결된 제2 화소전극; 및
    상기 제2 화소 전극의 테두리 영역을 따라 배치된 제2 공통라인을 포함하고,
    상기 제1 및 제2 공통라인들 각각은 제1 및 제2 영역을 포함하고,
    상기 제1 및 제2 공통라인들 각각의 상기 제1 영역을 전기적으로 연결하는 제1 및 제2 연결부들; 및
    상기 제1 및 제2 연결부들에 전기적으로 연결되며 상기 제1 및 제2 화소전극들 사이에 배치된 제3 공통라인을 포함하고,
    상기 제3 공통라인은 상기 제1 및 제2 공통라인들 각각의 상기 제2 영역으로부터 이격되며 상기 제1 및 제2 공통라인 사이에 배치되는 액정표시장치.
  2. 제1항에 있어서, 상기 제1 내지 제3 화소 영역들은 녹색 화소 영역, 청색 화소 영역 및 적색 화소 영역인 액정표시장치.
  3. 제1항에 있어서, 상기 제1 및 제2 공통 라인은 폐루프 구조를 갖는 액정표시장치.
  4. 제1항에 있어서, 상기 제3 공통 라인은 상기 제1 및 제2 화소 영역으로부터 이격되도록 배치되는 액정표시장치.
  5. 제1항에 있어서, 상기 제1 연결부는 상기 제1 공통 라인의 일 영역, 상기 제2 공통 라인의 일 영역 및 상기 제3 공통 라인의 일단에 연결되고,
    상기 제2 연결부는 상기 제1 공통 라인의 타 영역, 상기 제2 공통 라인의 타 영역 및 상기 제3 공통 라인의 타단에 연결되는 액정표시장치.
  6. 제1항에 있어서, 상기 제3 공통라인은 상기 제1 및 제2 화소전극들 각각으로부터 동일한 간격으로 이격되도록 배치되는 액정표시장치.
  7. 제1항에 있어서, 상기 화소 영역들은 제4 화소 영역을 더 포함하고, 상기 제4 화소 영역은 녹색 화소 영역이며,
    상기 제3 및 제4 화소 영역들은 상기 제1 방향으로 평행한 상기 제2 게이트라인 및 제3 게이트라인과 상기 제2 및 제3 게이트라인들에 교차하고 상기 제2 방향으로 평행한 상기 제1 및 제2 데이터라인들에 의해 정의되며,
    상기 제3 화소 영역은,
    상기 제2 게이트라인과 상기 제1 및 제2 데이터라인들 중 어느 하나의 데이터라인에 연결된 제3 박막트랜지스터; 및
    상기 제3 박막트랜지스터에 연결된 제3 화소전극을 포함하고,
    상기 제4 화소 영역은,
    상기 제3 게이트라인과 상기 제1 및 제2 데이터라인들 중 다른 하나의 데이터라인에 연결된 제4 박막트랜지스터; 및
    상기 제4 박막트랜지스터에 연결된 제4 화소전극을 포함하는 액정표시장치.
  8. 제7항에 있어서, 상기 제3 화소 전극의 테두리 영역을 따라 배치된 제4 공통라인;
    상기 제4 화소 전극의 테두리 영역을 따라 배치된 제5 공통라인;
    상기 제4 및 제5 공통라인들의 양단 영역을 전기적으로 연결하는 제3 및 제4 연결부들; 및
    상기 제3 및 제4 연결부들에 전기적으로 연결되며 상기 제3 및 제4 화소전극들 사이에 배치된 제6 공통라인을 더 포함하고,
    상기 제6 공통라인은 상기 제4 및 제5 공통라인 사이에 배치되는 액정표시장치.
  9. 제8항에 있어서, 상기 제6 공통라인은 상기 제3 및 제4 화소전극들 각각으로부터 동일한 간격으로 이격되도록 배치되는 액정표시장치.
  10. 제1항 내지 제9항 중 어느 하나의 항에 있어서,
    상기 제1 박막트랜지스터는 제1 게이트 전극, 제1 소오스 전극, 제1 드레인 전극 및 상기 제1 게이트 전극으로부터 이격되도록 배치되는 제1 보조 게이트전극을 포함하고,
    상기 제2 박막트랜지스터는 제2 게이트 전극, 제2 소오스 전극, 제2 드레인 전극 및 상기 제2 게이트 전극으로부터 이격되도록 배치되는 제2 보조 게이트전극을 포함하는 액정표시장치.
KR1020070137876A 2007-12-26 2007-12-26 액정표시장치 KR101443385B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070137876A KR101443385B1 (ko) 2007-12-26 2007-12-26 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070137876A KR101443385B1 (ko) 2007-12-26 2007-12-26 액정표시장치

Publications (2)

Publication Number Publication Date
KR20090070021A KR20090070021A (ko) 2009-07-01
KR101443385B1 true KR101443385B1 (ko) 2014-09-30

Family

ID=41321611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070137876A KR101443385B1 (ko) 2007-12-26 2007-12-26 액정표시장치

Country Status (1)

Country Link
KR (1) KR101443385B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685698B (zh) * 2019-01-03 2020-02-21 友達光電股份有限公司 畫素陣列基板及其驅動方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060119399A (ko) * 2005-05-20 2006-11-24 엘지.필립스 엘시디 주식회사 액정표시장치용 기판 및 이를 포함하는 액정표시장치
KR20070076298A (ko) * 2006-01-18 2007-07-24 삼성전자주식회사 액정 표시 장치
KR20070080494A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 표시장치
KR20070080349A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 액정 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060119399A (ko) * 2005-05-20 2006-11-24 엘지.필립스 엘시디 주식회사 액정표시장치용 기판 및 이를 포함하는 액정표시장치
KR20070076298A (ko) * 2006-01-18 2007-07-24 삼성전자주식회사 액정 표시 장치
KR20070080494A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 표시장치
KR20070080349A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 액정 표시 장치

Also Published As

Publication number Publication date
KR20090070021A (ko) 2009-07-01

Similar Documents

Publication Publication Date Title
KR102676492B1 (ko) 박막 트랜지스터 및 이를 이용한 표시패널
US8395744B2 (en) Display device including dummy pixel region
KR101469028B1 (ko) 표시 장치
US8330691B2 (en) Display panel including dummy pixels and display device having the panel
US8325286B2 (en) Active matrix substrate and display device including the same
US8188479B2 (en) Pixel electrode structure having via holes disposed on common line with high display quality
CN101868756B (zh) 有源矩阵基板和液晶显示装置
US20080316413A1 (en) Display panel
US7868954B2 (en) Liquid crystal panel having elements for electrically coupling common electrode and common lines
US8704990B2 (en) Electro-optical display apparatus
US8188481B2 (en) Display panel
JP2009282362A (ja) 電気光学装置及び電子機器
KR20100056152A (ko) 액정표시장치
JP4065645B2 (ja) アクティブマトリクス型液晶表示装置
KR100531388B1 (ko) 표시 장치
KR20050001743A (ko) 액정표시장치
US8363186B2 (en) Thin film transistor array panel and liquid crystal display including the same
KR101205766B1 (ko) 액정표시장치
KR101443385B1 (ko) 액정표시장치
US20140002434A1 (en) Display device
US8698992B2 (en) Normally black mode active matrix liquid crystal display device wherein a part of an edge of a protection transistor provided in a frame portion is covered with a transparent electrode
KR20070080143A (ko) 액정표시장치
KR20080001542A (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR101537677B1 (ko) 횡전계모드 액정표시소자
JP2006267544A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 5