KR101443381B1 - 클럭 조정 장치, 클럭 조정 방법 및 이를 구비한액정표시장치 - Google Patents

클럭 조정 장치, 클럭 조정 방법 및 이를 구비한액정표시장치 Download PDF

Info

Publication number
KR101443381B1
KR101443381B1 KR1020070120234A KR20070120234A KR101443381B1 KR 101443381 B1 KR101443381 B1 KR 101443381B1 KR 1020070120234 A KR1020070120234 A KR 1020070120234A KR 20070120234 A KR20070120234 A KR 20070120234A KR 101443381 B1 KR101443381 B1 KR 101443381B1
Authority
KR
South Korea
Prior art keywords
clock signal
data
liquid crystal
read
clock
Prior art date
Application number
KR1020070120234A
Other languages
English (en)
Other versions
KR20090053394A (ko
Inventor
김민기
신정욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070120234A priority Critical patent/KR101443381B1/ko
Publication of KR20090053394A publication Critical patent/KR20090053394A/ko
Application granted granted Critical
Publication of KR101443381B1 publication Critical patent/KR101443381B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

클럭 조정 방법, 클럭 조정 장치 및 이를 구비한 액정표시장치가 개시된다.
클럭 조정 방법은, 입력 클럭 신호를 제1 분주하여 제1 클럭 신호를 생성하며, 제1 클럭 신호를 제2 분주하여 제2 클럭 신호를 생성한다. 제1 클럭 신호는 읽기 클럭 신호로 사용되고, 제2 클럭 신호는 쓰기 클럭 신호로 사용된다.
분주, 액정표시장치, 읽기 클럭 신호, 쓰기 클럭 신호, 데이터 정렬부

Description

클럭 조정 장치, 클럭 조정 방법 및 이를 구비한 액정표시장치{Clock modulation device, clock modulation method and liquid crystal display device having the same}
본 발명은 클럭 조장 장치로서, 특히 패널에 표시할 화소의 배열 구조 변경에 따른 클럭 조정 장치, 클럭 조정 방법 및 이를 구비한 액정표시장치에 관한 것이다.
액정표시장치는 가볍고 두께가 얇으며, 저전력 구동 및 풀컬러 구현이 가능하기 때문에, 널리 상용화되고 있는 표시장치이다.
통상적으로, 도 1a에 도시된 바와 같이, 액정패널에는 적색 화소, 녹색 화소 및 청색 화소가 순차적으로 배열되어 있다. 각 화소에 대응되어 적색 컬러필터, 녹색 컬러필터 및 청색 컬러필터가 배치된다. 각 화소에 적색 데이터, 녹색 데이터 및 청색 데이터에 제공되어 적색, 녹색 및 청색의 조합에 의해 원하는 색과 휘도를 얻게 된다. 적색 데이터, 녹색 데이터 및 청색 데이터는 외부의 시스템에서 제공되어 타이밍 콘트롤러에서 정렬된 후, 액정패널로 제공된다. 이러한 경우, 타이밍 콘트롤러로 적색 데이터, 녹색 데이터 및 청색 데이터가 쓰기 클럭 신호(write clock)에 의해 기록되고, 타이밍 콘트롤러에서 각 데이터가 정렬된 후, 읽기 클럭 신호(read clock)에 의해 독출되어 출력된다. 따라서, 쓰기 클럭 신호와 읽기 클럭 신호는 동일한 클럭 파형을 가지게 된다.
하지만, 이러한 화소 구조에 의해서는 백색을 표현하기가 어려운 문제가 있다.
이러한 문제를 해결하기 위해, 도 1b에 도시된 바와 같이, 적색 화소에 인접하여 녹색 화소, 청색 화소 및 백색 화소가 배열된다. 이러한 화소 구조에서는 적색 데이터와 녹색 데이터 또는 청색 데이터와 백색 데이터가 읽기 클럭 신호에 의해 읽혀지어야 한다. 이러한 경우, 타이밍 콘트롤러의 쓰기 클럭 신호와 읽기 클럭 신호는 서로 상이한 클럭 파형을 가지게 된다.
도 2는 종래의 쿼드 구조의 액정표시장치의 타이밍 콘트롤러를 도시한 도면이다.
도 2에 도시된 바와 같이, 종래의 타이밍 콘트롤러는 클럭 변조부(102), PLL(phase locked loop; 104) 및 데이터 정렬부(106)를 포함한다.
도 3에 도시된 바와 같이, 입력 클럭 신호(input clock)가 클럭 변조부(102)로 제공된다. 클럭 변조부(102)는 입력 클럭 신호를 3분주하여 입력 클럭 신호 대비 3배의 주기를 갖는 쓰기 클럭 신호를 생성한다. 따라서, 쓰기 클럭 신호의 각 클럭에 의해 적색 데이터, 녹색 데이터 및 청색 데이터가 데이터 정렬부에 기록된다.
데이터 정렬부(106)에 의해 쿼드 구조를 갖는 액정 패널을 위해 각 데이터들 을 정렬한다. 즉, 데이터 정렬부(106)는 적색 데이터와 녹색 데이터 또는 청색 데이터와 백색 데이터로 정렬된다.
쓰기 클럭 신호는 PLL(104)로 제공된다. PLL(104)은 쓰기 클럭 신호 대비 2/3배 주기를 갖는 읽기 클럭 신호를 생성한다. 따라서, 읽기 클럭 신호의 각 클럭에 의해 적색 데이터와 녹색 데이터 또는 청색 데이터와 백색 데이터가 읽혀지게 된다. 이와 같이 읽혀진 데이터들은 액정패널로 공급되어, 쿼드 구조의 각 화소에 공급되어, 영상을 표시하게 된다.
이와 같이, 데이터 정렬부(106)에서 쓰기시 적색 데이터, 녹색 데이터 및 청색 데이터의 3개 데이터 단위로 기록되는데 반해, 읽기시 적색 데이터와 녹색 데이터 또는 청색 데이터와 백색 데이터의 2개 데이터 단위로 읽혀지게 된다. 이러한 각 데이터의 쓰기 및 읽기를 위해 쓰기 클럭 신호는 입력 클럭 신호 대비 3배 지연되게 되고, 읽기 클럭 신호는 입력 클럭 신호 대비 2/3배 지연되게 된다. 따라서, 쓰기 클럭 신호 대비 읽기 클럭 신호는 2배 빠르게 생성될 수 있다.
종래의 타이밍 콘트롤러에서는 PLL(104)에서 쓰기 클럭 신호를 이용하여 쓰기 클럭 신호보다 2배 빠른 읽기 클럭 신호를 생성한다. 하지만, 도 3에 도시된 바와 같이, 쓰기 클럭 신호를 이용하여 읽기 클럭 신호를 PLL(104)에 의해 생성하기가 어려울 뿐만 아니라 읽기 클럭 신호의 불안정한 생성으로 인해 쓰기 클럭 신호 대비 2배 빠른 동기를 갖는 읽기 클럭 신호가 생성되지 않게 되어, 데이터 정렬부에서의 각 데이터의 쓰기 및 읽기가 정확하지 않아 데이터 오동작 내지는 데이터 처리 불량을 야기하는 문제가 있다.
본 발명은 PLL을 사용하지 않아 구조를 단순화하고 구동 동작 효율을 향상시킬 수 있는 클럭 조정 장치, 클러 조정 방법 및 이를 구비한 액정표시장치를 제공함에 그 목적이 있다.
본 발명의 다른 목적은 분주 방법을 이용하여 쓰기 클럭 신호 대비 2배 빠른 동기를 갖는 읽기 클럭 신호를 정확히 생성하여, 데이터 동작 특성을 향상시킬 수 있는 클럭 조정 장치, 클럭 조정 방법 및 이를 구비한 액정표시장치를 제공함에 있다.
본 발명의 제1 실시예에 따르면, 클럭 조정 방법은, 입력 클럭 신호를 제1 분주하여 제1 클럭 신호를 생성하는 단계; 및 상기 제1 클럭 신호를 제2 분주하여 제2 클럭 신호를 생성하는 단계를 포함하고, 상기 제1 클럭 신호는 읽기 클럭 신호로 사용되고, 상기 제2 클럭 신호는 쓰기 클럭 신호로 사용된다.
본 발명의 제2 실시예에 따르면, 클럭 조정 장치는, 입력 클럭 신호를 제1 분주하여 제1 클럭 신호를 생성하는 제1 클럭 변조부; 및 상기 제1 클럭 신호를 제2 분주하여 제2 클럭 신호를 생성하는 제2 클럭 변조부를 포함하고, 상기 제1 클럭 신호는 읽기 클럭 신호로 사용되고, 제2 클럭 신호는 쓰기 클럭 신호로 사용된다.
본 발명의 제3 실시예에 따르면, 액정표시장치는, 입력 클럭 신호는 3분주하여 읽기 클럭 신호를 생성하는 제1 클럭 변조부; 상기 읽기 클럭 신호를 2분주하여 쓰기 클럭 신호를 생성하는 제2 클럭 변조부; 상기 쓰기 클럭 신호에 동기되어 기록된 데이터를 정렬하는 데이터 정렬부; 및 상기 읽기 클럭 신호에 동기되어 상기 정렬된 데이터를 표시하는 액정패널을 포함한다.
본 발명은 입력 클럭 신호를 3분주하여 읽기 클럭 신호를 생성하고, 읽기 클럭 신호를 2분주하여 쓰기 클럭 신호를 생성함으로써, 쓰기 클럭 신호 대비 정확히 2배 빠른 읽기 클럭 신호를 생성함으로써, 데이터 처리의 정확성 및 효율성을 향상시키고 나아가 종래의 PLL과 같은 전자 부품이 필요 없으므로 구조가 단순하고 비용이 절감될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 4는 본 발명에 따른 액정표시장치를 도시한 블록도이다.
도 4를 참조하면, 액정표시장치는 액정패널(40), 게이트 드라이버(20), 데이터 드라이버(30) 및 타이밍 콘트롤러(10)를 포함한다.
액정패널(40)은 제1 기판, 제2 기판 및 액정층을 포함한다. 액정층은 제1 및 제2 기판 사이에 게재된다.
제1 기판에는 다수의 게이트라인들과 다수의 데이터라인들이 배치된다. 다수의 게이트라인들과 다수의 데이터라인들에 의해 화소들이 정의될 수 있다. 화소는 적색 화소, 녹색 화소, 청색 화소 및 백색 화소를 포함할 수 있다. 본 실시예는 적색 화소에 녹색 화소, 청색 화소 및 백색 화소가 모두 인접하여 배치된 쿼드(QUAD) 구조의 액정패널이 제공된다.
각 화소의 게이트라인과 데이터라인에 박막트랜지스터가 연결되고, 박막트랜지스터에 화소전극이 연결된다. 따라서, 화소에는 박막트랜지스터와 화소전극이 배치될 수 있다.
제2 기판에는 제1 기판에 정의된 각 화소에 대응된 적색 컬러필터, 녹색 컬러필터, 청색 컬러필터 및 백색 컬러필터가 배치된다. 백색 컬러필터는 실질적으로 어떠한 색을 갖는 컬러필터도 배치되지 않게 되어 형성된 것이다. 각 컬러필터 사이에는 블랙 매트릭스가 배치된다. 각 컬러필터와 블랙 매트릭스 상에는 공통전극이 배치된다.
이러한 구조를 갖는 액정패널(40)은 TN(twisted nematic) 모드 액정패널일 수 있다.
한편, 제2 기판에 배치된 공통전극은 제1 기판에 화소전극과 함께 배치될 수 있다. 이러한 구조를 갖는 액정패널(40)은 IPS(in plane switching) 모드 액정패널일 수 있다.
게이트 드라이버(20)는 타이밍 콘트롤러(10)에서 제공된 게이트 제어 신호에 응답하여 액정패널의 각 게이트라인에 순차적으로 게이트 신호를 공급한다. 각 게이트라인으로 공급된 게이트 신호에 의해 각 게이트라인에 연결된 박막트랜지스터가 턴온될 수 있다.
데이터 드라이버(30)는 타이밍 콘트롤러(10)에서 제공된 데이터 제어 신호에 따라 액정패널(40)의 데이터라인들로 적색 데이터, 녹색 데이터, 청색 데이터 및 백색 데이터를 공급한다.
타이밍 콘트롤러(10)는 게이트 드라이버(20)를 구동하기 위한 게이트 제어 신호와 데이터 드라이버(30)를 구동하기 위한 데이터 제어 신호를 생성한다. 타이밍 콘트롤러(10)는 외부에서 제공된 디지털 데이터를 정렬한 후, 데이터 드라이버(30)로 제공한다.
타이밍 콘트롤러(10)는 외부의 데이터를 기록하기 위한 쓰기 클럭(write clock) 신호와 데이터를 읽기 위한 읽기 클럭(read clock) 신호를 생성한다. 쓰기 클럭 신호와 읽기 클럭 신호는 타이밍 콘트롤러(10)로 제공된 입력 클럭(input clock) 신호로부터 생성될 수 있다. 따라서, 쓰기 클럭 신호에 의해 데이터가 기록되고, 읽기 클럭 신호에 의해 데이터가 읽혀질 수 있다.
타이밍 콘트롤러(10)에 기록된 데이터는 적색 데이터, 녹색 데이터 및 청색 데이터의 3개의 단위로 기록된다. 이에 반해, 타이밍 콘트롤러(10)에서 읽혀진 데이터는 적색 데이터와 녹색 데이터 또는 청색 데이터와 백색 데이터의 2개의 단위로 읽혀질 수 있다. 이에 따라, 쓰기 클럭 신호와 읽기 클럭 신호는 서로 상이한 클럭 주기를 가지게 된다. 예컨대, 읽기 클럭 신호는 쓰기 클럭 신호에 비해 배 빠른 클럭 주기를 가질 수 있다.
도 5는 도 4의 타이밍 콘트롤러를 도시한 블록도이고, 도 6은 도 5의 타이밍 콘트롤러에 사용된 클럭 파형을 도시한 도면이다.
도 5를 참조하면, 타이밍 콘트롤러(10)는 제1 클럭 변조부(12), 제2 클럭 변조부(14) 및 데이터 정렬부(16)를 포함한다.
제1 클럭 변조부(10)는 외부, 예컨대 비디오 카드 또는 시스템에서 제공된 입력 클럭(input clock) 신호를 3분주하여 입력 클럭 신호의 3배 주기를 갖는 제1 클럭 신호(C1)를 생성한다. 여기서, 3분주라 함은 입력 클럭 신호의 한 주기를 입력 클럭 신호의 한 주기의 3배의 한 주기를 갖도록 변조하는 것을 의미한다. 본 실시예에서, 이러한 분주 방법은 카운터에 의해 수행될 수 있다. 카운터를 이용한 분주 방법은 이미 널리 공지된바 더 이상의 설명은 생략한다. 본 실시예는 카운터를 이용한 분주 방법에 한정되지 않고, 입력 클럭 신호의 3배 주기를 갖는 제1 클럭 신호(C1)를 생성할 수 있는 어떠한 수단도 사용될 수 있다.
제2 클럭 변조부(14)는 제1 클럭 신호(C1)를 2 분주하여 제1 클럭 신호(C1)의 2배 주기를 갖는 제2 클럭 신호(C2)를 생성한다. 따라서, 제2 클럭 신호(C2)는 입력 클럭 신호의 6배 주기를 갖는 신호일 수 있다.
본 실시예에서는 제1 클럭 신호(C1)를 읽기 클럭(read clock) 신호로 사용하고, 제2 클럭 신호(C2)를 쓰기 클럭(write clock) 신호로 사용할 수 있다. 읽기 클럭 신호는 쓰기 클럭 신호에 비해 2배 빠른 주기를 가질 수 있다.
따라서, 입력 클럭 신호 대비 6배 느린 주기를 갖는 쓰기 클럭 신호에 의해 적색 데이터, 녹색 데이터 및 청색 데이터가 데이터 정렬부(106)에 기록된다. 또한, 입력 클럭 신호 대비 3배 느린 주기를 갖고 쓰기 클럭 신호 대비 2배 빠른 주기를 갖는 읽기 클럭 신호에 의해 적색 데이터와 녹색 데이터 또는 청색 데이터와 백색 데이터가 데이터 정렬부(106)로부터 읽혀질 수 있다.
본 실시예는 클럭 변조부(14)를 하나 추가하여, 쓰기 클럭 신호 대비 정확히 2배 빠른 읽기 클럭 신호를 생성할 수 있으므로, 데이터 정렬부(106)에 데이터를 기록하거나 읽을 때, 데이터 오동작이 발생되지 않게 되어, 데이터 처리의 정확성과 효율성을 향상시킬 수 있다.
본 실시예는 종래와 같은 PLL이 필요 없게 되어, 구조를 단순화하고 구동 동작 효율을 향상시킬 수 있다.
도 1a 및 도 1b는 액정패널의 화소 구조를 도시한 도면.
도 2는 종래의 쿼드 구조의 액정표시장치의 타이밍 콘트롤러를 도시한 도면.
도 3은 도 2의 타이밍 콘트롤러에 사용된 클럭 파형을 도시한 도면.
도 4는 본 발명에 따른 액정표시장치를 도시한 블록도.
도 5는 도 4의 타이밍 콘트롤러를 도시한 블록도.
도 6은 도 5의 타이밍 콘트롤러에 사용된 클럭 파형을 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
10: 타이밍 콘트롤러 20: 게이트 드라이버
30: 데이터 드라이버 40: 액정패널

Claims (13)

  1. 입력 클럭 신호를 3분주하여 제1 클럭 신호를 생성하는 단계; 및
    상기 제1 클럭 신호를 2분주하여 제2 클럭 신호를 생성하는 단계를 포함하고,
    상기 제1 클럭 신호는 읽기 클럭 신호로 사용되고, 상기 제2 클럭 신호는 쓰기 클럭 신호로 사용되는 것을 특징으로 하는 클럭 조정 방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 쓰기 클럭 신호는 상기 입력 클럭 신호의 6배의 주기를 갖는 것을 특징으로 하는 클럭 조정 방법.
  5. 제1항에 있어서, 상기 읽기 클럭 신호는 상기 입력 클럭 신호의 3배의 주기를 갖는 것을 특징으로 하는 클럭 조정 방법.
  6. 입력 클럭 신호를 3분주하여 제1 클럭 신호를 생성하는 제1 클럭 변조부; 및
    상기 제1 클럭 신호를 2분주하여 제2 클럭 신호를 생성하는 제2 클럭 변조부를 포함하고,
    상기 제1 클럭 신호는 읽기 클럭 신호로 사용되고, 제2 클럭 신호는 쓰기 클럭 신호로 사용되는 것을 특징으로 하는 클럭 조정 장치.
  7. 삭제
  8. 삭제
  9. 제6항에 있어서, 상기 쓰기 클럭 신호는 상기 입력 클럭 신호의 6배 주기를 갖는 것을 특징으로 하는 클럭 조정 장치.
  10. 제6항에 있어서, 상기 읽기 클럭 신호는 상기 입력 클럭 신호의 3배의 주기를 갖는 것을 특징으로 하는 클럭 조정 장치.
  11. 입력 클럭 신호는 3분주하여 읽기 클럭 신호를 생성하는 제1 클럭 변조부;
    상기 읽기 클럭 신호를 2분주하여 쓰기 클럭 신호를 생성하는 제2 클럭 변조부;
    상기 쓰기 클럭 신호에 동기되어 기록된 데이터를 정렬하는 데이터 정렬부; 및
    상기 읽기 클럭 신호에 동기되어 상기 정렬된 데이터를 표시하는 액정패널을 포함하는 것을 특징으로 하는 액정표시장치.
  12. 제11항에 있어서, 상기 액정패널은 서로 간에 인접한 적색 화소, 녹색 화소, 청색 화소 및 백색 화소를 포함하는 쿼드 화소 구조를 갖는 것을 특징으로 액정표시장치.
  13. 제12항에 있어서, 상기 데이터는 상기 액정 패널의 쿼드 화소 구조에 대응되도록 정렬되는 것을 특징으로 하는 액정표시장치.
KR1020070120234A 2007-11-23 2007-11-23 클럭 조정 장치, 클럭 조정 방법 및 이를 구비한액정표시장치 KR101443381B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070120234A KR101443381B1 (ko) 2007-11-23 2007-11-23 클럭 조정 장치, 클럭 조정 방법 및 이를 구비한액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070120234A KR101443381B1 (ko) 2007-11-23 2007-11-23 클럭 조정 장치, 클럭 조정 방법 및 이를 구비한액정표시장치

Publications (2)

Publication Number Publication Date
KR20090053394A KR20090053394A (ko) 2009-05-27
KR101443381B1 true KR101443381B1 (ko) 2014-09-25

Family

ID=40860906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070120234A KR101443381B1 (ko) 2007-11-23 2007-11-23 클럭 조정 장치, 클럭 조정 방법 및 이를 구비한액정표시장치

Country Status (1)

Country Link
KR (1) KR101443381B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102190962B1 (ko) 2013-12-30 2020-12-14 삼성전자주식회사 코맨드 처리 회로 및 이를 포함하는 메모리 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020044084A (ko) * 2000-12-05 2002-06-14 이데이 노부유끼 위상 동기 루프 회로
JP2002244611A (ja) 2001-02-14 2002-08-30 Seiko Epson Corp 駆動回路、表示パネル、表示装置、および電子機器
KR20050050885A (ko) * 2003-11-26 2005-06-01 삼성전자주식회사 신호 처리 장치 및 방법
KR20050066578A (ko) * 2003-12-26 2005-06-30 엘지.필립스 엘시디 주식회사 액정표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020044084A (ko) * 2000-12-05 2002-06-14 이데이 노부유끼 위상 동기 루프 회로
JP2002244611A (ja) 2001-02-14 2002-08-30 Seiko Epson Corp 駆動回路、表示パネル、表示装置、および電子機器
KR20050050885A (ko) * 2003-11-26 2005-06-01 삼성전자주식회사 신호 처리 장치 및 방법
KR20050066578A (ko) * 2003-12-26 2005-06-30 엘지.필립스 엘시디 주식회사 액정표시장치

Also Published As

Publication number Publication date
KR20090053394A (ko) 2009-05-27

Similar Documents

Publication Publication Date Title
US9524693B2 (en) Display device and method for driving the same
CN104808371B (zh) 电光装置及电子设备
KR20020081094A (ko) 입력 화소 데이터 재배열 회로를 구비한 액정 표시 유닛
CN102456331A (zh) 液晶显示器
KR101341028B1 (ko) 표시 장치
KR20150080360A (ko) 액정표시장치 및 그의 구동방법
TWI396167B (zh) 顯示裝置及其驅動方法，以及包含該顯示裝置之電子設備
TWI410922B (zh) 光電裝置、光電裝置之驅動方法及電壓監視方法
KR101450920B1 (ko) 액정표시장치와 그 소프트웨어 업데이트 방법
KR101443381B1 (ko) 클럭 조정 장치, 클럭 조정 방법 및 이를 구비한액정표시장치
WO2016208321A1 (ja) 制御回路、表示装置、電子機器および投射型表示装置
KR20080002336A (ko) 액정표시장치
JP4074533B2 (ja) 電気光学装置及び電子機器
KR102118928B1 (ko) 액정표시장치
KR102582158B1 (ko) 표시장치와 그 구동방법
KR20170134848A (ko) 액정 표시장치
KR101826352B1 (ko) 액정표시장치
KR100984347B1 (ko) 액정 표시 장치 및 그 구동 방법
KR101721261B1 (ko) 액정표시장치와 그의 데이터전송방법
KR20160092138A (ko) 표시장치와 그 구동방법
KR101127820B1 (ko) 액정 표시장치의 구동장치 및 방법
KR101585691B1 (ko) 액정표시장치
KR101433110B1 (ko) 액정표시장치
KR20090008061A (ko) 액정표시장치
US20080266510A1 (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 5