KR101430610B1 - 액정표시패널 및 이의 제조 방법 - Google Patents

Abstract

개구율을 향상시키기 위한 액정표시패널 및 이의 제조 방법이 개시된다. 액정표시패널은 제1 기판, 제2 기판 및 제1 기판과 제2 기판 사이에 주입된 액정층을 포함한다. 제1 기판은 게이트 배선들, 데이터 배선들, 스토리지 배선 및 화소 전극을 포함한다. 게이트 배선들은 제1 방향으로 연장된다. 데이터 배선들은 제1 방향에 교차하는 제2 방향으로 연장되어 게이트 배선들과 단위 화소를 정의한다. 스토리지 배선은 단위 화소 내에서 제2 방향으로 연장된 제1 배선부를 포함한다. 화소 전극은 단위 화소를 제1 도메인 및 제2 도메인으로 구획한다.제2 기판은 제1 기판과 마주보도록 배치되고, 제1 기판과 마주보는 면에는 제1 도메인 및 제2 도메인에 각각 대응하여 스토리지 배선과 중첩되는 제1 홀이 형성된 공통 전극을 포함한다. 광이 투과되지 않아 단위 화소의 개구율을 감소시키는 제1 홀과 스토리지 배선을 서로 중첩되게 형성함으로써 단위 화소 내의 개구율을 향상시킬 수 있다.

mPVA, 도메인, 스토리지 배선, PVA

Description

액정표시패널 및 이의 제조 방법{LIQUID CRYSTAL DISPLAY PANEL AND METHOD FOR MANUFACTURING THE SAME.}

도 1은 본 발명의 일실시예에 따른 액정표시패널의 제1 기판을 도시한 평면도이다.

도 2는 본 발명의 일실시예에 따른 액정표시패널의 제2 기판을 도시한 평면도이다.

도 3은 제1 기판 및 제2 기판이 결합된 본 발명의 일실시예에 따른 액정표시패널을 도 1의 I-I' 선과 도 2의 II-II'선을 따라 절단한 단면도이다.

도 4 는 본 발명의 다른 실시예에 따른 액정표시패널의 제1 기판을 도시한 평면도이다

도 5는 본 발명의 다른 실시예에 따른 액정표시패널의 제2 기판을 도시한 평면도이다.

도 6은 제1 기판 및 제2 기판이 결합된 본 발명의 다른 실시예에 따른 액정표시패널을 도 4의 III-III'선과 도 5의 IV-IV'선을 따라 절단한 단면도이다.

도 7 내지 도 12는 본 발명의 실시예에 따른 액정표시패널의 제조 방법을 도시한 공정도들이다.

<도면의 주요부분에 대한 부호의 설명>

400 : 액정표시패널 100 : 제1 기판

110 : 제1 베이스 기판 D1 : 제1 도메인

D2 : 제2 도메인 D3 : 제3 도메인

STL : 스토리지 배선 L1 : 제1 배선부

L2 : 제2 배선부 a : 콘택부

b : 연결부 120 : 게이트 절연층

STE : 스토리지 전극 160 : 패시베이션층

H1 : 제1 홀 180 : 화소 전극

SE1 : 제1 서브 전극 SE2 : 제2 서브 전극

SE3 : 제3 서브 전극 200 : 제2 기판

250 : 공통 전극 H2 : 제2 홀

본 발명은 액정표시패널 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 개구율을 향상시키기 위한 액정표시패널 및 이의 제조 방법에 관한 것이다.

일반적으로, 액정표시패널은 각 화소의 구동을 스위칭 하는 박막 트랜지스터가 형성된 어레이 기판과, 공통 전극층이 형성된 대향 기판과, 두 기판 사이에 밀봉된 액정층으로 구성된다. 액정표시패널은 액정층에 전압을 인가하여, 액정표시패널의 배면으로부터 제공된 광의 투과율을 제어하는 방식으로 화상을 표시한다.

두 기판 사이에 전압이 인가되지 않을 경우 액정분자가 수직 방향으로 배열되어 블랙을 표시하는 VA(Vertical Alignment) 모드의 액정표시패널이 개발된 바 있으며, 최근에는, VA 모드의 시야각을 개선하기 위해 각각의 화소 내에 다중 도메인을 정의하는 PVA(Patterend Vertical Alignment) 모드가 개발되고 있다.

다중 도메인을 정의하는 PVA 모드의 일종인 mPVA(mobile (Patterend Vertical Alignment) 모드는 각 단위 화소를 두 개 내지 세 개의 도메인으로 구획하고, 각 도메인에 대응하는 서브 전극들로 이루어진 화소 전극을 형성한다. 또한, 각 도메인의 중앙부에 대응하는 공통 전극층에는 홀을 형성하여 각각의 도메인에 형성된 서브 전극과 전기력선을 형성한다. 이때, 상기 홀에서는 광이 투과되지 않으므로, 단위 화소의 개구율 확보를 위해 상기 홀은 10㎛ 정도의 지름으로 형성하는 것이 일반적이다.

한편, 상기 서브 전극의 가장자리 영역과 상기 홀 주변 영역과 같이 전기력선이 형성되는 영역에서는 액정의 응답 속도가 빠르나, 상기 가장자리 영역과 상기 홀 사이에 해당하는 중간 영역에서는 액정의 응답 속도가 상대적으로 느리다는 단점이 있다. 이에 따라, 상기 중간 영역의 폭을 감소시키기 위해 상기 홀의 크기를 확장시킬 경우, 각 단위 화소의 개구율이 저하되는 문제점이 있다.

이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 개구율을 향상시키기 위한 액정표시패널 및 이의 제조 방법을 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위하여 일실시예에 따른 액정표시패널은,제1 기판, 제2 기판 및 상기 제1 기판과 상기 제2 기판 사이에 주입된 액정층을 포함한다. 상기 제1 기판은 제1 방향으로 연장된 게이트 배선들, 상기 제1 방향에 교차하는 제2 방향으로 연장되어 상기 게이트 배선들과 단위 화소를 정의하는 데이터 배선들, 상기 단위 화소 내에서 상기 제2 방향으로 연장된 제1 배선부를 포함하는 스토리지 배선 및 상기 단위 화소를 제1 도메인 및 제2 도메인으로 구획하는 화소 전극을 포함한다. 상기 제2 기판은 상기 제1 기판과 마주보도록 배치되고, 상기 제1 기판과 마주보는 면에는 제1 도메인 및 상기 제2 도메인에 각각 대응하여 상기 스토리지 배선과 중첩되는 제1 홀이 형성된 공통 전극을 포함한다.

상기한 본 발명의 목적을 실현하기 위하여 다른 실시예에 따른 액정표시패널은 제1 기판, 제2 기판 및 상기 제1 기판과 제2 기판 사이에 주입된 액정층을 포함한다. 상기 제1 기판은 제1 방향으로 연장된 게이트 배선들, 상기 제1 방향에 교차하는 제2 방향으로 연장되어 상기 게이트 배선들과 단위 화소를 정의하는 데이터 배선들, 상기 단위 화소 내에서 상기 제2 방향으로 연장된 제1 배선부를 포함하는 스토리지 배선 및 상기 단위 화소를 제1 도메인, 제2 도메인 및 제3 도메인으로 구획하는 화소 전극을 포함한다. 상기 제2 기판은 상기 제1 기판과 마주보도록 배치되고, 상기 제1 기판과 마주보는 면에는 상기 제1 도메인, 상기 제2 도메인 및 상기 제3 도메인에 각각 대응하여 상기 스토리지 배선과 중첩되는 홀이 형성된 공통 전극을 포함한다.

상기한 본 발명의 다른 목적을 실현하기 위하여 실시예에 따른 액정표시패널의 제조 방법은 제1 기판 상에 서로 평행하게 연장된 게이트 배선들 및 상기 게이트 배선들 사이에서 상기 게이트 배선들과 수직하게 연장된 제1 배선부를 포함하는 스토리지 배선을 형성하는 단계와, 상기 게이트 배선들이 형성된 상기 제1 기판 상에 상기 제1 배선부를 사이에 두고 상기 게이트 배선들과 교차하여 단위 화소들을 정의하는 데이터 배선들을 형성하는 단계와, 상기 데이터 배선들이 형성된 상기 제1 기판 상에 패시베이션층을 형성하는 단계와, 상기 패시베이션층 상에 상기 단위 화소를 적어도 두 개의 도메인들로 구획하는 화소 전극을 형성하는 단계와, 제2 기판 상에 상기 스토리지 배선과 중첩되는 제1 홀이 형성된 공통전극층을 형성하는 단계와, 상기 제1 기판과 상기 제2 기판을 결합시키는 단계 및 상기 제1 기판과 상기 제2 기판 사이에 액정층을 주입하는 단계를 포함한다.

이러한 액정표시패널 및 이의 제조 방법에 의하면, 광이 투과되지 않아 단위 화소의 개구율을 감소시키는 제1 홀과 스토리지 배선을 서로 중첩되게 형성함으로써 단위 화소 내의 개구율을 향상시킬 수 있다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일실시예에 따른 액정표시패널의 제1 기판을 도시한 평면도이다.

도 2는 본 발명의 일실시예에 따른 액정표시패널의 제2 기판을 도시한 평면도이다.

도 3은 제1 기판 및 제2 기판이 결합된 본 발명의 일실시예에 따른 액정표시패널을 도 1의 I-I'선과 도 2의 II-II'선을 따라 절단한 단면도이다.

도 1 내지 도 3을 참조하면, 본 발명의 일실시예에 따른 액정표시패널(400)은 제1 기판(100), 제2 기판(200) 및 상기 제1 기판(100)과 제2 기판(200) 사이에 개재된 액정층(300)을 포함한다.

먼저, 도 1 및 도 3을 참조하면, 제1 기판(100)은 제1 베이스 기판(110), 게이트 배선들(GLn-1,GLn..), 데이터 배선들(DLm-1,DLm..), 박막 트랜지스터(TFT), 패시베이션층(160), 화소 전극(180) 및 스토리지 캐패시터(Cst)를 포함한다.

제1 베이스 기판(110)은 광이 투과할 수 있는 투명 재질로 형성된다. 일례로, 상기 제1 베이스 기판(110)은 유리 기판이다.

상기 게이트 배선들(GLn-1,GLn..)은 상기 제1 베이스 기판(110) 상에서 제1 방향(X)으로 연장된다. 상기 게이트 배선들(GLn-1,GLn..)은 제1 금속층을 패터닝 하여 형성된 제1 금속패턴이다.

상기 게이트 배선들(GLn-1,GLn..)이 형성된 제1 베이스 기판(110) 상에는 게이트 절연층(120)이 형성된다. 상기 게이트 절연층(120)은 일례로, 질화 실리콘(SiNx)으로 이루어진다.

상기 게이트 절연층(120)상에는 상기 제1 방향(x)에 교차하는 제2 방향(y)으로 연장된 상기 데이터 배선들(DLm-1,DLm..)이 형성된다.

상기 데이터 배선들(DLm-1,DLm..)은 상기 제2 금속층을 패터닝하여 형성된 제2 금속패턴이며, 상기 게이트 배선들(GLn-1,GLn..)과 교차하여 상기 제1 베이스 기판(110)상에 매트릭스 형상의 단위 화소(P)들을 정의한다.

이하, 제n 번째 게이트 배선(GLn)과 제m 번째 데이터 배선(DLm)이 교차하여 정의된 단위 화소(P)를 예로 들어 본 발명을 상세하게 설명하도록 한다.

상기 단위 화소(P) 내에는 박막 트랜지스터(TFT), 화소 전극(180), 스토리지 배선(STL) 및 스토리지 전극(STE)이 형성된다.

상기 박막 트랜지스터(TFT)는 상기 제n 번째 게이트 배선(GLn)과 제m 번째 데이터 배선(DLm)의 교차부에 형성되며, 게이트 전극(G), 액티브층(A), 소스 전극(S) 및 드레인 전극(D)을 포함한다.

상기 게이트 전극(G)은 상기 제n 번째 게이트 배선(GLn)으로부터 돌출된 제1 금속패턴이다. 상기 게이트 전극(G) 상에는 상기 게이트 절연층(120)이 형성되고, 상기 게이트 절연층(120) 상에는 상기 게이트 전극(G)과 중첩되는 액티브층(A)이 형성된다.

상기 액티브층(A)은 반도체층(SC) 및 오믹 콘택층(OC)이 적층된 구조로 형성된다. 일례로, 상기 반도체층(SC)은 비정질 실리콘(a-Si:H)으로 이루어지며, 상기 오믹 콘택층(OC)은 n 형 불순물이 고농도로 도핑된 비정질 실리콘(n+ a-Si:H)으로 이루어진다.

상기 액티브층(A) 상에는 상기 데이터 배선들(DLm-1,DLm..)과 동일하게 제2 금속패턴으로 형성된 소스 전극(S) 및 드레인 전극(D)이 형성된다.

상기 소스 전극(S)은 상기 제m 번째 데이터 배선(DLm)으로부터 돌출되어 상기 액티브층(A)과 일부 중첩된다. 상기 드레인 전극(D)은 상기 소스 전극(S)으로부 터 소정간격 이격되어 형성되며, 상기 액티브층(A)과 일부 중첩된다.

이때, 상기 소스 전극(S)과 상기 드레인 전극(D)의 이격부에서는 상기 오믹 콘택층(OC)이 제거되어 상기 반도체층(SC)이 노출된다.

상기 박막 트랜지스터(TFT)는 상기 게이트 전극(G)으로부터 인가된 타이밍 신호에 따라 상기 화소 전극(180)에 화소 전압을 인가하는 스위칭 소자이다.

상기 화소 전극(180)은 제1 서브 전극(181) 및 제2 서브 전극(182)을 포함하며, 상기 제1 서브 전극(181) 및 제2 서브 전극(182)에 의해 상기 단위 화소(P) 내에는 제1 도메인(D1) 및 제2 도메인(D2)이 정의된다. 상기 화소 전극(P)의 구체적인 형상, 재질 및 형성층은 후술하도록 한다.

상기 스토리지 배선(STL)은 상기 게이트 배선들(GLn-1,GLn..)과 동일층에 형성되는 제1 금속패턴이며, 제1 배선부(L1) 및 제2 배선부(L2)를 포함한다.

상기 제2 배선부(L2)는 제n-1 번째 게이트 배선(Gn-1)과 제n 번째 게이트 배선(Gn) 사이에서 상기 제1 방향(x)으로 연장된다. 더욱 구체적으로는 상기 제1 도메인(D1)과 상기 제2 도메인(D2) 사이에서 상기 제1 방향(x)으로 연장된다.

상기 제1 배선부(L1)는 상기 제2 배선부(L2)에 연결되며, 상기 단위 화소(P) 내에서 상기 제2 방향(y)으로 연장된다. 바람직하게는 상기 제1 도메인(D1)의 중앙부로부터 상기 제2 도메인(D2)의 중앙부까지 연장된다 .

이때, 상기 제1 배선부(L1)의 상기 제1 도메인(D1)의 중앙부 및 상기 제2 도메인(D2)의 중앙부에 대응하는 영역은 원 형상으로 패터닝된 것이 바람직하다.

즉, 상기 제1 배선부(L1)은 상기 제1 및 제2 도메인(D1,D2) 각각의 중앙부에 대응하여 원 형상으로 패터닝된 콘택부(a) 및 상기 제1 및 제2 도메인(D1,D2)에 형성된 상기 콘택부(a)를 서로 연결시키는 연결부(b)를 포함한다.

상기 콘택부(a)의 지름은 일례로, 12 내지 40㎛로 형성된다. 상기 연결부(b)는 4 내지 7㎛의 폭으로 형성되는 것이 바람직하다.

상기 스토리지 전극(STE)은 상기 드레인 전극(D)으로부터 연결된 제2 금속 패턴이며, 상기 단위 화소(P) 내에서 상기 스토리지 배선(STL)과 중첩되도록 동일한 형상으로 패터닝된다. 도시의 편의를 위해 도 1 에서는 상기 스토리지 전극(STE)이 상기 스토리지 배선(STL)보다 조금 넓은 폭으로 도시하였으나 상기 스토리지 전극(STE)은 상기 스토리지 배선(STL) 보다 좁은 폭으로 형성될 수도 있고, 동일한 폭으로 형성될 수도 있으며, 조금 넓게 형성될 수도 있다.

상기 스토리지 전극(STE)과 상기 스토리지 배선(STL)은 상기 게이트 절연층(120)을 사이에 두고 서로 중첩되어 한 프레임 동안의 화소 전압을 충전시키는 스토리지 캐패시터(Cst)를 형성한다.

한편, 상기 박막 트랜지스터(TFT) 및 스토리지 캐패시터(Cst)가 형성된 제1 베이스 기판(110) 상에는 상기 패시베이션층(160)이 형성된다.

상기 패시베이션층(160)은 일례로 질화 실리콘(SiNx)으로 이루어지며 상기 콘택부(a) 상의 상기 스토리지 전극(STE)을 노출시키는 제1 홀(H1)이 형성된다.

한편, 상기 제1 기판(100)은 상기 패시베이션층(160) 상에 유기 절연층(170)을 더 포함할 수 있다.

상기 유기 절연층(170)은 상기 게이트 배선들(GLn-1,GLn) 데이터 배선 들(DLm-1,DLm) 및 박막 트랜지스터(TFT)가 형성된 제1 베이스 기판(110)의 표면을 평탄화시킨다. 이때, 상기 유기 절연층(170)내에도 상기 제1 홀(H1)이 연장 형성되어 상기 스토리지 전극(STE)을 노출시킨다.

상기 유기 절연층(170) 상에는 상술한 화소 전극(180)이 형성된다.

상기 화소 전극(180)은 일례로, 투명한 도전성 물질로 이루어지며 인듐 틴 옥사이드(Indium Tin Oxide), 인듐 징크 옥사이드(Indium Zinc Oxide) 등으로 형성할 수 있다.

상기 화소 전극(180)은 상기 제1 도메인(D1)을 정의하는 제1 서브 전극(181) 및 상기 제2 도메인(D2)을 정의하는 제2 서브 전극(182)을 포함하며, 상기 제1 서브 전극(181)과 상기 제2 서브 전극(182)은 전기적으로 연결된다.

이때, 상기 제1 서브 전극(181) 및 제2 서브 전극(182) 각각은 모서리가 곡면 처리되어 원에 가까운 형상으로 패터닝된다. 또한, 상술한 스토리지 배선(STL)의 제1 배선부(L1) 및 상기 스토리지 전극(STE)은 상기 제1 및 제2 서브 전극(181,182)의 곡면을 따라 폭이 점차 확장되도록 패터닝되는 것이 바람직하다.

상기 스토리지 배선(STL) 및 스토리지 전극(STE)은 상기 곡면을 따라서 폭이 확장되도록 패터닝함으로써, 제1 도메인(D1)과 제2 도메인(D2) 사이의 화소 전극(180)미형성 영역에서 빛샘이 발생하는 것을 억제할 수 있으며 스토리지 캐패시터(Cst)의 충전 용량을 증가시킬 수 있다.

상기 화소 전극(180)은 상기 패시베이션층(160)에 형성된 제1 홀(H1)을 통해 상기 스토리지 전극(STE)과 접촉하여 화소 전압을 인가 받는다.

이하, 상기 화소 전극(180)과 마주보도록 상기 제1 기판(100)에 결합된 상기 제2 기판(200)을 상세하게 설명하도록 한다.

상기 제2 기판(200)은 제2 베이스 기판(210), 블랙 매트릭스(220), 컬러 필터(230) 및 공통 전극(250)을 포함한다.

상기 제2 베이스 기판(210)은 광이 투과할 수 있는 투명한 재질로 형성된다. 일례로, 상기 제2 베이스 기판(210)은 유리 기판이다.

상기 블랙 매트릭스(220)는 상기 제2 베이스 기판(210)의 상기 제1 기판(100)과 마주보는 면에 형성된다. 상기 블랙 매트릭스(220)는 일례로, 상기 제1 기판(100) 에 형성된 게이트 배선들(GLn-1,GLn..)에 대응하도록 형성되어 상기 제2 방향(Y)으로 서로 인접하는 단위 화소들 간의 빛샘을 방지한다.

상기 컬러 필터(230)는 일례로, 적색, 녹색, 청색의 필터를 포함하며 각각의 단위 화소(P)에 대응하여 상기 제2 베이스 기판(210)상에 형성된다. 상기 컬러 필터(230)와 상기 블랙 매트릭스는(220) 소폭 중첩될 수도 있다.

한편, 상기 제2 기판(200)은 상기 컬러 필터(230) 상에 형성된 오버 코트층(240)을 더 포함할 수 있다. 상기 오버 코트층(240)은 상기 블랙 매트릭스(220) 및 상기 컬러 필터(230)가 형성된 제2 베이스 기판(210)의 표면을 평탄화 시킨다.

상기 오버 코트층(240) 상에는 상기 제1 베이스 기판(200) 전면에 대응하여 상기 공통 전극(250)이 형성된다.

상기 공통 전극(250)은 투명한 도전성 물질로 형성된다. 일례로, 상기 공통 전극(250)은 인듐 틴 옥사이드(Indium Tin Oxide), 인듐 징크 옥사이드(Indium Zinc Oxide)등으로 형성될 수 있다.

이때, 상기 공통 전극(250) 내에는 상기 스토리지 배선(STL)과 중첩되는 제2 홀이 형성된다. 구체적으로, 상기 제2 홀은 제1 및 제2 도메인(D1,D2) 각각의 중앙부에 대응하여 형성된다.

즉, 본 발명의 일실시예에서는 상기 스토리지 배선(STL), 스토리지 전극(STE), 제1 홀(H1) 및 제2 홀(H2)이 액정표시패널(400)의 두께 방향으로 일렬로 중첩되도록 형성된다.

상기 스토리지 배선(STL) 및 스토리지 전극(STE)은 화소 전압을 충전하는 스토리지 캐패시터(Cst)를 형성하기 위해 단위 화소 내에서 일정한 면적 비율로 반드시 형성되어야 하는 구성 요소이나, 금속 재질로 형성되기 때문에 광을 차단시켜 단위 화소(P)의 개구율을 저하시킨다.

또한, 액정표시패널(400)의 구동 시 상기 제2 홀(H2)에 대응하는 영역에서는 액정 분자끼리 서로 충돌하여 광을 출사시키지 않는 각도로 배열되므로 광이 출사되지 않는 싱귤러 포인트(singular point)가 형성된다. 따라서, 상기 제2 홀(H2) 역시 단위 화소(P)의 개구율을 저하시키는 요인이 된다.

그러나, 본 발명의 일실시예에서는 단위 화소(P)의 개구율을 저하시키는 요인들인 상기 스토리지 배선(STL), 스토리지 전극(STE) 및 제2 홀(H2)을 서로 중첩되게 형성함으로써 상기 제2 홀(H2)로 인한 개구율 감소를 방지할 수 있다.

또한, 상기 스토리지 배선(STL)의 제2 배선부(L2)는 광이 정상적으로 투과되지 않는 상기 제1 서브 전극(181)과 제2 서브 전극(182) 사이 영역에 형성되므로 스토리지 배선(STL)으로 인한 개구율 감소를 억제할 수 있다. 이에 따라, 단위 화소(P)의 개구율을 향상시킬 수 있다.

이하, 본 발명의 일실시예에 따른 액정표시패널(100)의 구동을 개념적으로 설명하도록 한다.

상기 화소 전극(180)과 공통 전극(250)에 전압이 인가되지 않아 상기 제1 기판(100)과 제2 기판(200) 사이에 전계가 형성되지 않을 경우, 상기 액정층(300)의 액정 분자들은 수직 배향 상태로 존재한다. 이에 따라, 액정표시패널(100)의 배면으로부터 광이 제공되어도 상기 광이 상기 액정층(300)을 통과하지 못한다.

상기 화소 전극(180)과 상기 공통 전극(250)에 전압이 인가될 때, 상기 제2 홀(H2) 주변에는 사선 방향으로 전기력선이 형성되며, 이에 인접한 액정 분자들부터 빠르게 응답한다. 이에 따라 상기 제2 홀(H2) 주변에서는 상기 전기력선에 수직 또는 수평이 되는 방향으로 액정 분자들이 재배열되어 광을 투과시킨다.

마찬가지로, 상기 제1 및 제2 서브 전극(181,182)의 가장자리 영역에서도 사선 방향으로 전기력선이 형성되며, 이에 인접한 액정 분자들부터 빠르게 응답한다. 이에 따라, 상기 가장자리 영역에는 상기 전기력선에 수직 또는 수평이 되는 방향으로 액정분자들이 재배열되어 광을 투과시킨다.

그러나, 상기 제2 홀(H2)과 상기 가장자리 영역 사이의 중간 영역에 배치된 액정 분자들은 상대적으로 전기력선의 영향을 받지 못해 응답 속도가 떨어진다.

영역 별로 응답 속도에 차이가 발생할 경우 영상의 품질이 저하되므로, 상기 중간영역의 응답 속도를 향상시키기 위해서는 각 도메인(D1.D2)에 더욱 강한 전기 력선을 형성해야한다.

이에 따라, 더욱 강한 전기력선을 형성하기 위해 본 발명의 일실시예에서는 상기 제2 홀(H2)의 지름은 종래의 10㎛ 보다 증가한 12 내지 30㎛으로 형성한다.

상기 제2 홀(H2)의 면적이 커질수록 각 도메인(D1,D2)에 형성되는 전기력선의 강도가 세지므로 상술한 응답 속도 저하는 개선할 수 있다. 그러나, 제2 홀(H2)의 면적 증가는 싱귤러 포인트의 확장을 야기하여 단위 화소(P)의 개구율을 감소시킨다.

그러나, 본 발명의 일실시예에서는 상기 제2 홀(H2)과 중첩되도록 상기 제1 기판(100) 상에 스토리지 배선(STL)이 형성되며, 상기 스토리지 배선(STL)이 단위 화소(P) 내에서 차지하는 면적 비율은 유지하되 상기 제2 홀(H2)과 중첩되는 콘택부(a)의 면적을 상기 제2 홀(H2)의 면적과 같거나 크게 형성함으로써 상기 제2 홀(H2)의 면적 증가로 인한 개구율 감소를 방지할 수 있다.

이에 따라, 본 발명의 일실시예에 따르면, 액정층(300)의 응답속도를 개선하면서도 단위 화소(P)의 개구율을 향상시킬 수 있다.

도 4 는 본 발명의 다른 실시예에 따른 액정표시패널의 제1 기판을 도시한 평면도이다

도 5는 본 발명의 다른 실시예에 따른 액정표시패널의 제2 기판을 도시한 평면도이다.

도 6은 제1 기판 및 제2 기판이 결합된 본 발명의 다른 실시예에 따른 액정표시패널을 도 4의 III-III'선과 도 5의 IV-IV'선을 따라 절단한 단면도이다.

본 발명의 다른 실시예에 따른 액정표시패널(800)은 본 발명의 일실시예와 대동 소이하므로, 동일한 구성 요소에는 동일한 도면 번호를 부여하고 일실시예와의 차이점만을 상세하게 설명하도록 한다.

도 4 내지 도 6을 참조하면, 본 발명의 다른 실시예에 따른 액정표시패널(800)의 스토리지 배선(STL)은 제1 배선부(L1), 제2 배선부(L2) 및 제3 배선부(L3)를 포함한다.

상기 제2 및 제3 배선부(L2,L3)는 제n-1 번째 게이트 배선(GLn-1)과 제n 번째 게이트 배선(GLn) 사이에서 상기 제1 방향(x)으로 서로 평행하게 연장된다.

이에 따라, 단위 화소(P) 내에는 상기 제2 방향(y)으로 순차적으로 나열된 제1 도메인(D1), 제2 도메인(D2) 및 제3 도메인(D3)이 구획된다.

상기 제1 배선부(L1)는 상기 제2 배선부 및 제3 배선부에 연결되며, 상기 단위 화소내에서 상기 제2 방향(y)으로 연장된다. 구체적으로, 상기 제1 배선부(L1)는 제1 도메인(D1)의 중앙부로부터 상기 제3 도메인(D3)의 중앙부까지 상기 제2 방향(y)으로 연장된다.

이때, 상기 제1 도메인(D1)의 중앙부, 상기 제2 도메인(D2)의 중앙부 및 상기 제3 도메인(D3)의 중앙부에 대응하는 상기 제1 배선부(L1)는 원형으로 패터닝되는 것이 바람직하다.

즉, 상기 제1 배선부(L1)는 상기 제1 ,제2 ,제3 도메인(D1,D2,D3) 각각의 중앙부에 대응하여 원 형상으로 패터닝된 콘택부(a) 및 상기 콘택부(a)들을 서로 연결시키는 연결부(b)를 포함한다. 이때, 상기 연결부(b)는 상기 콘택부(a)보다 좁은 폭으로 형성된다. 일례로, 상기 연결부(b)는 4 내지 7㎛의 폭으로 형성된다.

드레인 전극(D)에 연결된 스토리지 전극(STE)은 상기 단위 화소(P) 내에서 상기 스토리지 배선(STL)과 동일한 형상으로 형성되어 상기 스토리지 배선(STL)과 중첩된다.

데이터 배선들(DLm-1,DLm..), 소스 전극(S), 드레인 전극(D) 및 스토리지 전극(STE)을 포함하는 제2 금속패턴이 형성된 제1 베이스 기판(110) 상에는 패시베이션층(160)이 형성된다. 상기 패시베이션층(160) 내에는 상기 제1 도메인(D1)의 중앙부, 제2 도메인(D2)의 중앙부 및 제3 도메인(D3)의 중앙부에 대응하여, 상기 콘택부(a) 상의 스토리지 전극(STE)을 노출시키는 제1 홀(H1)이 형성된다.

상기 패시베이션층(160) 상에는 유기 절연층(170)이 더 형성될 수 있다.

상기 유기 절연층(170)은 본 발명의 일실시예와 동일하므로 이에 대한 설명은 생략한다.

상기 유기 절연층(170)상에는 화소 전극(180)이 형성된다. 상기 화소 전극(180)은 상기 제1 도메인(D1)에 대응하여 패터닝된 제1 서브 전극(181), 상기 제2 도메인(D2)에 대응하여 패터닝된 제2 서브 전극(182), 상기 제3 도메인(D3)에 대응하여 패터닝된 제3 제1 전극(183)을 포함한다. 상기 제1, 제2 및 제3 서브 전극(181,182,183)은 전기적으로 연결된다. 상기 제1, 제2 및 제3 서브 전극(181,182,183)은 상기 패시베이션층(160)에 형성된 제1 홀(H1)을 통해 상기 스토리지 전극(STE)과 접촉하며, 상기 스토리지 전극(STE)으로부터 화소 전압을 인가 받는다.

한편, 제1 기판(100)과 결합하는 제2 기판(200)에는 블랙 매트릭스(220), 컬러 필터(230), 오버 코팅층(240) 및 공통 전극(250)이 형성된다.

상기 블랙 매트릭스(220), 상기 컬러 필터(230) 및 상기 오버 코팅층(240)은 본 발명의 일실시예와 동일하므로 이에 대한 설명은 생략하도록 한다.

상기 제2 기판 전면에 대응하여 상기 오버 코트층(240) 상에 형성된 공통 전극 내에는 상기 제1 기판의 스토리지 배선(STL)과 중첩되는 제2 홀(H2)이 형성된다.

바람직하게는, 상기 스토리지 배선(STL)의 콘택부(a) 에 대응하여 형성된다.

이에 따라, 본 발명에 따르면 상기 스토리지 배선(STL), 스토리지 전극(STE), 제1 홀(H1) 및 제2 홀(H2)이 액정표시패널(800)의 두께 방향으로 일렬로 중첩된다.

따라서, 본 발명의 일실시예에서와 마찬가지로 상기 제2 홀(H2)에 의한 추가적인 개구율 감소를 방지할 수 있으므로 단위 화소(P)의 개구율을 향상시킬 수 있다.

한편, 각 도메인에 형성되는 전기력선의 세기를 증가시키기 위하여, 본 발명의 다른 실시예에서는 종래의 공통 전극 내에 형성되는 홀의 지름인 10㎛ 보다 큰 지름을 갖도록 상기 제2 홀을 형성한다. 바람직하게는 12 내지 30㎛으로 형성한다.

상기 제2 홀(H2)의 면적이 커질수록 각 도메인(D1,D2)에 형성되는 전기력선의 강도가 세지므로 액정층의 응답 속도는 개선할 수 있으나. 제2 홀(H2)의 면적 증가는 제2 홀(H2)에서 발생하는 싱귤러 포인트의 확장을 야기하여 단위 화소(P)의 개구율을 감소시킨다.

그러나, 본 발명의 다른 실시예에서는 상기 제2 홀(H2)과 중첩되도록 상기 제1 기판(100) 상에 스토리지 배선(STL)이 형성되며, 상기 스토리지 배선(STL)이 단위 화소(P) 내에서 차지하는 면적 비율은 유지하되 상기 제2 홀(H2)과 중첩되는 콘택부(a)의 면적을 상기 제2 홀(H2)의 면적과 같거나 크게 형성함으로써 상기 제2 홀(H2)의 면적 증가로 인한 개구율 감소를 방지할 수 있다.

이에 따라, 본 발명의 다른 실시예에 따르면, 액정층(300)의 응답속도를 개선하면서도 단위 화소(P)의 개구율을 향상시킬 수 있다.

이하, 본 발명의 실시예에 따른 액정표시패널의 제조 방법을 설명하도록 한다. 본 발명의 실시예에 따른 액정표시패널의 제조 방법에서는 도 1 내지 도 3에서 도시한 액정표시패널을 이용하여 설명하도록 한다.

도 1 및 도 7을 참조하면, 제1 베이스 기판(110) 상에 스퍼터링 방법으로 제1 금속층을 형성하고, 사진-식각 공정으로 상기 제1 금속층을 패터닝하여 게이트 배선들(GLn-1,GLn...), 게이트 전극(G) 및 스토리지 배선(STL)을 포함하는 제1 금속패턴을 형성한다.

구체적으로, 상기 게이트 배선들(GLn-1,GLn..)은 상기 제1 베이스 기판(110) 상에서 제1 방향(x)으로 연장된다. 상기 게이트 전극(G)은 상기 게이트 배선들(GLn-1,GLn..)로부터 돌출되어 형성된다.

상기 스토리지 배선(STL)은 제1 배선부(L1) 및 제2 배선부(L2)를 포함한다.

상기 제2 배선부(L2)는 제n-1 번째 게이트 배선(Gn-1)과 제n 번째 게이트 배 선(Gn) 사이에서 상기 제1 방향(x)으로 연장된다. 구체적으로는 제1 도메인(D1)과 제2 도메인(D2) 사이에서 상기 제1 방향(x)으로 연장된다.

상기 제1 배선부(L1)는 상기 제2 배선부(L2)에 연결되며, 단위 화소(P) 내에서 상기 제2 방향(y)으로 연장된다. 바람직하게는 상기 제1 도메인(D1)의 중앙부로부터 상기 제2 도메인(D2)의 중앙부까지 연장된다 .

이때, 상기 제1 배선부(L1)의 상기 제1 도메인(D1)의 중앙부 및 상기 제2 도메인(D2)의 중앙부에 대응하는 영역은 원 형상으로 패터닝되는 것이 바람직하다.

일례로, 상기 제1 배선부(L1)은 상기 제1 및 제2 도메인(D1,D2) 각각의 중앙부에 대응하여 원 형상으로 패터닝된 콘택부(a) 및 상기 제1 및 제2 도메인(D1,D2)에 형성된 상기 콘택부(a)들을 서로 연결시키는 연결부(b)를 포함한다.

상기 콘택부(a)의 지름은 일례로, 12 내지 40㎛로 형성된다. 상기 연결부(b)는 4 내지 7㎛의 폭으로 형성되는 것이 바람직하다.

도 1 및 도 8을 참조하면, 상기 제1 금속패턴이 형성된 제1 베이스 기판(110) 상에 화학 기상 증착 방법으로 게이트 절연층(120)을 형성한다. 상기 게이트 절연층(120)은 일례로, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 형성될 수 있다.

이어서, 상기 게이트 절연층(110) 상에 비정질 실리콘으로 이루어진 반도체층(SC) 및 이온 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(OC)을 순차적으로 형성한다. 상기 반도체층(SC) 및 상기 오믹 콘택층(OC)은 상기 화학 기상 증착 방법으로 형성할 수 있다.

다음으로, 사진-식각 공정으로 상기 오믹 콘택층(OC) 및 상기 반도체층(SC)을 동시에 패터닝하여 상기 게이트 절연층(120) 상에서 상기 게이트 전극(G)과 중첩되는 액티브층(A)을 형성한다.

도 1 및 도 9를 참조하면, 상기 액티브층(A)이 형성된 제1 베이스 기판(110) 상에 스퍼터링 방법으로 제2 금속층을 형성하고, 사진-식각 공정으로 상기 제2 금속층을 패터닝하여 데이터 배선들(DLm-1,DLm), 소스 전극(S), 드레인 전극(D) 및 스토리지 전극(STE)을 포함하는 제2 금속패턴을 형성한다.

상기 데이터 배선들(DLm-1,DLm)은 상기 게이트 절연층(120) 상에서 게이트 배선들(GLn-1,GLn..)과 교차하는 제2 방향(y)으로 연장된다.

상기 소스 전극(S)은 상기 데이터 배선들(DLm-1,DLm)로부터 돌출되며 상기 액티브층(A)과 일부 중첩된다.

상기 드레인 전극(D)은 상기 소스 전극(S)으로부터 소정간격 이격되어 형성되며, 상기 액티브층(A)과 일부 중첩된다.

상기 스토리지 전극(STE)은 상기 드레인 전극(D)으로부터 연결되어 형성되며 단위 화소(P) 내에서 상기 스토리지 배선(STL)과 동일하게 패터닝된다. 즉, 상기 스토리지 전극(STE)은 게이트 절연층(120)을 사이에 두고 상기 스토리지 배선(STL)과 중첩되어 스토리지 캐패시터(Cst)를 형성한다.

다음으로, 상기 제2 금속패턴을 마스크로 이용하여 상기 소스 전극(S)과 상기 드레인 전극(D)의 이격부에서 노출된 상기 오믹 콘택층(OC)을 식각한다.

이에 따라, 게이트 전극(G), 액티브층(A), 소스 전극(S) 및 드레인 전극(D) 을 포함하는 박막 트랜지스터(TFT)가 형성된다.

도 1 및 도 10을 참조하면, 박막 트랜지스터(TFT)가 형성된 제1 베이스 기판(110) 상에 화학 기상 증착 방법으로 패시베이션층(160)을 형성한다. 상기 패시베이션층(160)은 일례로, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 이루어질 수 있다.

다음으로, 상기 패시베이션층(160) 상에 감광성 유기 조성물을 도포한다. 상기 감광성 유기 조성물은 투명한 재질로 이루어진 것이 바람직하다.

다음으로, 노광 및 현상 공정으로 상기 감광성 유기 조성물을 패터닝하여 상기 콘택부(a) 상의 상기 패시베이션층(160)을 노출시키는 제1 홀(H1)을 형성한다. 다음으로, 상기 제1 홀(H1)이 형성된 상기 감광성 유기 조성물에 베이크(BAKE) 공정을 수행하여 상기 감광성 유기 조성물을 경화시킨다. 이에 따라, 상기 패시베이션층(160) 상에는 상기 제1 홀(H1)이 형성된 유기 절연막(170)이 형성된다.

다음으로, 상기 유기 절연막(170)을 마스크로 이용하여 상기 제1 홀(H1)에서 노출된 상기 패시베이션층(160)을 식각한다. 상기 패시베이션층(160)의 식각은 일례로, 건식 식각으로 진행된다.

이에 따라, 상기 패시베이션층(160) 내에도 상기 제1 홀(H1)이 형성되어 상기 콘택부(a) 상의 상기 스토리지 전극(STE)이 노출된다. 한편, 상기 유기 절연막(170)은 제거 될 수도 있다.

도 1 및 도 11을 참조하면, 상기 제1 홀(H1)이 형성된 유기 절연막(170) 상에 투명 전극층을 형성한다. 상기 투명 전극층은 일례로, 인듐 틴 옥사이드, 인듐 징크 옥사이드, 비정질 인듐 틴 옥사이드 등으로 형성할 수 있으며 스퍼터링 방법으로 증착할 수 있다.

다음으로 사진-식각 공정으로 상기 투명 전극층을 패터닝 하여 제1 서브 전극(181) 및 제2 서브 전극(182)을 포함하는 화소 전극(180)을 형성한다.

상기 제1 서브 전극(181)은 상기 단위 화소(P) 내에 제1 도메인(D1)을 정의한다. 상기 제2 서브 전극(182)은 상기 단위 화소(P) 내에 제2 도메인(D2)을 정의한다.

상기 제1 도메인(D1)과 상기 제2 도메인(D2)은 상기 단위 화소(P) 내에서 상기 제2 방향(y)으로 순서대로 나열된다.

상기 제1 서브 전극(181)은 중심부로부터 가장자리까지의 간격이 전 방향에서 동일하도록 패터닝되는 것이 바람직하다. 그러나, 상기 제1 서브 전극(181)이 원형으로 형성될 경우 제1 도메인(D1)의 개구율이 매우 감소하므로, 상기 제1 서브 전극(181)은 사각형의 네 모서리가 곡면으로 둥글려진 형상으로 패터닝한다.

상기 제2 서브 전극(182) 역시 상기 제1 서브 전극(181)과 동일한 형상으로 형성되며, 상기 제1 서브 전극(181)과 상기 제2 서브 전극(182)은 상기 스토리지 전극(STE) 상에서 일부 연결되도록 패터닝된다.

한편, 상술한 스토리지 배선(STL) 및 스토리지 전극(STE)은 상기 제1 서브 전극(181)과 상기 제2 서브 전극(182)의 곡면을 따라서 폭이 점차 확장되도록 패터닝하는 것이 바람직하다. 상기 스토리지 배선(STL) 및 스토리지 전극(STE)은 상기 곡면을 따라서 폭이 확장되도록 패터닝함으로써, 화소 전극(180) 미형성 영역에서 빛샘이 발생하는 것을 방지할 수 있으며 스토리지 캐패시터(Cst)의 충전 용량을 증가시킬 수 있다.

이에 따라, 액정표시패널의 제1 기판(100)이 완성된다.

도 1, 도 2 및 도 12를 참조하면, 제2 베이스 기판(210) 상에 차광 재질의 감광성 유기 조성물을 도포하고, 노광, 현상 및 경화 공정을 포함하는 사진 공정으로 상기 차광 재질의 감광성 유기 조성물을 패터닝하여 블랙 매트릭스(210)를 형성한다.

상기 블랙 매트릭스(210)는 일례로, 제1 기판(100)의 게이트 배선들(GLn-1,GLn)에 대응하도록 패터닝된다. 한편, 상기 블랙 매트릭스(210)는 제2 베이스 기판(210) 상에 금속층을 형성하고, 사진-식각 공정으로 상기 금속층을 패터닝하여 형성할 수도 있다.

다음으로, 상기 블랙 매트릭스(220)가 형성된 제2 베이스 기판(200) 상에 적색, 녹색, 청색 중에서 선택된 색상을 띄는 컬러 감광성 유기 조성물을 도포한다. 이어서, 사진 공정으로 상기 컬러 감광성 유기 조성물을 패터닝하여 제1 기판(100)의 단위 화소(P)에 대응하는 컬러 필터(230)를 형성한다.

다음으로, 상기 블랙 매트릭스(220) 및 컬러 필터(230)가 형성된 제2 베이스 기판(210)의 표면을 평탄화시키는 오버 코트층(240)을 형성한다. 상기 오버 코트층(240)은 일례로, 투명한 재질의 감광성 유기 조성물로 이루어질 수 있다.

다음으로, 상기 오버 코트층(240) 상에 투명한 도전성 물질로 이루어진 공통 전극(250)을 형성한다. 상기 공통 전극(250)은 일례로, 인듐 틴 옥사이드, 인듐 징 크 옥사이드, 비정질 인듐 틴 옥사이드 등으로 형성할 수 있으며 스퍼터링 방법으로 증착할 수 있다.

이어서, 사진-식각 공정으로 상기 공통 전극(250)을 패터닝하여 상기 제1 기판(100)의 스토리지 배선(STL)과 중첩되는 제2 홀(H2)을 형성한다. 구체적으로는, 상기 콘택부(a)에 대응하도록 제2 홀(H2)을 형성한다. 이에 따라, 액정표시패널의 제2 기판이 완성된다.

도 11 및 도 12를 참조하면, 제1 기판(100)의 화소 전극(180)과 상기 공통 전극(250)이 마주보도록 하여 상기 제1 기판(100)과 제2 기판(200)을 결합시킨다.

상기 제1 기판(100)과 상기 제2 기판(200)의 결합은 상기 제1 기판(100)의 가장자리에 씰런트를 도포하고 상기 씰런트가 도포된 제1 기판(100) 상에 상기 제2 기판(200)을 압착하는 방법으로 수행할 수 있다.

이어서, 상기 제1 기판(100)과 제2 기판(200) 사이에 액정층(300)을 주입한다. 상기 액정층(300)은 VA 모드의 액정분자로 이루어진다. 이에 따라, 도 3에 도시된 본 발명의 일실시예에 따른 액정표시패널(400)이 완성된다.

한편, 본 발명의 실시예에 따른 액정표시패널의 제조 방법에서는 상기 도 1 내지 도 3에 도시한 액정표시패널(400)을 이용하여 액정표시패널의 제조 방법을 설명하나, 도 4 내지 도 6에 도시한 액정표시패널(800) 역시 이와 대동소이한 방법으로 제조 할 수 있음은 당업자라면 자명하다.

이상에서 설명한 바와 같이, 본 발명에 따르면 스토리지 캐패시터를 형성하 는 스토리지 배선 및 스토리지 전극과, 공통 전극의 제2 홀을 평면상에서 모두 중첩되게 형성한다. 이와 같이, 광이 투과되지 않아 단위 화소의 개구율을 감소시키는 구성요소들을 모두 중첩되게 형성함으로써 단위 화소의 개구율을 향상시킬 수 있다.

또한, 액정층의 응답속도 개선을 위해 상기 제2 홀의 크기를 종래의 10㎛ 보다 크게 형성하여도, 상기 제2 홀의 하부에는 상기 제2 홀과 면적이 동일하거나 면적이 더 큰 스토리지 배선이 형성되어 있으므로 단위 화소의 개구율에 영향을 미치지 않는다. 이에 따라, 본 발명에 따르면 액정층의 응답 속도를 개선하면서도 단위 화소의 개구율을 향상시킬 수 있다.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (25)

1. 제1 방향으로 연장된 게이트 배선들, 상기 제1 방향에 교차하는 제2 방향으로 연장되어 상기 게이트 배선들과 단위 화소를 정의하는 데이터 배선들, 상기 단위 화소 내에서 상기 제2 방향으로 연장된 제1 배선부를 포함하는 스토리지 배선 및 상기 단위 화소를 제1 도메인 및 제2 도메인으로 구획하는 화소 전극을 포함하는 제1 기판;

   상기 제1 기판과 마주보도록 배치되고, 상기 제1 기판과 마주보는 면에는 상기 제1 도메인 및 상기 제2 도메인에 각각 대응하여 상기 스토리지 배선과 중첩되는 제1 홀이 형성된 공통 전극을 포함하는 제2 기판; 및

   상기 제1 기판과 상기 제2 기판 사이에 주입된 액정층을 포함하고,

   상기 스토리지 배선은 상기 제1 도메인과 상기 제2 도메인 사이에서 상기 제1 방향으로 연장된 제2 배선부를 더 포함하고,

   상기 제1 배선부는 상기 제1 및 제2 도메인의 중앙부에 대응하여 원 형상으로 패터닝되며, 상기 화소 전극과 스토리지 전극이 콘택되는 제2 홀과 중첩하는 콘택부; 및

   상기 제1 도메인에 형성된 상기 콘택부와 상기 제2 도메인에 형성된 상기 콘택부를 서로 연결시키며, 상기 콘택부의 지름보다 좁은 폭으로 형성된 연결부를 포함하는 것을 특징으로 하는 액정표시패널.
2. 삭제
3. 삭제
4. 삭제
5. 제1 항에 있어서, 상기 제1 홀은 지름이 12 내지 30㎛ 인 것을 특징으로 하는 액정표시패널.
6. 제1 항에 있어서, 상기 제1 기판은

   상기 게이트 배선에 연결된 게이트 전극;

   상기 데이터 배선에 연결된 소스 전극;

   상기 소스 전극으로부터 소정간격 이격된 드레인 전극; 및

   상기 드레인 전극에 연결되며 상기 단위 화소 내에서 상기 스토리지 배선과 중첩되는 상기 스토리지 전극을 포함하는 것을 특징으로 하는 액정표시패널.
7. 제6 항에 있어서, 상기 게이트 배선, 스토리지 배선 및 게이트 전극을 포함하는 제1 금속 패턴과 상기 데이터 배선, 상기 소스 전극, 상기 드레인 전극 및 상기 스토리지 전극을 포함하는 제2 금속 패턴 사이에는 게이트 절연층이 형성된 것을 특징으로 하는 액정표시패널.
8. 제7 항에 있어서, 상기 제2 금속패턴과 상기 화소 전극 사이에 형성되며 상기 제1 홀에 대응하는 상기 제2 홀이 형성된 패시베이션층을 포함하는 것을 특징으로 하는 액정표시패널.
9. 제8 항에 있어서, 상기 제1 홀, 상기 제2 홀, 상기 스토리지 전극 및 상기 제1 배선부는 상기 제1 기판의 두께 방향으로 일렬로 중첩되는 것을 특징으로 하는 액정표시패널.
10. 제8 항에 있어서, 상기 패시베이션층과 상기 화소 전극 사이에 형성되며 상기 제2 홀에 대응하는 제3 홀이 형성된 유기 절연층을 더 포함하는 것을 특징으로 하는 액정표시패널.
11. 제1 항에 있어서, 상기 화소 전극은

    상기 제1 도메인을 정의하며, 모서리가 라운드진 제1 서브 전극; 및

    상기 제2 도메인을 정의하며, 모서리가 라운드진 제2 서브 전극을 포함하며, 상기 제1 서브 전극과 상기 제2 서브 전극은 전기적으로 연결된 것을 특징으로 하는 액정표시패널.
12. 제11 항에 있어서, 상기 제2 배선부의 상기 데이터 배선과 인접한 영역은 상 기 제1 서브 전극 및 제2 서브 전극의 곡면을 따라 폭이 점차 확장되는 것을 특징으로 하는 액정표시패널.
13. 제1 항에 있어서, 상기 제2 기판은 상기 공통 전극의 하부에

    상기 단위 화소에 대응하여 형성된 컬러 필터; 및

    상기 게이트 배선에 대응하여 형성된 블랙 매트릭스를 더 포함하는 것을 특징으로 하는 액정표시패널.
14. 제1 방향으로 연장된 게이트 배선들, 상기 제1 방향에 교차하는 제2 방향으로 연장되어 상기 게이트 배선들과 단위 화소를 정의하는 데이터 배선들, 상기 단위 화소 내에서 상기 제2 방향으로 연장된 제1 배선부를 포함하는 스토리지 배선 및 상기 단위 화소를 제1 도메인, 제2 도메인 및 제3 도메인으로 구획하는 화소 전극을 포함하는 제1 기판;

    상기 제1 기판과 마주보도록 배치되고, 상기 제1 기판과 마주보는 면에는 상기 제1 도메인, 상기 제2 도메인 및 상기 제3 도메인에 각각 대응하여 상기 스토리지 배선과 중첩되는 홀이 형성된 공통 전극을 포함하는 제2 기판; 및

    상기 제1 기판과 상기 제2 기판 사이에 주입된 액정층을 포함하고,

    상기 스토리지 배선은 상기 제1 도메인과 상기 제2 도메인 사이에서 상기 제1 방향으로 연장된 제2 배선부 및 상기 제2 도메인과 상기 제3 도메인 사이에서 상기 제1 방향으로 연장된 제3 배선부를 포함하고,

    상기 제1 배선부는 상기 제1, 제2 및 제3 도메인 각각의 중앙부에 대응하여 원 형상으로 패터닝되며, 상기 화소 전극과 스토리지 전극이 콘택되는 제1 홀과 중첩하는 콘택부; 및

    상기 제1 도메인에 형성된 상기 콘택부와 상기 제2 도메인에 형성된 상기 콘택부 및 상기 제3 도메인에 형성된 상기 콘택부를 서로 연결시키며, 상기 콘택부의 지름보다 좁은 폭으로 형성된 연결부를 포함하는 것을 특징으로 하는 액정표시패널.
15. 삭제
16. 삭제
17. 제14 항에 있어서, 상기 홀은 상기 콘택부와 중첩되는 것을 특징으로 하는 액정표시패널.
18. 제1 기판 상에 서로 평행하게 연장된 게이트 배선들 및 상기 게이트 배선들 사이에서 상기 게이트 배선들과 수직하게 연장된 제1 배선부를 포함하는 스토리지 배선을 형성하는 단계;

    상기 게이트 배선들이 형성된 상기 제1 기판 상에 상기 제1 배선부를 사이에 두고 상기 게이트 배선들과 교차하여 단위 화소들을 정의하는 데이터 배선들을 형성하는 단계;

    상기 데이터 배선들이 형성된 상기 제1 기판 상에 패시베이션층을 형성하는 단계;

    상기 패시베이션층 상에 상기 단위 화소를 적어도 두 개의 도메인들로 구획하는 화소 전극을 형성하는 단계;

    제2 기판 상에 상기 스토리지 배선과 중첩되는 제1 홀이 형성된 공통전극을 형성하는 단계;

    상기 패시베이션층에 상기 제1 홀과 중첩되는 제2 홀을 형성하는 단계;

    상기 제1 기판과 상기 제2 기판을 결합시키는 단계; 및

    상기 제1 기판과 상기 제2 기판 사이에 액정층을 주입하는 단계를 포함하고,

    상기 스토리지 배선은 상기 제1 배선부에 연결되며 상기 도메인들 사이에서 상기 게이트 배선에 평행하도록 연장된 제2 배선부를 포함하는 것을 특징으로 하는 액정표시패널의 제조 방법.
19. 제18항에 있어서, 상기 제1 홀은 상기 도메인의 중앙부에 대응하여 형성되는 것을 특징으로 하는 액정표시패널의 제조 방법.
20. 삭제
21. 삭제
22. 제18항에 있어서, 상기 패시베이션층과 상기 화소 전극 사이에 상기 제1 홀과 중첩되는 제3 홀이 형성된 유기 절연층을 형성하는 단계를 더 포함하는 액정표시패널의 제조 방법.
23. 제18항에 있어서, 상기 데이터 배선을 형성하는 단계는 상기 단위 화소 내에서 상기 스토리지 배선과 동일하게 패터닝된 스토리지 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시패널의 제조 방법.
24. 제18항에 있어서, 상기 공통 전극과 상기 제2 기판 사이에 상기 단위 화소 에 대응하는 컬러 필터를 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시패널의 제조 방법.
25. 제24항에 있어서, 상기 공통 전극과 상기 제2 기판 사이에 상기 게이트 배선에 대응하는 블랙 매트릭스를 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시패널의 제조 방법.

Images