KR101419645B1 - 스위치드 커패시터를 이용한 다중 출력 ｄｃ-ｄｃ 컨버터 - Google Patents

스위치드 커패시터를 이용한 다중 출력 ｄｃ-ｄｃ 컨버터 Download PDF

Info

Publication number
KR101419645B1
KR101419645B1 KR1020130017448A KR20130017448A KR101419645B1 KR 101419645 B1 KR101419645 B1 KR 101419645B1 KR 1020130017448 A KR1020130017448 A KR 1020130017448A KR 20130017448 A KR20130017448 A KR 20130017448A KR 101419645 B1 KR101419645 B1 KR 101419645B1
Authority
KR
South Korea
Prior art keywords
switch
output
voltage
control signal
reference voltage
Prior art date
Application number
KR1020130017448A
Other languages
English (en)
Inventor
백동현
이정윤
김영진
윤선우
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Priority to KR1020130017448A priority Critical patent/KR101419645B1/ko
Priority to PCT/KR2013/005942 priority patent/WO2014129707A1/ko
Application granted granted Critical
Publication of KR101419645B1 publication Critical patent/KR101419645B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

스위치드 커패시터를 이용한 다중 출력 DC-DC 컨버터가 개시된다. 개시된 스위치드 커패시터를 이용한 다중 출력 DC-DC 컨버터는 다수의 출력전압이 각각의 기준전압 레벨과 상응되도록 하는 스위칭 제어신호를 생성하는 제어신호 생성부; 및 상기 스위칭 제어신호에 기초하여 입력전압을 다수의 출력단자로 출력하는 출력부;를 포함하되, 상기 출력부는, 상기 다수의 출력단자를 공유하는 N(2 이상의 자연수)개의 스위치드 커패시터 셀;을 포함하고, 상기 N개의 스위치드 커패시터 셀 각각은, 상기 입력전압을 충방전하는 공통 커패시터; 및 상기 공통 커패시터에 상기 입력전압을 충전시키고, 상기 충전된 전압이 상기 다수의 출력단자로 출력되도록 스위칭하는 다수의 스위치열;을 포함한다. 본 발명에 따르면, 고효율 다중 출력이 가능한 장점이 있다. 또한, 본 발명에 따르면, 출력 전압의 리플을 효율적으로 감소시킬 수 있는 장점이 있다.

Description

스위치드 커패시터를 이용한 다중 출력 ＤＣ-ＤＣ 컨버터{DC-DC CONVERTER WITH MULTI-OUTPUT USING SWITCHED CAPACITOR}
본 발명의 실시예들은 스위치드 커패시터를 이용한 다중 출력 DC-DC 컨버터에 관한 것으로서, 더욱 상세하게는 고효율 전력 변환 다중 출력이 가능하고, 출력 전압의 리플을 효율적으로 감소시킬 수 있는 스위치드 커패시터를 이용한 다중 출력 DC-DC 컨버터에 관한 것이다.
최근 많은 반도체 부품들은 소형화와 원가절감을 위해 시스템온칩(System on Chip, SoC) 방식으로 구현하고 있는 추세이다.
시스템온칩 기술의 발전으로 단일 칩 내에서 요구되는 동작 전압은 다양 해지고 있으며, 이에, 다중 출력 특성을 가지는 컨버터가 필요하여 이와 관련된 다양한 연구가 진행되고 있다.
그 중 하나의 인덕터만을 사용하는 다중 출력 스위칭 컨버터(Single-Inductor Multiple-Output, SIMO)에 대한 연구가 활발하다.
인덕터 기반의 스위칭 컨버터는 고효율을 보장하는 출력 전압의 범위가 넓다는 장점이 있고, 하나의 인덕터만을 사용하여 컨버터의 크기와 원가를 줄일 수 있기 때문이다.
그러나, 전력 변환 고효율을 위해서는 높은 Q값을 갖는 인덕터가 요구되므로, 이를 칩상(on-chip)에 구현하기 위해서는 값비싼 추가적인 공정 과정을 필요로 하게 된다.
한편, 스위치드 커패시터(switched-capacitor, SC) 컨버터의 경우, 전압 변 환을 위한 인덕터를 필요로 하지 않기 때문에, 추가적인 공정 과정 필요 없이 높은 효율을 낼 수 있어 최근 많은 관심을 받고 있다.
그러나, 현재까지는 단일 출력 스위치드 커패시터 컨버터에 관한 연구만 주로 수행되었고, 다중 출력 스위치드 커패시터 컨버터에 관한 연구는 미비한 상황이다.
상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 본 발명에서는 고효율 다중 출력이 가능하고 출력 전압의 리플을 효율적으로 감소시킬 수 있는 스위치드 커패시터를 이용한 다중 출력 DC-DC 컨버터를 제안하고자 한다.
본 발명의 다른 목적들은 하기의 실시예를 통해 당업자에 의해 도출될 수 있을 것이다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 일 실시예에 따르면, 다수의 출력전압이 각각의 기준전압 레벨과 상응되도록 하는 스위칭 제어신호를 생성하는 제어신호 생성부; 및 상기 스위칭 제어신호에 기초하여 입력전압을 다수의 출력단자로 출력하는 출력부;를 포함하되, 상기 출력부는, 상기 다수의 출력단자를 공유하는 N(2 이상의 자연수)개의 스위치드 커패시터 셀;을 포함하고, 상기 N개의 스위치드 커패시터 셀 각각은, 상기 입력전압을 충방전하는 공통 커패시터; 및 상기 공통 커패시터에 상기 입력전압을 충전시키고, 상기 충전된 전압이 상기 다수의 출력단자로 출력되도록 스위칭하는 다수의 스위치열;을 포함하는 스위치드 커패시터를 이용한 다중 출력 DC-DC 컨버터가 제공된다.
상기 다수의 스위치열의 개수는 상기 다수의 출력단자의 개수와 동일하고, 상기 다수의 스위치열 중 제1 스위치열은 상기 충전된 전압이 상기 다수의 출력단자 중 제1 출력단자로 출력되도록 스위칭할 수 있다.
상기 제1 스위치열은, 일단에 상기 입력전압이 인가되는 제1-1 스위치; 일단이 상기 제1-1 스위치의 타단 및 상기 공통 커패시터의 일단과 연결되는 제2-1 스위치; 일단이 상기 제2-1 스위치의 타단 및 상기 제1 출력단자와 연결되는 제1-2 스위치; 및 일단이 상기 제1-2 스위치의 타단 및 상기 공통 커패시터의 타단과 연결되고, 타단은 접지와 연결되는 제2-2 스위치;를 포함할 수 있다.
상기 다수의 스위치열 중 제2 스위치열은 상기 충전된 전압이 상기 다수의 출력단자 중 제2 출력단자로 출력되도록 스위칭하며, 상기 제2 스위치열은, 일단에 상기 입력전압이 인가되는 제1-1 스위치; 일단이 상기 제1 스위치열의 제1-1 스위치의 타단, 상기 제2 스위치열의 제1-1 스위치의 타단, 및 상기 공통 커패시터의 일단과 연결되는 제2-1 스위치; 일단이 상기 제2 스위치열의 제2-1 스위치의 타단 및 상기 제2 출력단자와 연결되는 제1-2 스위치; 및 일단이 상기 제1 스위치열의 제1-2 스위치의 타단, 상기 제2 스위치열의 제1-2 스위치의 타단, 및 상기 공통 커패시터의 타단과 연결되고, 타단은 접지와 연결되는 제2-2 스위치;를 포함할 수 있다.
상기 제어신호 생성부는, 상기 제1 출력단자로 출력되는 제1 출력전압을 제1 기준전압과 비교하는 제1 비교기; 및 상기 제1 출력전압을 제2 기준전압과 비교하는 제2 비교기;를 포함하되, 상기 비교 결과에 기초하여 상기 제1 출력전압이 상기 제1 기준전압과 제2 기준전압의 사이에 해당하는 값을 갖도록 하는 제1 스위칭 제어신호를 생성할 수 있다.
상기 제어신호 생성부는 N비트 2진 카운터를 이용하여 상기 제1 스위칭 제어신호를 생성하되, 상기 N개의 스위치드 커패시터 셀을 구성하는 N개의 상기 제1 스위치열은 상기 N비트 2진 카운터 값에 상응하여 동작할 수 있다.
상기 제어신호 생성부는 상기 비교기에 의한 비교 결과 상기 제1 출력전압이 상기 제1 기준전압 및 제2 기준전압보다 낮은 경우에 상기 N비트 2진 카운터에 1을 더하고, 상기 제1 출력전압이 상기 제1 기준전압 및 제2 기준전압보다 높은 경우에 상기 N비트 2진 카운터에 1을 뺄 수 있다.
본 발명에 따르면, 고효율 다중 출력이 가능한 장점이 있다.
또한, 본 발명에 따르면, 출력 전압의 리플을 효율적으로 감소시킬 수 있는 장점이 있다.
도 1은 본 발명의 일 실시예에 따른 스위치드 커패시터를 이용한 다중 출력 DC-DC 컨버터의 전체적인 모식도를 도시하는 도면이다.
도 2는 도 1의 모식도를 출력부를 중심으로 보다 상세하게 도시하는 도면이다.
도 3은 본 발명의 일 실시예에 따른 출력부의 상세한 구성을 도시하는 도면이다.
도 4는 본 발명의 일 실시예에 따른 스위칭 제어신호를 이용하여 제어되는 제1 스위치열의 동작을 설명하는 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 스위치드 커패시터를 이용한 다중 출력 DC-DC 컨버터(100)의 전체적인 모식도를 도시하는 도면이다.
그리고, 도 2는 도 1의 모식도를 출력부(120)를 중심으로 보다 상세하게 도시하는 도면이며, 도 3은 본 발명의 일 실시예에 따른 출력부(120)의 상세한 구성을 도시하는 도면이다.
도 1 내지 도 3에 도시된 바와 같이, 스위치드 커패시터를 이용한 다중 출력 DC-DC 컨버터(이하, 설명의 편의를 위해 'DC-DC 컨버터'라 함)는 제어신호 생성부(110) 및 출력부(120)를 포함한다.
보다 상세하게, 제어신호 생성부(110)는 다중 출력, 즉, 세 개의 출력전압이 각각의 기준전압 레벨과 상응되도록 하는 스위칭 제어신호를 생성한다.
이를 위해, 제어신호 생성부(110)는 제1 비교기(111), 및 제2 비교기(112)를 포함할 수 있고, 두 비교기에 의한 비교 결과를 이용하여 세 개의 출력전압이 각각의 기준전압 레벨과 상응되도록 하는 스위칭 제어신호를 생성할 수 있다.
그리고, 출력부(120)는 스위칭 제어신호에 기초하여 입력전압을 세 개의 출력단자로 출력한다.
본 발명의 일 실시예에 따른 출력부(120)는 세 개의 출력단자를 공유하는 8개의 스위치드 커패시터 셀(121, 122, 123, …, 128)로 구성될 수 있고, 8개의 스위치드 커패시터 셀 각각은 입력전압을 충방전하는 공통 커패시터, 공통 커패시터에 입력전압을 충전시키고, 충전된 전압이 세 개의 출력단자로 출력되도록 스위칭하는 세 개의 스위치열을 포함할 수 있다.
즉, 8개의 스위치드 커패시터 셀 중 제1 스위치드 커패시터 셀(121)은 공통 커패시터(1212), 제1 스위치열(1214), 제2 스위치열(1216), 및 제3 스위치열(1218)을 포함하고, 제2 스위치드 커패시터 셀(122)도 공통 커패시터(1222), 제1 스위치열(1224), 제2 스위치열(1226), 및 제3 스위치열(1228)을 포함, 동일한 방식으로, 제8 스위치드 커패시터 셀(128)도 공통 커패시터(1282), 제1 스위치열(1284), 제2 스위치열(1286), 및 제3 스위치열(1288)을 각각 포함한다.
이때, 도 2에 도시된 바와 같이, 8개의 스위치드 커패시터 셀(121, 122, …, 128)은 세 개의 출력단자를 공유하도록 연결되어 있으므로, 8개의 스위치드 커패시터 셀 각각에 포함된 제1 스위치열, 즉, 8개의 제1 스위치열(1214, 1224, 1234, …, 1284)에 의해 제1 출력단자(VOUT _A)로 제1 출력전압이 출력되게 된다.
그리고, 8개의 스위치드 커패시터 셀 각각에 포함된 8개의 제2 스위치열(1216, 1226, 1236, …, 1286)에 의해 제2 출력단자(VOUT _B)로 제2 출력전압이 출력되게 되고, 8개의 스위치드 커패시터 셀 각각에 포함된 8개의 제3 스위치열(1218, 1228, 1238, …, 1288)에 의해 제3 출력단자(VOUT _C)로 제3 출력전압이 출력되게 된다.
이와 같이, 각 출력단자로 출력전압이 출력되므로, 다수의 스위치열의 개수는 다수의 출력단자의 개수와 동일한 것이 바람직하다.
그리고, 출력부(120)는 8개의 스위치드 커패시터 셀로 구성되므로, 본 발명에서는 제어신호 생성부(110)가 8비트 2진 카운터를 이용하여 8개의 스위치드 커패시터 셀의 동작을 위한 제어신호를 생성하는 것으로 가정하여 설명하기로 한다.
즉, 제1 8비트 2진 카운터에 의해 8개의 스위치드 커패시터 셀에 포함된 총 8개의 제1 스위치열의 동작이 제어되고, 제2 8비트 2진 카운터에 의해 8개의 제2 스위치열, 그리고, 순차적으로, 제8 8비트 2진 카운터에 의해 8개의 제8 스위치열의 동작이 제어된다.
한편, 본 발명이 이에 한정되는 것은 아니며, 필요에 따라 더 높은 개수의 스위치드 커패시터 셀 및 이에 상응하는 더 높은 비트의 2진 카운터가 사용될 수 있음은 당업자에게 자명하다.
그리고, 8개의 스위치드 커패시터 셀 각각에 포함된 다수의 스위치열은 세 개인 것으로, 하나의 스위치열은 네 개의 스위치로 이루어지는 것으로 가정하기로 하나, 요구되는 다중 출력의 개수에 따라, 다수의 스위치열의 개수도 변경될 수 있다.
이하, 본 발명의 일 실시예에 따른 DC-DC 컨버터(100)에 의해, 세 개의 출력전압 중 제1 출력전압이 세 개의 출력단자 중 제1 출력단자(VOUT _A)로 출력되고, 이때, 제1 출력전압은 8개의 스위치드 커패시터 셀에 각각 포함된 세 개의 스위치열 중 제1 스위치열, 즉, 8개의 제1 스위치열의 동작에 의해 출력 레벨이 결정되는 동작을 중심으로 설명하기로 한다.
시스템온칩 방식의 설계를 위하여, 본 발명의 일 실시예에 따른 스위치는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 소자인 것이 바람직하다.
출력 레벨의 결정 동작을 설명하기에 앞서, 도 3을 참조하여, 제1 스위치드 커패시터 셀(121)에 포함된 공통 커패시터(1212)와 제1 내지 제3 스위치열(1214 내지 1218)의 연결 관계에 대해 보다 상세히 설명하면 다음과 같다.
먼저, 제1 스위치열(1214)은 앞서 설명한 바와 같이, 네 개의 스위치로 이루어질 수 있고, 네 개의 스위치 중 제1-1 스위치(1214a)의 일단에는 입력전압(VDD)이 인가된다.
그리고, 제2-1 스위치(1214b)의 일단이 제1-1 스위치(1214a)의 타단 및 공통 커패시터(1212)의 일단과 연결되고, 순차적으로, 제1-2 스위치(1214c)의 일단이 제2-1 스위치(1214b)의 타단 및 제1 출력단자(VOUT _A)와 연결된다.
그리고, 제2-2 스위치(1214d)의 일단이 제1-2 스위치(1214c)의 타단 및 공통 커패시터(1212)의 타단이 연결되고, 제2-2 스위치(1214d)의 타단은 접지와 연결되어 회로도가 구성된다.
다음으로, 제2 스위치열(1216)도 네 개의 스위치로 이루어질 수 있고, 네 개의 스위치 중 제1-1 스위치(1216a)의 일단에 입력전압(VDD)이 인가되게 된다.
그리고, 제2-1 스위치(1216b)의 일단이 제1-1 스위치(1216a)의 타단, 공통 커패시터(1212)의 일단, 및 제1 스위치열의 제1-1 스위치(1214a)의 타단과 연결되고, 순차적으로, 제1-2 스위치(1216c)의 일단이 제2-1 스위치(1216b)의 타단 및 제2 출력단자(VOUT _B)와 연결된다.
그리고, 제2-2 스위치(1216d)의 일단이 제1-2 스위치(1216c)의 타단, 공통 커패시터(1212)의 타단, 및 제1 스위치열의 제1-2 스위치(1214c)의 타단과 연결되고, 제2-2 스위치(1216d)의 타단은 접지와 연결된다.
동일한 방식으로, 제3 스위치열(1218)의 네 개의 스위치 중 제1-1 스위치(1218a)의 일단에 입력전압(VDD)이 인가되고, 제2-1 스위치(1218b)의 일단이 제1-1 스위치(1218a)의 타단, 공통 커패시터(1212)의 일단, 제1 스위치열의 제1-1 스위치(1214a)의 타단, 및 제2 스위치열의 제1-1 스위치(1216a)의 타단과 연결된다.
그리고, 제1-2 스위치(1218c)의 일단이 제2-1 스위치(1218b)의 타단 및 제3 출력단자(VOUT _C)와 연결되며, 제2-2 스위치(1218d)의 일단은 제1-2 스위치(1218c)의 타단, 공통 커패시터(1212)의 타단, 제1 스위치열의 제1-2 스위치(1214c)의 타단, 및 제2 스위치열의 제1-2 스위치(1216c)의 타단과 연결되고, 제2-2 스위치(1218d)의 타단은 접지와 연결된다.
한편, 앞서 설명한 바와 같이, 8개의 스위치드 커패시터 셀(121, 122, …, 128)은 세 개의 출력단자(VOUT _A, VOUT _B, VOUT _C)를 공유하도록 연결되어 있으므로, 제1 출력단자(VOUT _A)는 제1 스위치드 커패시터 셀(121)의 제1 스위치열의 제2-1 스위치(1214b)의 타단 및 제1-2 스위치(1214c) 일단과 연결될 뿐만 아니라, 제2 스위치드 커패시터 셀(122)의 제1 스위치열의 제2-1 스위치(1224b)의 타단 및 제1-2 스위치(1224c) 일단과도 연결되고, 순차적으로, 제8 스위치드 커패시터 셀(128)의 제1 스위치열의 제2-1 스위치(1284b)의 타단 및 제1-2 스위치(1284c) 일단과 연결되게 된다. 제2 출력단자(VOUT _B) 및 제3 출력단자(VOUT _C)에 대해서도, 동일한 바, 보다 상세한 설명은 생략한다.
이하, 도 1 내지 도 4를 참조하여, 8개의 제1 스위치열의 동작에 의해 제1 출력단자(VOUT _A)로 출력되는 제1 출력전압의 레벨이 결정되는 동작을 중심으로, 본 발명의 일 실시예에 따른 DC-DC 컨버터(100)의 전압 출력 방법을 보다 상세히 설명한다.
앞서 설명한 바와 같이, 제어신호 생성부(110)는 제1 비교기(111) 및 제2 비교기(112)에 의한 비교 결과를 이용하여 제1 출력단자(VOUT _A)로 출력되는 제1 출력전압이 기준전압 레벨과 상응되도록 하는 스위칭 제어신호를 생성한다.
이때, 제1 비교기(111)는 제1 출력단자(VOUT _A)로 출력되는 제1 출력전압을 제1 기준전압(VREF_A_H)과 비교한 결과를 제어신호 생성부(110)에 제공하고, 제2 비교기(112)는 제2 기준전압(VREF _A_L)과 비교한 결과를 제어신호 생성부(110)에 제공할 수 있다.
본 발명에서는 제1 기준전압(VREF _A_H)이 제2 기준전압(VREF _A_L)보다 높은 것으로 가정하여 설명하기로 하며, 차이는 0.1V인 것으로 가정한다.
즉, 제어신호 생성부(110)는 두 비교기에 의한 비교 결과에 기초하여 제1 출력전압이 제1 기준전압과 제2 기준전압의 사이에 해당하는 값을 갖도록 하는 제1 스위칭 제어신호를 생성한다.
보다 상세하게, 제1 비교기(111) 및 제2 비교기(112)에 의한 비교 결과, 출력전압이 제1 기준전압 및 제2 기준전압보다 높은 것으로 판단된 경우, 제어신호 생성부(110)는 출력전압을 낮추기 위한 제어신호로서, 일례로, 다운(down) 신호를 발생할 수 있다.
그리고, 두 비교기에 의한 비교 결과, 출력전압이 제1 기준전압 및 제2 기준전압보다 낮은 경우, 제어신호 생성부(110)는 출력전압을 높이기 위한 제어신호로서, 일례로, 업(up) 신호를 발생할 수 있다.
또한, 두 비교기에 의한 비교 결과, 출력전압이 제1 기준전압 및 제2 기준전압 사이에 존재하는 것으로 판단된 경우, 제어신호 생성부는 출력전압을 그대로 유지시키기 위한 제어신호로서, 일례로, 록(lock) 신호를 발생할 수 있다.
본 발명의 일 실시예에 따르면, 상기의 업, 다운, 록 신호의 발생은 제어신호 생성부(110)에 포함된 업/다운 결정부(113)에 의해 수행될 수 있다.
계속하여, 제어신호 생성부(110)는 발생된 업, 다운, 록 신호를 이용하여 8개의 스위치드 커패시터 셀을 구성하고 있는 8개의 제1 스위치열을 제어하기 위한 동기화된 2진 카운터 형태의 비트를 출력한다.
보다 상세하게, 제어신호 생성부(110)는 업/다운 결정부(113)에 의해 발생된 업 신호를 이용하여 매 클럭마다 1씩 더해진 값의 비트를 출력할 수 있고, 다운 신호를 이용하여 매 클럭마다 1씩 감산된 값의 비트를 출력할 수 있다.
그리고, 이러한 출력 비트의 크기에 상응하여 8개의 제1 스위치열이 제어되게 되고, 이로써, 제1 출력단자를 통하여 출력되는 제1 출력전압의 레벨이 결정되는 것이다.
본 발명의 일 실시예에 따르면, 비트의 출력은 DCpM(Digital Capacitance Modulation) 제어부(114)에 의해 수행될 수 있다.
다음으로, 제어신호 생성부(110)는 출력 비트, 즉, DCpM 제어부(114)에 의해 출력될 수 있는 8비트 2진 카운터 형태의 비트 및 입력된 클럭을 이용하여 출력 비트가 하이(high)이면 클럭을 출력하고, 로우(low)이면 클럭을 출력하지 않을 수 있다.
본 발명의 일 실시예에 따르면, 출력 비트와 입력된 클럭을 이용한 클럭의 출력은 디코더(115)에 의해 수행될 수 있다.
한편, 많은 수의 위상을 사용할수록 출력전압의 리플(ripple)은 감소되게 되므로, 본 발명의 일 실시예에 따른 제어신호 생성부(110)는 0˚, 45˚, 90˚, 135˚ 네 개의 위상을 출력하는 4-위상 발생기(116)를 더 포함할 수 있다.
즉, 4-위상 발생기(116)는 입력된 클럭을 이용하여 상기의 네 개의 위상을 출력함으로써, 인터리브드(interleaved) 위상 방식이 본 발명에 적용될 수 있도록 한다.
스위치드 커패시터 컨버터는 인덕터 기반의 스위칭 컨버터 대비 다수의 인터리브드 위상 방식을 적용하기 용이하고, 출력전압의 리플 감소는 부하 커패시터의 용량을 대폭 줄이거나 사용하지 않는 설계를 가능하게 하므로, 시스템온칩 방식에 유리하다.
또한, 본 발명의 일 실시예에 따른 제어신호 생성부(110)는 하나의 입력된 클럭을 서로 다른 데드 타임(dead time)을 갖는 두 개의 클럭으로 출력하는 논오버 클럭(non over clock) 발생기(117)를 더 포함할 수 있다.
PMOS로 이루어진 스위치와 NMOS로 이루어진 스위치가 동시에 켜지는 경우에는 VDD와 GND가 연결되어 컨버터의 효율이 저하될 수 있으므로, 이러한 서로 다른 데드 타임을 갖는 두 개의 클럭에 의해 두 스위치가 동시에 켜지지 않도록 한다.
도 4는 본 발명의 일 실시예에 따른 스위칭 제어신호를 이용하여 제어되는 제1 스위치열의 동작을 설명하는 도면이며, 도 4에 도시된 바와 같이, 디코더와 드라이버에 의해 제1 스위치열을 구성하는 네 개의 스위치의 동작, 즉, 네 개의 MOSFET의 게이트(gate)에 인가되는 전압이 결정됨을 확인할 수 있다.
그리고, 제1 스위치열과 함께 하나의 스위치드 커패시터 셀 내에 포함된 제2 스위치열 및 제3 스위치열도 동일한 방식으로 동작되게 된다.
이와 같이, 본 발명에 따르면, 고효율 다중 출력이 가능하고 출력 전압의 리플을 효율적으로 감소시킬 수 있는 장점이 있다.
본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
100 : 스위치드 커패시터를 이용한 다중 출력 DC-DC 컨버터
110 : 제어신호 생성부 111 : 제1 비교기
112 : 제2 비교기 113 : 업/다운 결정부
114 : DCpM 제어부 115 : 디코더
116 : 4-위상 발생기 117 : 논오버 클럭 발생기
120 : 출력부 121~128 : 8개의 스위치드 커패시터 셀
1212 : 공통 커패시터 1214~1218 : 세 개의 스위치열
1214a~1214c : 네 개의 스위치

Claims (7)

  1. 다수의 출력전압이 각각의 기준전압 레벨과 상응되도록 하는 스위칭 제어신호를 생성하는 제어신호 생성부; 및
    상기 스위칭 제어신호에 기초하여 입력전압을 다수의 출력단자로 출력하는 출력부;를 포함하되,
    상기 출력부는, 상기 다수의 출력단자를 공유하는 N(2 이상의 자연수)개의 스위치드 커패시터 셀;을 포함하고,
    상기 N개의 스위치드 커패시터 셀 각각은, 상기 입력전압을 충방전하는 공통 커패시터; 및 상기 공통 커패시터에 상기 입력전압을 충전시키고, 상기 충전된 전압이 상기 다수의 출력단자로 출력되도록 스위칭하는 다수의 스위치열;을 포함하되,
    상기 다수의 스위치열의 개수는 상기 다수의 출력단자의 개수와 동일하고, 상기 다수의 스위치열 중 제1 스위치열은 상기 충전된 전압이 상기 다수의 출력단자 중 제1 출력단자로 출력되도록 스위칭하는 것을 특징으로 하는 스위치드 커패시터를 이용한 다중 출력 DC-DC 컨버터.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 스위치열은, 일단에 상기 입력전압이 인가되는 제1-1 스위치;
    일단이 상기 제1-1 스위치의 타단 및 상기 공통 커패시터의 일단과 연결되는 제2-1 스위치;
    일단이 상기 제2-1 스위치의 타단 및 상기 제1 출력단자와 연결되는 제1-2 스위치; 및
    일단이 상기 제1-2 스위치의 타단 및 상기 공통 커패시터의 타단과 연결되고, 타단은 접지와 연결되는 제2-2 스위치;를 포함하는 것을 특징으로 하는 스위치드 커패시터를 이용한 다중 출력 DC-DC 컨버터.
  4. 제3항에 있어서,
    상기 다수의 스위치열 중 제2 스위치열은 상기 충전된 전압이 상기 다수의 출력단자 중 제2 출력단자로 출력되도록 스위칭하며,
    상기 제2 스위치열은, 일단에 상기 입력전압이 인가되는 제1-1 스위치;
    일단이 상기 제1 스위치열의 제1-1 스위치의 타단, 상기 제2 스위치열의 제1-1 스위치의 타단, 및 상기 공통 커패시터의 일단과 연결되는 제2-1 스위치;
    일단이 상기 제2 스위치열의 제2-1 스위치의 타단 및 상기 제2 출력단자와 연결되는 제1-2 스위치; 및
    일단이 상기 제1 스위치열의 제1-2 스위치의 타단, 상기 제2 스위치열의 제1-2 스위치의 타단, 및 상기 공통 커패시터의 타단과 연결되고, 타단은 접지와 연결되는 제2-2 스위치;를 포함하는 것을 특징으로 하는 스위치드 커패시터를 이용한 다중 출력 DC-DC 컨버터.
  5. 제1항에 있어서,
    상기 제어신호 생성부는, 상기 제1 출력단자로 출력되는 제1 출력전압을 제1 기준전압과 비교하는 제1 비교기; 및
    상기 제1 출력전압을 제2 기준전압과 비교하는 제2 비교기;를 포함하되,
    상기 제1 비교기와 상기 제2 비교기의 비교 결과에 기초하여 상기 제1 출력전압이 상기 제1 기준전압과 제2 기준전압의 사이에 해당하는 값을 갖도록 하는 제1 스위칭 제어신호를 생성하는 것을 특징으로 하는 스위치드 커패시터를 이용한 다중 출력 DC-DC 컨버터.
  6. 제5항에 있어서,
    상기 제어신호 생성부는 N비트 2진 카운터를 이용하여 상기 제1 스위칭 제어신호를 생성하되,
    상기 N개의 스위치드 커패시터 셀을 구성하는 N개의 상기 제1 스위치열은 상기 N비트 2진 카운터 값에 상응하여 동작하는 것을 특징으로 하는 스위치드 커패시터를 이용한 다중 출력 DC-DC 컨버터.
  7. 제6항에 있어서,
    상기 제어신호 생성부는 상기 비교기에 의한 비교 결과 상기 제1 출력전압이 상기 제1 기준전압 및 제2 기준전압보다 낮은 경우에 상기 N비트 2진 카운터에 1을 더하고, 상기 제1 출력전압이 상기 제1 기준전압 및 제2 기준전압보다 높은 경우에 상기 N비트 2진 카운터에 1을 빼는 것을 특징으로 하는 스위치드 커패시터를 이용한 다중 출력 DC-DC 컨버터.
KR1020130017448A 2013-02-19 2013-02-19 스위치드 커패시터를 이용한 다중 출력 ｄｃ-ｄｃ 컨버터 KR101419645B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130017448A KR101419645B1 (ko) 2013-02-19 2013-02-19 스위치드 커패시터를 이용한 다중 출력 ｄｃ-ｄｃ 컨버터
PCT/KR2013/005942 WO2014129707A1 (ko) 2013-02-19 2013-07-04 스위치드 커패시터를 이용한 다중 출력 ｄｃ-ｄｃ 컨버터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130017448A KR101419645B1 (ko) 2013-02-19 2013-02-19 스위치드 커패시터를 이용한 다중 출력 ｄｃ-ｄｃ 컨버터

Publications (1)

Publication Number Publication Date
KR101419645B1 true KR101419645B1 (ko) 2014-07-17

Family

ID=51391468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130017448A KR101419645B1 (ko) 2013-02-19 2013-02-19 스위치드 커패시터를 이용한 다중 출력 ｄｃ-ｄｃ 컨버터

Country Status (2)

Country Link
KR (1) KR101419645B1 (ko)
WO (1) WO2014129707A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170045953A (ko) * 2015-10-20 2017-04-28 에스케이하이닉스 주식회사 다중 출력 dc-dc 컨버터 시스템
CN108880235A (zh) * 2018-07-25 2018-11-23 华南理工大学 单输入多输出m开关组dc-dc变换器及其控制方法
CN108923651A (zh) * 2018-07-25 2018-11-30 华南理工大学 单输入双输出三开关组dc-dc变换器及其控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6643151B1 (en) * 1999-06-25 2003-11-04 The Board Of Trustees Of The University Of Illinois Multiple output dynamically regulated charge pump power converter
US20040264223A1 (en) 2003-06-30 2004-12-30 Intel Corporation Switched capacitor power converter
US20050231127A1 (en) 2004-03-30 2005-10-20 Isao Yamamoto Boost controller capable of step-up ratio control
JP2006060939A (ja) 2004-08-20 2006-03-02 Handotai Rikougaku Kenkyu Center:Kk 出力可変型電源回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000061787A (ko) * 1999-03-31 2000-10-25 이형도 멀티 레인지 커패시턴스를 이용한 전압제어발진기
JP2010115049A (ja) * 2008-11-07 2010-05-20 Murata Mfg Co Ltd マルチ出力スイッチング電源装置
KR20120060532A (ko) * 2010-12-02 2012-06-12 엘지이노텍 주식회사 직류／직류 컨버터 권선 조절 장치 및 이를 이용한 다중 출력 직류／직류 컨버터
JP5689016B2 (ja) * 2011-04-19 2015-03-25 新電元工業株式会社 電源装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6643151B1 (en) * 1999-06-25 2003-11-04 The Board Of Trustees Of The University Of Illinois Multiple output dynamically regulated charge pump power converter
US20040264223A1 (en) 2003-06-30 2004-12-30 Intel Corporation Switched capacitor power converter
US20050231127A1 (en) 2004-03-30 2005-10-20 Isao Yamamoto Boost controller capable of step-up ratio control
JP2006060939A (ja) 2004-08-20 2006-03-02 Handotai Rikougaku Kenkyu Center:Kk 出力可変型電源回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170045953A (ko) * 2015-10-20 2017-04-28 에스케이하이닉스 주식회사 다중 출력 dc-dc 컨버터 시스템
KR102285407B1 (ko) 2015-10-20 2021-08-03 에스케이하이닉스 주식회사 다중 출력 dc-dc 컨버터 시스템
CN108880235A (zh) * 2018-07-25 2018-11-23 华南理工大学 单输入多输出m开关组dc-dc变换器及其控制方法
CN108923651A (zh) * 2018-07-25 2018-11-30 华南理工大学 单输入双输出三开关组dc-dc变换器及其控制方法
CN108923651B (zh) * 2018-07-25 2021-06-08 华南理工大学 单输入双输出三开关组dc-dc变换器及其控制方法

Also Published As

Publication number Publication date
WO2014129707A1 (ko) 2014-08-28

Similar Documents

Publication Publication Date Title
US20220360168A1 (en) Pump capacitor configuration for switched capacitor circuits
El-Damak et al. A 93% efficiency reconfigurable switched-capacitor DC-DC converter using on-chip ferroelectric capacitors
CN102334164B (zh) 开关电容器电压转换器
Macy et al. A 1.2 MHz, 25 V to 100 V GaN-based resonant Dickson switched-capacitor converter with 1011 W/in3 (61.7 kW/L) power density
US20140306674A1 (en) Charge and discharge signal circuit and dc-dc converter
US20120153912A1 (en) Controller for a Power Converter and Method of Operating the Same
KR20090033077A (ko) 변환기 회로 및 이러한 변환기 회로의 작동 방법
Ki et al. Design and analysis of on-chip charge pumps for micro-power energy harvesting applications
KR101419645B1 (ko) 스위치드 커패시터를 이용한 다중 출력 ｄｃ-ｄｃ 컨버터
US20150069838A1 (en) Integrated Switch-Capacitor DC-DC Converter and Method Thereof
Allasasmeh et al. Charge reusing in switched-capacitor voltage multipliers with reduced dynamic losses
CN110874111B (zh) 具有增强的线性度的电流模式反馈源极跟随器
Zhang et al. Gain-enhanced monolithic charge pump with simultaneous dynamic gate and substrate control
Kudva et al. High power-density, hybrid inductive/capacitive converter with area reuse for multi-domain DVS
Ahsanuzzaman et al. A configurable power management IC for low-volume dc-dc converter applications with high frequency current programmed mode control
WO2011012338A1 (en) Method and an apparatus for controlling the switches of a boost converter composed of plural bridge devices
Kailuke et al. Design and implementation of low power dickson charge pump in 0.18 μm CMOS process
JP6730849B2 (ja) チャージポンプ回路用の駆動回路、及びチャージポンプ回路
Zhao et al. A multi-output on-chip switched-capacitor DC-DC converter for near-and sub-threshold power modes
Gobbi et al. A discussion on exponential-gain charge pump
CN116032114A (zh) 切换电容功率级以及切换电容变压器
Liu et al. Fully-integrated PMOS-based charge pumps in standard CMOS process without high-voltage switches
Shiau et al. A novel static CTS charge pump with voltage level controller for DC-DC converters
Karadi et al. Switched-Capacitor Power-Converter topology overview and performance comparison
Abdulslam et al. 5-Level buck converter with reduced inductor size suitable for on-chip integration

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 6