KR101418264B1 - Semiconductor package manufacturing method - Google Patents
Semiconductor package manufacturing method Download PDFInfo
- Publication number
- KR101418264B1 KR101418264B1 KR1020130003775A KR20130003775A KR101418264B1 KR 101418264 B1 KR101418264 B1 KR 101418264B1 KR 1020130003775 A KR1020130003775 A KR 1020130003775A KR 20130003775 A KR20130003775 A KR 20130003775A KR 101418264 B1 KR101418264 B1 KR 101418264B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor
- temperature
- lead
- molding member
- semiconductor package
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 240
- 238000004519 manufacturing process Methods 0.000 title claims description 50
- 238000000465 moulding Methods 0.000 claims abstract description 159
- 239000000758 substrate Substances 0.000 claims abstract description 109
- 238000000034 method Methods 0.000 claims description 108
- 230000008569 process Effects 0.000 claims description 84
- 229910000679 solder Inorganic materials 0.000 claims description 19
- 238000009954 braiding Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 4
- 238000010329 laser etching Methods 0.000 claims description 3
- 238000007650 screen-printing Methods 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 description 18
- 230000001070 adhesive effect Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 13
- 229920005989 resin Polymers 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- 238000007599 discharging Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 239000004593 Epoxy Substances 0.000 description 7
- IAYPIBMASNFSPL-UHFFFAOYSA-N Ethylene oxide Chemical group C1CO1 IAYPIBMASNFSPL-UHFFFAOYSA-N 0.000 description 6
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 6
- 239000000654 additive Substances 0.000 description 6
- 239000011256 inorganic filler Substances 0.000 description 6
- 229910003475 inorganic filler Inorganic materials 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 229920002050 silicone resin Polymers 0.000 description 6
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 6
- 230000000996 additive effect Effects 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 239000011800 void material Substances 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- WABPQHHGFIMREM-BKFZFHPZSA-N lead-212 Chemical compound [212Pb] WABPQHHGFIMREM-BKFZFHPZSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
Description
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 기판 상에 접착된 반도체 다이를 몰딩하는 몰딩 부재와 그 상부에 형성된 리드(또는 히트 스프레더)를 포함하는 반도체 패키지 및 그 제조 방법에 관한 것이다.
The present invention relates to a semiconductor package, and more particularly, to a semiconductor package including a molding member for molding a semiconductor die bonded onto a substrate and a lead (or heat spreader) formed on the molding member and a method of manufacturing the same.
잘 알려진 바와 같이, 반도체 패키지는 반도체 칩(다이)을 외부 환경으로부터 보호해 주는 기능과 반도체 칩이 반도체 기판(인쇄회로기판)과 전기적으로 원만하게 연결되도록 해 주는 기능 등을 제공하는데, 이러한 반도체 패키지에서는 동작시에 내부에서 발생되는 열을 외부로 방출하는 열 방출 수단을 채용하는 것이 일반적이다.As is well known, the semiconductor package provides a function of protecting the semiconductor chip (die) from the external environment and a function of electrically connecting the semiconductor chip to the semiconductor substrate (printed circuit board) smoothly. It is general to adopt a heat releasing means for releasing the heat generated in the inside to the outside during operation.
즉, 다이 형태의 반도체 소자는 습기, 온도 등에 따라 그 특성이 민감하게 변화하는 특성을 갖기 때문에 반도체 소자가 동작하면서 열을 많이 발생하는 경우, 반도체 다이를 반도체 패키지로 가공하는 조립 과정에서 내부에서 발생하는 외부로 효과적으로 방출할 수 있는 수단(예컨대, 히트싱크, 방열 기능을 갖는 리드 등)을 채용하게 된다.That is, since the die-shaped semiconductor element has characteristics that its characteristics change sensitively according to moisture, temperature, and the like, when a large amount of heat is generated while the semiconductor element operates, (For example, a heat sink, a lead having a heat-radiating function, or the like) capable of effectively emitting the heat to the outside.
이를 위하여, 종래 반도체 패키지에서는 반도체 다이의 상단 등에 내부에서 발생되는 열을 외부로 방출시키는 구조를 갖는다.To this end, the conventional semiconductor package has a structure for discharging heat generated inside the upper end of the semiconductor die to the outside.
도 1은 종래 반도체 패키지의 일예에 대한 단면도로서, 종래 일예의 반도체 패키지는 반도체 기판(102), 도전성 범프(104), 반도체 다이(106), 열전달 부재(108)(TIM : thermal interface materials), 접착제(110), 리드(112) 및 솔더볼(114) 등을 포함한다. 여기에서, 리드(112)는 모자(hat)형 리드로 정의될 수 있다.1 is a cross-sectional view of an example of a conventional semiconductor package. The semiconductor package of the prior art includes a
도 1을 참조하면, 반도체 기판(102)에는 그 하면과 상면에 적어도 하나 이상의 도전성 비아를 통해 전기적으로 연결되는 배선 패턴(입출력 패드)들이 형성되어 있으며, 상면의 배선 패턴들은 도전성 범프(104)를 통해 반도체 다이(106)의 하면에 형성된 대응하는 본드 패드들(도시 생략)에 전기적으로 연결되고, 하면의 배선 패턴들에는 솔더볼(114)이 부착(용착)된다.1, wiring patterns (input / output pads) electrically connected to at least one or more conductive vias are formed on the lower surface and the upper surface of the
즉, 반도체 다이(106)는 도시 생략된 각 본드 패드에 형성되는 도전성 범프(104)를 통해 반도체 기판(102)에 물리적/전기적으로 연결(접착)되는 구조를 가지며, 도전성 범프(104)는 몰딩 수지 등에 의해 언더필되고, 반도체 다이(106)의 상부에는 내부에서 발생하는 열을 외부로 방출시키는 열전달 부재(108)가 형성된다.That is, the
그리고, 그 상부에 열전달 부재(108)가 형성된 반도체 다이(106)를 밀봉하면서 그 내측 하면이 열전달 부재(108)의 상면에 맞닿는 형태로 접착제(110)를 통해 반도체 기판(102)상에 리드(112)가 접착되는데, 이러한 리드(112)는 열전달 부재(108)와 함께 반도체 다이(106)의 동작시에 발생하는 열을 외부로 방출(배출)시키는 기능을 제공한다. 여기에서, 반도체 다이(106)의 측면 부분들은 에어갭 형태를 갖게 된다.The semiconductor die 106 on which the
이러한 구조의 종래 반도체 패키지는 도전성 범프(104)를 이용하여 반도체 기판(102) 상에 반도체 다이(106)를 접착한 후 도전성 범프(104)를 몰딩 수지로 몰딩한 후 큐어링(경화)하며, 반도체 다이(106)의 상부에 열전달 부재(108)를 형성하고, 반도체 기판(102)의 목표 위치에 접착제(110)를 도포하며, 이후 접착제(110)를 통해 리드(112)를 반도체 기판(102) 상에 접착하는 공정을 수행함으로써, 반도체 패키지를 완성한다.In the conventional semiconductor package having such a structure, after the
도 2는 종래 반도체 패키지의 다른 예에 대한 단면도로서, 종래 다른 예의 반도체 패키지는 반도체 기판(202), 도전성 범프(204), 반도체 다이(206), 열전달 부재(208)(TIM), 접착제(210), 리드(212) 및 솔더볼(214) 등을 포함한다. 여기에서, 리드(212)는 평탄(flat)형 리드로 정의될 수 있다.2 is a cross-sectional view of another example of a conventional semiconductor package. A semiconductor package of another prior art example includes a semiconductor substrate 202, a
즉, 도 2에 도시된 반도체 패키지는 리드로서 모자(hat)형 리드가 아닌 평탄(flat)형 리드를 채용한다는 점에 있어서, 도 1에 도시된 반도체 패키지와 차이점을 가질 뿐 그 이외의 구성부재들의 구조 및 기능은 도 1에 도시된 대응하는 구성부재들과 실질적으로 동일하다.That is, the semiconductor package shown in FIG. 2 differs from the semiconductor package shown in FIG. 1 in that it adopts a flat type lead instead of a hat type lead as a lead, Are substantially the same as the corresponding constituent members shown in Fig.
따라서, 도 2의 반도체 패키지는, 도 1의 반도체 패키지와 동일 유사하게, 도전성 범프(204)를 이용하여 반도체 기판(202) 상에 반도체 다이(206)를 접착한 후 도전성 범프(204)를 몰딩 수지로 몰딩한 후 큐어링(경화)하며, 반도체 다이(206)의 상부에 열전달 부재(208)를 형성하고, 반도체 기판(202)의 목표 위치에 접착제(210)를 도포하며, 이후 접착제(210)를 통해 리드(212)를 반도체 기판(202) 상에 접착하는 공정을 수행함으로써 반도체 패키지를 완성한다.
Therefore, the semiconductor package of FIG. 2 is similar to the semiconductor package of FIG. 1 except that the
그러나, 종래의 반도체 패키지는 반도체 기판에 리드를 부착하기 전에 도전성 범프를 몰딩 수지로 몰딩한 후 큐어링하는 공정을 실시하고, 반도체 다이의 상부에 열전달 부재를 형성하는 증착 공정을 실시하며, 반도체 기판의 소정 위치에 리드의 부착을 위한 접착제를 도포하는 공정 등을 실시해야만 하기 때문에 반도체 패키지의 제작을 위한 전체적인 공정이 매우 복잡하게 되는 문제가 있으며, 그로 인해 생산 수율이 저하될 뿐만 아니라 패키지의 제조원가를 불필요하게 상승시키는 요인을 제공하고 있다.However, in the conventional semiconductor package, the conductive bumps are molded with the molding resin before the leads are attached to the semiconductor substrate, and then a curing process is performed. A deposition process for forming a heat transfer member on the semiconductor die is performed. A step of applying an adhesive for attaching a lead to a predetermined position of the semiconductor package, and the like. Therefore, there is a problem that the overall process for manufacturing a semiconductor package becomes very complicated, thereby causing a decrease in the production yield, And provides a factor that unnecessarily raises.
또한, 종래의 반도체 패키지는 반도체 다이의 상부에만 열전달 부재가 형성되고, 반도체 다이의 주변이 에어갭으로 존재하기 때문에 내부에서 발생된 열의 외부 방출이 원활하지 못하게 되는 문제가 있으며, 이러한 문제는 결국 반도체 패키지의 신뢰도를 저하시키는 요인으로 작용하고 있는 실정이다.
In addition, in the conventional semiconductor package, since the heat transfer member is formed only on the upper portion of the semiconductor die and the periphery of the semiconductor die exists as an air gap, there is a problem that the external heat generated from the inside is not smoothly emitted. The reliability of the package is deteriorated.
본 발명은, 일 관점에 따라, 범프를 통해 기판 상에 접착된 반도체 다이와, 상기 반도체 다이를 몰딩 매립하는 필름 타입의 고온 EMC 몰딩 부재와, 상기 고온 EMC 몰딩 부재 상에 접착된 리드를 포함하며, 상기 고온 EMC 몰딩 부재가 열전달 부재로서 기능하는 반도체 패키지를 제공한다.The present invention provides, in accordance with an aspect, a semiconductor die bonded onto a substrate via a bump, a film type high temperature EMC molding member for molding and embedding the semiconductor die, and a lead bonded on the high temperature EMC molding member, And the high-temperature EMC molding member functions as a heat transfer member.
본 발명의 상기 리드는, 모자(hat)형 리드 또는 평탄(flat)형 리드일 수 있다.The lead of the present invention may be a hat type lead or a flat type lead.
본 발명은, 다른 관점에 따라, 범프를 통해 반도체 다이가 접착된 기판을 준비하는 과정과, 상기 반도체 다이와 당면하게 될 내측 전면에 필름 타입의 고온 EMC 몰딩 부재가 접착된 리드를 준비하는 과정과, 상기 리드를 상기 기판 상의 목표 위치에 정렬시키는 과정과, 몰딩 및 큐어링 공정을 실시하여 상기 고온 EMC 몰딩 부재로 상기 반도체 다이를 몰딩 매립함과 동시에 상기 리드를 상기 고온 EMC 몰딩 부재의 전면에 접착시키는 과정을 포함하는 반도체 패키지 제조 방법을 제공한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of preparing a substrate to which a semiconductor die is bonded through a bump, preparing a lead to which a film- Aligning the lead to a target position on the substrate; performing a molding and curing process to mold the semiconductor die with the high-temperature EMC molding member and to bond the lead to the front surface of the high-temperature EMC molding member The present invention also provides a method of manufacturing a semiconductor package.
본 발명의 상기 몰딩 및 큐어링 공정은 상기 리드를 가압하는 조건에서 수행될 수 있으며, 상기 고온 EMC 몰딩 부재는 열전달 부재로서 기능할 수 있다.The molding and curing process of the present invention may be performed under conditions that pressurize the leads, and the high temperature EMC molding member may function as a heat transfer member.
본 발명은, 또 다른 관점에 따라, 범프를 통해 반도체 다이가 접착된 기판을 준비하는 과정과, 상기 기판 상의 전면에 필름 타입의 고온 EMC 몰딩 부재를 정렬시키는 과정과, 리드를 상기 고온 EMC 몰딩 부재 상의 목표 위치에 정렬시키는 과정과, 몰딩 및 큐어링 공정을 실시하여 상기 고온 EMC 몰딩 부재로 상기 반도체 다이를 몰딩 매립함과 동시에 상기 리드를 상기 고온 EMC 몰딩 부재에 접착시키는 과정을 포함하는 반도체 패키지 제조 방법을 제공한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of preparing a substrate to which a semiconductor die is adhered via a bump, aligning a film type high-temperature EMC molding member on the entire surface of the substrate, Molding the semiconductor die with the high-temperature EMC molding member and bonding the lead to the high-temperature EMC molding member by performing a molding and curing process, ≪ / RTI >
본 발명은, 또 다른 관점에 따라, 각 범프를 통해 다수의 반도체 다이들이 접착된 기판 스트림을 준비하는 과정과, 상기 다수의 반도체 다이와 각각 대응하는 다수의 리드가 형성되며, 상기 다수의 반도체 다이와 당면하게 될 내측 전면에 필름 타입의 고온 EMC 몰딩 부재가 접착된 리드 스트림을 준비하는 과정과, 상기 리드 스트림을 상기 기판 스트림 상의 목표 위치에 정렬시키는 과정과, 몰딩 및 큐어링 공정을 실시하여 상기 고온 EMC 몰딩 부재로 각 반도체 다이를 몰딩 매립함과 동시에 각 리드를 대응하는 각 고온 EMC 몰딩 부재에 접착시키는 과정과, 상기 기판 스트림에 형성된 소잉 라인을 절단하는 소잉 공정을 통해 개별 반도체 패키지로 분리하는 과정을 포함하는 반도체 패키지 제조 방법을 제공한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor die, comprising the steps of preparing a substrate stream to which a plurality of semiconductor dies are bonded through each bump, forming a plurality of leads each corresponding to the plurality of semiconductor dies, Preparing a lead stream having a film type high-temperature EMC molding member adhered to an inner front surface to be etched, aligning the lead stream at a target position on the substrate stream, and performing a molding and curing process, A step of molding each semiconductor die with a molding member and bonding each lead to each corresponding high-temperature EMC molding member, and a step of separating into individual semiconductor packages through a sawing step of cutting the sawing line formed in the substrate stream The present invention also provides a method for manufacturing a semiconductor package.
본 발명은, 또 다른 관점에 따라, 각 범프를 통해 다수의 반도체 다이들이 접착된 기판 스트림을 준비하는 과정과, 상기 기판 스트림 상의 전면에 필름 타입의 고온 EMC 몰딩 부재를 정렬시키는 과정과, 상기 다수의 반도체 다이와 각각 대응하는 다수의 리드가 형성된 리드 스트림을 상기 고온 EMC 몰딩 부재 상의 목표 위치에 정렬시키는 과정과, 몰딩 및 큐어링 공정을 실시하여 상기 고온 EMC 몰딩 부재로 각 반도체 다이를 몰딩 매립함과 동시에 각 리드를 대응하는 각 고온 EMC 몰딩 부재에 접착시키는 과정과, 상기 기판 스트림에 형성된 소잉 라인을 절단하는 소잉 공정을 통해 개별 반도체 패키지로 분리하는 과정을 포함하는 반도체 패키지 제조 방법을 제공한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device comprising the steps of preparing a substrate stream to which a plurality of semiconductor dies are adhered through each bump, aligning a film type high temperature EMC molding member on the entire surface of the substrate stream, Aligning a lead stream having a plurality of leads corresponding to the semiconductor die of the semiconductor die to a target position on the high-temperature EMC molding member; performing molding and curing processes to mold each semiconductor die by the high- Bonding the leads to respective corresponding high-temperature EMC molding members, and separating the individual semiconductor packages through a sawing process for cutting the sawing lines formed in the substrate stream.
본 발명은, 또 다른 관점에 따라, EMI 차폐를 필요로 하는 다수의 반도체 다이, 다수의 솔더볼 및 각 접지 라인 영역 상에 형성된 다수의 도전성 범프가 형성된 기판 스트림을 준비하는 과정과, 상기 기판 스트림 상의 전면에 필름 타입의 EMC 몰딩 부재를 정렬시킨 후 몰딩 공정을 실시하여 상기 기판 스트림의 전면을 몰딩하는 과정과, 상기 EMC 몰딩 부재의 일부를 선택 식각하여 상기 다수의 솔더볼의 상부를 노출시키는 과정과, 상기 각 접지 라인 영역에 있는 상기 EMC 몰딩 부재를 소잉 라인의 폭보다 적어도 큰 폭의 개구를 갖도록 선택 제거하여 상기 다수의 도전성 범프의 상부를 노출시키는 과정과, 상기 개구에 접지 라인용의 도전성 페이스트를 충진시키는 과정과, 브레이딩 공정을 통해 상기 도전성 페이스트 하단에 형성된 상기 소잉 라인을 절단하는 소잉 공정을 통해 개별 반도체 패키지로 분리하는 과정을 포함하는 반도체 패키지 제조 방법을 제공한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device comprising the steps of: preparing a plurality of semiconductor dice requiring EMI shielding, a plurality of solder balls and a plurality of conductive bumps formed on each ground line region, A step of molding a front surface of the substrate stream by performing a molding process after aligning a film type of EMC molding member on the whole surface, a step of exposing an upper portion of the plurality of solder balls by selectively etching a part of the EMC molding member, Exposing an upper portion of the plurality of conductive bumps by selectively removing the EMC molding member in each of the ground line regions so as to have openings having a width at least greater than a width of a sawing line; And the sawing line formed at the lower end of the conductive paste is cut through a braiding process And separating the semiconductor package into individual semiconductor packages through a soaking process.
본 발명의 상기 다수의 솔더볼의 상부는 레이저 식각 공정을 통해 노출될 수 있으며, 상기 선택 제거는 브레이딩 공정을 통해 수행될 수 있다.The upper portion of the plurality of solder balls of the present invention may be exposed through a laser etching process, and the selective removal may be performed through a braiding process.
본 발명의 상기 도전성 페이스트는 Cu 페이스트일 수 있으며, 스크린 프린팅 기법을 통해 상기 개구에 충진될 수 있다.
The conductive paste of the present invention may be a Cu paste, and may be filled into the opening through a screen printing technique.
본 발명은, 필름 타입의 고온 EMC 몰딩 부재를 이용하는 몰딩 및 큐어링 공정을 통해 반도체 다이가 접착된 기판의 전면을 몰딩함과 동시에 리드를 고온 EMC 몰딩 부재 상에 접착시킴으로써, 반도체 패키지의 제작 공정을 간소화할 수 있으며, 이를 통해 생산 수율의 증가 및 제조원가의 절감을 실현할 수 있다.The present invention relates to a method of manufacturing a semiconductor package by molding a front surface of a substrate to which a semiconductor die is bonded through a molding and curing process using a film type high temperature EMC molding member and bonding the leads to a high temperature EMC molding member It is possible to realize an increase in production yield and a reduction in manufacturing cost.
또한, 본 발명은 반도체 다이가 접착된 기판과 리드 사이의 전체 공간을 열전달 특성이 상대적으로 우수한 EMC 몰딩 부재로 충진함으로써, 열전달 특성이 우수한 반도체 패키지를 제작할 수 있으며, 이를 통해 반도체 패키지의 제품 신뢰도를 증진시킬 수 있다.
In addition, the present invention can manufacture a semiconductor package having excellent heat transfer characteristics by filling the entire space between the substrate on which the semiconductor die is bonded and the lead with an EMC molding member having a relatively good heat transfer characteristic, .
도 1은 종래 반도체 패키지의 일예에 대한 단면도,
도 2는 종래 반도체 패키지의 다른 예에 대한 단면도,
도 3은 본 발명의 일실시 예에 따른 반도체 패키지의 단면도,
도 4a 내지 4c는 본 발명의 일실시 예에 따른 반도체 패키지를 제작하는 일예의 주요 과정을 도시한 공정 순서도,
도 5a 내지 5c는 본 발명의 일실시 예에 따른 반도체 패키지를 제작하는 다른 예의 주요 과정을 도시한 공정 순서도,
도 6은 본 발명의 다른 실시 예에 따른 반도체 패키지의 단면도,
도 7a 내지 7c는 본 발명의 다른 실시 예에 따른 반도체 패키지를 제작하는 일예의 주요 과정을 도시한 공정 순서도,
도 8a 내지 8c는 본 발명의 다른 실시 예에 따른 반도체 패키지를 제작하는 다른 예의 주요 과정을 도시한 공정 순서도,
도 9a 내지 9c는 본 발명의 또 다른 실시 예에 따라 반도체 패키지를 제작하는 주요 과정을 도시한 공정 순서도,
도 10a 내지 10c는 본 발명의 또 다른 실시 예에 따라 반도체 패키지를 제작하는 주요 과정을 도시한 공정 순서도,
도 11a 내지 11e는 본 발명의 또 다른 실시 예에 따라 반도체 패키지를 제작하는 주요 과정을 도시한 공정 순서도.1 is a cross-sectional view of an example of a conventional semiconductor package,
2 is a cross-sectional view of another example of a conventional semiconductor package,
3 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention,
4A to 4C are process flow diagrams showing a main process of an example of manufacturing a semiconductor package according to an embodiment of the present invention,
5A to 5C are process flow diagrams showing a main process of another example of manufacturing a semiconductor package according to an embodiment of the present invention,
6 is a cross-sectional view of a semiconductor package according to another embodiment of the present invention,
7A to 7C are process flow diagrams showing a main process of an example of manufacturing a semiconductor package according to another embodiment of the present invention,
8A to 8C are process flow diagrams showing a main process of another example of manufacturing a semiconductor package according to another embodiment of the present invention,
9A to 9C are process flow diagrams showing a main process of fabricating a semiconductor package according to another embodiment of the present invention,
10A to 10C are process flow diagrams showing a main process of fabricating a semiconductor package according to another embodiment of the present invention;
11A to 11E are process flow diagrams showing a main process of fabricating a semiconductor package according to another embodiment of the present invention.
먼저, 본 발명의 장점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되는 실시 예들을 참조하면 명확해질 것이다. 여기에서, 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 발명의 범주를 명확하게 이해할 수 있도록 하기 위해 예시적으로 제공되는 것이므로, 본 발명의 기술적 범위는 청구항들에 의해 정의되어야 할 것이다.First, the advantages and features of the present invention, and how to accomplish them, will be clarified with reference to the embodiments to be described in detail with reference to the accompanying drawings. While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.
아울러, 아래의 본 발명을 설명함에 있어서 공지 기능 또는 구성 등에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들인 것으로, 이는 사용자, 운용자 등의 의도 또는 관례 등에 따라 달라질 수 있음은 물론이다. 그러므로, 그 정의는 본 명세서의 전반에 걸쳐 기술되는 기술사상을 토대로 이루어져야 할 것이다.In the following description of the present invention, detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. It is to be understood that the following terms are defined in consideration of the functions of the present invention, and may be changed according to intentions or customs of a user, an operator, and the like. Therefore, the definition should be based on the technical idea described throughout this specification.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
[실시 예1][Example 1]
도 3은 본 발명의 일실시 예에 따른 반도체 패키지의 단면도로서, 본 실시 예의 반도체 패키지는 반도체 기판(302), 도전성 범프(304), 반도체 다이(306), 고온 EMC(에폭시 몰드 컴파운드) 몰딩 부재(308), 리드(310) 및 솔더볼(312) 등을 포함할 수 있다. 여기에서, 고온 EMC 몰딩 부재(308)는 필름 타입의 고온 EMC 몰딩 부재일 수 있으며, 리드(310)는 히트 스프레더로 정의될 수 있다.3 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention. The semiconductor package of this embodiment includes a
도 3을 참조하면, 비록 도면에서의 상세 도시는 생략하였으나, 반도체 기판(302)에는 그 하면과 상면에 적어도 하나 이상의 도전성 비아를 통해 전기적으로 연결되는 배선 패턴(입출력 패드)들이 형성되어 있으며, 상면의 배선 패턴들은 도전성 범프(304)를 통해 반도체 다이(306)의 하면에 형성된 대응하는 본드 패드들(도시 생략)에 전기적으로 연결되고, 하면의 배선 패턴들에는 도시 생략된 보드와의 접속을 위한 솔더볼(312)이 부착(용착)된다.3, wiring patterns (input / output pads) electrically connected to at least one of the lower surface and the upper surface of the
또한, 반도체 다이(306)를 완전히 몰딩 매립하는 형태로 고온 EMC 몰딩 부재(308)가 형성되며, 고온 EMC 몰딩 부재(308)의 상부에는 모자(hat) 형상의 리드(310)가 부착되는 구조를 갖는다. 여기에서, 리드(310)는 히트 스프레더로서 정의될 수 있으며, 고온 EMC 몰딩 부재(308)와 함께 반도체 다이(306)의 동작시에 발생하는 열을 외부로 방출(배출)시키는 기능을 제공한다. 이때, 고온 EMC 몰딩 부재(308)는 필름 타입의 고온 EMC 몰딩 부재를 이용하는 몰딩 및 큐어링 공정을 통해 형성될 수 있다.In addition, a high-temperature
여기에서, 고온 EMC 몰딩 부재(308)는 반도체 다이(306)을 반도체 기판(302)에 접착시키는 도전성 범프(304) 사이의 빈 공간을 매립하는 몰딩 수지로의 기능, 리드(310)를 반도체 기판(302)에 접착시키는 접착제로의 기능, 내부에서 발생하는 열을 외부로 방출시키는 열전달 부재로서의 기능 등을 제공할 수 있다.Here, the high-temperature
그리고, 반도체 기판(302)과 리드(310) 사이를 빈 공간 없이 고온 EMC 몰딩 부재(308)로 완전 충진시키는 본 실시 예의 반도체 패키지는 모자 형상의 리드를 갖는 FCBGA 패키지로 정의될 수 있다.The semiconductor package of this embodiment, which completely fills the space between the
다음에, 상술한 바와 같은 구조를 갖는 본 실시 예의 반도체 패키지를 제작하는 일련의 과정에 대하여 상세하게 설명한다.Next, a series of processes for fabricating the semiconductor package of this embodiment having the above-described structure will be described in detail.
도 4a 내지 4c는 본 발명의 일실시 예에 따른 반도체 패키지를 제작하는 일예의 주요 과정을 도시한 공정 순서도이다.4A to 4C are process flow diagrams illustrating a main procedure of an example of manufacturing a semiconductor package according to an embodiment of the present invention.
도 4a를 참조하면, 전극 패드들(도시 생략)에 연결되는 다수의 범프들을 포함하는 도전성 범프(304)를 통해 반도체 다이(306)가 접착된 반도체 기판(302)을 준비하고, 다시 도 4b에 도시된 바와 같이, 반도체 다이(306)와 당면하게 될 내측 전면에 필름 타입의 고온 EMC 몰딩 부재(308)가 접착된 리드(310)를 준비한다.Referring to FIG. 4A, a
다음에, 고온 EMC 몰딩 부재(308)가 반도체 기판(302) 쪽을 향하도록 하여 리드(310)를 반도체 기판(302) 상의 목표 위치에 정렬시킨다.Next, the
이어서, 리드(310)를 소정의 압력으로 가압하는 조건에서 몰딩 및 큐어링 공정을 실시함으로써, 일예로서 도 4c에 도시된 바와 같이, 고온 EMC 몰딩 부재(308)가 리드(310)와 반도체 기판(302) 사이를 완전히 충진(몰딩 매립)하는 형태를 갖는 반도체 패키지를 완성한다.4C, a high-temperature
여기에서, 반도체 기판(302)과 리드(310) 사이를 빈 공간 없이 완전히 충진시키는 고온 EMC 몰딩 부재(308)는 도전성 범프(304) 사이의 빈 공간을 매립하는 몰딩 수지로의 기능과 리드(310)를 반도체 기판(302)에 접착시키는 접착제로의 기능과 내부에서 발생하는 열을 외부로 방출시키는 열전달 부재로서의 기능을 수행한다. 이를 위해, 고온 EMC 몰딩 부재(308)는 열전도 특성이 상대적으로 우수한 금속성 접착 물질, 예컨대 실리콘, 에폭시, 우레탄 레진 중 어느 하나 또는 둘 이상의 혼합물에 무기물 필러와 첨가제 등이 혼합된 점착제 등이 함유될 수 있다.Here, the high-temperature
도 5a 내지 5c는 본 발명의 일실시 예에 따른 반도체 패키지를 제작하는 다른 예의 주요 과정을 도시한 공정 순서도이다.5A to 5C are process flow diagrams showing main processes of another example of manufacturing a semiconductor package according to an embodiment of the present invention.
도 5a를 참조하면, 전극 패드들(도시 생략)에 연결되는 다수의 범프들을 포함하는 도전성 범프(304)를 통해 반도체 다이(306)가 접착되고, 반도체 다이(306)를 포함하는 반도체 기판(302)의 전면에 필름 타입의 고온 EMC 몰딩 부재(308)가 접착된 반도체 기판(302)을 준비하고, 다시 도 5b에 도시된 바와 같이, 모자 형상을 갖는 리드(310)를 준비한다.5A, a
즉, 본 실시 예의 반도체 패키지 제조 방법은, 필름 타입의 고온 EMC 몰딩 부재(308)를 리드(310)의 내측에 미리 접착시키는 도 4의 실시 예와는 달리, 필름 타입의 고온 EMC 몰딩 부재(308)를 반도체 다이(306)가 형성된 반도체 기판(302)의 전면에 접착시킨다는 점에 차이를 갖는다.That is, unlike the embodiment of FIG. 4 in which the film type high-temperature
다음에, 리드(310)의 내측 면이 반도체 기판(302) 쪽을 향하도록 하여 리드(310)를 반도체 기판(302) 상의 목표 위치에 정렬시킨다.Next, the
이어서, 리드(310)를 소정의 압력으로 가압하는 조건에서 몰딩 및 큐어링 공정을 실시함으로써, 일예로서 도 5c에 도시된 바와 같이, 고온 EMC 몰딩 부재(308)가 리드(310)와 반도체 기판(302) 사이를 완전히 충진(몰딩 매립)하는 형태를 갖는 반도체 패키지를 완성한다.5C, a high-temperature
여기에서, 반도체 기판(302)과 리드(310) 사이를 빈 공간 없이 완전히 충진시키는 고온 EMC 몰딩 부재(308)는, 도 4에 도시된 대응하는 구성부재와 동일하게, 도전성 범프(304) 사이의 빈 공간을 매립하는 몰딩 수지로의 기능과 리드(310)를 반도체 기판(302)에 접착시키는 접착제로의 기능과 내부에서 발생하는 열을 외부로 방출시키는 열전달 부재로서의 기능을 수행한다. 이를 위해, 고온 EMC 몰딩 부재(308)는 열전도 특성이 상대적으로 우수한 금속성 접착 물질, 예컨대 실리콘, 에폭시, 우레탄 레진 중 어느 하나 또는 둘 이상의 혼합물에 무기물 필러와 첨가제 등이 혼합된 점착제가 함유될 수 있다.
Here, the high-temperature
[실시 예2][Example 2]
도 6은 본 발명의 다른 실시 예에 따른 반도체 패키지의 단면도로서, 본 실시 예의 반도체 패키지는 반도체 기판(602), 도전성 범프(604), 반도체 다이(606), 고온 EMC 몰딩 부재(608) 및 리드(610) 등을 포함할 수 있다. 여기에서, 고온 EMC 몰딩 부재(608)는 필름 타입의 고온 EMC 몰딩 부재일 수 있으며, 리드(610)는 히트 스프레더로 정의될 수 있다.6 is a cross-sectional view of a semiconductor package according to another embodiment of the present invention. The semiconductor package of this embodiment includes a
도 6을 참조하면, 도면에서의 상세 도시는 생략하였으나, 반도체 기판(602)에는 그 하면과 상면에 적어도 하나 이상의 도전성 비아를 통해 전기적으로 연결되는 배선 패턴(입출력 패드)들이 형성되어 있으며, 상면의 배선 패턴들은 도전성 범프(604)를 통해 반도체 다이(606)의 하면에 형성된 대응하는 본드 패드들(도시 생략)에 전기적으로 연결되고, 하면의 배선 패턴들에는 도시 생략된 보드와의 접속을 위한 솔더볼(도시 생략)이 부착(용착)될 수 있다.6, wiring patterns (input / output pads) electrically connected to the lower surface and the upper surface of the
또한, 반도체 다이(606)를 완전히 몰딩 매립하는 형태로 고온 EMC 몰딩 부재(608)가 형성되며, 고온 EMC 몰딩 부재(608)의 상부에는 평탄(flat) 형상의 리드(610)가 부착되는 구조를 갖는다. 여기에서, 리드(610)는 히트 스프레더로서 정의될 수 있으며, 고온 EMC 몰딩 부재(608)와 함께 반도체 다이(606)의 동작시에 발생하는 열을 외부로 방출(배출)시키는 기능을 제공한다. 이때, 고온 EMC 몰딩 부재(608)는 필름 타입의 고온 EMC 몰딩 부재를 이용하는 몰딩 및 큐어링 공정을 통해 형성될 수 있다.A high temperature
여기에서, 고온 EMC 몰딩 부재(608)는 반도체 다이(606)을 반도체 기판(602)에 접착시키는 도전성 범프(604) 사이의 빈 공간을 매립하는 몰딩 수지로의 기능, 리드(610)를 반도체 기판(602)에 접착시키는 접착제로의 기능, 내부에서 발생하는 열을 외부로 방출시키는 열전달 부재로서의 기능 등을 제공할 수 있다.Here, the high-temperature
그리고, 반도체 기판(602)과 리드(610) 사이를 빈 공간 없이 고온 EMC 몰딩 부재(608)로 완전 충진시키는 본 실시 예의 반도체 패키지는 평탄형 리드를 갖는 FCBGA 패키지로 정의될 수 있다.The semiconductor package of this embodiment in which the space between the
다음에, 상술한 바와 같은 구조를 갖는 본 실시 예의 반도체 패키지를 제작하는 일련의 과정에 대하여 상세하게 설명한다.Next, a series of processes for fabricating the semiconductor package of this embodiment having the above-described structure will be described in detail.
도 7a 내지 7c는 본 발명의 다른 실시 예에 따른 반도체 패키지를 제작하는 일예의 주요 과정을 도시한 공정 순서도이다.7A to 7C are process flow diagrams showing a main procedure of an example of manufacturing a semiconductor package according to another embodiment of the present invention.
도 7a를 참조하면, 전극 패드들(도시 생략)에 연결되는 다수의 범프들을 포함하는 도전성 범프(604)를 통해 반도체 다이(606)가 접착된 반도체 기판(602)을 준비하고, 다시 도 7b에 도시된 바와 같이, 반도체 다이(606)와 당면하게 될 측의 전면에 필름 타입의 고온 EMC 몰딩 부재(608)가 접착된 리드(610)를 준비한다.Referring to FIG. 7A, a
다음에, 고온 EMC 몰딩 부재(608)가 반도체 기판(602) 쪽을 향하도록 하여 리드(610)를 반도체 기판(602) 상의 목표 위치에 정렬시킨다.Next, the
이어서, 리드(610)를 소정의 압력으로 가압하는 조건에서 몰딩 및 큐어링 공정을 실시함으로써, 일예로서 도 7c에 도시된 바와 같이, 고온 EMC 몰딩 부재(608)가 리드(610)와 반도체 기판(602) 사이를 완전히 충진(몰딩 매립)하는 형태를 갖는 반도체 패키지를 완성한다.7C, a high-temperature
여기에서, 반도체 기판(602)과 리드(610) 사이를 빈 공간 없이 완전히 충진시키는 고온 EMC 몰딩 부재(608)는 도전성 범프(604) 사이의 빈 공간을 매립하는 몰딩 수지로의 기능과 리드(610)를 반도체 기판(602)에 접착시키는 접착제로의 기능과 내부에서 발생하는 열을 외부로 방출시키는 열전달 부재로서의 기능을 수행한다. 이를 위해, 고온 EMC 몰딩 부재(608)는 열전도 특성이 상대적으로 우수한 금속성 접착 물질, 예컨대 실리콘, 에폭시, 우레탄 레진 중 어느 하나 또는 둘 이상의 혼합물에 무기물 필러와 첨가제 등이 혼합된 점착제 등이 함유될 수 있다.Here, the high-temperature
도 8a 내지 8c는 본 발명의 다른 실시 예에 따른 반도체 패키지를 제작하는 다른 예의 주요 과정을 도시한 공정 순서도이다.8A to 8C are process flowcharts showing main processes of another example of manufacturing a semiconductor package according to another embodiment of the present invention.
도 8a를 참조하면, 전극 패드들(도시 생략)에 연결되는 다수의 범프들을 포함하는 도전성 범프(604)를 통해 반도체 다이(606)가 접착되고, 반도체 다이(606)를 포함하는 반도체 기판(602)의 전면에 필름 타입의 고온 EMC 몰딩 부재(608)가 접착된 반도체 기판(602)을 준비하고, 다시 도 8b에 도시된 바와 같이, 모자 형상을 갖는 리드(610)를 준비한다.8A, a
즉, 본 실시 예의 반도체 패키지 제조 방법은, 필름 타입의 고온 EMC 몰딩 부재(608)를 리드(610)의 일 측면에 미리 접착시키는 도 7의 실시 예와는 달리, 필름 타입의 고온 EMC 몰딩 부재(608)를 반도체 다이(606)가 형성된 반도체 기판(602)의 전면에 접착시킨다는 점에 차이를 갖는다.That is, unlike the embodiment of FIG. 7, in which the film type high temperature
다음에, 리드(610)의 일 측면이 반도체 기판(602) 쪽을 향하도록 하여 리드(610)를 반도체 기판(602) 상의 목표 위치에 정렬시킨다.Next, the
이어서, 리드(610)를 소정의 압력으로 가압하는 조건에서 몰딩 및 큐어링 공정을 실시함으로써, 일예로서 도 8c에 도시된 바와 같이, 고온 EMC 몰딩 부재(608)가 리드(610)와 반도체 기판(602) 사이를 완전히 충진(몰딩 매립)하는 형태를 갖는 반도체 패키지를 완성한다.8C, a high-temperature
여기에서, 반도체 기판(602)과 리드(610) 사이를 빈 공간 없이 완전히 충진시키는 고온 EMC 몰딩 부재(608)는, 도 7에 도시된 대응하는 구성부재와 동일하게, 도전성 범프(604) 사이의 빈 공간을 매립하는 몰딩 수지로의 기능과 리드(610)를 반도체 기판(602)에 접착시키는 접착제로의 기능과 내부에서 발생하는 열을 외부로 방출시키는 열전달 부재로서의 기능을 수행한다. 이를 위해, 고온 EMC 몰딩 부재(608)는 열전도 특성이 상대적으로 우수한 금속성 접착 물질, 예컨대 실리콘, 에폭시, 우레탄 레진 중 어느 하나 또는 둘 이상의 혼합물에 무기물 필러와 첨가제 등이 혼합된 점착제가 함유될 수 있다.
Here, the high-temperature
[실시 예3][Example 3]
도 9a 내지 9c는 본 발명의 또 다른 실시 예에 따라 반도체 패키지를 제작하는 주요 과정을 도시한 공정 순서도이다.9A to 9C are process flow diagrams illustrating a main process of fabricating a semiconductor package according to another embodiment of the present invention.
본 실시 예에 따른 반도체 패키지 제조 방법은, 하나의 반도체 패키지를 단품으로 제작하는 도 6 및 도 7의 실시 예와는 달리, N M으로 된 다수의 반도체 다이(906)들이 접착된 기판 스트림(902)과 다수의 반도체 다이(906)와 각각 대응하는 다수의 리드(912)가 형성된 리드 스트림(910)을 이용하여 다수의 반도체 패키지를 동시 제작한다는 점에 차이를 갖는다. 여기에서, 기판 스트림(902)에는, 예컨대 브레이딩 공정 등을 통해 개별의 반도체 패키지로 분리하기 위한 소잉 라인(908)들이 형성되어 있다.Unlike the embodiment of FIGS. 6 and 7 in which one semiconductor package is manufactured as a single product, the semiconductor package manufacturing method according to this embodiment differs from the embodiment of FIGS. 6 and 7 in that a substrate stream 902 to which a plurality of semiconductor dies 906, And a plurality of semiconductor dies 906 and a lead stream 910 having a plurality of leads 912 corresponding to the plurality of semiconductor dies 906, respectively. Here, in the substrate stream 902, sawing lines 908 are formed for separation into individual semiconductor packages, for example, by a braiding process.
여기에서, 기판 스트림에 접착되는 각 반도체 다이(906)는, 전술한 도 6 및 도 7에 도시된 대응하는 구성부재와 동일한 구조 및 방법을 통해, 도전성 범프(904)를 통해 기판 스트림(902)의 각 위치에 접착될 수 있다.Here, each semiconductor die 906 adhered to the substrate stream is connected to the substrate stream 902 through the conductive bumps 904 through the same structure and method as the corresponding components shown in Figs. 6 and 7, As shown in FIG.
도 9a를 참조하면, 각각의 도전성 범프(904)를 통해 다수의 반도체 다이(906)가 접착된 기판 스트림(902)을 준비하고, 다시 도 9b에 도시된 바와 같이, 다수의 반도체 다이와 각각 대응하는 다수의 리드(912)가 형성되며, 기판 스트림(902)과 당면하게 될 측의 전면에 필름 타입의 고온 EMC 몰딩 부재(914)가 접착된 리드 스트림(910)을 준비한다.9A, a substrate stream 902 to which a plurality of semiconductor dies 906 are adhered via respective conductive bumps 904 is prepared and, again, as shown in FIG. 9B, A plurality of leads 912 are formed and a lead stream 910 is prepared in which a film type high-temperature EMC molding member 914 is bonded to the entire surface to be faced with the substrate stream 902.
다음에, 고온 EMC 몰딩 부재(914)가 기판 스트림(902)의 전면 방향을 향하도록 하여 리드 스트림(910)을 기판 스트림(902) 상의 목표 위치에 정렬시킨다.Next, the high temperature EMC molding member 914 is oriented in the front direction of the substrate stream 902 to align the lead stream 910 to the target position on the substrate stream 902.
이어서, 리드 스트림(910)을 소정의 압력으로 가압하는 조건에서 몰딩 및 큐어링 공정을 실시함으로써, 일예로서 도 9c에 도시된 바와 같이, 고온 EMC 몰딩 부재(914)가 각 리드(912)와 각 반도체 다이(906) 사이를 완전히 충진(몰딩 매립)하는 형상으로 제작한다. 즉, 몰딩 및 큐어링 공정을 통해 기판 스트림(902)과 리드 스트림(910) 사이의 공간이 고온 EMC 몰딩 부재(914)로 완전히 충진됨과 동시에 서로 접착되는 형상으로 제작된다.9C, a high-temperature EMC molding member 914 is formed on each lead 912 and each lead 910 and each lead 910, respectively, by performing molding and curing processes under the condition that the lead stream 910 is pressurized to a predetermined pressure. And the semiconductor dies 906 are completely filled (molded). That is, the space between the substrate stream 902 and the lead stream 910 is completely filled with the high-temperature EMC molding member 914 through the molding and curing process, and at the same time, they are made to adhere to each other.
여기에서, 기판 스트림(902)과 리드 스트림(910) 사이를 빈 공간 없이 완전히 충진시키는 고온 EMC 몰딩 부재(914)는 각 도전성 범프 사이의 빈 공간을 매립하는 몰딩 수지로의 기능과 리드와 반도체 기판을 접착시키는 접착제로의 기능과 내부에서 발생하는 열을 외부로 방출시키는 열전달 부재로서의 기능을 수행한다. 이를 위해, 고온 EMC 몰딩 부재(914)는 열전도 특성이 상대적으로 우수한 금속성 접착 물질, 예컨대 실리콘, 에폭시, 우레탄 레진 중 어느 하나 또는 둘 이상의 혼합물에 무기물 필러와 첨가제 등이 혼합된 점착제 등이 함유될 수 있다.Here, the high-temperature EMC molding member 914, which completely fills the space between the substrate stream 902 and the lead stream 910 without voids, functions as a molding resin for embedding void spaces between the respective conductive bumps, And functions as a heat transfer member for releasing heat generated from the inside to the outside. To this end, the high-temperature EMC molding member 914 may contain a metallic adhesive material having relatively good thermal conductivity characteristics, such as a pressure-sensitive adhesive in which an inorganic filler and an additive are mixed with any one or a mixture of two or more of silicone, epoxy and urethane resin have.
다시, 브레이딩 공정 등과 같은 소잉 공정을 통해 기판 스트림(902)에 형성된 소잉 라인(908)들을 절단하여 다수의 개별 반도체 패키지로 분리함으로써, 반도체 패키지들의 제작을 완료한다.Again, the sawing lines 908 formed in the substrate stream 902 are cut through a sawing process, such as a braiding process, and separated into a plurality of discrete semiconductor packages, thereby completing the fabrication of the semiconductor packages.
여기에서, 본 실시 예에 따라 기판 스트림과 리드 스트림을 이용하여 제작되는 각 반도체 패키지는 평탄 형상의 리드를 갖는 FCBGA 패키지 또는 fcCSP 패키지로 정의될 수 있다. 즉, 본 실시 예에 따른 제조 방법을 통해, 서로 다른 구조를 갖는 FCBGA 패키지 또는 fcCSP 패키지를 대량 생산할 수 있다.
Here, each semiconductor package manufactured using the substrate stream and the lead stream according to the present embodiment can be defined as an FCBGA package or a fcCSP package having a flat lead. That is, the FCBGA package or the fcCSP package having different structures can be mass-produced through the manufacturing method according to the present embodiment.
[실시 예4][Example 4]
도 10a 내지 10c는 본 발명의 또 다른 실시 예에 따라 반도체 패키지를 제작하는 주요 과정을 도시한 공정 순서도이다.10A to 10C are process flow diagrams illustrating a main process of fabricating a semiconductor package according to another embodiment of the present invention.
본 실시 예의 반도체 패키지 제조 방법은, 필름 타입의 고온 EMC 몰딩 부재를 리드 스트림의 일 측면에 미리 접착시키는 도 9의 실시 예와는 달리, 필름 타입의 고온 EMC 몰딩 부재를 다수의 반도체 다이가 형성된 기판 스트림의 전면에 접착시킨다는 점에 차이를 가지며, 그 이외의 구조 등은 도 9에 도시된 대응하는 구조와 실질적으로 동일하다.The method of manufacturing a semiconductor package of this embodiment differs from the embodiment of FIG. 9 in that a film type high-temperature EMC molding member is pre-adhered to one side of the lead stream, And the other structures are substantially the same as the corresponding structures shown in Fig.
도 10a를 참조하면, 각각의 도전성 범프(1004)를 통해 다수의 반도체 다이(1006)가 접착되고, 그 전면에 필름 타입의 고온 EMC 몰딩 부재(1008)가 접착된 기판 스트림(1002)을 준비하고, 다시 도 10b에 도시된 바와 같이, 다수의 반도체 다이와 각각 대응하는 다수의 리드(1014)가 형성된 리드 스트림(1012)을 준비한다.10A, a plurality of semiconductor dies 1006 are bonded through respective
다음에, 리드 스트림(1012)의 일측 면이 기판 스트림(1002)의 전면 방향을 향하도록 하여 리드 스트림(1012)을 기판 스트림(1002) 상의 목표 위치에 정렬시킨다.Next, the
이어서, 리드 스트림(1012)을 소정의 압력으로 가압하는 조건에서 몰딩 및 큐어링 공정을 실시함으로써, 일예로서 도 10c에 도시된 바와 같이, 고온 EMC 몰딩 부재(1008)가 각 리드(1014)와 각 반도체 다이(1006) 사이를 완전히 충진(몰딩 매립)하는 형상으로 제작한다. 즉, 몰딩 및 큐어링 공정을 통해 기판 스트림(1002)과 리드 스트림(1012) 사이의 공간이 고온 EMC 몰딩 부재(1008)로 완전히 충진됨과 동시에 서로 접착되는 형상으로 제작된다.Then, by performing the molding and curing process under the condition that the
여기에서, 기판 스트림(1002)과 리드 스트림(1012) 사이를 빈 공간 없이 완전히 충진시키는 고온 EMC 몰딩 부재(1008)는 각 도전성 범프 사이의 빈 공간을 매립하는 몰딩 수지로의 기능과 리드와 반도체 기판을 접착시키는 접착제로의 기능과 내부에서 발생하는 열을 외부로 방출시키는 열전달 부재로서의 기능을 수행한다. 이를 위해, 고온 EMC 몰딩 부재(1008)는 열전도 특성이 상대적으로 우수한 금속성 접착 물질, 예컨대 실리콘, 에폭시, 우레탄 레진 중 어느 하나 또는 둘 이상의 혼합물에 무기물 필러와 첨가제 등이 혼합된 점착제 등이 함유될 수 있다.Here, the high-temperature
다시, 브레이딩 공정 등과 같은 소잉 공정을 통해 기판 스트림(1002)에 형성된 소잉 라인(1010)들을 절단하여 다수의 개별 반도체 패키지로 분리함으로써, 반도체 패키지들의 제작을 완료한다.Again, the sawing lines 1010 formed in the substrate stream 1002 are cut through a sawing process, such as a braiding process, and separated into a plurality of discrete semiconductor packages, thereby completing the fabrication of the semiconductor packages.
여기에서, 본 실시 예에 따라 기판 스트림과 리드 스트림을 이용하여 제작되는 각 반도체 패키지는, 도 9의 실시 예에서와 마찬가지로, 평탄 형상의 리드를 갖는 FCBGA 패키지 또는 fcCSP 패키지로 정의될 수 있다. 즉, 본 실시 예에 따른 제조 방법을 통해, 서로 다른 구조를 갖는 FCBGA 패키지 또는 fcCSP 패키지를 대량 생산할 수 있다.
Here, each of the semiconductor packages manufactured using the substrate stream and the lead stream according to the present embodiment can be defined as an FCBGA package or a fcCSP package having a flat lead, as in the embodiment of Fig. That is, the FCBGA package or the fcCSP package having different structures can be mass-produced through the manufacturing method according to the present embodiment.
[실시 예5][Example 5]
본 발명에 따른 필름 타입의 EMC 몰딩 부재는 스트립(strip) 단위의 전자기파 간섭(EMI : electromagnetic wave interference) 차폐를 필요로 하는 반도체 패키지(즉, EMI 차폐 기능을 갖는 반도체 패키지)의 제작에 응용될 수 있다.The film-type EMC molding member according to the present invention can be applied to the fabrication of a semiconductor package (i.e., a semiconductor package having an EMI shielding function) requiring shielding of electromagnetic wave interference (EMI) on a strip basis have.
종래에는 반도체 다이와 솔더볼들이 접착된 상부 전면을 몰딩 부재로 몰딩하고, 스프레이 코팅 등의 공정을 실시하여 몰딩 부재의 전면 및 측면에 전도성 페이스트와 비전도성 페이스트를 도포하며, 이후 레이저 식각 등의 공정을 통해 몰딩 부재의 일부를 선택 제거하여 솔더볼의 상부를 노출시키는 방식으로 EMI 차폐 기능을 갖는 반도체 패키지를 제작하였다.Conventionally, a conductive paste and a nonconductive paste are applied to the front and side surfaces of the molding member by molding the upper surface with the semiconductor die and the solder balls adhered to the molding member and performing a process such as spray coating, A part of the molding member was selectively removed to expose an upper portion of the solder ball, thereby fabricating a semiconductor package having an EMI shielding function.
그러나, 종래의 반도체 패키지 제작 방법은 솔더볼의 노출을 위한 식각 공정을 진행할 때 접지 라인으로서 기능하는 측면의 도전성 페이스트가 손상되는 문제가 있으며, 이러한 문제는 반도체 패키지의 신뢰도를 저하시키는 요인으로 작용하고 있다.However, in the conventional semiconductor package fabrication method, there is a problem that the conductive paste on the side that functions as a ground line is damaged when the solder ball is exposed to the etching process. Such a problem is a cause of lowering the reliability of the semiconductor package .
따라서, 본 발명에서는 상술한 바와 같은 문제점들을 해결하기 위하여 필름 타입의 EMC 몰딩 부재를 이용하는 새로운 기법을 제안한다.Accordingly, the present invention proposes a new technique using a film-type EMC molding member to solve the above-mentioned problems.
도 11a 내지 11e는 본 발명의 또 다른 실시 예에 따라 반도체 패키지를 제작하는 주요 과정을 도시한 공정 순서도이다.11A to 11E are process flow diagrams showing a main process of fabricating a semiconductor package according to another embodiment of the present invention.
도 11a를 참조하면, EMI 차폐 기능을 필요로 하는 다수의 반도체 다이(1104), 솔더볼(1106)들 및 도전성 범프(1108)들이 형성된 기판 스트림(1102)을 준비하고, 리드(1112)와 필름 형태의 EMC 몰딩부재(1113)가 접착된 리드 스트림(1110)을 준비한다. 여기에서, 리드(1112)는, 예컨대 Cu 포일로서 대략 3 20㎛의 두께 범위를 가질 수 있고, 히트 스프레더로 정의될 수도 있으며, 후속하는 공정을 통해 형성되어질 접지 라인과 연결될 도전성 범프(1108)는, 예컨대 Cu 일 수 있다.11A, a
다음에, EMC 몰딩 부재(1114)가 기판 스트림(1102)의 전면 방향을 향하도록 하여 리드 스트림(1110)을 기판 스트림(1102) 상의 목표 위치에 정렬시킨 후 몰딩 공정을 실시함으로써 기판 스트림(1102)의 전면을 완전히 몰딩, 즉 기판 스트림(1102) 상에 형성된 다수의 반도체 다이, 솔더볼들 및 도전성 범프들을 몰딩 매립시킨다. 여기에서, EMC 몰딩 부재(1113)는 전술한 도 3 내지 도 10에 도시된 대응하는 구성부재와 동일한 재질일 수 있다.The
이어서, 레이저 식각 등과 같은 식각 공정을 실시하여 각 솔더볼들의 상부에 있는 리드와 EMC 몰딩 부재를 선택 제거함으로써, 일예로서 도 11b에 도시된 바와 같이, 각 솔더볼(1106)의 상부를 노출시킨다.Next, an etching process such as laser etching is performed to selectively expose the lead and the EMC molding member on top of each solder balls, thereby exposing the top of each
다시, 칼날의 폭이 상대적으로 큰 칼을 사용하는 1차 브레이딩 공정(또는 소잉 공정)을 실시하여 각 접지 라인 영역에 있는 리드(1112)와 EMC 몰딩 부재(1113)를 선택 제거함으로써, 일예로서 도 11c에 도시된 바와 같이, 도전성 범프(1108) 상에 소잉 라인의 폭보다 적어도 큰 폭을 갖는 개구(1114)를 형성, 즉 각 도전성 범프(1108)의 상부를 노출시킨다.The
여기에서, 각 접지 라인 영역이라 함은 후속하는 공정을 통해 반도체 기판의 측면에서 접지로 연결될 접지 라인이 형성될 부분을 의미하며, 이를 위해 개구(1114)의 폭은 기판 스트림(1102)을 개별 반도체 패키지로 분리하기 위한 소잉 라인의 폭보다 적어도 큰 폭으로 형성된다.Herein, each ground line region refers to a portion where a ground line to be connected to ground from a side surface of the semiconductor substrate is formed through a subsequent process. To this end, the width of the opening 1114 corresponds to the width of the
이후, 스크린 마스크를 이용하는 스크린 프린팅 등의 공정을 실시함으로써, 일예로서 도 11d에 도시된 바와 같이, 개구(1114)에 도전성 페이스트(1116a)(예컨대, Cu 페이스트)를 충진(매립)시킨다.Then, a process such as screen printing using a screen mask is performed to fill (embed) the conductive paste 1116a (e.g., Cu paste) in the opening 1114 as shown in Fig. 11D as an example.
마지막으로, 칼날의 폭이 상대적으로 작은 칼을 사용하는 2차 브레이딩 공정(또는 소잉 공정)을 실시하여 기판 스트림(1102)에 형성된 소잉 라인들을 따라 절단함으로써, 일예로서 도 11e에 도시된 바와 같이, EMI 차폐 기능을 갖는 다수의 개별 반도체 패키지로 분리한다.Finally, a secondary braiding process (or sawing process) using a knife having a relatively small blade width is performed to cut along the sawing lines formed in the
이때, 2차 브레이딩 공정에서는 1차 브레이딩 공정에서 사용된 칼의 폭보다 상대적으로 작은 폭을 갖는 칼을 사용하기 때문에 개구의 양 측면에 있는 도전성 페이스트가 제거되지 않고 잔류하게 되면, 이와 같이 잔류하는 도전성 페이스트는 하부의 도전성 범프(1108)에 연결되는 접지 라인(1116)으로서 기능하게 된다.At this time, in the second-order braiding process, since a knife having a width that is relatively smaller than the width of the knife used in the first-order braiding process is used, if the conductive paste on both sides of the opening remains without being removed, The conductive paste functions as a ground line 1116 connected to the underlying
여기에서, 본 실시 예에 따라 기판 스트림과 리드 스트림을 이용하여 제작되는 각 반도체 패키지는 평탄 형상의 리드를 갖는 접지(ground) FCBGA 패키지로 정의될 수 있다. 즉, 본 실시 예에 따른 제조 방법을 통해, 접지 FCBGA 패키지를 대량 생산할 수 있다.Here, each semiconductor package manufactured using the substrate stream and the lead stream according to the present embodiment can be defined as a ground FCBGA package having a flat lead. That is, the ground FCBGA package can be mass-produced through the manufacturing method according to the present embodiment.
이상의 설명은 본 발명의 기술사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 등이 가능함을 쉽게 알 수 있을 것이다. 즉, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것으로서, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the present invention as defined by the following claims. It is easy to see that this is possible. In other words, the embodiments disclosed in the present invention are not intended to limit the scope of the present invention but to limit the scope of the technical idea of the present invention.
따라서, 본 발명의 보호 범위는 후술되는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
Therefore, the scope of protection of the present invention should be construed in accordance with the following claims, and all technical ideas within the scope of equivalents should be interpreted as being included in the scope of the present invention.
302, 602 : 반도체 기판
304, 604, 904, 1004 : 도전성 범프
306, 606, 906, 1006 : 반도체 다이
308, 608, 914, 1008 : 고온 EMC 몰딩 부재
310, 610 : 리드
902, 1002 : 기판 스트림
910, 1012 : 리드 스트림302, 602: semiconductor substrate
304, 604, 904, 1004: conductive bump
306, 606, 906, 1006: semiconductor die
308, 608, 914, 1008: high temperature EMC molding member
310, 610: leads
902, 1002: substrate stream
910, 1012: Lead stream
Claims (23)
상기 반도체 다이와 당면하게 될 내측 전면에 필름 타입의 고온 EMC 몰딩 부재가 접착된 리드를 준비하는 과정과,
상기 리드를 상기 기판 상의 목표 위치에 정렬시키는 과정과,
몰딩 및 큐어링 공정을 실시하여 상기 고온 EMC 몰딩 부재로 상기 반도체 다이를 몰딩 매립함과 동시에 상기 리드를 상기 고온 EMC 몰딩 부재의 전면에 접착시키는 과정
을 포함하는 반도체 패키지 제조 방법.
Preparing a substrate to which a semiconductor die is bonded through a bump,
Preparing a lead to which a film type high-temperature EMC molding member is adhered to an inner front surface to be faced with the semiconductor die;
Aligning the lead to a target position on the substrate;
Molding and curing processes are performed to mold the semiconductor die by the high-temperature EMC molding member and to bond the lead to the front surface of the high-temperature EMC molding member
≪ / RTI >
상기 몰딩 및 큐어링 공정은,
상기 리드를 가압하는 조건에서 수행되는
반도체 패키지 제조 방법.
The method of claim 3,
The molding and curing process may comprise:
Is performed under the condition that the lead is pressed
A method of manufacturing a semiconductor package.
상기 고온 EMC 몰딩 부재는,
열전달 부재로서 기능하는
반도체 패키지 제조 방법.
The method of claim 3,
The high-temperature EMC molding member comprises:
Functioning as a heat transfer member
A method of manufacturing a semiconductor package.
상기 기판 상의 전면에 필름 타입의 고온 EMC 몰딩 부재를 정렬시키는 과정과,
리드를 상기 고온 EMC 몰딩 부재 상의 목표 위치에 정렬시키는 과정과,
몰딩 및 큐어링 공정을 실시하여 상기 고온 EMC 몰딩 부재로 상기 반도체 다이를 몰딩 매립함과 동시에 상기 리드를 상기 고온 EMC 몰딩 부재에 접착시키는 과정
을 포함하는 반도체 패키지 제조 방법.
Preparing a substrate to which a semiconductor die is bonded through a bump,
Aligning a film type high-temperature EMC molding member on the entire surface of the substrate;
Aligning the leads to a target location on the high-temperature EMC molding member;
Molding and curing process to mold the semiconductor die with the high-temperature EMC molding member and to bond the lead to the high-temperature EMC molding member
≪ / RTI >
상기 몰딩 및 큐어링 공정은,
상기 리드를 가압하는 조건에서 수행되는
반도체 패키지 제조 방법.
The method according to claim 6,
The molding and curing process may comprise:
Is performed under the condition that the lead is pressed
A method of manufacturing a semiconductor package.
상기 고온 EMC 몰딩 부재는,
열전달 부재로서 기능하는
반도체 패키지 제조 방법.
The method according to claim 6,
The high-temperature EMC molding member comprises:
Functioning as a heat transfer member
A method of manufacturing a semiconductor package.
상기 다수의 반도체 다이와 각각 대응하는 다수의 리드가 형성되며, 상기 다수의 반도체 다이와 당면하게 될 내측 전면에 필름 타입의 고온 EMC 몰딩 부재가 접착된 리드 스트림을 준비하는 과정과,
상기 리드 스트림을 상기 기판 스트림 상의 목표 위치에 정렬시키는 과정과,
몰딩 및 큐어링 공정을 실시하여 상기 고온 EMC 몰딩 부재로 각 반도체 다이를 몰딩 매립함과 동시에 각 리드를 대응하는 각 고온 EMC 몰딩 부재에 접착시키는 과정과,
상기 기판 스트림에 형성된 소잉 라인을 절단하는 소잉 공정을 통해 개별 반도체 패키지로 분리하는 과정
을 포함하는 반도체 패키지 제조 방법.
Preparing a substrate stream to which a plurality of semiconductor dies are adhered through each bump,
Preparing a lead stream to which a plurality of semiconductor dies and a plurality of leads corresponding to the plurality of semiconductor dies are formed and a film type high-temperature EMC molding member is adhered to the inner surface to be faced with the plurality of semiconductor dies,
Aligning the read stream with a target position on the substrate stream;
Molding and curing processes are performed to mold each semiconductor die by the high-temperature EMC molding member and to bond each lead to each corresponding high-temperature EMC molding member,
Separating the sawing line formed in the substrate stream into individual semiconductor packages through a sawing process
≪ / RTI >
상기 각 리드는,
평탄(flat)형 리드인
반도체 패키지 제조 방법.
10. The method of claim 9,
Each of the leads
Flat type lead-in
A method of manufacturing a semiconductor package.
상기 반도체 패키지는,
FCBGA 패키지 또는 fcCSP 패키지인
반도체 패키지 제조 방법.
10. The method of claim 9,
The semiconductor package includes:
In the FCBGA package or the fcCSP package
A method of manufacturing a semiconductor package.
상기 몰딩 및 큐어링 공정은,
상기 리드 스트림을 가압하는 조건에서 수행되는
반도체 패키지 제조 방법.
10. The method of claim 9,
The molding and curing process may comprise:
Is performed under the condition that the lead stream is pressurized
A method of manufacturing a semiconductor package.
상기 각 고온 EMC 몰딩 부재는,
열전달 부재로서 기능하는
반도체 패키지 제조 방법.
10. The method of claim 9,
Each of the high-temperature EMC molding members comprises:
Functioning as a heat transfer member
A method of manufacturing a semiconductor package.
상기 기판 스트림 상의 전면에 필름 타입의 고온 EMC 몰딩 부재를 정렬시키는 과정과,
상기 다수의 반도체 다이와 각각 대응하는 다수의 리드가 형성된 리드 스트림을 상기 고온 EMC 몰딩 부재 상의 목표 위치에 정렬시키는 과정과,
몰딩 및 큐어링 공정을 실시하여 상기 고온 EMC 몰딩 부재로 각 반도체 다이를 몰딩 매립함과 동시에 각 리드를 대응하는 각 고온 EMC 몰딩 부재에 접착시키는 과정과,
상기 기판 스트림에 형성된 소잉 라인을 절단하는 소잉 공정을 통해 개별 반도체 패키지로 분리하는 과정
을 포함하는 반도체 패키지 제조 방법.
Preparing a substrate stream to which a plurality of semiconductor dies are adhered through each bump,
Aligning a film type high-temperature EMC molding member on the entire surface of the substrate stream;
Aligning the lead stream having the plurality of semiconductor dies and the corresponding plurality of leads formed thereon at a target position on the high-temperature EMC molding member;
Molding and curing processes are performed to mold each semiconductor die by the high-temperature EMC molding member and to bond each lead to each corresponding high-temperature EMC molding member,
Separating the sawing line formed in the substrate stream into individual semiconductor packages through a sawing process
≪ / RTI >
상기 각 리드는,
평탄(flat)형 리드인
반도체 패키지 제조 방법.
15. The method of claim 14,
Each of the leads
Flat type lead-in
A method of manufacturing a semiconductor package.
상기 반도체 패키지는,
FCBGA 패키지 또는 fcCSP 패키지인
반도체 패키지 제조 방법.
15. The method of claim 14,
The semiconductor package includes:
In the FCBGA package or the fcCSP package
A method of manufacturing a semiconductor package.
상기 몰딩 및 큐어링 공정은,
상기 리드 스트림을 가압하는 조건에서 수행되는
반도체 패키지 제조 방법.
15. The method of claim 14,
The molding and curing process may comprise:
Is performed under the condition that the lead stream is pressurized
A method of manufacturing a semiconductor package.
상기 각 고온 EMC 몰딩 부재는,
열전달 부재로서 기능하는
반도체 패키지 제조 방법.
15. The method of claim 14,
Each of the high-temperature EMC molding members comprises:
Functioning as a heat transfer member
A method of manufacturing a semiconductor package.
상기 기판 스트림 상의 전면에 필름 타입의 EMC 몰딩 부재를 정렬시킨 후 몰딩 공정을 실시하여 상기 기판 스트림의 전면을 몰딩하는 과정과,
상기 EMC 몰딩 부재의 일부를 선택 식각하여 상기 다수의 솔더볼의 상부를 노출시키는 과정과,
상기 각 접지 라인 영역에 있는 상기 EMC 몰딩 부재를 소잉 라인의 폭보다 적어도 큰 폭의 개구를 갖도록 선택 제거하여 상기 다수의 도전성 범프의 상부를 노출시키는 과정과,
상기 개구에 접지 라인용의 도전성 페이스트를 충진시키는 과정과,
브레이딩 공정을 통해 상기 도전성 페이스트 하단에 형성된 상기 소잉 라인을 절단하는 소잉 공정을 통해 개별 반도체 패키지로 분리하는 과정
을 포함하는 반도체 패키지 제조 방법.
Preparing a plurality of semiconductor dice requiring EMI shielding, a plurality of solder balls and a plurality of conductive bumps formed on each ground line region,
Aligning a film-type EMC molding member on the entire surface of the substrate stream, and performing a molding process to mold the entire surface of the substrate stream;
Exposing an upper portion of the plurality of solder balls by selectively etching a part of the EMC molding member;
Exposing an upper portion of the plurality of conductive bumps by selectively removing the EMC molding member in each of the ground line regions so as to have openings having a width at least greater than a width of a sawing line;
Filling the opening with a conductive paste for a ground line,
Separating the sawing line formed at the lower end of the conductive paste through a braiding process into individual semiconductor packages through a sawing process
≪ / RTI >
상기 다수의 솔더볼의 상부는,
레이저 식각 공정을 통해 노출되는
반도체 패키지 제조 방법.
20. The method of claim 19,
The upper portions of the plurality of solder balls
Exposed through laser etching process
A method of manufacturing a semiconductor package.
상기 선택 제거는,
브레이딩 공정을 통해 수행되는
반도체 패키지 제조 방법.
20. The method of claim 19,
Preferably,
And is carried out through a braiding process
A method of manufacturing a semiconductor package.
상기 도전성 페이스트는,
Cu 페이스트인
반도체 패키지 제조 방법.
20. The method of claim 19,
In the conductive paste,
Cu paste-in
A method of manufacturing a semiconductor package.
상기 도전성 페이스트는,
스크린 프린팅 기법을 통해 상기 개구에 충진되는
반도체 패키지 제조 방법.23. The method of claim 22,
In the conductive paste,
And is filled in the opening through a screen printing technique
A method of manufacturing a semiconductor package.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130003775A KR101418264B1 (en) | 2013-01-14 | 2013-01-14 | Semiconductor package manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130003775A KR101418264B1 (en) | 2013-01-14 | 2013-01-14 | Semiconductor package manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101418264B1 true KR101418264B1 (en) | 2014-07-16 |
Family
ID=51741870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130003775A KR101418264B1 (en) | 2013-01-14 | 2013-01-14 | Semiconductor package manufacturing method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101418264B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010111768A (en) * | 2000-06-13 | 2001-12-20 | 마이클 디. 오브라이언 | Semiconductor package |
KR20050072421A (en) * | 2002-10-04 | 2005-07-11 | 도요 츠신기 가부시키가이샤 | Production method for surface-mounted saw device |
-
2013
- 2013-01-14 KR KR1020130003775A patent/KR101418264B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010111768A (en) * | 2000-06-13 | 2001-12-20 | 마이클 디. 오브라이언 | Semiconductor package |
KR20050072421A (en) * | 2002-10-04 | 2005-07-11 | 도요 츠신기 가부시키가이샤 | Production method for surface-mounted saw device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI700805B (en) | A semiconductor device with an electromagnetic interference (emi) shield | |
CN109637934B (en) | Electronic device and method of manufacturing the same | |
CN102339763B (en) | The method of assembling integrated circuit (IC)-components | |
JP5280014B2 (en) | Semiconductor device and manufacturing method thereof | |
KR101607981B1 (en) | Interposer and method for manufacturing the same, and semiconductor package using the same | |
US20120205697A1 (en) | Flip chip light emitting device package and manufacturing method thereof | |
TWI588952B (en) | Semiconductor packages and related manufacturing methods | |
KR101837511B1 (en) | Semiconductor package and method of manufacturing the same | |
US9748197B2 (en) | Methods for packaging integrated circuits | |
CN104051395A (en) | Chip package-in-package and method thereof | |
US8455989B2 (en) | Package substrate having die pad with outer raised portion and interior recessed portion | |
US7432601B2 (en) | Semiconductor package and fabrication process thereof | |
CN104458101A (en) | Side vented pressure sensor device | |
US9142523B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6797234B2 (en) | Semiconductor package structure and its manufacturing method | |
TWI776693B (en) | Structure and formation method of package | |
US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
TWI582867B (en) | Chip packaging process | |
KR101494814B1 (en) | Semiconductor package using glass and method for manufacturing the same | |
TWI417040B (en) | Semiconductor packaging method to form double side electromagnetic shielding layers and device fabricated from the same | |
TWI770405B (en) | Package device and method of manufacturing the same | |
KR101418264B1 (en) | Semiconductor package manufacturing method | |
US8643170B2 (en) | Method of assembling semiconductor device including insulating substrate and heat sink | |
JP2009099816A (en) | Semiconductor device, method of manufacturing the same and mounting method of semiconductor device | |
KR100871379B1 (en) | Method of manufacturing semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180702 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190701 Year of fee payment: 6 |