KR101418004B1 - 산화제가 첨가된 에천트를 이용한 고농도 실리콘카바이드 에칭방법 - Google Patents

산화제가 첨가된 에천트를 이용한 고농도 실리콘카바이드 에칭방법 Download PDF

Info

Publication number
KR101418004B1
KR101418004B1 KR1020130008740A KR20130008740A KR101418004B1 KR 101418004 B1 KR101418004 B1 KR 101418004B1 KR 1020130008740 A KR1020130008740 A KR 1020130008740A KR 20130008740 A KR20130008740 A KR 20130008740A KR 101418004 B1 KR101418004 B1 KR 101418004B1
Authority
KR
South Korea
Prior art keywords
silicon carbide
etchant
etching
doped silicon
potassium
Prior art date
Application number
KR1020130008740A
Other languages
English (en)
Inventor
나문경
욱 방
김남균
신윤지
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020130008740A priority Critical patent/KR101418004B1/ko
Application granted granted Critical
Publication of KR101418004B1 publication Critical patent/KR101418004B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/02Etching, surface-brightening or pickling compositions containing an alkali metal hydroxide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 산화제가 첨가된 에천트를 이용한 고농도 실리콘카바이드 에칭방법에 관한 것으로, 수산화칼륨, 과산화나트륨, 과산화칼륨으로 구성된 에천트를 도가니에 수용시키는 제1단계와; 상기 제1단계의 에천트를 가열로내에서 용융시키는 제2단계와; 상기 제2단계를 거친 용융된 에천트에 고농도 실리콘 카바이드 기판을 침지시켜 450℃ 내지 660℃의 온도에서 에칭시키는 제3단계; 및 상기 제3단계에서 에칭된 실리콘 카바이드를 냉각시키고 세척하는 제4단계;를 포함하여 구성되는 산화제가 첨가된 에천트를 이용한 고농도 실리콘카바이드 에칭방법을 기술적 요지로 한다. 이에 따라, 수산화칼륨 염에, 불안전한 구조를 가지면서 에천트에 산소를 원활히 공급할 수 있는 물질인 과산화나트륨(sodium peroxide, Na2O2)과 과산화칼륨(potassium superoxide, KO2)염을 혼합하여 에천트를 형성시키고, 이를 이용하여 고농도 도핑된 실리콘 카바이드의 표면에 대한 비등방성 에칭을 강화하여, 고농도 도핑된 실리콘 카바이드의 표면결함을 용이하게 분석할 수 있는 이점이 있다.

Description

산화제가 첨가된 에천트를 이용한 고농도 실리콘카바이드 에칭방법{The etching method of silicon carbide by oxidizing agent additive molten salt}
본 발명은 산화제가 첨가된 에천트를 이용한 고농도 실리콘카바이드 에칭방법에 관한 것으로, 더욱 상세하게는, 수산화칼륨, 과산화나트륨, 과산화칼륨 혼합염을 에천트로 이용하여 고농도 도핑된 실리콘 카바이드의 표면에 대한 비등방성 에칭을 강화하여, 고농도 도핑된 실리콘 카바이드의 표면결함을 용이하게 분석할 수 있는 산화제가 첨가된 에천트를 이용한 고농도 실리콘카바이드 에칭방법에 관한 것이다.
일반적으로, 실리콘 카바이드는 우수한 물리적 강도와 높은 절연 파괴전압, 높은 열전도도, 높은 전자 포화 속도를 가지고 있어 전력 소자에 적합한 재료이다.
좁은 에너지갭 (bandgap)을 갖는 실리콘과 비교하여 10배 이상의 절연 파괴전압을 가지기 때문에 1/10배의 실리콘 카바이드 단결정 두께로 동일한 소자를 제작할 수 있다.
전력회로에 실리콘 카바이드 단극 소자를 적용할 경우 빠른 스위칭 속도를 얻을 수 있어 양극 소자에 비해 스위칭 손실을 줄일 수 있다. 또한 실리콘 카바이드의 높은 열전도도로 인해 저항 및 스위칭 손실로부터 발생하는 열을 빠르게 확산시켜 소자의 성능을 높을 수 있다.
통상, 실리콘 카바이드 결정은 1000~2700℃ 이상의 영역에 걸쳐 다양한 결정 구조가 존재하게 된다. 3C, 4H, 6H, 15R 등이 대표적으로 안정한 결정구조이며, 이외에도 200여종이 넘는 구조가 존재한다. 상기의 결정들은 성장 시 필요한 압력 및 온도 등의 제어가 쉽지 않아 재현성을 구현하는데 문제가 있으며, 결정의 주요한 결함으로 알려져 있는 마이크로파이프(micropipe, MP), 면결함(planar defect), 디스코케이션(dislocation), 카본인클루젼(carbon inclusion) 등의 생성은 실리콘 카바이드를 사용하는데 큰 문제로 인식되고 있다.
특히 MP 같은 결함은 전자의 이동도를 감소시켜 “killer defect”로 불려질 정도로 소자에 좋지 않는 영향을 미친다.
그래서 반도체 성장용 실리콘 카바이드는 낮은 결함 밀도를 가지는 단결정을 필요로 한다. 실리콘 카바이드 벌크 결정 표면의 결함 밀도는 지속적으로 감소하고 있지만, 상대적으로 높은 결함 밀도가 여전히 나타나고 있으며, 이를 완전히 제거하는 것도 어려운 것으로 밝혀져 왔다. 실리콘 카바이드를 이용한 소자의 성능을 제한하거나, 소자로서 사용할 수 없게 하는 결함은 결함 분석 방법을 통하여 분석이 가능하다.
실리콘 카바이드의 결함 분석 방법 중 고온의 용융염(molten salt)을 이용하여 실리콘 카바이드를 에칭하는 방법이 주로 사용된다. 용융염을 이용한 에칭은 주로 900℃ ~ 1000℃의 높은 온도에서 일어난다.
수산화칼륨(KOH) 염이 가장 널리 사용되는 에천트(etchant)로, 이 물질은 500℃ ~ 600℃의 비교적 낮은 온도에서 실리콘 카바이드를 에칭할 수 있는 물질이다. 에칭 후 에치 피트(etch pit)의 형태와 크기 분포로 결함의 종류를 구별할 수 있다.
상기에서 설명한 바와 같이, 수산화칼륨(potassium hydroxide, KOH) 염은 가장 널리 사용되는 에천트(etchant)로써, 이 물질은 500~600℃의 비교적 낮은 온도에서 실리콘 카바이드를 에칭할 수 있는 물질이다.
에칭 후 관찰되는 에치 피트의 형태와 크기 분포로 결함 종류를 분류하게 된다. 수산화칼륨을 이용한 실리콘 카바이드의 에칭은 낮은 농도로 도핑된 실리콘 카바이드 에피 층(epi layer)에서는 결함을 효율적으로 분석할 수 있다. 결함의 종류에 따라 에치 피트의 크기와 형태가 다르게 나타나 결함의 분석이 가능하다.
하지만 고농도 도핑된 실리콘 카바이드의 경우 수산화칼륨을 이용한 에칭을 하여도 결함의 종류 및 구별이 용이하지 않다. 육각형 형태의 에치 피트의 관찰이 어려울 뿐 아니라, 그 크기도 연속적이라 결함의 종류를 구별하기가 어렵다는 문제점이 있다.
따라서 본 발명은 상기한 종래기술들의 문제점을 해결하기 위해 안출된 것으로, 수산화칼륨 염에, 불안전한 구조를 가지면서 에천트에 산소를 원활히 공급할 수 있는 물질인 과산화나트륨(sodium peroxide, Na2O2)과 과산화칼륨(potassium superoxide, KO2)염을 혼합하여 에천트를 형성시키고, 이를 이용하여 고농도 도핑된 실리콘 카바이드의 표면에 대한 비등방성 에칭을 강화하여, 고농도 도핑된 실리콘 카바이드의 표면결함을 용이하게 분석할 수 있는 산화제가 첨가된 에천트를 이용한 고농도 실리콘카바이드 에칭방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명은, 수산화칼륨, 과산화나트륨, 과산화칼륨으로 구성된 에천트를 도가니에 수용시키는 제1단계와; 상기 제1단계의 에천트를 가열로내에서 용융시키는 제2단계와; 상기 제2단계를 거친 용융된 에천트에 고농도 실리콘 카바이드 기판을 침지시켜 450℃ 내지 660℃의 온도에서 에칭시키는 제3단계; 및 상기 제3단계에서 에칭된 실리콘 카바이드를 냉각시키고 세척하는 제4단계;를 포함하여 구성되는 산화제가 첨가된 에천트를 이용한 고농도 실리콘카바이드 에칭방법을 기술적 요지로 한다.
여기서, 상기 에천트는 수산화칼륨 100중량부에 과산화나트륨 10 내지 40중량부, 과산화칼륨 1 내지 20중량부가 혼합되는 것이 바람직하다.
그리고, 상기 제2단계의 용융은 450℃ 내지 660℃의 온도에서 이루어지는 것이 바람직하다.
이에 따라, 수산화칼륨 염에, 불안전한 구조를 가지면서 에천트에 산소를 원활히 공급할 수 있는 물질인 과산화나트륨(sodium peroxide, Na2O2)과 과산화칼륨(potassium superoxide, KO2)염을 혼합하여 에천트를 형성시키고, 이를 이용하여 고농도 도핑된 실리콘 카바이드의 표면에 대한 비등방성 에칭을 강화하여, 고농도 도핑된 실리콘 카바이드의 표면결함을 용이하게 분석할 수 있는 이점이 있다.
상기의 구성에 의한 본 발명은, 수산화칼륨 염에, 불안전한 구조를 가지면서 에천트에 산소를 원활히 공급할 수 있는 물질인 과산화나트륨(sodium peroxide, Na2O2)과 과산화칼륨(potassium superoxide, KO2)염을 혼합하여 에천트를 형성시키고, 이를 이용하여 고농도 도핑된 실리콘 카바이드의 표면에 대한 비등방성 에칭을 강화하여, 고농도 도핑된 실리콘 카바이드의 표면결함을 용이하게 분석할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 수산화 칼륨에 과산화나트륨과 과산화칼륨을 첨가하여 제조한 에천트를 이용하여 에칭한 고농도 도핑된 실리콘 카바이드 에치 피트의 면적에 따른 에치 피트의 개수 분포를 나타낸 도이고,
도 2는 본 발명의 실시예에 따른 수산화 칼륨에 과산화나트륨과 과산화칼륨을 첨가하여 제조한 에천트를 이용하여 에칭한 고농도 도핑된 실리콘 카바이드 에치 피트 형태의 광학 현미경 사진을 나타낸 도이고,
도 3은 본 발명의 비교예에 따른 수산화칼륨을 이용하여 에칭한 고농도 도핑된 실리콘 카바이드 에치 피트의 크기에 따른 에치 피트의 개수 분포를 나타낸 도이고,
도 4는 본 발명의 비교예에 따른 수산화칼륨을 이용하여 에칭한 고농도 도핑된 실리콘 카바이드 에치 피트 형태의 광학 현미경 사진을 나타낸 도이다.
이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 수산화 칼륨에 과산화나트륨과 과산화칼륨을 첨가하여 제조한 에천트를 이용하여 에칭한 고농도 도핑된 실리콘 카바이드 에치 피트의 면적에 따른 에치 피트의 개수 분포를 나타낸 도이고, 도 2는 본 발명의 실시예에 따른 수산화 칼륨에 과산화나트륨과 과산화칼륨을 첨가하여 제조한 에천트를 이용하여 에칭한 고농도 도핑된 실리콘 카바이드 에치 피트 형태의 광학 현미경 사진을 나타낸 도이고, 도 3은 본 발명의 비교예에 따른 수산화칼륨을 이용하여 에칭한 고농도 도핑된 실리콘 카바이드 에치 피트의 크기에 따른 에치 피트의 개수 분포를 나타낸 도이고, 도 4는 본 발명의 비교예에 따른 수산화칼륨을 이용하여 에칭한 고농도 도핑된 실리콘 카바이드 에치 피트 형태의 광학 현미경 사진을 나타낸 도이다.
통상, 실리콘 카바이드의 결함 분석을 위한 에칭에서는 표면의 결함을 선택적으로 에칭하는 비등방성(anisotropic etching) 에칭이 일어나야 한다. 실리콘 카바이드의 습식 에칭 원리는 전기화학적 에칭(electrochemical etching)과 화학적 에칭(chemical etching) 두 가지로 나누어진다. 전기화학적 에칭은 외부의 전압 소스나, 전해질 또는 빛에너지(photo-assisted)에 의해 생성된 홀이 실리콘 카바이드 표면의 산화반응에 참여하는 것으로 등방성 에칭(isotropic etching)을 일으킨다.
화학적 에칭은 실리콘 카바이드의 표면의 결합이 깨지면서 표면산화가 일어나고 연속적으로 산화막의 에칭이 일어난다. 화학적 에칭에 의해서는 비등방성 에칭이 일어나는 것으로 알려져 있다.
실리콘 카바이드의 결함은 결정 성장 시 스트레인(strain)이나 구조적 결함 (dislocation 또는 vacancy)에 의한 것으로 이곳에 가해지는 스트레인을 최소화 하려는 경향이 있다. 그래서 결함이 있는 부분은 없는 곳에 비해 결합이 쉽게 끊어지게 되고 다른 곳에 비해 산화가 빠르게 일어난다.
고농도 도핑된 실리콘 카바이드의 결함 분석을 위해서는 화학적 에칭을 강화시킬 수 있는 새로운 에천트가 필요하다.
본 발명은 고농도 도핑된 실리콘 카바이드의 비등방성 에칭을 강화시키는 고농도 실리콘카바이드 에칭방법으로, 고농도 도핑된 실리콘 카바이드의 비등방성 에칭의 강화를 위해 수산화칼륨에 과산화나트륨과 과산화칼륨을 첨가하여 에천트를 제조한다.
상기 과산화나트륨과 과산화칼륨은 화학적으로 불안전한 염(unstable salt)으로 화합물 내의 결합이 쉽게 끊어져 에천트에 산화반응을 촉진시키는 산소를 효율적으로 공급하게 된다. 에칭에서 공급되는 산소의 양은 에칭 속도에 영향을 미친다. 에칭시 산소 공급 양을 조절하였을 때 산소의 공급양이 많아질수록 에칭 속도가 향상되는 것을 확인할 수 있다.
수산화칼륨에 첨가되는 과산화나트륨과 과산화칼륨의 비율에 따라 실리콘 카바이드의 비등방성 에칭을 일으킬 수 있는 에천트의 제조가 가능하다.
각 물질의 특성을 살펴보면, 수산화칼륨은 낮은 온도에서도 실리콘 카바이드를 에칭할 수 있는 물질로 널리 사용되는 에천트이다. 하지만 단독으로 사용될 경우 본 발명에서 해결하고자 하는 문제점인 고농도 도핑된 실리콘 카바이드에서는 에칭을 통해서는 결함의 구분은 용이하지 않다. 과산화나트륨의 경우 단독 사용 시에도 비등방성 에칭을 일으키나 역시 수산화칼륨을 다량 사용할 때 보다 에칭 온도가 높은 단점이 있다. 과산화칼륨의 경우 녹는점이 가장 높으므로 다량 첨가시 에천트를 용융시키기 위해서는 에칭 온도를 높여야 한다.
첨가량은 통상 수산화칼륨 100중량부에 과산화나트륨 10 내지 40중량부, 과산화칼륨 1 내지 20중량부가 혼합하는 것이 바람직하나, 과산화나트륨 100 중량부에 수산화나트륨을 10중량부 정도 첨가하더라도 유사한 결과가 도출된다.
상기 비율로 칭량한 에천트를 에천트와 반응을 일으키지 않는 불활성 재료의 도가니에 준비한다. 도가니는 온도 조절이 가능한 로(furnace)에서 승온 준비를 한다.
에칭 온도는 에천트의 비율과 함께 실리콘 카바이드 에칭에 중요한 변수이다.
에칭 온도가 높을수록 에칭 속도가 빠르기 때문에 적절한 에치 피트를 관찰할 수 있는 온도에서 에칭을 실시한다. 이때 에칭 온도는 450℃ 이상 660℃ 이하의 온도에서 실시한다. 에천트를 에칭 온도까지 승온시켜 충분히 용융될 수 있도록 30분 이상의 충분한 시간을 유지한다.
그리고 에칭할 실리콘 카바이드 시편을 니켈 그물망(Ni mesh)에 고정하여 1분 이상 20분 이하의 시간 동안 에칭한다. 에칭한 실리콘 카바이드는 공랭한 후 세척하여 에치 피트를 관찰한다.
이하 본 발명의 바람직한 실시예를 구체적으로 설명한다.
< 실시예 >
고농도 도핑된 실리콘 카바이드 에칭을 위한 에천트는 다음과 같이 비율로 제조하였다.
수산화칼륨 24g, 과산화나트륨 14g, 과산화칼륨 2g을 칭량하였다. 칭량한 에천트를 알루미나 도가니에 넣었다.
상기 알루미나 도가니는 다시 구경이 더 큰 니켈 도가니에 넣고 온도조절이 가능한 로에 넣었다.
에천트를 용융시키기 위해 로의 온도를 460℃까지 상승시켰다. 로의 온도가 460℃까지 승온 된 후에 에천트가 충분히 용해되도록 460℃를 1시간 이상 유지시켰다.
다음은 고농도 도핑된 실리콘 카바이드를 에칭시켜야 하는바, 0.5 × 0.5cm 크기의 고농도 도핑된 실리콘 카바이드 기판을 니켈 그물망에 고정시켰다.
로 속의 에천트가 담긴 도가니에 고농도 실리콘 카바이드 기판이 에천트에 충분히 담기도록 하여 460℃의 로속에서 8분간 에칭을 하였다.
에칭된 고농도 도핑된 실리콘 카바이드를 2분간 공랭하고, 다시 물로 세척하였다.
상기 에칭된 고농도 도핑된 실리콘 카바이드의 에치 피트(etch pits)를 광학 현미경으로 관찰하였다.
관찰된 에치 피트 크기 분포와 에치 피트를 도1 및 도2에 나타내었다.
도1 및 도2에 나타난 바와 같이, 수산화칼륨에 과산화나트륨과 과산화칼륨을 첨가하여 제조된 에천트를 이용하여 에칭한 고농도 도핑된 실리콘 카바이드 에치 피트의 형태는 뚜렷한 육각형을 나타내고, 비연속적인 에치 피트의 크기 분포를 관찰하였다. 도2에서 결함인 MP(micropipe), TSD(threading screw dislocation), TED(threading edge dislocation), BPD(basal plane dislocation) 등의 결함이 구분이 가능하므로, 에치 피트의 형태와 크기 분포를 통해 고농도 도핑된 실리콘 카바이드의 결함의 구분이 가능함을 알 수 있다.
본 발명의 실시예에서는 에천트를 수산화칼륨에 과산화나트륨과 과산화칼륨를 혼합한 것을 사용한 것이나, 아래에 기술하는 본 발명의 비교예에서는 수산화칼만륨을 에천트로 이용하여 에칭한 고농도 도핑된 실리콘 카바이드의 에치 피트의 형태를 살펴보기로 한다.
< 비교예 >
고농도 도핑된 실리콘 카바이드를 주원료인 수산화칼륨만을 이용하여 에칭하였다.
먼저, 수산화칼륨 40g을 칭량하였다. 칭량한 에천트는 알루미나 도가니에 넣었다. 알루미나 도가니는 다시 구경이 더 큰 니켈 도가니에 넣고 온도조절이 가능한 로에 넣었다. 에천트를 용융시키기 위해 로의 온도를 460℃까지 상승시켰다. 로의 온도가 460℃까지 승온 된 후에 에천트가 충분히 용해되도록 460℃를 1시간 이상 유지시켰다.
0.5 × 0.5cm 크기의 고농도 도핑된 실리콘 카바이드 기판을 니켈 그물망에 고정시켰다. 로 속의 에천트가 담긴 도가니에 실리콘 카바이드 기판이 에천트에 충분히 담기도록 하여 460℃의 로속에서 30분간 에칭을 하였다.
에칭된 실리콘 카바이드를 2분간 공랭하고 다시 물로 세척하였다. 에치 피트 (etch pits)를 광학 현미경으로 관찰하였다.
관찰된 에치 피트 크기 분포와 에치 피트를 도 3 및 도4에 나타내었다.
도3, 도4에서 수산화칼륨만을 에천트로 이용하여 에칭한 고농도 도핑된 실리콘 카바이드의 에치 피트의 형태는 둥근 모양을 나타내며, 에치 피트의 크기 분포는 연속적으로 관찰되었다. 이는 고농도 도핑된 실리콘 카바이드의 표면에 형성된 결함의 구분이 불가능함을 의미한다.
이상에서와 같이, 수산화칼륨 염에 과산화나트륨과 과산화칼륨염을 혼합하여 에천트를 형성시키고, 이를 이용하여 고농도 도핑된 실리콘 카바이드의 표면에 대한 비등방성 에칭을 함에 의해, 에칭 후 관찰되는 에치 피트의 형태와 크기 분포로 결함 종류를 용이하게 분류함으로써 결함의 분석이 가능하다는 이점이 있다.

Claims (3)

  1. 수산화칼륨과, 에천트에 산소를 원활히 공급할 수 있는 물질인 과산화나트륨(sodium peroxide, Na2O2)과 과산화칼륨(potassium superoxide, KO2)염을 혼합하여 도가니에 수용시키는 제1단계와; 상기 제1단계의 에천트를 가열로내에서 용융시키는 제2단계와; 상기 제2단계를 거친 용융된 에천트에 고농도 실리콘 카바이드 기판을 침지시켜 450℃ 내지 660℃의 온도에서 에칭시키는 제3단계; 및 상기 제3단계에서 에칭된 실리콘 카바이드를 냉각시키고 세척하는 제4단계;를 포함하여 구성되되,
    수산화칼륨 100중량부에 과산화나트륨 10 내지 40중량부, 과산화칼륨 1 내지 20중량부가 혼합됨을 특징으로 하는 산화제가 첨가된 에천트를 이용한 고농도 실리콘카바이드 에칭방법.
  2. 삭제
  3. 제1항에 있어서, 상기 제2단계의 용융은 450℃ 내지 660℃의 온도에서 이루어짐을 특징으로 하는 산화제가 첨가된 에천트를 이용한 고농도 실리콘카바이드 에칭방법.
KR1020130008740A 2013-01-25 2013-01-25 산화제가 첨가된 에천트를 이용한 고농도 실리콘카바이드 에칭방법 KR101418004B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130008740A KR101418004B1 (ko) 2013-01-25 2013-01-25 산화제가 첨가된 에천트를 이용한 고농도 실리콘카바이드 에칭방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130008740A KR101418004B1 (ko) 2013-01-25 2013-01-25 산화제가 첨가된 에천트를 이용한 고농도 실리콘카바이드 에칭방법

Publications (1)

Publication Number Publication Date
KR101418004B1 true KR101418004B1 (ko) 2014-07-09

Family

ID=51741820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130008740A KR101418004B1 (ko) 2013-01-25 2013-01-25 산화제가 첨가된 에천트를 이용한 고농도 실리콘카바이드 에칭방법

Country Status (1)

Country Link
KR (1) KR101418004B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190105634A (ko) * 2017-02-16 2019-09-17 신에츠 폴리머 가부시키가이샤 에칭 방법
KR102254543B1 (ko) 2020-11-13 2021-05-20 노재호 탄화규소의 표면처리를 위한 화학적 조성물

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040036713A (ko) * 2001-08-31 2004-04-30 간토 가세이 고교 가부시키가이샤 부도체 제품의 도금방법
JP2009147246A (ja) 2007-12-18 2009-07-02 Mitsubishi Electric Corp 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、炭化珪素半導体バルク結晶、炭化珪素半導体バルク結晶の製造方法、炭化珪素半導体装置、炭化珪素半導体装置の製造方法
JP2011151317A (ja) * 2010-01-25 2011-08-04 Toyota Motor Corp 炭化珪素単結晶の欠陥検出方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040036713A (ko) * 2001-08-31 2004-04-30 간토 가세이 고교 가부시키가이샤 부도체 제품의 도금방법
JP2009147246A (ja) 2007-12-18 2009-07-02 Mitsubishi Electric Corp 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、炭化珪素半導体バルク結晶、炭化珪素半導体バルク結晶の製造方法、炭化珪素半導体装置、炭化珪素半導体装置の製造方法
JP2011151317A (ja) * 2010-01-25 2011-08-04 Toyota Motor Corp 炭化珪素単結晶の欠陥検出方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190105634A (ko) * 2017-02-16 2019-09-17 신에츠 폴리머 가부시키가이샤 에칭 방법
KR102326876B1 (ko) 2017-02-16 2021-11-16 신에츠 폴리머 가부시키가이샤 에칭 방법
KR102254543B1 (ko) 2020-11-13 2021-05-20 노재호 탄화규소의 표면처리를 위한 화학적 조성물

Similar Documents

Publication Publication Date Title
Katsuno et al. Mechanism of molten KOH etching of SiC single crystals: comparative study with thermal oxidation
EP2733239B1 (en) Sic single crystal and manufacturing process therefor
JP5668724B2 (ja) SiC単結晶のインゴット、SiC単結晶、及び製造方法
JP5045272B2 (ja) 単結晶炭化珪素基板の製造方法
CN1932496A (zh) 硅晶片表面缺陷的评价方法
JP5741652B2 (ja) n型SiC単結晶及びその製造方法
US11732377B2 (en) Methods for fabricating and etching porous silicon carbide structures
KR101418004B1 (ko) 산화제가 첨가된 에천트를 이용한 고농도 실리콘카바이드 에칭방법
Luo et al. Electronic and optical properties of threading dislocations in n-type 4H-SiC
JPH10229093A (ja) シリコンエピタキシャルウェーハの製造方法
Chen et al. Progress in Electrochemical Etching of Third-Generation Semiconductors
KR20140068481A (ko) 과산화나트륨염을 에천트로 이용한 실리콘카바이드 에칭방법
Dong et al. Defect revelation and evaluation of 4H silicon carbide by optimized molten KOH etching method
Miyazawa et al. Thick 4h-sic epitaxial growth and defect reduction for very high voltage bipolar devices
CN114965468B (zh) 一种区分4h-碳化硅表面的方法
JP6574104B2 (ja) 窒化物系半導体のエッチング方法および窒化物系半導体の結晶欠陥検出方法
WO2010055569A1 (ja) Mosfetおよびその製造方法
JP5560774B2 (ja) 炭化珪素単結晶基板の製造方法
WO2017064913A1 (ja) 半導体積層体
JP2006237319A (ja) p型シリコンカーバイド層の製造方法
JP6060863B2 (ja) SiC単結晶及びその製造方法
Levinstein et al. Calcium tungstate. II. Observation of dislocations
Huang et al. Comparative Analysis of Defect Characteristics in Silicon Carbide Wafers of Different Grades.
CN116994949A (zh) 一种在碳化硅晶片腐蚀过程中防止晶片碎裂的方法
JP2018113379A (ja) 窒化物系半導体の非極性面のエッチング方法および窒化物系半導体の非極性面における結晶欠陥の検出方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 6