KR101416579B1 - Conductive paste printed circuit board having plating layer and method for manufacturing the same - Google Patents

Abstract

본 발명은 기판과, 상기 기판상에 도전성 페이스트 조성물의 프린팅 방법에 의해 패턴화된 배선층과, 상기 패턴화된 배선층상에 형성된 무전해 금속 도금층, 및 상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상하기 위해, 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층 또는 무전해 금속 도금층을 포함하는 인쇄회로 기판 및 이의 제조방법에 관한 것이다. The present invention provides a semiconductor device comprising a substrate, a wiring layer patterned by the method of printing a conductive paste composition on the substrate, an electroless metal plating layer formed on the patterned wiring layer, and a patterned wiring layer and an electroless metal plating layer The present invention relates to a printed circuit board comprising an electroless metal plating layer or an electroless metal plating layer formed on the electroless metal plating layer in order to improve the electrical conductivity of the wiring and a method of manufacturing the same.

Description

도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법{CONDUCTIVE PASTE PRINTED CIRCUIT BOARD HAVING PLATING LAYER AND METHOD FOR MANUFACTURING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a conductive paste printed circuit board having a plated layer and a method of manufacturing the conductive paste printed circuit board.

본 발명은 기판에 도전성 페이스트(Conductive Paste)를 인쇄하고, 그 위에 도금에 의해 금속층을 형성하여 전기전도도를 향상시킨 인쇄회로기판 및 이의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board in which a conductive paste is printed on a substrate and a metal layer is formed thereon by plating to improve electrical conductivity and a method of manufacturing the same.

인쇄회로기판(PCB)을 제작하는 일반적인 방법으로 에칭법 및 전도성 페이스트를 이용한 방법 등이 있다. 상기 에칭법은 고분자 수지의 절연성 소재에, 도체인 동박을 캐스팅, 라미네이팅, 스퍼터링 방법을 통하여 적층판을 제조하고, 여기에 포토리소그래피 공법을 적용하여 동박중에 불필요한 부분을 약품으로 용해 제거하여 필요한 도체 패턴만을 남김으로써 인쇄회로기판을 제조하는 방법이다. 이와 같은 에칭법은 양산성이 우수하여 널리 사용되고 있으나, 에칭법은 여러 개의 공정으로 이루어져 있기 때문에 시설설비가 많이 요구되며, 공정수도 많아 생산원가가 높아진다는 문제점이 있다. 또한, 이와 같은 에칭법은 인체에 해로운 에칭용액을 사용하기 때문에 이들 에칭용액을 수거하여 처리해야함으로써, 환경 친화적이지 못한 단점이 있다. As a general method of manufacturing a printed circuit board (PCB), there are an etching method and a method using a conductive paste. In the etching method, a laminated board is manufactured by a casting, laminating or sputtering method of a copper foil as a conductor in an insulating material of a polymer resin, and a photolithography method is applied to dissolve and remove unnecessary portions of the copper foil as a chemical by applying thereto a necessary conductor pattern Thereby producing a printed circuit board. Such an etching method is widely used because of its excellent mass productivity. However, since the etching method is composed of several processes, a large amount of facility facilities are required, and there is a problem that a production cost is increased due to a large number of processes. In addition, since such an etching method uses an etching solution which is harmful to the human body, it is disadvantageous in that it is not environmentally friendly because these etching solutions must be collected and treated.

또한 에칭공정에 사용되는 포토레지스트의 가격이 높고, 구리층을 식각하여 제거함으로써 재료의 로스가 많은 문제점이 있다.Also, the cost of the photoresist used in the etching process is high, and the copper layer is etched and removed, thereby causing a lot of material loss.

상기 에칭법의 문제점을 해결하기 위해 회로 패턴(Circuit Pattern) 소재인 동박(Copper Clad)을 도전성 잉크/페이스트(Conductive Ink/Paste)로 대체하여 저렴한 인쇄회로기판(PCB)을 제작하는 기술이 에칭법을 대체하고 있다. In order to solve the problem of the etching method, a technique of manufacturing an inexpensive printed circuit board (PCB) by replacing a copper clad, which is a circuit pattern material, with a conductive ink / paste, .

상기 도전성 잉크는 통상적으로 수~수십 나노미터 직경의 금속 입자를 용매에 분산시킨 소재로, 도전성 잉크를 기판에 인쇄하고, 소정의 온도에서 열을 가하면, 분산제 등의 유기 첨가물이 휘발되고, 금속 입자 사이의 공극이 수축 및 소결(Sintering)되어 전기 및 기계적으로 서로 연결된 도체가 형성된다. 또한 상기 도전성 페이스트는 통상적으로 수백~수천 나노미터 직경의 금속 입자를 접착성이 있는 수지(Resin)에 분산시킨 소재로, 도전성 페이스트를 기판에 인쇄하고, 소정의 온도에서 열을 가하면, 수지가 경화(Curing)되고, 금속 입자 사이의 전기 및 기계적 접촉이 고정되어 서로 연결된 도체가 형성될 수 있다. The conductive ink is a material in which metal particles having a diameter of several to several tens of nanometers are dispersed in a solvent. When a conductive ink is printed on a substrate and heat is applied at a predetermined temperature, organic additives such as a dispersant are volatilized, The pores between them are contracted and sintered to form conductors electrically and mechanically connected to each other. The conductive paste is a material in which metal particles having a diameter of several hundreds to several thousand nanometers are dispersed in an adhesive resin. When a conductive paste is printed on a substrate and heat is applied at a predetermined temperature, And electrical and mechanical contact between the metal particles is fixed so that conductors connected to each other can be formed.

그러나 상술한 도전성 페이스트 등을 구비한 인쇄회로기판의 경우, 기존의 일반적인 페이스트들은 기판과의 접착력 강도를 향상시키기 위하여 바인더성분을 포함하고 있어, 이에 의한 전도성의 감소가 곧 저항수치의 증가로 이어질 수 있다.However, in the case of a printed circuit board having the above-described conductive paste or the like, conventional general pastes contain a binder component in order to improve the adhesive strength with the substrate, have.

또한 전도성 물질의 입자크기가 마이크로급(3-10um)으로 큰 경우, 상기 페이스트는 입자사이의 바인더 양이 더 많아지게 됨으로서 저항의 수치를 더 높게 유발시킬 수 있다. Also, when the particle size of the conductive material is as large as that of micro-scale (3-10 um), the amount of the binder between the particles becomes larger and the resistance value can be higher.

상기 문제를 해결할 수 있는 방안으로서, 상기 도전성 페이스트의 배선층상에 전해도금(electroplating)에 의한 금속층을 20 - 30um 형성하여 전도성을 증가시키는 방법이 제시되고 있다.As a method for solving the above problem, a method of increasing the conductivity by forming a metal layer of 20 to 30 μm by electroplating on the wiring layer of the conductive paste has been proposed.

상기 도전성 페이스트 배선층상에 전해도금을 통해 금속층을 형성하는 종래기술로서, 공개특허공보 제10-2010-0064494호에서는 기판에 도전성 입자를 포함하는 페이스트 조성물로 패턴을 인쇄하고, 상기 기판을 전해도금하는 단계를 포함하는 직접 인쇄방법에 관해 기재되어 있고, 또한 공개특허공보 10-2010-0013033호에서는 기판에 도전성 페이스트 등을 인쇄하여 배선을 형성하고 이의 상부에 용융점이 높은 금속을 전해도금하여 주도금 층(Primary Plating Layer)을 형성하는 방법을 포함하는 인쇄회로 기판의 제조에 관한 방법이 기재되어 있다.As a conventional technique for forming a metal layer on the conductive paste wiring layer by electrolytic plating, Japanese Unexamined Patent Application Publication No. 10-2010-0064494 discloses a method of printing a pattern with a paste composition containing conductive particles on a substrate, In addition, in Patent Document 10-2010-0013033, a conductive paste or the like is printed on a substrate to form a wiring, and a metal having a high melting point is electroplated on the wiring to form a lead plating layer A method for forming a primary plated layer is disclosed.

그러나, 상기 도전성 페이스트상에 전해도금을 통한 금속층을 형성함으로써 상기 도전성 페이스트층을 포함하는 배선층의 전기 전도도를 향상시키는 방법은 전해 도금의 진행시 전도성 페이스트의 저항이 큼으로 인해 도금이 제대로 되지 않거나 저항의 편차에 의해 도금두께도 크게 편차가 발생되어 진다.  However, the method of improving the electrical conductivity of the wiring layer including the conductive paste layer by forming the metal layer by electroplating on the conductive paste is not suitable because of the resistance of the conductive paste during the electrolytic plating, The thickness of the plating is significantly varied.

예를 들어, 기판상에 무선통신기기 안테나를 제조하는 방식에 상기 전도성 페이스트를 이용하여 배선을 형성하는 것을 적용하는 경우를 살펴보면, 상기 안테나를 형성하기 위한 배선은 배선폭에 대비하여 배선의 길이가 매우 긴 형태로 배선을 형성해야 하나, 이를 전해도금을 이용하여 배선을 형성하는 경우 안테나 배선의 양측 단부사이의 배선상에 형성되는 도금층은 형성되는 도금층의 두께의 균일성이 떨어지는 단점을 가질 수 있다. For example, in the case of forming a wiring using the conductive paste in a method of manufacturing a wireless communication device antenna on a substrate, the wiring for forming the antenna has a length of wiring It is necessary to form the wiring in a very long form and if the wiring is formed using electroplating, the plating layer formed on the wirings between the both side ends of the antenna wiring may have a disadvantage that the uniformity of the thickness of the formed plating layer is low .

이를 도 1a) 및 1b)를 참조하여 보다 구체적으로 살펴보면, 도 1a)는 종래기술로서 유연 기판상에 전도성 페이스트(Ag 페이스트)를 패턴 인쇄하고 이에 전해도금층을 형성하여 양단에 전극을 가지는 안테나 배선을 구현한 것으로, 일 예로써, 회로폭 1 mm, 길이 750 mm의 구조를 가지고 있는 인쇄회로 기판을 보여주고 있다. 이 경우 상기 Ag 페이스트를 인쇄하여 형성된 배선으로 이루어지는 상기 안테나의 양단에 걸리는 저항은 160 옴(Ω)정도의 큰 저항을 나타냄으로써, 이후에 전해도금을 하는 경우에 배선의 균일성이 떨어지는 하나의 원인으로 작용할 수 있다. 1A) and 1B), FIG. 1A is a cross-sectional view of an antenna wiring having electrodes on both ends by pattern printing a conductive paste (Ag paste) on a flexible substrate and forming an electrolytic plating layer thereon As an example, a printed circuit board having a structure having a circuit width of 1 mm and a length of 750 mm is shown. In this case, the resistance applied to both ends of the antenna, which is formed of the wiring formed by printing the Ag paste, exhibits a large resistance of about 160 ohms (.OMEGA.), So that when the electroplating is performed thereafter, Lt; / RTI >

즉, 전해 도금시 배선의 시작점은 전극에 가깝게 위치하고 있으며, 금속의 환원반응이 잘 일어나게 되어 상기 전도성 페이스트층 상에 도금층이 원활하게 형성될 수 있으나, 페이스트층을 포함하는 배선층이 시작점에서부터 멀어질수록 페이스트의 전기전도도가 금속에 비해 좋지 않으며, 전도성 페이스트의 길이에 따른 저항의 존재로 인해 금속이온의 환원반응의 효율이 떨어지게 된다. 따라서 배선이 전극의 시작점에서 멀어질수록 형성되는 도금층의 두께는 얇아질 수 있고, 심지어는 배선이 불연속적으로 도금이 형성될 수도 있다. That is, the starting point of the wiring is located close to the electrode at the time of electrolytic plating, the metal reduction reaction occurs well, and the plating layer can be smoothly formed on the conductive paste layer. However, as the wiring layer including the paste layer moves away from the starting point The electric conductivity of the paste is not better than that of the metal and the efficiency of the reduction reaction of the metal ion is lowered due to the presence of the resistance depending on the length of the conductive paste. Therefore, the farther the wiring is from the starting point of the electrode, the thinner the thickness of the formed plating layer, or even the wiring may be formed discontinuously.

이를 상기 도 1a)에 게재된 인쇄회로기판에서 살펴보면, 도 1a)의 배선층의 타원내에 형성된 4개의 배선라인을 포함하는 페이스트 층을 전해도금하는 경우에, 도 1b)에서 보는 바와 같이, 전극에서 가까운 오른편쪽의 전해도금된 도금층의 두께가 34um를 보이는 반면에 오른편에서 두 번째 배선은 25um, 세 번째 배선은 16um, 왼쪽의 도금두께는 13 um를 나타냄으로써 배선의 길이에 따른 전해도금층의 두께가 불균일한 것을 보여주고 있다. 1A), when a paste layer including four wiring lines formed in the ellipse of the wiring layer of FIG. 1A is electroplated, as shown in FIG. 1B, The thickness of the electroless plated layer on the right side is 34 μm while the thickness of the second plated layer on the right side is 25 μm, the third plated layer is 16 μm, and the thickness on the left plated layer is 13 μm, It is showing.

이를 해결하기 위해서 도금층의 두께를 두껍게 하게 되면, 최종적으로 제조되는 회로기판의 두께가 두꺼워지는 단점을 가지며 또한 높은 두께로 인한 인쇄시 불량발생 원인을 제공하기도 한다. In order to solve this problem, if the thickness of the plating layer is increased, the thickness of the finally produced circuit board becomes thick, and the cause of defects in printing due to the high thickness is also provided.

또한, 상기 도금층의 두께를 두껍게 하기 위해 전해도금시 도금량을 증가시키게 되는 경우에, 배선층의 상단부분만이 도금되지 않고 배선층의 측면부에도 도금이 될 수 있어, 도 2에서 보여주는 바와 같이 전도성이 양호한 배선을 형성하기 위해서는 배선층의 측면부에도 도금층이 형성됨으로써, 배선 라인간의 폭(피치폭)을 좁게 형성할 수 없는 단점이 있다. In addition, when the plating amount is increased during the electrolytic plating in order to increase the thickness of the plating layer, only the uppermost portion of the wiring layer can be plated on the side surface of the wiring layer without being plated. As shown in FIG. 2, A plating layer is formed also on the side surface of the wiring layer, so that the width (pitch width) between the wiring lines can not be formed narrowly.

이러한 문제를 해결하기 위하여 일반적인 실버페이스트(입자크기3~5um)보다 저항이 적고 값비싼 나노급의 페이스트(입자크기 50nm)를 사용하여 패턴을 형성할 수 있으나, 이 경우에 원재료의 부담이 높아져 가격적인 면에서 기존의 제품들보다 크게 유리한 점이 없으며, 또한 나노급의 페이스트를 사용하더라도 인쇄회로 기판상에 전도성 페이스트 등을 이용하여 형성되는 배선의 전기전도도를 높이기 위한 연구개발의 필요성은 지속적으로 요구되고 있는 실정이다. In order to solve this problem, it is possible to form a pattern using a nano grade paste (particle size: 50 nm) which is less expensive than a general silver paste (particle size 3 to 5 μm), but in this case, There is no significant advantage over existing products in that it is used in the past, and there is a continuing need for research and development to increase the electrical conductivity of wiring formed by using conductive paste or the like on a printed circuit board even if a nano grade paste is used In fact.

공개특허공보 제10-2010-0064494호(2010.06.15)Patent Document 1: Japanese Patent Application Laid-Open No. 10-2010-0064494 (June 15, 2010)

공개특허공보 제10-2010-0013033호(2010.02.09)Patent Document 1: Japanese Patent Application Laid-Open No. 10-2010-0013033 (2010.02.09)

따라서 상기 문제점을 해결하기 위하여 본 발명은 전도성 페이스트를 이용하여 기판상에 패턴화된 배선을 형성하고 이에 금속 도금층을 형성함에 있어, 형성되는 도금층이 배선의 시작부분으로부터 끝부분까지 균일하면서도 불연속부분이 없으며, 전기전도성이 우수한 금속 도금층을 형성하는 방법을 제공하는 것을 목적으로 한다. Accordingly, in order to solve the above problems, the present invention provides a method of forming a patterned wiring on a substrate using a conductive paste and forming a metal plating layer thereon, wherein the formed plating layer is uniform from the beginning to the end of the wiring, It is another object of the present invention to provide a method for forming a metal plating layer excellent in electrical conductivity.

또한 본 발명은 도전성 페이스트 조성물에 의해 형성된 배선층 및 상기 배선층상에 형성된 도금층을 포함하는 배선층의 전기 전도도를 낮게 함으로써 낮은 저항을 갖는 배선층을 포함하는 인쇄회로기판을 제공하는 것을 또 다른 발명의 목적으로 한다.Another object of the present invention is to provide a printed circuit board comprising a wiring layer formed of a conductive paste composition and a wiring layer having a low resistance by lowering the electrical conductivity of a wiring layer including a plating layer formed on the wiring layer .

본 발명은 기판; 상기 기판상에 도전성 페이스트 조성물의 프린팅 방법에 의해 패턴화된 배선층; 상기 패턴화된 배선층상에 형성된 무전해 금속 도금층; 및 상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상하기 위해, 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층 또는 무전해 금속 도금층;을 포함하는 인쇄회로 기판을 제공한다. The present invention relates to a substrate; A wiring layer patterned on the substrate by a printing method of a conductive paste composition; An electroless metal plating layer formed on the patterned wiring layer; And an electrolytic metal plating layer or electroless metal plating layer formed on the electroless metal plating layer to improve electrical conductivity of the wiring comprising the patterned wiring layer and the electroless metal plating layer .

일 실시예로서, 상기 기판은 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리술폰, 폴리에테르, 폴리에테르이미드, 내열성 에폭시(Epoxy), 유리, 실리콘, 폴리아릴레이트 및 폴리이미드, 펄성분을 함유한 종이, 세라믹, FR-4 중에서 선택되는 어느 하나일 수 있다.  In one embodiment, the substrate is selected from the group consisting of polybutylene terephthalate, polyethylene terephthalate, polysulfone, polyether, polyetherimide, heat resistant epoxy, glass, silicone, polyarylate and polyimide, Paper, ceramics, and FR-4.

일 실시예로서, 상기 기판은 연성(flexible) 기판일 수 있다.In one embodiment, the substrate may be a flexible substrate.

일 실시예로서, 상기 패턴화된 배선층상에 형성된 무전해 금속 도금층의 두께는 1 um 내지 10 um 이며, 무전해 금속 도금에 사용되는 금속은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나일 수 있다. In one embodiment, the thickness of the electroless metal plating layer formed on the patterned wiring layer is 1 μm to 10 μm, and the metal used for electroless metal plating may be any one selected from Cu, Sn, Ag, Au, Ni, and alloys thereof.

일 실시예로서, 상기 무전해 금속 도금층상에 추가로 형성되는 전해 금속도금층의 금속성분은 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금이고, 추가로 형성되는 상기 무전해 금속도금층의 금속성분은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나일 수 있다. In one embodiment, the metal component of the electrolytic metal plating layer formed on the electroless metal plating layer is any one selected from the group consisting of Ni, Cu, Sn, Au, Ag, and alloys thereof, or Ni-P alloy, The metal component of the electroless metal plating layer may be any one selected from Cu, Sn, Ag, Au, Ni, and alloys thereof.

일 실시예로서, 상기 도전성 페이스트 조성물은 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물일 수 있다. In one embodiment, the conductive paste composition may be any one selected from the group consisting of a conductive Ag paste, a conductive Cu paste, a conductive polymer, and a paste for gravure, or a mixture thereof.

일 실시예로서, 상기 도전성 페이스트 조성물의 입자크기는 10 nm 내지 10 um의 범위일 수 있다.In one embodiment, the particle size of the conductive paste composition may range from 10 nm to 10 [mu] m.

일 실시예로서, 상기 패턴화된 배선층 상부와 무전해 금속도금층의 사이에는 무전해 금속도금층을 형성하기 위한 시드 금속층이 추가로 형성될 수 있다.As an embodiment, a seed metal layer for forming an electroless metal plating layer may be additionally formed between the upper part of the patterned wiring layer and the electroless metal plating layer.

일 실시예로서, 상기 시드 금속층을 형성하기 위한 금속은 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나일 수 있고, 상기 시드 금속층에는 상기 시드 금속 성분이외의 다른 추가적인 전이금속성분을 함유할 수 있다. In one embodiment, the metal for forming the seed metal layer may be any one selected from the group consisting of Au, Ag, Pt, Cu, Ni, Fe, Pd, Co, and alloys thereof. But may contain other additional transition metal components.

일 실시예로서, 상기 전도성 페이스트층상에 형성되는 무전해 금속 도금층은 구리 도금층이며, 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층, 또는 추가로 형성된 무전해 금속도금층은 구리 도금층이거나 은 도금층일 수 있다. In one embodiment, the electroless metal plating layer formed on the conductive paste layer is a copper plating layer, and the electroless metal plating layer formed further on the electroless metal plating layer, or the electroless metal plating layer formed additionally, may be a copper plating layer or a silver plating layer .

또한, 본 발명은 기판상에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하는 단계와, 상기 패턴화된 배선층 상부에 전이금속을 무전해 도금하여 무전해 도금층을 형성하는 단계; 및 상기 무전해 도금층을 형성하는 단계이후에, 상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상하기 위해 전해 금속 도금층 또는 무전해 금속 도금층을 추가로 형성하는 단계;를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조 방법을 제공한다. The present invention also provides a method of forming a patterned wiring layer by printing a conductive paste composition comprising a conductive Ag paste, a conductive Cu paste, a conductive polymer, and a gravure paste on a substrate in a predetermined pattern, Forming an electroless plating layer by electroless plating a transition metal on the patterned wiring layer; And forming an electroless metal plating layer or an electroless metal plating layer to improve the electrical conductivity of the wiring composed of the patterned wiring layer and the electroless metal plating layer after the step of forming the electroless plating layer And a method of manufacturing the printed circuit board.

일 실시예로서, 상기 도전성 페이스트 조성물의 입자크기는 10 nm 내지 10 um의 범위일 수 있다. In one embodiment, the particle size of the conductive paste composition may range from 10 nm to 10 [mu] m.

일 실시예로서, 상기 무전해 금속 도금층의 두께는 1 um 내지 10 um 이며, 무전해 금속 도금에 사용되는 금속은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나일 수 있다. In one embodiment, the thickness of the electroless metal plating layer is 1 to 10 μm, and the metal used for the electroless metal plating may be any one selected from Cu, Sn, Ag, Au, Ni, and alloys thereof .

일 실시예로서, 본 발명은 또한 상기 전도성 페이스트의 배선층을 형성하는 단계와 상기 패턴화된 배선층 상부에 전이금속을 무전해 도금하여 도금층을 형성하는 단계 사이에, 상기 배선층의 상부에 무전해 금속 도금층을 형성하기 위한 시드 금속층을 형성시키는 단계를 추가로 포함할 수 있다.In one embodiment, the present invention also provides a method for manufacturing a semiconductor device, comprising the steps of: forming a wiring layer of the conductive paste; and forming a plating layer by electroless plating of a transition metal on the patterned wiring layer, And forming a seed metal layer for forming the seed metal layer.

일 실시예로서, 상기 시드 금속층을 형성시키기 위해 사용되는 금속은 Pd, Au, Ag, Pt, Cu, Ni, Fe, Co 또는 이들의 합금에서 선택되는 어느 하나일 수 있다. In one embodiment, the metal used for forming the seed metal layer may be any one selected from the group consisting of Pd, Au, Ag, Pt, Cu, Ni, Fe, Co, and alloys thereof.

본 발명의 전도성 페이스트층 상에 형성된 무전해 도금층을 포함하는 인쇄회로기판은 종래의 에칭방법을 이용한 회로기판에 비해 공정의 단순화 및 친환경적인 방법인 장점이 있으며, 또한 종래의 전도성 페이스트층 상에 전해 도금층을 형성한 인쇄회로기판에 비하여, 상기 인쇄회로기판상의 전도성 페이스트층 상에 형성시키고자 하는 금속 도금층이 균일하게 형성될 수 있다. The printed circuit board including the electroless plated layer formed on the conductive paste layer of the present invention is advantageous in that it is simpler in process and eco-friendly than the conventional circuit board using the etching method, The metal plating layer to be formed on the conductive paste layer on the printed circuit board can be uniformly formed as compared with the printed circuit board on which the plating layer is formed.

또한 본 발명에 의한 인쇄회로기판은 전도성 페이스트를 포함하는 배선의 전기전도도가 향상됨에 따라, 전극을 포함할 수 있는 다양한 회로기판에 응용될 수 있다. Further, since the printed circuit board according to the present invention has improved electrical conductivity of the wiring including the conductive paste, it can be applied to various circuit boards that can include electrodes.

또한, 본 발명은 상기 전도성 페이스트층상에 전해도금에 의해 금속층을 형성시키는 방법보다 도금층의 높이를 낮게 할 수 있고 배선간의 선폭을 좁게 할 수 있는 장점이 있다.The present invention is advantageous in that the height of the plating layer can be made lower than that of forming the metal layer by electroplating on the conductive paste layer, and the line width between the wirings can be narrowed.

또한 본 발명은 페이스트의 직접 인쇄방식 회로형성시 페이스트 두께와 전해도금시의 도금두께, 최종 표면의 도금 두께들이 각 3~5um 수준으로서 배선층의 두께를 얇게 하면서도 전도성을 향상시켜 제조할 수 있어, 연성(flexible) 기판에 사용될 수 있는 FPC, COB, COF, RFID, LED, OLED, OTFT, NFC 안테나, NFC-Tag, 터치스크린, 쏠라셀, Wall-paper, E-paper, E-passport, Film battery, Film Memory 등의 전극이 있는 배선을 포함하는 모든 제품에 적용할 수 있다. In addition, the paste of the present invention can be produced by improving the conductivity while reducing the thickness of the wiring layer, such as paste thickness, plating thickness at the time of electrolytic plating, and plating thickness at the final surface, COF, RFID, LED, OLED, OTFT, NFC antenna, NFC-Tag, touch screen, solar cell, wall paper, E-paper, E-passport, Film battery, It can be applied to all products including wiring with electrodes such as film memory.

도 1a)는 종래 기술에 따른 연성 기판상에 전도성 페이스트(Ag 페이스트)를 패턴 인쇄하고 이에 전해도금층을 형성한 회로기판의 평면도이다.
도 1b)는 종래 기술에 따른 연성 기판상에 전도성 페이스트(Ag 페이스트)를 패턴 인쇄하고 이에 전해도금층을 형성한 회로기판의 전해도금층의 두께를 도시한 그림이다.
도 2는 종래 기술에 따른 기판상에 전도성 페이스트(Ag 페이스트)를 패턴 인쇄하고 이를 전해도금한 기판의 단면을 나타낸 그림이다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도를 나타낸 그림 이다.
도 4는 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도를 나타낸 그림이다.
도 5a)는 본 발명의 일실시예에 따른 인쇄회로기판의 전도성 페이스트의 패턴을 도시한 그림이다.
5 b)는 본 발명의 일실시예에 따른 인쇄회로기판의 전도성 페이스트층상에 무전해 동도금을 형성하였을 때와, 상기 무전해 동도금층상에 전해 동도금을 형성하였을 때의 저항을 도시한 그림이다. 1A) is a plan view of a circuit board in which a conductive paste (Ag paste) is pattern printed on a flexible substrate according to the prior art and an electrolytic plating layer is formed thereon.
FIG. 1B is a graph showing the thickness of an electrolytic plating layer of a circuit board on which a conductive paste (Ag paste) is printed on a flexible substrate according to a related art and an electrolytic plating layer is formed thereon.
FIG. 2 is a cross-sectional view of a substrate on which a conductive paste (Ag paste) is pattern printed on a substrate according to a related art and is electrolytically plated.
3 is a cross-sectional view of a printed circuit board according to an embodiment of the present invention.
4 is a flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.
5A is a view illustrating a pattern of a conductive paste of a printed circuit board according to an embodiment of the present invention.
5 b is a view showing resistance when the electroless copper plating is formed on the conductive paste layer of the printed circuit board according to the embodiment of the present invention and when the electrolytic copper plating is formed on the electroless copper plating layer.

이하, 첨부한 도면을 참조하여 본 발명의 인쇄회로기판 및 이의 제조방법을 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a printed circuit board and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. In the accompanying drawings, the dimensions of the structures are enlarged to illustrate the present invention in order to clarify the present invention. Numbers (e.g., first, second, etc.) used in the description process of the present invention are merely an identifier for distinguishing one component from another.

본 발명에서 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined in this invention, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도를 나타낸 그림이고, 도 4는 상기 인쇄회로기판의 제조방법을 나타낸 순서도이다.FIG. 3 is a sectional view of a printed circuit board according to an embodiment of the present invention, and FIG. 4 is a flowchart illustrating a method of manufacturing the printed circuit board.

상기 도 3에서 볼 수 있듯이, 본 발명에 따른 인쇄회로기판은 기판(1)과, 상기 기판상에 도전성 페이스트 조성물의 프린팅 방법에 의해 패턴화된 배선층(2), 상기 패턴화된 배선층상에 형성된 무전해 금속 도금층(3) 및, 상기 패턴화된 배선층(2)과 무전해 금속 도금층(3)으로 이루어진 배선의 전기전도도를 향상하기 위해, 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층(4) 또는 무전해 금속 도금층(4')을 포함하여 이루어진다.3, the printed circuit board according to the present invention comprises a substrate 1, a wiring layer 2 patterned on the substrate by a printing method of a conductive paste composition, In order to improve the electrical conductivity of the electroless metal plating layer 3 and the wiring composed of the patterned wiring layer 2 and the electroless metal plating layer 3, an electrolytic metal plating layer (not shown) formed on the electroless metal plating layer 4) or an electroless metal plating layer 4 '.

본 발명은 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층(4) 또는 무전해 금속 도금층(4')상에 사용자의 필요에 따라 추가적으로 전해 금속 도금층(5) 또는 무전해 금속 도금층(5')이 형성될 수 있고, 또한 상기 전해 금속 도금층(5) 또는 무전해 금속 도금층(5') 상에 추가적으로 전해 금속 도금층(6) 또는 무전해 금속 도금층(6')이 형성될 수 있다.  The present invention can further comprise an electrolytic metal plating layer 5 or an electroless metal plating layer 5 'on the electrolytic metal plating layer 4 or the electroless metal plating layer 4' formed on the electroless metal plating layer, And an electrolytic metal plating layer 6 or an electroless metal plating layer 6 'may further be formed on the electrolytic metal plating layer 5 or the electroless metal plating layer 5'.

본 발명에 있어서, 상기 기판은 세라믹, 유리, 실리콘 등의 경성기판 외에 다양한 연성기판이 사용될 수 있다. 연성기판의 예로는 종이, 고분자 필름 등이 가능하며, 보다 구체적으로는 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리술폰, 폴리에테르, 폴리에테르이미드, 내열성 에폭시(Epoxy), 폴리아릴레이트 및 폴리이미드, 펄성분을 함유한 종이 중에서 선택되는 어느 하나일 수 있다. In the present invention, various flexible substrates other than hard substrates such as ceramics, glass, and silicon may be used. Examples of the flexible substrate include paper, polymer films and the like, and more specifically, polyolefins such as polybutylene terephthalate, polyethylene terephthalate, polysulfone, polyether, polyetherimide, heat-resistant epoxy, polyarylate and polyimide , And paper containing a pearl component.

본 발명의 무전해 도금에 의해 형성되는 배선층은 종래의 전해도금에 의한 배선층보다 더 얇게 층을 형성할 수 있고, 이를 통해 배선의 전기전도성을 향상시킬수 있어, 얇은 기판 두께를 요구하는 유연(flexible) 회로기판이 적용될 수 있는 FPC, COB, COF, RFID, LED, OLED, OTFT, NFC 안테나, NFC-Tag, 터치스크린, 쏠라셀, Wall-paper, E-paper, E-passport, Film battery, Film Memory 등의 분야에 적용 가능한 장점을 가지고 있다.The wiring layer formed by the electroless plating of the present invention can form a layer thinner than the wiring layer formed by the conventional electrolytic plating, thereby improving the electrical conductivity of the wiring, thereby providing a flexible substrate requiring a thin substrate thickness. COB, RFID, LED, OLED, OTFT, NFC antenna, NFC-Tag, touch screen, solar cell, wall paper, E-paper, E-passport, Film battery, Film memory And the like.

또한 본 발명에서 사용되는 도전성 페이스트는 전기 전도성이 있는 물질의 입자를 포함하며, 이는 도전성이 있는 금속, 비금속 또는 이들의 산화물, 탄화물, 붕화물, 질화물, 탄질화물의 분말과 카본블랙과 흑연 등 탄소계 분말을 포함한다. 상기 도전성 페이스트 입자는 예를 들어 금, 알루미늄, 구리, 인듐, 안티몬, 마그네슘, 크롬, 주석, 니켈, 은, 철, 티탄 및 이들의 합금과 이들의 산화물, 탄화물, 붕화물, 질화물, 탄질화물의 입자를 포함할 수 있다. 상기 입자의 형태는 특별히 제한되지 않으며, 예를 들면, 판형, 파이버 형과 나노 크기의 나노입자 나노튜브 등이 사용될 수 있다. 이러한 도전성 입자는 단독 또는 조합하여 사용될 수 있다.In addition, the conductive paste used in the present invention includes particles of electrically conductive material, which may be a conductive metal, a nonmetal, or an oxide, carbide, boride, nitride, carbonitride powder, carbon black, Based powder. The conductive paste particles may be, for example, gold, aluminum, copper, indium, antimony, magnesium, chromium, tin, nickel, silver, iron, titanium and their alloys and oxides, carbides, borides, nitrides, Particles. The shape of the particles is not particularly limited, and for example, plate-like, fiber-like and nano-sized nanoparticle nanotubes can be used. These conductive particles may be used alone or in combination.

또한 상기 도전성 페이스트는 잉크젯 프린팅 등 에서 사용되는 전도성 잉크와는 달리, 기판과의 접착성을 향상시키기 위해 바인더를 추가적으로 포함할 수 있으며, 일반적으로 에폭시 수지, 페놀수지(페놀+포롬알데하이드) 폴리우레탄수지, 폴리아미드수지, 아크릴수지, 우레아/멜라민수지, 실리콘 수지 등의 유기계 바인더를 사용할 수 있다. 상기 바인더의 함량은 일반적으로 총 페이스트 조성물의 함량대비 10 내지 80wt%의 범위를 가질수 있고 바람직하게는 20 내지 70wt%의 범위를 가질 수 있으나, 이에 국한되지는 않는다. 상기 바인더는 앞서 살펴본 바와 같이 도전성 페이스트를 포함하는 배선층의 전기전도성을 감소시키는 원인으로 작용하고 있다. Unlike the conductive ink used in inkjet printing or the like, the conductive paste may further include a binder to improve adhesion with the substrate. In general, the conductive paste may include an epoxy resin, a phenol resin (phenol + formaldehyde) polyurethane resin , A polyamide resin, an acrylic resin, a urea / melamine resin, and a silicone resin. The content of the binder may generally be in the range of 10 to 80 wt%, and preferably in the range of 20 to 70 wt%, based on the content of the total paste composition, but is not limited thereto. As described above, the binder acts as a cause of decreasing the electrical conductivity of the wiring layer including the conductive paste.

또한 본 발명에서 사용되는 도전성 페이스트 조성물의 점도는 23℃, 50rpm HAKKE RHeoscope 측정기준 10,000 cps ~ 100,000 cps 범위의 것을 사용할 수 있으나, 이에 국한되는 것은 아니다.The viscosity of the conductive paste composition used in the present invention may be in the range of 10,000 cps to 100,000 cps as measured by HAKKE RHeoscope at 23 ° C and 50 rpm, but is not limited thereto.

또한 추가적으로 그 밖의 첨가제로서 Ag파우더(안료), 천연 및 합성수지(바인더), 솔벤트, 분산제, 커플링제, 점도조절제 등을 포함할 수 있다.In addition, other additives may include Ag powder (pigment), natural and synthetic resin (binder), solvent, dispersant, coupling agent, viscosity control agent and the like.

본 발명에서의 상기 도전성 페이스트 조성물은 바람직하게는 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물일 수 있다. The conductive paste composition in the present invention may be any one selected from conductive Ag paste, conductive Cu paste, conductive polymer and gravure paste, or a mixture thereof.

상기 그라비아용 페이스트는 전도성 실버(Ag) 페이스트의 일종으로서 입자크기는 2~3um이며, 일 예로서 Ag 파우더 75%, 수지 10%, 솔벤트 13% 첨가제 2%의 구성으로 이루어 질 수 있다. The gravure paste is a kind of conductive silver (Ag) paste and has a particle size of 2 to 3 μm. For example, the gravure paste may be composed of Ag powder 75%, resin 10%, solvent 13% additive 2%.

또한, 상기전도성 페이스트 조성물의 입자크기는 10 nm 내지 10 um의 범위일 수 있으며, 30 내지 100 nm 나노입자크기를 갖는 전도성 페이스트 또는 1 내지 7 um의 마이크로 입자 크기를 갖는 전도성 페이스트가 바람직하다. In addition, the particle size of the conductive paste composition may be in the range of 10 nm to 10 μm, and a conductive paste having a size of 30 to 100 nm nanoparticle size or a conductive paste having a microparticle size of 1 to 7 μm is preferable.

일반적으로 상기 페이스트의 입자가 커질수록 형성되는 배선층의 전기전도도가 낮아지게 되어, 페이스트 입자가 마이크로 사이즈의 범위를 갖는 경우에 본 발명의 무전해 도금층을 통한 배선층의 형성에 의한 전도도 향상의 효과가 더 커질 수 있다. Generally, the larger the particles of the paste, the lower the electrical conductivity of the wiring layer formed, and when the paste particles have a micro size range, the effect of improving the conductivity by forming the wiring layer through the electroless plating layer of the present invention Can be large.

본 발명에서 상기 도전성 페이스트는 기판상에 직접 인쇄방식에 의해 사용자가 원하는 형상의 패턴으로 패턴화된 배선층을 형성할 수 있다. 상기 직접 인쇄방식은 기판에 스크린인쇄, 프렉소인쇄, 로터리인쇄, 그라비어인쇄, 옵셋 인쇄, 또는 디스펜서 등의 인쇄 방법을 포함할 수 있다. 각각의 인쇄법에 있어서는 종래 공지의 수단을 사용할 수 있다. 상기 인쇄 방법 중, 스크린 인쇄, 그라비어 인쇄 또는 옵셋 인쇄가 바람직하다. In the present invention, the conductive paste may form a wiring layer patterned in a pattern of a desired shape by a direct printing method on a substrate. The direct printing method may include a printing method such as screen printing, flexo printing, rotary printing, gravure printing, offset printing, or dispenser on a substrate. Conventionally known means may be used for each printing method. Among the printing methods, screen printing, gravure printing, or offset printing is preferable.

상기 패턴화된 배선층상에 형성된 무전해 금속 도금층의 두께는 1 um 내지 10 um 이며, 바람직하게는 2 내지 5 um를 형성할 수 있다. The thickness of the electroless metal plating layer formed on the patterned wiring layer may be 1 μm to 10 μm, preferably 2 to 5 μm.

또한 본 발명에서의 상기 무전해 금속 도금에 사용되는 금속은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나 일 수 있으나 이에 한정되지는 않으나. 바람직하게는 Cu, Ag 또는 Ni을 사용할 수 있다. In addition, the metal used in the electroless metal plating in the present invention may be any one selected from Cu, Sn, Ag, Au, Ni, and alloys thereof, but is not limited thereto. Preferably, Cu, Ag or Ni can be used.

한편, 본 발명에서 상기 패턴화된 배선층 상부와 무전해 금속도금층의 사이에는 무전해 금속도금층의 형성하기 위한 시드 금속층이 추가로 형성될 수 있다.  Meanwhile, in the present invention, a seed metal layer for forming an electroless metal plating layer may be additionally formed between the upper part of the patterned wiring layer and the electroless metal plating layer.

상기 시드 금속층은 상기 페이스트층상에 시드금속이 흡착되고 이에 상기 무전해 화학도금층을 형성하는 금속이온이 환원되게 함으로써 무전해 도금의 반응속도와 선택성을 개선시킬 수 있다. The seed metal layer adsorbs the seed metal on the paste layer, and the metal ions forming the electroless chemical plating layer are reduced, thereby improving the reaction rate and selectivity of the electroless plating.

상기 시드 금속층을 형성하기 위한 금속은 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택될 수 있고, 시드금속 성분의 할라이드, 설페이트, 아세테이트, 착염 등의 시드금속성분의 전이금속염이면 어느 성분이나 가능하다.The metal for forming the seed metal layer may be selected from the group consisting of Au, Ag, Pt, Cu, Ni, Fe, Pd, Co, and alloys thereof. The seed metal component such as halide, sulfate, acetate, Any transition metal salt can be used.

또한 본 발명은 상기 시드 금속층을 형성함에 있어서, 상기 시드 금속층에 시드 금속 성분이외의 다른 추가적인 전이금속 성분을 함유할 수 있다. Further, in forming the seed metal layer, the seed metal layer may contain an additional transition metal component other than the seed metal component.

상기 시드금속이외의 추가의 전이금속 성분은 금속 할라이드, 금속 설페이트, 금속 아세테이트 등의 전이금속 염을 이용하여 함유시킬 수 있으며, 이를 위해 도전성 페이스트층상에 형성되는 상기 무전해 도금층의 성분과 동일한 금속성분의 염을 사용하는 것이 바람직하다. The transition metal component other than the seed metal may be contained by using a transition metal salt such as a metal halide, a metal sulfate, or a metal acetate. To this end, the same metal component as that of the electroless plating layer formed on the conductive paste layer Is preferably used.

상기 시드금속층을 사용하는 경우에, 무전해 도금층이 보다 신속히 형성될 수 있고, 또한 상기 무전해 도금층이 도전성 페이스트상의 배선층에만 무전해 도금층이 형성될 수 있도록 도와주는 역할을 한다.When the seed metal layer is used, the electroless plating layer can be formed more quickly, and the electroless plating layer helps the electroless plating layer to be formed only on the wiring layer on the conductive paste.

한편, 본 발명은 도 3에서 보는 바와 같이 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층(4) 또는 무전해 금속 도금층(4')을 포함할 수 있다. 이 경우에 추가로 형성되는 무전해 금속 도금층(4')은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나일 수 있고 앞서 설명한 무전해 금속 도금층(3)과 동일한 조건하에서 형성될 수 있다. 3, the present invention may include an electrolytic metal plating layer 4 or an electroless metal plating layer 4 'formed on the electroless metal plating layer. The electroless metal plating layer 4 'formed in this case may be any one selected from the group consisting of Cu, Sn, Ag, Au, Ni, and alloys thereof, and may be formed under the same conditions as those of the electroless metal plating layer 3 .

한편, 추가로 형성된 전해 금속 도금층(4)은 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금일 수 있고, 무전해 도금층상에 형성됨으로써, 상기 도전성 페이스트보다 전기전도도가 높은 배선층상에 전해도금됨에 따라서 배선층의 전도도가 더욱 향상될 수 있다.On the other hand, the further formed electrolytic metal plating layer 4 may be any one selected from the group consisting of Ni, Cu, Sn, Au, Ag and alloys thereof, or may be a Ni-P alloy and is formed on the electroless plating layer, The conductivity of the wiring layer can be further improved as it is electroplated on the wiring layer having higher electrical conductivity than the paste.

한편, 본 발명은 기판상에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하는 단계와, 상기 패턴화된 배선층 상부에 전이금속을 무전해 도금하여 무전해 도금층을 형성하는 단계; 및 상기 무전해 도금층을 형성하는 단계이후에, 상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상하기 위해, 전해 금속 도금층 또는 무전해 금속 도금층을 추가로 형성하는 단계;를 포함하는 인쇄회로기판의 제조 방법을 제공한다.Meanwhile, the present invention forms a patterned wiring layer by printing a conductive paste composition containing any one selected from a conductive Ag paste, a conductive Cu paste, a conductive polymer, and a gravure paste on a substrate in a predetermined pattern Forming an electroless plating layer by electroless plating a transition metal on the patterned wiring layer; And further forming an electrolytic metal plating layer or an electroless metal plating layer to improve electrical conductivity of the wiring composed of the patterned wiring layer and the electroless metal plating layer after the step of forming the electroless plating layer The present invention provides a method of manufacturing a printed circuit board.

이를 도 4에 기재된 과정에 따라 구체적으로 설명하면 다음과 같다. This will be described in detail with reference to FIG.

우선, 전도성 페이스트로의 회로를 구현하는 단계로서, 기판상에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 패드인쇄, 실크 스크린인쇄, 그라비아인쇄 등을 통하여 패턴화된 배선층을 형성하는 단계이다. First, as a step of implementing a circuit with a conductive paste, a conductive paste composition containing any one selected from a conductive Ag paste, a conductive Cu paste, a conductive polymer, and a gravure paste, or a mixture thereof, Pad printing, silk screen printing, gravure printing, or the like.

상기 전도성 페이스트 조성물의 입자크기는 앞서 살핀바와 같이, 10 nm 내지 10 um의 범위일 수 있으며, 바람직하게는 30 내지 100 nm 나노입자크기를 갖는 전도성 페이스트 또는 1 내지 7 um의 마이크로 입자 크기를 갖는 전도성 페이스트가 바람직하다. The particle size of the conductive paste composition may range from 10 nm to 10 [mu] m, as discussed above, and preferably a conductive paste having a nanoparticle size of 30 to 100 nm or a conductive paste having a microparticle size of 1 to 7 [ Paste is preferable.

이후에, 공정조건에 따라 상기 페이스트의 건조단계를 추가로 구비할 수 있다. 이 경우에 상기 건조방법은 사용되는 공정조건에 따라 당업자가 적절히 선택하여 적용할 정도에 해당하여 그 종류에 구애받지 않으나, 80도 내지 200도, 바람직하게는 100도 내지 160도에서 10 분내지 3시간 동안 열풍건조를 이용할 수 있다. Thereafter, the paste may be further dried according to the process conditions. In this case, the drying method may be suitably selected and applied by a person skilled in the art according to the process conditions to be used, and is not limited to the kind of the drying method. However, the drying method may be performed at 80 to 200 degrees, preferably 100 to 160 degrees, Hot air drying may be used for a period of time.

또한 상기 페이스트는 사용조건에 따라 경화단계를 거칠 수 있다. The paste may be subjected to a curing step according to the conditions of use.

다음 단계로서, 무전해 화학도금단계는 전이금속염, 환원제, 착제 등을 이용하여 상기 페이스트상에 무전해 도금층을 형성하는 단계이다. As a next step, the electroless chemical plating step is a step of forming an electroless plating layer on the paste using a transition metal salt, a reducing agent, a complexing agent or the like.

상기 무전해 도금은 금속이온이 포함된 화합물과 환원제가 혼합된 도금액을 사용하여 기판 등에 금속을 환원 석출시키는 것으로 금속이온을 환원제에 의해 환원시킴으로써 진행될 수 있다. The electroless plating may be performed by reducing metal ions on a substrate using a plating solution in which a metal ion-containing compound and a reducing agent are mixed, and reducing metal ions by a reducing agent.

주반응으로서 하기에 기재된 반응식에 의해 금속이온이 환원될 수 있다.As the main reaction, the metal ion can be reduced by the reaction formula described below.

Metal ion + 2HCHO + 4OH- => Metal(0) + 2HCOO- + H2 + 2H₂OMetal ion + 2HCHO + 4OH- => Metal (0) + 2HCOO- + H2 + 2H 2 O

이 때, 무전해 도금에 사용되는 상기 금속의 비제한적인 예는 Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe, Pt, Pb, Sn, Au 등이 될 수 있고, 이들 원소는 단독으로 사용되거나 또는 2종 이상이 혼합되어 사용될 수 있다. In this case, examples of the metal used for electroless plating may be Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe, Pt, Pb, Sn, Au, May be used alone or in admixture of two or more.

상기 무전해 도금에 사용되는 도금액은 도금하고자 하는 금속의 염 및 환원제 등을 포함하는 것일 수 있으며, 이 때 환원제의 비제한적인 예는 포름알데히드, 히드라진 또는 그 염, 황산코발트(Ⅱ), 포르말린, 글루코오즈, 글리옥실산, 히드록시알킬술폰산 또는 그 염, 하이포 포스포러스산 또는 그 염, 수소화붕소화합물, 디알킬아민보란 등이 있으며, 이 이외에도 금속의 종류에 따라 다양한 환원제가 사용될 수 있다.The plating solution used for the electroless plating may include a metal salt to be plated and a reducing agent. Non-limiting examples of the reducing agent include formaldehyde, hydrazine or a salt thereof, cobalt sulfate (II), formalin, Glyoxylic acid, hydroxyalkylsulfonic acid or salt thereof, hypophosphorous acid or salt thereof, borohydride compound, dialkylamine borane, etc. In addition, various reducing agents may be used depending on the kind of metal.

나아가, 상기의 무전해 도금액은 금속이온을 생성하는 금속 염, 금속이온과 리간드를 형성함으로써 금속이 액상에서 환원되어 용액이 불안정하게 되는 것을 방지하기 위한 착화제 및 상기 환원제가 산화되도록 무전해 도금액을 적당한 pH로 유지시키는 pH 조절제를 포함할 수 있다. Further, the above electroless plating solution may contain a metal salt which forms a metal ion, a complexing agent for preventing the metal from becoming unstable due to reduction of the metal in the liquid phase by forming a ligand with the metal ion, and an electroless plating solution for oxidizing the reducing agent And a pH adjusting agent which maintains a suitable pH.

상기 무전해 금속 도금층의 두께는 1 um 내지 10 um 이며, 무전해 금속 도금에 사용되는 금속은 Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe, Pt, Pb, Sn, Au 또는 이들의 합금에서 선택되는 어느 하나일 수 있다.The thickness of the electroless metal plating layer is 1 to 10 μm and the metal used for electroless metal plating is Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe, Pt, Pb, And an alloy thereof.

예를 들어, 동(구리) 도금층을 형성하고자 하는 경우에는, 황산구리, 포르마린, 수산화나트륨, EDTA(Ethylene Diamin Tera Acetic Acid) 및 촉진제로서 2.2-비피래딜을 첨가한 수용액을 이용하여 1 ∼ 10 ㎛의 두께로 무전해 도금층을 형성할 수 있다. For example, when a copper (copper) plating layer is to be formed, an aqueous solution containing copper sulfate, formalin, sodium hydroxide, EDTA (ethylene diaminetereacetic acid) and 2.2- It is possible to form an electroless plating layer with a thickness of 10 탆.

상기 무전해 동도금 단계는 바렐도금장치를 이용할 수 있다. The electroless copper plating step may use a barrel plating apparatus.

한편, 본 발명은 상기 전도성 페이스트의 배선층을 형성하는 단계와 상기 패턴화된 배선층 상부에 전이금속을 무전해 도금하여 도금층을 형성하는 단계 사이에, 상기 배선층의 상부에 무전해 금속 도금층을 형성하기 위한 시드 금속층을 형성시키는 단계를 추가로 포함할 수 있다. Meanwhile, the present invention provides a method for forming an electroless metal plating layer on an upper surface of a wiring layer, comprising the steps of: forming a wiring layer of the conductive paste; and forming a plating layer by electroless plating a transition metal on the patterned wiring layer, And forming a seed metal layer.

상기 시드 금속층에는 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택될 수 있으며, 상기 시드 금속 성분이외의 다른 전이금속성분을 추가로 함유할 수 있다.The seed metal layer may be selected from Au, Ag, Pt, Cu, Ni, Fe, Pd, Co, or an alloy thereof. The seed metal layer may further contain a transition metal component other than the seed metal component.

이후 상기 무전해 도금층을 형성한 후에 추가적으로 형성되는 도금은 전해도금 또는 무전해 도금에 의해 형성될 수 있다. The plating that is formed after forming the electroless plating layer may be formed by electrolytic plating or electroless plating.

무전해도금의 경우는 앞서 살핀 바와 동일한 조건으로 공정이 진행될 수 있고, 전해도금의 경우에는 동도금의 경우, 황산구리(CuSO4), 황산(H2SO4) 및 광택제를 혼합한 수용액에 상기 무전해 도금층이 형성된 기판을 침지하여 원하는 두께로 전해동 도금층을 형성하고 표면을 수세함으로써, 전해 도금층이 형성될 수 있다.  In the case of the electroless plating, the process can be carried out under the same conditions as previously mentioned. In the case of the electroplating, in the case of copper plating, the substrate on which the electroless plating layer is formed is immersed in an aqueous solution obtained by mixing copper sulfate (CuSO4), sulfuric acid (H2SO4) To form an electrolytic plating layer with a desired thickness, and washing the surface with water, an electrolytic plating layer can be formed.

이후에 추가적으로 진행되는 도금층의 형성은 앞서 살핀 바와 같은 무전해 도금 또는 전해도금을 이용하여 진행될 수 있다.  The formation of the further plated layer thereafter may be carried out using electroless plating or electroplating as previously discussed.

예를 들어, 상기 구리도금층상에 새로이 니켈층을 도금하고자 하는 경우에, 상기 전해 동도금 단계에서 도금한 구리 표면에 황산니켈, 염화니켈, 붕산을 혼합한 수용액을 이용하여 전해니켈을 도금한 후 수세하고, 이온 처리한 물로 초음파 세척를 한 후, 탈수과정을 거쳐 건조하여 요구하는 특성에 맞는 제품을 제조하게 된다.For example, when a new nickel layer is to be plated on the copper plating layer, electrolytic nickel is plated on the surface of the copper plated in the electrolytic copper plating step using an aqueous solution of nickel sulfate, nickel chloride, and boric acid, After ultrasonic washing with ion-treated water, it is dehydrated and dried to produce a product which meets the required characteristics.

본 발명에서는 상기 전해 도금층의 저항값이 낮으면 전기전도성이 높아지며, 더 낮은 저항을 필요로 한다면 전해 동도금의 시간을 늘려 도금되는 금속의 함량을 높여 주면 낮은 저항을 가질 수 있다. In the present invention, if the resistance value of the electroplating layer is low, the electrical conductivity is high. If a lower resistance is required, the electrolytic copper plating time can be increased to increase the content of the metal to be plated, thereby providing a low resistance.

이하, 실시예를 통하여 본 발명 과정의 세부사항을 설명하고자 한다. 이는 본 발명에 관련한 대표적 예시로서, 이것만으로 본 발명의 적용 범위를 결코 제한할 수 없음을 밝히는 바이다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT It is to be understood that this is by way of example only and not to be construed as limiting the scope of the invention in any way whatsoever.

실시예)Examples)

본 발명에서 도금두께는 파괴검사를 통한 단면 촬영으로 금속현미경에 의해 방법에 의해 측정이 되었으며, 전극 또는 배선과 배선간의 저항은 Digital Hi 저항 Tester기로 인입선부와 출력부 Pad부에 전류 탐침 Probe를 접촉시키는 방법에 의해 측정하였다. In the present invention, the plating thickness was measured by a metallurgical microscope as a cross-sectional photographing through fracture inspection. The resistance between the electrode or the wiring and the wiring was measured by a Digital Hi resistance tester, and the current probe was contacted with the lead- By weight.

(인쇄회로기판의 제조)(Production of Printed Circuit Board)

두께 20 ㎛ 의 폴리이미드 기판 위에 스크린 인쇄방법을 이용하여 평균 입자 직경이 3-5 um 인 은(Ag) 페이스트(62 wt%의 솔벤트 및 경화제를 포함하는 조성물)을 이용하여 스크린 인쇄방식을 통하여 프린팅하여 선폭 1 mm, 길이 750 mm의 안테나 배선 패턴을 제조하였으며, 상기 패턴 형성된 기판을 150 도에서 30분내지 1시간 열풍 건조하였다.    A silver (Ag) paste (composition containing 62 wt% of a solvent and a curing agent) having an average particle diameter of 3-5 탆 was applied onto a polyimide substrate having a thickness of 20 탆 by a screen printing method, To prepare an antenna wiring pattern having a line width of 1 mm and a length of 750 mm. The patterned substrate was hot-air dried at 150 degrees for 30 minutes to 1 hour.

상기의 패턴 형성된 기판을 Ag염, 환원제, 첨가제, 안정화물을 포함하는 도금액이 들어 있는 도금조에 담가 필요한 두께의 무전해 도금층이 상기 페이스트층상에 도금되도록 10분 내지 25분 동안 도금을 행하였다  The patterned substrate was immersed in a plating bath containing a plating solution containing an Ag salt, a reducing agent, an additive, and a stabilizer, and an electroless plating layer having a necessary thickness was plated on the paste layer for 10 minutes to 25 minutes

이 때 사용된 무전해 도금액의 성분 및 도금조건은 아래와 같다.The components of the electroless plating solution used at this time and plating conditions are as follows.

본 실시예에 사용된 용액은 D/I Water 85%, 보충제 10~15%, 25%-NaOH 2~5%, 안정제 0.1~1%, 37%포르말린 0.5~2%의 성분으로 10~15분간 Air교반한 후 온도 40~500 ℃, pH 13 이상에서 25~30분간 도금하였다.  The solution used in this example is a solution of 85% D / I Water, 10-15% of supplement, 25% NaOH 2-5%, stabilizer 0.1-1% and 37% formalin 0.5-2% for 10-15 minutes After air agitation, the plate was plated at a temperature of 40 to 500 ° C and a pH of 13 or more for 25 to 30 minutes.

이때, 상기 은 페이스트층상에 시드층을 형성하기 위해 팔라듐 염을 사용하여 시드층을 형성하였다.At this time, a seed layer was formed using palladium salt to form a seed layer on the silver paste layer.

이 경우 시드층을 위하여 팔라듐성분이 500 ppm, 황산구리 0.1%, 안정제 1%의 성분으로 된 수용액을 사용하여 상기 수용액내에 은 페이스트가 형성된 기판을 3분 내지 5분 담그어 꺼낸 후 다음 공정을 진행한다.In this case, for the seed layer, the palladium component is 500 ppm, the copper sulfate 0.1% and the stabilizer 1% The substrate on which the silver paste is formed is immersed in the aqueous solution for 3 to 5 minutes, and then the next step is carried out.

이후 건조과정을 거쳐 상기 공정에 의해 무전해 화학동 도금을 진행하였다. After the drying process, electroless copper plating was performed by the above process.

이후 황산 10 wt% 수용액에 황산구리 90g/L, 전기동 안정제 2ml/L, 전기동 광택제 5ml/L, HCI 0.16ml/L 를 온도 40~60℃ 조건의 단계에 의한 전해 동도금을 진행하였다. Electrolytic copper plating was then performed on the 10 wt% aqueous solution of sulfuric acid by the steps of 90 g / L of copper sulfate, 2 ml / L of an electric stabilizer, 5 ml / L of an electric brightener, and 0.16 ml / L of HCl at a temperature of 40 to 60 ° C.

도 5a에서는 본 발명에 의한 인쇄회로기판으로서 길이 750 mm 선폭 1mm의 안테나선을 포함하는 기판을 도시하였다. 5A shows a substrate including an antenna wire having a length of 750 mm and a line width of 1 mm as a printed circuit board according to the present invention.

상기 기판에서 도 1a)에서 도시한 바와 같은 우측 4개의 배선 라인의 무전해 동 도금두께를 측정하면, 좌측부터 3.6 um, 4.2 um, 3.5 um, 3.9 um를 보여줌으로써, 무전해 도금층이 배선 전역에 걸쳐 균일하게 형성된 것을 나타내고 있다.The electroless copper plating thickness of the right four wiring lines as shown in Fig. 1A) on the above-described substrate was measured to be 3.6 mu m, 4.2 mu m, 3.5 mu m and 3.9 mu m from the left side, Are uniformly formed over the entire surface.

또한 상기 도 5b에서는 본 발명에서 1) 페이스트 인쇄 후, 2) 무전해 동도금 공정이후, 3) 상기 무전해 동도금 공정이후에 전해 동도금의 진행후에 각각 도 5a의 패턴의 시작부분(201)과 마지막 부분(202)의 양단의 저항을 측정하였다.5B, in the present invention, after 1) paste printing, 2) after the electroless copper plating process, 3) after the electrolytic copper plating process after the electroless copper plating process, the start portion 201 and the last portion The resistance of both ends of the electrode 202 was measured.

그 결과, 은 페이스트층만을 형성한 경우의 저항을 측정하면 165 Ω 정도의 비교적 높은 저항을 보여주었으나, 본 발명의 무전해 동도금층 형성 이후 34 Ω으로 낮아짐을 보여주며, 전해 동도금층을 형성한 이후에는 0.77 Ω정도의 낮은 저항을 나타내어 전도성이 크게 향상된 것을 확인 할 수 있다. As a result, when the resistance of the silver paste layer alone was measured, it showed a comparatively high resistance of about 165 OMEGA. However, after the formation of the electroless copper plating layer of the present invention, it was lowered to 34 OMEGA. After that, it showed a low resistance of about 0.77 Ω, which shows that the conductivity is greatly improved.

한편, 본 발명에서 상기 페이스트 인쇄 공정과 무전해 동도금 공정이후에 무전해 은도금 공정을 수행할 수 있다. 이 경우의 공정조건 또한 사용되는 금속염이 구리염이 아닌 은염(AgNo3)을 사용하는 점만이 차이가 있을 뿐 일반적인 은 도금 공정을 따른다.Meanwhile, in the present invention, an electroless silver plating process can be performed after the paste printing process and the electroless copper plating process. In this case, the general silver plating process is followed only in that the metal salt used is silver salt (AgNo3) rather than copper salt.

일 예로서, Ag 도금전에 도금조의 오염방지를 위해서 predip 공정으로 질산을 포함하는 용액에서 세정한 후, Ag도금공정에서 DI 85.5%, silver B 10%(이미다졸 10% 수용액), 진한질산 2% (70% 시약등급), silver A 2.5%(질산 은 4.5%, 질산 3.5%의 수용액)에 50℃의 온도에 8분간 담그어(dipping)하여 은 도금을 진행을 함으로써 0.1 ~ 0.2 um 두께의 은 도금층을 형성한다. As an example, in order to prevent contamination of the plating bath before Ag plating, it was cleaned in a solution containing nitric acid by the predip process and then DI 85.5%, silver B 10% (10% aqueous solution of imidazole), 2% (70% reagent grade), silver A 2.5% (an aqueous solution of 4.5% nitric acid and 3.5% nitric acid) for 8 minutes at a temperature of 50 ° C to conduct silver plating, .

일반적으로는 상기 도금층은 0.3 ~ 0.4 um의 두께를 올릴 수 있으며, 시간의 조절에 따라 0.1~1um까지 두께를 올릴 수 있다. Generally, the thickness of the plating layer may be increased to 0.3 to 0.4 μm, and the thickness may be increased to 0.1 to 1 μm according to the time.

상기 페이스트 인쇄 공정과 무전해 동도금 공정이후에 무전해 은도금 공정을 수행하는 경우에 최종적으로 얻어지는 금속 배선의 저항을 측정해 보면, 도 5a에서 패턴의 시작부분(201)과 마지막 부분(202)의 양단의 저항 은 7 Ω으로 낮아지는 것으로 나타났다. When measuring the resistance of the metal wiring finally obtained in the case of performing the electroless silver plating process after the paste printing process and the electroless copper plating process, it is possible to measure the resistance of both ends of the start portion 201 and the end portion 202 of the pattern in FIG. The resistance of the transistor was reduced to 7 Ω.

상기 결과를 토대로 살펴보면, 도 5a 에서와 같이 길이가 길고 복잡한 패턴에서 본 발명의 페이스트층상에 무전해 도금층을 형성하는 방법을 활용하게 되는 경우 배선의 전도성을 크게 향상시킬 수 있음을 알 수 있다. From the above results, it can be seen that when the method of forming the electroless plating layer on the paste layer of the present invention is used in a long and complicated pattern as shown in FIG. 5A, the conductivity of the wiring can be greatly improved.

이상 본 발명의 구성을 세부적으로 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the following claims. .

Claims (17)

기판;
상기 기판상에 도전성 페이스트 조성물의 프린팅 방법에 의해 패턴화된 배선층;
상기 패턴화된 배선층상에 형성된 무전해 금속 도금층; 및
상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상시키기 위해, 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층 또는 무전해 금속 도금층;
상기 패턴화된 배선층 상부와 무전해 금속도금층의 사이에 무전해 금속도금층을 형성하기 위한 시드 금속층;을 포함하며,
상기 시드 금속층을 형성하기 위한 금속은 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나인 시드 금속 성분과, 상기 시드 금속 성분 이외에 금속 할라이드, 금속 설페이트, 금속 아세테이트로부터 선택되는 전이금속 염을 이용한 추가적인 전이금속성분을 함유하는 것을 특징으로 하는 인쇄회로 기판.
Board;
A wiring layer patterned on the substrate by a printing method of a conductive paste composition;
An electroless metal plating layer formed on the patterned wiring layer; And
An electrolytic metal plating layer or an electroless metal plating layer further formed on the electroless metal plating layer to improve electrical conductivity of the wiring comprising the patterned wiring layer and the electroless metal plating layer;
And a seed metal layer for forming an electroless metal plating layer between the upper part of the patterned wiring layer and the electroless metal plating layer,
Wherein the metal for forming the seed metal layer is at least one of a seed metal component selected from the group consisting of Au, Ag, Pt, Cu, Ni, Fe, Pd, Co and alloys thereof, Lt; RTI ID = 0.0 > a < / RTI > transition metal salt selected from metal acetate.
제1항에 있어서,
상기 기판은 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리술폰, 폴리에테르, 폴리에테르이미드, 내열성 에폭시(Epoxy), 유리, 실리콘, 폴리아릴레이트 및 폴리이미드, 펄성분을 함유한 종이, 세라믹, FR-4 중에서 선택되는 어느 하나인 것을 특징으로 하는 인쇄회로 기판 The method according to claim 1,
Wherein the substrate is selected from the group consisting of polystyrene terephthalate, polyethylene terephthalate, polysulfone, polyether, polyetherimide, heat resistant epoxy, glass, silicone, polyarylate and polyimide, -4 < / RTI >< RTI ID = 0.0 > 제1항에 있어서,
상기 패턴화된 배선층상에 형성된 무전해 금속 도금층의 두께는 1 um 내지 10 um 이며, 무전해 금속 도금에 사용되는 금속은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나 인 것을 특징으로 하는 인쇄회로 기판 The method according to claim 1,
The thickness of the electroless metal plating layer formed on the patterned wiring layer is 1 μm to 10 μm, and the metal used for the electroless metal plating is any one selected from Cu, Sn, Ag, Au, Ni, A printed circuit board 제1항에 있어서,
상기 무전해 금속 도금층상에 추가로 형성되는 전해 금속 도금층의 금속성분은 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금이고, 추가로 형성되는 상기 무전해 금속 도금층의 금속성분은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나인 것을 특징으로 하는 인쇄회로 기판The method according to claim 1,
Wherein the metal component of the electrolytic metal plating layer further formed on the electroless metal plating layer is any one selected from the group consisting of Ni, Cu, Sn, Au, Ag, and alloys thereof, or Ni-P alloy, Wherein the metal component of the metal plating layer is any one selected from Cu, Sn, Ag, Au, Ni, and alloys thereof. 제1항에 있어서,
상기 도전성 페이스트 조성물은 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물인 것을 특징으로 하는 인쇄회로 기판 The method according to claim 1,
Wherein the conductive paste composition is any one selected from a conductive Ag paste, a conductive Cu paste, a conductive polymer, and a paste for gravure, or a mixture thereof. 제5항에 있어서,
상기 도전성 페이스트 조성물의 입자크기는 10 nm 내지 10 um의 범위인 것을 특징으로 하는 인쇄회로 기판6. The method of claim 5,
Characterized in that the particle size of the conductive paste composition ranges from 10 nm to 10 < RTI ID = 0.0 > um. ≪ 삭제delete 삭제delete 삭제delete 제1항에 있어서,
상기 패턴화된 배선층 상에 형성되는 무전해 금속 도금층은 구리 도금층이며, 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층, 또는 추가로 형성된 무전해 금속도금층은 구리 도금층이거나 은 도금층인 것을 특징으로 하는 인쇄회로 기판 The method according to claim 1,
Wherein the electroless metal plating layer formed on the patterned wiring layer is a copper plating layer and the electroless metal plating layer further formed on the electroless metal plating layer or the electroless metal plating layer formed further is a copper plating layer or a silver plating layer Printed circuit board 인쇄회로기판의 제조 방법에 있어서.
기판상에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하는 단계와,
상기 패턴화된 배선층의 상부에 무전해 금속 도금층을 형성하기 위한 시드 금속층을 형성시키는 단계;
상기 시드 금속층 상부에 전이금속을 무전해 도금하여 무전해 도금층을 형성하는 단계; 및
상기 무전해 도금층을 형성하는 단계이후에, 상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상하기 위해, 전해 금속 도금층 또는 무전해 금속 도금층을 추가로 형성하는 단계;를 포함하되,
상기 시드 금속층을 형성하기 위한 금속은 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나인 시드 금속 성분과, 상기 시드 금속 성분 이외에 금속 할라이드, 금속 설페이트, 금속 아세테이트로부터 선택되는 전이금속 염을 이용한 추가적인 전이금속성분을 함유하는 것을 특징으로 하는 인쇄회로 기판의 제조 방법.A method of manufacturing a printed circuit board.
Printing a conductive paste composition containing a conductive Ag paste, a conductive Cu paste, a conductive polymer, and a paste for gravure on a substrate in a predetermined pattern to form a patterned wiring layer;
Forming a seed metal layer for forming an electroless metal plating layer on the patterned wiring layer;
Forming an electroless plating layer by electroless plating a transition metal on the seed metal layer; And
Further comprising the step of forming an electrolytic metal plating layer or an electroless metal plating layer to improve the electrical conductivity of the wiring composed of the patterned wiring layer and the electroless metal plating layer after the step of forming the electroless plating layer, ,
Wherein the metal for forming the seed metal layer is at least one of a seed metal component selected from the group consisting of Au, Ag, Pt, Cu, Ni, Fe, Pd, Co and alloys thereof, ≪ / RTI > further comprising an additional transition metal component using a transition metal salt selected from metal acetate. 제11항에 있어서,
상기 도전성 페이스트 조성물의 입자크기는 10 nm 내지 10 um의 범위인 것을 특징으로 하는 인쇄회로 기판의 제조 방법. 12. The method of claim 11,
Wherein the particle size of the conductive paste composition ranges from 10 nm to 10 < RTI ID = 0.0 > um. ≪ / RTI > 제11항에 있어서,
상기 무전해 금속 도금층의 두께는 1 um 내지 10 um 이며, 무전해 금속 도금에 사용되는 금속은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나 인 것을 특징으로 하는 인쇄회로 기판의 제조 방법. 12. The method of claim 11,
Wherein the thickness of the electroless metal plating layer is 1 μm to 10 μm and the metal used for electroless metal plating is any one selected from Cu, Sn, Ag, Au, Ni, ≪ / RTI > 삭제delete 삭제delete 삭제delete 제11항에 있어서,
상기 패턴화된 배선층 상에 형성되는 무전해 금속 도금층은 구리 도금층이며,
상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층, 또는 추가로 형성된 무전해 금속도금층은 구리 도금층이거나 은 도금층인 것을 특징으로 하는 인쇄회로 기판의 제조 방법.12. The method of claim 11,
Wherein the electroless metal plating layer formed on the patterned wiring layer is a copper plating layer,
Wherein the electrolytic metal plating layer further formed on the electroless metal plating layer or the electroless metal plating layer formed further is a copper plating layer or a silver plating layer.

Images