KR101413411B1 - 연판정 비터비 알고리즘 채널 등화 방법과 이를 이용한수신기 - Google Patents

연판정 비터비 알고리즘 채널 등화 방법과 이를 이용한수신기 Download PDF

Info

Publication number
KR101413411B1
KR101413411B1 KR1020080027122A KR20080027122A KR101413411B1 KR 101413411 B1 KR101413411 B1 KR 101413411B1 KR 1020080027122 A KR1020080027122 A KR 1020080027122A KR 20080027122 A KR20080027122 A KR 20080027122A KR 101413411 B1 KR101413411 B1 KR 101413411B1
Authority
KR
South Korea
Prior art keywords
symbol
soft decision
bit
value
decision value
Prior art date
Application number
KR1020080027122A
Other languages
English (en)
Other versions
KR20090101778A (ko
Inventor
최종수
신옌
최병조
황승훈
Original Assignee
삼성전자주식회사
동국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 동국대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020080027122A priority Critical patent/KR101413411B1/ko
Publication of KR20090101778A publication Critical patent/KR20090101778A/ko
Application granted granted Critical
Publication of KR101413411B1 publication Critical patent/KR101413411B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2201/00—Algorithms used for the adjustment of time-domain equalizers
    • H04L2201/06—Algorithms used for the adjustment of time-domain equalizers using the output of a maximum likelihood decoder (Viterbi detector)

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

본 발명은 연판정 비터비 알고리즘(Soft Output Viterbi Algorithm: SOVA)을 사용하는 채널 등화 방법 및 이를 이용한 수신기에 관한 것이다. 본 발명이 제공하는 연판정 비터비 알고리즘을 사용하는 채널 등화 방법은, 최대 유사성 (Maximum Likelihood) 시퀀스 심볼과 차순으로 높은 확률의 시퀀스 중 n(n은 자연수)번째 심볼이 상기 최대 유사성 시퀀스 심볼이 아닌 심볼을 이용하여 심볼 연판정 값을 구하는 과정과, 상기 심볼 연판정 값을 이용하여 비트 연판정 값을 구하는 과정을 포함한다.
연판정 비터비 알고리즘, SOVA, 채널 등화기, RSSE

Description

연판정 비터비 알고리즘 채널 등화 방법과 이를 이용한 수신기 {METHOD FOR CHANNEL EQUALIZATION USING SOFT OUTPUT VITERBI ALGORITHM (SOVA) AND RECEIVER THEREOF}
본 발명은 채널 등화에 관한 것으로서, 특히 연판정 비터비 알고리즘을 사용하는 채널 등화 방법 및 이를 이용한 수신기에 관한 것이다.
먼저 연판정 비터비 알고리즘에 대하여 간략히 설명한다.
비터비 알고리즘 (VA: Viterbi Algorithm)은 이동 통신 시스템에서 최대 유사성 (Maximum Likelihood) 복호기 및 등화기에 널리 적용되는 방법이다. 상기 비터비 알고리즘이란 채널을 통해 수신되는 데이터를 여러 경로를 통해 탐색한 후, 그 중에서 가장 유사성(Likelihood)이 높은 경로를 선택하고 선택된 경로의 데이터를 선택하는 방식을 말한다. 상기 비터비 알고리즘의 출력은 경판정(hard decision) 및 연판정 (soft decision) 값을 지원한다. 경판정에서는 수신된 비트 시퀀스를 2 레벨의 이산 신호 ('0'또는 '1')로 출력하기 때문에 정보의 손실이 있는 반면, 연판정에서는 연속적인 값을 출력하기 때문에 추가적인 부호화 이득을 얻 을 수 있다. 여기서 연판정 값을 사용하는 비터비 알고리즘은 연판정 비터비 알고리즘(Soft Output Viterbi Algorithm: 이하 "SOVA")이라 부른다.
이하에서는 종래의 SOVA 채널 등화기에서 심볼 연판정 값을 이용하여 비트 연판정 값을 구하는 경우에 있어서의 복잡도에 대하여 설명한다.
종래의 SOVA 채널 등화기에서의 심볼 연판정 값은 다음과 같이 계산된다. 즉, 채널 등화기에서 수신된 모든 심볼의 시퀀스 r을 이용하여 n번째 수신된 심볼에 대한 심볼 연판정 값은 하기 <수학식 1>로 계산된다.
Figure 112008021293087-pat00001
,
Sj는 j번째 심볼이며, j는 0 ~ (M-1),
S0는 0번째 심볼,
M은 변조 차수
상기 <수학식 1>에서 S0는 심볼의 기준 역할을 한다. 또한, 변조 방식으로 16-QAM을 사용하는 경우는
Figure 112008021293087-pat00002
이며, 32-QAM의 경우에는
Figure 112008021293087-pat00003
의 값을 갖는다.
이러한 SOVA 채널 등화기의 출력은
Figure 112008021293087-pat00004
가 최대가 되는
Figure 112008021293087-pat00005
와 함께 각각 의
Figure 112008021293087-pat00006
도 포함하고 있다. 따라서 기존의 SOVA 채널 등화기의 복잡도는
Figure 112008021293087-pat00007
에 비례하는 것으로 알려져 있다. 여기서 상기 K는 채널 메모리 길이의 값이다.
또한, 종래의 SOVA 채널 등화기에서 상기 <수학식 1>의 심볼 연판정 값
Figure 112008021293087-pat00008
을 이용하여 구하는 비트 연판정 값은 하기 <수학식 2>로 계산된다.
Figure 112008021293087-pat00009
상기 <수학식 2>를 살펴보면 기존의 SOVA 채널 등화기는 모든 심볼에 대하여
Figure 112008021293087-pat00010
를 구하는 것을 알 수 있다.
상술한 것처럼 종래 SOVA 채널 등화기에서는 모든 심볼에 대하여
Figure 112008021293087-pat00011
를 구하기 때문에 일반적인 비터비 알고리즘에 비하여 계산량이 크게 증가하는 문제가 있다. 특히 채널 등화기의 경우에는 시스템이 고차 변조 방식을 사용하게 되면 SOVA 채널 등화기의 복잡도가 더욱 크게 증가하여 시스템의 구현이 힘들어지는 문제가 있다.
본 발명의 실시예에 따른 연판정 비터비 알고리즘을 사용하는 채널 등화 방법은, 최대 유사성 시퀀스 심볼과, 차순으로 높은 확률의 시퀀스 중에서 n(n은 자연수)번째 심볼이 상기 최대 유사성 시퀀스 심볼이 아닌 심볼을 이용하여 심볼 연판정 값을 구하는 과정과, 상기 심볼 연판정 값을 이용하여 비트 연판정 값을 구하는 과정을 포함한다.
또한 본 발명의 실시예에 따른 연판정 비터비 알고리즘을 사용하는 수신기는, 최대 유사성 시퀀스 심볼과, 차순으로 높은 확률의 시퀀스 중에서 n(n은 자연수)번째 심볼이 상기 최대 유사성 시퀀스 심볼이 아닌 심볼을 이용하여 심볼 연판정 값을 구하는 상기 채널 등화기와, 상기 심볼 연판정 값을 이용하여 비트 연판정 값을 구하는 연판정 비트 값 매핑기를 포함하는 연판정 비터비 알고리즘을 사용하는 채널 등화기를 포함한다..
삭제
따라서, 본 발명이 제공하는 연판정 비터비 알고리즘을 사용하는 채널 등화 방법은, 최대 유사성 시퀀스 심볼을 이용하여 심볼 연판정 값을 구하는 과정과, 상기 심볼 연판정 값을 이용하여 비트 연판정 값을 구하는 과정을 포함한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대한 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명은 SOVA 채널 등화기에서 심볼 연판정 값을 비트 연판정 값으로 변환할 때 종래 SOVA 채널 등화기에 비하여 복잡도가 감소하는 방법을 제안한다.
본 발명의 실시예에 따른 비트 연판정 값을 구하는 방법에 대하여 설명한다.
먼저 본 발명의 채널 등화기에서 심볼 연판정 값은 다음과 같이 계산된다. 즉, 본 발명에서 심볼 연판정 값
Figure 112008021293087-pat00026
는 하나의 심볼에 대해서만 구해진다. 이는 하기 <수학식 3>으로 표현된다.
Figure 112008021293087-pat00027
,
Figure 112008021293087-pat00028
는 최대 유사성 (Maximum Likelihood: ML) 시퀀스에 해당하는 심볼
,
Figure 112008021293087-pat00029
는 차순으로 높은 확률의 시퀀스 중 n번째 심볼이
Figure 112008021293087-pat00030
가 아닌 심볼
종래의 SOVA 채널 등화기에서는 트렐리스의 한 상태(State)마다 모든 s에 대하여 심볼 연판정 값을 상기 <수학식 1>과 같이 계산하여야 했지만, 본 발명에서는 최대 유사성 시퀀스에 해당하는 심볼
Figure 112008021293087-pat00031
에 대하여만 상기 <수학식 3>을 이용하여 계산하므로 복잡도가 M배 감소하여 전체 복잡도는
Figure 112008021293087-pat00032
에 비례하게 된다.
이하에서는 본 발명의 채널 등화기에서 비트 연판정 값을 구하는 방법을 설명한다. 비트 연판정 값은 상기 <수학식 3>에서 구한 심볼 연판정 값으로부터 비트 연판정 값을 계산할 수 있다.
본 발명에서는 비트 연판정 값을 계산하는 방법으로 다음 두 가지 방법을 제안한다.
<방법 1> 심볼 연판정 값 이용 방식.
이는, 상기 <수학식 3>에서 구한 심볼 연판정 값을 그대로 비트 연판정 값으로 이용하는 방법이다. 이에 따른 비트 연판정 값은 하기 <수학식 4>와 같이 계산된다.
Figure 112008021293087-pat00033
상기 <수학식 4>를 살펴보면 비트 연판정 값의 부호는 ML 시퀀스에 해당하는 심볼 sj의 i번째 비트 값에 따라 결정되고, 그 크기는 심볼 연판정 값이 그대로 사 용됨을 알 수 있다.
<방법 2> 최단 거리 이용 방식
상기 방법 2를 설명하기 위하여 용어를 먼저 정의한다. 현재 비트 연판정 값을 구하기 위한 심볼을 "현재 심볼", 현재 비트 연판정 값을 구하고자 하는 비트를 "현재 비트"라고 한다. 따라서 현재 비트는 현재 심볼에 속하게 된다. 또한, 상기 현재 심볼에서 하기의 일정한 조건을 만족하는 심볼을 "타겟 심볼"이라고 정의한다.
상기 <방법 2>는 상기 현재 심볼과 상기 타겟 심볼과의 거리를 이용하여 현재 비트의 비트 연판정 값을 구하는 방식이다. 이 때 타겟 심볼은 하기 조건을 만족해야 한다.
조건 1)현재 비트와 동일한 위치의 비트가 상기 현재 비트의 값과 다른 값을 갖는다.
조건 2)상기 조건 1을 만족하는 심볼들 중에서 상기 현재 심볼과의 거리가 최소이어야 한다.
상기 최단 거리 이용 방식에 의한 비트 연판정 값은 하기 <수학식 5>에 의하여 계산된다.
Figure 112008021293087-pat00034
,
Figure 112008021293087-pat00035
는
Figure 112008021293087-pat00036
번째 심볼
Figure 112008021293087-pat00037
로부터
Figure 112008021293087-pat00038
i번째 비트 값이 다른 가장 가까운 심볼
Figure 112008021293087-pat00039
까지의 거리
상기 <방법 2>는 상기 <방법 1>과 달리 심볼을 구성하는 비트마다의 비트 연판정 값이 각각 다르게 된다. 이 방법은 변조 차수 M이 어떤 값을 갖더라도 적용할 수 있다. 이해를 돕기 위하여 이하에서
Figure 112008021293087-pat00040
인 경우와
Figure 112008021293087-pat00041
인 경우를 예시한다.
<
Figure 112008021293087-pat00042
인 경우 >
도 1은 본 발명의 실시예에 따른 M=16인 SOVA 채널 등화기에서의 비트 연판정 값을 계산하는 방법을 설명하는 제1 예시도이다.
도 1은
Figure 112008021293087-pat00043
인 16-QAM의 j=2인 현재 심볼
Figure 112008021293087-pat00044
에 대하여
Figure 112008021293087-pat00045
를 계산하는 방법을 도시하였다. 현재 심볼
Figure 112008021293087-pat00046
는 (0010)의 비트 값을 갖는다. 즉
Figure 112008021293087-pat00047
으로 주어진다.
상기 <수학식 5>에 의해서 구해지는 첫 번째 현재 비트의 연판정 값
Figure 112008021293087-pat00048
를 얻기 위해서는 S2로부터 첫 비트가 1(B0(2)=0과 다른 값은 1이므로)이고, 현재 심볼 S2로부터의 거리가 가장 가까운 심볼은 S4가 된다. 따라서, S4가 타겟 심볼이 된다. 이 때 현재 심볼 S2와 타겟 심볼 S4와의 거리(도 1의 ①)인 4가 된다. 이 값을 Ln(2)에 곱하여 Ln B(0)=-4Ln(2)의 값을 구한다. 또한, 이 때 연판정 값의 부호는 해 당 비트 값이 0 이므로 -1이 된다.
이 같은 방법으로 두 번째 현재 비트의 연판정 값 Ln B(1)은 S2로부터 두 번째 비트가 1이 되는 가장 가까운 심볼인 타겟 심볼 S4까지의 거리(도 1의 ②)인 2를 곱하여 Ln B(1)=-2Ln(2)의 값을 얻을 수 있다.
한편, 세 번째 현재 비트에 대하여는 S2로부터 세 번째 비트가 0이 되는 타겟 심볼 S0까지의 거리인 2를 곱하여 비트 연판정 값으로 Ln B(2)=+2Ln(2)를 얻을 수 있다.
동일한 방법을 적용하여 마지막 현재 비트에 대하여는 Ln B(3)=-2Ln(2)의 값을 얻을 수 있다.
< M=32인 경우 >
도 2는 본 발명의 실시예에 따른 M=32인 SOVA 채널 등화기에서의 비트 연판정 값을 계산하는 방법을 설명하는 제2 예시도이다.
도 2는 M=32인 32-QAM의 경우에 대하여 비트 연판정 값을 얻는 방법을 도시하였다.
비트 값이 (10110)인 현재 심볼 S22의 첫 번째 현재 비트는 1이다. 첫 번째 비트가 0이 되고, 상기 현재 심볼 S22와 가장 거리가 근접한 심볼은 비트 값을 (01010)으로 하는 S10이다. 따라서, 첫 번째 현재 비트에 대해서는 S10이 타겟 심볼이 되고, 이 때 현재 심볼과 타겟 심볼과의 거리는 도 2에서 ①로 주어진 것과 같이 6이므로 Ln B(0)=+6Ln(22)로 주어진다.
한편, 두 번째 현재 비트에 대하여는, S22의 두 번째 비트 값이 0이기 때문에 두 번째 비트로 1의 비트 값을 갖는 가장 가까운 심볼인 S30가 타겟 심볼이 된다. 이 때, 현재 심볼과 타겟 심볼까지의 거리를 곱하면 Ln B(1)=-2Ln(22)의 값을 얻을 수 있다.
동일한 방법을 적용하면
Figure 112008021293087-pat00049
의 값을 구할 수 있다.
한편, 상기 <수학식 5>의
Figure 112008021293087-pat00050
은 j번째 심볼의 i번째 비트에 대하여는 항상 상수이므로
Figure 112008021293087-pat00051
의 배열로 저장한 후 테이블 참조 형식으로 구현할 수 있어 상기 <수학식 4>로 표현되는 <방법 1>과 비교하여 많이 복잡하지 않다. 그러나 <방법 2>는 한 심볼을 구성하는 비트 사이의 잡음에 대한 강인도를 고려하여 비트 연판정 값을 계산하기 때문에 이러한 연판정 값을 필요로 하는 터보 복호기 등에 적용하면 더 좋은 BER (Bit Error Rate) 결과를 얻을 수 있다.
지금까지 심볼 연판정 값을 이용하여 비트 연판정 값을 구하는 과정을 보임으로써 종래의 SOVA 채널 등화기와 본 발명의 채널 등화기의 복잡도를 비교하여 설명하였다.
이하에서는 상술한 SOVA 채널 등화 방법이 3GPP (3rd Generation Partnership Project) GERAN (GSM/EDGE Radio Access Network) 진화 시스템 하향링크에 적용되는 일 예를 설명한다. 하기 도 3 및 도 4에서 GERAN 진화 시스템의 송신기와 수신기의 구성을 설명한다. 본 발명에서 제안하는 SOVA 등화기는 수신기에 적용된다. 다만, 송신기의 설명은 본 발명의 이해를 돕기 위한 것이다.
도 3은 3GPP GERAN 진화 시스템의 송신기 구성도이다.
도 3에서 보는 바와 같이 송신기는 CRC 추가부(301), 채널 부호화부(303), 레이트 매칭부(305), 인터리버(307), 다중화기 및 버스트 매핑기(309), 변조기(311)로 구성된다.
전송하고자 하는 RLC(Radio Link Control) 데이터 블록이 CRC 추가부(301)로 입력되면, 상기 CRC 추가부(301)는 에러 검출을 위해서 RLC 데이터 비트에 CRC 비트를 추가하여 이를 채널 부호화부(303)로 출력하여 상기 채널 부호화부(305)에서 채널 부호화한다. GERAN 진화 시스템의 하향링크에서는 터보 코드가 채널 부호화 기법으로 사용된다.
채널 부호화를 통해 생성된 비트들은 레이트 매칭부(305)로 입력되어 미리 정의된 변조 및 부호화 방식 (Modulation and Coding Scheme, MCS) 에 따라 정해진 부호율로 천공된다. 레이트 매칭부(305)의 출력은 인터리버(307)에서 인터리빙된 후 다중화기 및 버스트 매핑기(309)를 통해서 4개의 버스트에 분산되어 매핑된다. 각 버스트에 매칭된 데이터는 변조기(311)를 통해서 변조과정을 거친 후 GSM의 TDMA 타임 슬롯(time slot)상에 실려 전송된다. 참고로 GERAN 진화 시스템의 하향링크에서는 변조방식으로 8-PSK, 16-QAM 및 32-QAM 등이 사용된다.
송신측에서 사용되는 송신필터는 선형화된 GMSK(Linearized Gaussian Minimum Shift Keying, LGMSK) 필터를 사용하기 때문에 하나의 심볼이 5 개의 심볼 구간에 걸쳐 전송되어 AWGN(Additive White Gaussian Noise) 채널에서도 심볼 사이의 간섭이 발생한다.
이하에서는 GERAN 진화 시스템 하향링크 수신기의 구성을 설명한다.
도 4는 본 발명의 실시예에 따른 GERAN 진화 시스템에 대한 수신기의 구성도이다.
상기 수신기는 채널 추정기(401), 전처리 필터(403), SOVA (Soft Output Viterbi Algorithm) 채널 등화기(405), 버스트 디매퍼(407), 디인터리버(409), 연판정 비트 값 매핑기(411) 및 터보 복호기(413)로 이루어질 수 있다. 본 발명은 상기 SOVA 채널 등화기(405)와 상기 연판정 비트 값 매핑기(411)에서 적용될 수 있다. 즉, 상기 SOVA 채널 등화기는 심볼 연판정 값을 구하고, 상기 연판정 비트 값 매핑기(411)는 상기 심볼 연판정 값을 비트 연판정 값으로 변환할 수 있다. 이 때 심볼 연판정 값을 구하는 방법 <수학식 3>에 의하고, 비트 연판정 값을 구하는 방법은 <수학식 4> 또는 <수학식 5>에 의한다.
도 4를 참조하면, 안테나를 통해 수신된 신호는 RF 처리부(도시되지 않음)를 통과하여 A/D 변환된 후 수신필터(도시되지 않음)를 거친다. 상기 수신 필터는 송신 필터에 정합된 LGMSK(Linearized Gaussian Minimum Shift Keying) 필터 또는 RRC(Root Raised Cosine) 필터가 될 수 있다.
채널 추정기(401)는 GSM/EDGE 송신 버스트의 중간에 삽입된 훈련 시퀀스를 이용하여 송신필터, 다중 경로의 페이딩 채널 및 수신 필터로 이루어지는 복합적인 채널(Combined Equivalent Channel) 계수를 추정한다. 이렇게 추정된 채널 계수는 전처리 필터(401) 및 채널 등화기(405)에서 사용되며 터보 복호기(413)에서도 사용된다. 상기 채널 추정기(401)는 훈련 시퀀스의 수신열을 이용하여 채널 행렬을 구하고 Penrose-Moor 역행렬을 이용하는 Least-Square (LS) 방식을 사용하여 채널 추정을 실시한다.
전처리 필터(403)는 수신 신호를 채널 등화기(405)에 적용하기 전에, 추정된 다중 경로의 페이딩 계수를 이용하여 상기 수신 신호에 대한 전처리를 한다. 이러한 전처리 필터(403)는 비최소 위상 (Non-minimum Phase)을 갖는 일반적인 다중 경로 페이딩 채널을 최소 위상(Minimum Phase)을 갖는 채널로 변환시켜 주는 역할을 하며, 이는 SOVA 채널 등화기(405)의 효과적인 동작에 필요하다. 즉, 최소 위상을 갖는 다중 경로 페이딩 채널은 첫 번째 탭의 전력이 최대가 되고, 뒤쪽 탭의 전력이 감소하는 특성이 있는데, 이 특성으로 인하여 다중 경로 페이딩 채널이 SOVA에 적용될 때 Decision Feedback에 의한 변동성을 감소하는 효과가 있다.
SOVA 채널 등화기(405)는 전처리 필터(403)로부터 신호를 전달받아 심볼 연 판정 값을 출력한다. 이 때 사용되는 심볼 연판정 방법은 상기 <수학식 3>에서 설명된 바와 같다.
일반적으로 SOVA 채널 등화기는 여러 가지 방법으로 구현된다. 하나의 방법은 MLSE (Maximum Likelihood Sequence Estimator)방식이고, 또 다른 방법은 RSSE(Reduced State Sequence Estimator)방식이다. 고차 변조 방식이 사용되는 경우에, RSSE 방식은 MLSE 방식보다 SOVA의 복잡도와 성능 열화를 감소시키는 것으로 알려져 있다. 본 발명에서 제안한 SOVA는 상기 MLSE 방식 및 상기 RSSE 방식에 모두 적용될 수 있으나, 도 4에서는 RSSE 방식이 사용된 것으로 가정하였다. 또한, 상기 RSSE 방식이 적용된 SOVA 채널 등화기를 RSSE-SOVA 채널 등화기(405)로 표시하였다.
버스트 디매퍼(407)와 디인터리버(409)는 상기 송신기의 버스트 매핑기(309)와 인터리버(307)에 대응하는 구성이다. 연판정 비트 값 매핑기(411)는 상기 RSSE-SOVA 채널 등화기(405)로부터 생성된 심볼 연판정 값이 상기 버스트 디매퍼(407)와 상기 디인터리버(409)를 통과한 이후 비트 연판정 값을 생성한다. 이 때 사용되는 방법은 상기 <수학식 4> 또는 <수학식 5>에 의한다. 터보 복호기(409)는 상기 비트 연판정 값을 이용하여 터보 복호를 수행한다.
참고로 상기 실시예에서 간략히 언급한 RSSE 방식에 대하여 상세히 설명한다. RSSE 방식은 MLSE 방식의 복잡도를 개선한 알고리즘으로 알려져 있다.
상술한 RSSE와 MLSE를 비교하면 다음과 같다.
MLSE-SOVA 채널 등화 방식의 경우에는 상태의 개수가 Mk로 주어진다. 이 때 M은 변조 차수로서 16-QAM 및 32-QAM을 이용하는 GERAN 진화 시스템은 각각 M = 16, M = 32가 된다. 또한, K는 송수신 필터 및 다중경로 페이딩 채널이 조합된 전송 채널의 길이를 심볼 단위로 나타낸 것으로, 일반적인 도시 환경의 채널을 모델링 한 TU (Typical Urban) 채널을 적용하고 송수신 필터의 영향을 고려하면 K = 3 ~ 4 의 값을 갖게 된다.
따라서 MLSE를 GERAN 진화 시스템에 적용할 경우 상태 개수는 163 ~ 324의 범위를 가지게 되어 현실적으로 단말에서의 구현이 쉽지 않다. 이러한 문제를 해결하기 위하여 상태의 개수를 줄이거나 채널의 길이를 단축시키는 방안이 연구되어 왔다. 이 가운데 Ungerboeck의 Set Partitioning 기법을 사용하여 상태 개수를 줄이고 복호 트렐리스의 경로 비용을 계산할 때 Decision Feedback 개념을 사용하여 채널 길이를 단축시키는 RSSE가 가장 널리 사용되고 있다.
MLSE는 각 심볼에 해당하는 수만큼의 상태를 생성하여 Mk의 상태의 수를 가지게 되지만, RSSE 의 경우 상태의 개수 N 은 다음과 같이 주어진다.
Figure 112008021293087-pat00052
,
Jk는 k 번째 채널 메모리에 해당하는 심볼 분할부 집합의 수로
Figure 112008021293087-pat00053
의 관계를 만족한다.
통상적으로 J1=4 또는 J1=8, J2=2 또는 J2=1의 값으로 설정하고 나머지는
Figure 112008021293087-pat00054
의 값으로 설정하여 전체 상태의 개수가 8 정도가 되므로 상기 MLSE에 비하여 상태의 개수가 감소되어 복잡도가 줄어들게 된다. 따라서 RSSE-SOVA 방식을 사용하면, 단말에서 채널 등화기의 구현이 용이하게 된다.
이하에서는 상기 RSSE-SOVA 에서 비트 연판정 값을 구하는 방법을 설명한다. 이하의 설명은 앞서 <수학식 4> 및 <수학식 5>와 그 기본 개념이 같다. 다만, 이전의 설명은 일반적인 SOVA에 적용되는 경우를 가정하여 <수학식 3> 내지 <수학식 5>를 바탕으로 설명한 것이고, 이하의 설명은 RSSE-SOVA에서 비트 연판정 값을 구하는 것으로서, 더 구체화된 방법이며 수학적인 표현이 달라진다는 차이가 있다.
RSSE-SOVA 채널 등화기(405)는 가장 확률이 높은 심볼의 시퀀스에 대하여 각 심볼의 연판정 값을 출력한다. 또한, 연판정 비트 값 매핑기(411)은 터보 복호기(413)가 요구하는 각각의 비트에 대한 비트 연판정 값을 생성하기 위하여 별도의 처리를 한다. 앞서 <수학식 4> 또는 <수학식 5>에서 설명한 것처럼 상기 연판정 값을 생성하는 방법은 두 가지가 있다.
도 1과 도 2를 참조하여 심볼 i의 심볼 연판정 값 pi를 이용하여 심볼 i를 구성하는 j 번째 비트에 해당하는 비트 연판정 값
Figure 112008021293087-pat00055
를 구하는 방법을 설명한다.
<방법 1> 심볼 연판정 값 이용 방식
앞서 설명한 심볼 연판정 값을 이용하는 방식이 RSSE-SOVA에 적용될 때 표현되는 수학적 방법을 설명한다. 이 방법은 해당 심볼을 구성하는 모든 비트에 대하여 RSSE-SOVA로부터 얻어진 심볼 연판정 값을 적용하는 것이다. 이 방법은 심볼을 구성하는 비트들 사이의 잡음에 대한 강인성의 차이를 고려하지 않은 것으로 하기 <수학식 7>로 표현된다. 또한, 하기 <수학식 7>은 상기 <수학식 4>에 대응되는 표현이다.
Figure 112008021293087-pat00056
,
i 는 심볼 인자로서 0, 1,…, M-1 ,
j 는 비트 인자로서 0, 1,…, (log2 M)-1.
<방법 2> 최단 거리 이용 방식
앞서 설명한 최단 거리 이용 방식이 RSSE-SOVA에 적용될 때 표현되는 수학적 방법을 설명한다. 이 방법은 본 발명에서 제안하는 방법으로 각 심볼을 구성하는 비트들의 잡음 강인성의 차이를 고려하고 그에 따라 가중치를 두는 방식으로 비트 연판정 값은 하기 <수학식 8>로 표현된다. 또한, 하기 <수학식 8>은 상기 <수학식 5>에 대응되는 표현이다.
Figure 112008021293087-pat00057
,
Figure 112008021293087-pat00058
는 i 번째 심볼로부터 j 번째 비트 값이 다른 가장 가까운 심볼까지의 거리
Figure 112008021293087-pat00059
, 즉 상기 거리가 길어지면 길어질수록 해당 비트의 오류로 인해 상기 해당 비트로 판정될 확률은 낮아짐을 의미한다.
이하에서는 상기 <수학식 8>을 바탕으로 16-QAM 및 32-QAM에서 적용되는 경우를 예시한다. 다시 도 1은 16-QAM, 도 2는 32-QAM의 방법을 도시한 예이다.
먼저 16-QAM에서 심볼 (0010) i = 2에 대하여 적용하면 다음과 같은 결과를 얻을 수 있다.
1) j = 0: 첫 번째 비트인 0 과 차이가 나는 가장 가까운 심볼은 ('1'000)으로 거리는 4, dmin(2,0)=4.
2) j = 1: 두 번째 비트인 0 과 차이가 나는 가장 가까운 심볼은 (0'1'10)으로 거리는 2, dmin(2,1)=2.
3) j = 2: 세 번째 비트인 1 과 차이가 나는 가장 가까운 심볼은 (00'0'0)으로 거리는 2, dmin(2,2)=2.
4) j = 3: 네 번째 비트인 0 과 차이가 나는 가장 가까운 심볼은 (001'1')으로 거리는 2, dmin(2,3)=2.
또한, 도 2의 32-QAM의 한 심볼 (10110)의 비트에 대하여 동일한 방식으로 dmin(i,j)를 구하면 그 결과는 표 1 과 같다.
Figure 112008021293087-pat00060
이하에서는 본 발명의 SOVA 채널 등화기를 GERAN 시스템의 단말에 적용한 경우 성능의 실험 결과를 설명한다.
도 5는 본 발명의 실시예에 따른 SOVA 채널 등화기를 적용한 시뮬레이션 결과를 나타내는 도면이다. 도 5는 GERAN 진화 시스템의 단말에서 본 발명의 SOVA 채널 등화기를 적용하여 얻은 결과이다. 즉, 본 발명에서 고안하는 SOVA 채널 등화기를 사용하여 TU(Typical Urban) 페이딩 채널을 시뮬레이션 조건으로 하였다. 도 5의 결과로부터 방법 2가 방법 1에 비하여 103정도의 BER (Bit Error Rate) 에서 16-QAM의 경우에는 0.7 dB, 32-QAM의 경우에는 0.5 dB 정도의 SNR (Signal-to-Noise Ratio) 이득을 나타내는 것을 확인할 수 있다.
도 1은 본 발명의 실시예에 따른 M=16인 SOVA 채널 등화기에서의 비트 연판정 값을 계산하는 방법을 설명하는 제1 예시도,
도 2는 본 발명의 실시예에 따른 M=32인 SOVA 채널 등화기에서의 비트 연판정 값을 계산하는 방법을 설명하는 제2 예시도,
도 3은 3GPP GERAN 진화 시스템의 송신기 구성도,
도 4는 본 발명의 실시예에 따른 GERAN 진화 시스템에 대한 수신기의 구성도,
도 5는 본 발명의 실시예에 따른 SOVA 채널 등화기를 적용한 시뮬레이션 결과를 나타내는 도면.

Claims (18)

  1. 연판정 비터비 알고리즘을 사용하는 채널 등화 방법에 있어서,
    최대 유사성 시퀀스 심볼과, 차순으로 높은 확률의 시퀀스 중에서 n(n은 자연수)번째 심볼이 상기 최대 유사성 시퀀스 심볼이 아닌 심볼을 이용하여 심볼 연판정 값을 구하는 과정과,
    상기 심볼 연판정 값을 이용하여 비트 연판정 값을 구하는 과정을 포함하는 연판정 비터비 알고리즘을 사용하는 채널 등화 방법.
  2. 삭제
  3. 제 1항에 있어서,
    상기 비트 연판정 값을 구하는 과정은,
    상기 심볼 연판정 값을 그대로 이용하는 과정을 더 포함하는 연판정 비터비 알고리즘을 사용하는 채널 등화 방법.
  4. 제 3항에 있어서,
    상기 비트 연판정 값은,
    상기 심볼 연판정 값과 상기 최대 유사성 시퀀스 심볼을 구성하는 비트 값들 중 적어도 하나의 비트 값을 이용하여 결정됨을 특징으로 하는 연판정 비터비 알고리즘을 사용하는 채널 등화 방법.
  5. 제 1항에 있어서,
    상기 비트 연판정 값을 구하는 과정은,
    현재 심볼과 타겟 심볼과의 거리를 이용하여 연산하는 과정을 더 포함하며,
    상기 타겟 심볼은, 상기 현재 심볼의 현재 비트 위치와 동일한 위치의 비트가 현재 비트 값과 다른 값을 가지는 심볼 중 상기 현재 심볼과 최단 거리에 위치하는 심볼임을 특징으로 하는 연판정 비터비 알고리즘을 사용하는 채널 등화 방법.
  6. 삭제
  7. 제 1항에 있어서,
    상기 연판정 비터비 알고리즘은,
    RSSE(Reduced State Sequence Estimator) 방식을 사용함을 특징으로 하는 연판정 비터비 알고리즘을 사용하는 채널 등화 방법.
  8. 삭제
  9. 삭제
  10. 연판정 비터비 알고리즘을 사용하는 수신기에 있어서,
    최대 유사성 시퀀스 심볼과, 차순으로 높은 확률의 시퀀스 중에서 n(n은 자연수)번째 심볼이 상기 최대 유사성 시퀀스 심볼이 아닌 심볼을 이용하여 심볼 연판정 값을 구하는 채널 등화기와,
    상기 심볼 연판정 값을 이용하여 비트 연판정 값을 구하는 연판정 비트 값 매핑기를 포함하는 연판정 비터비 알고리즘을 사용하는 수신기.
  11. 삭제
  12. 제 10항에 있어서,
    상기 연판정 비트 값 매핑기는,
    상기 심볼 연판정 값을 그대로 이용하여 상기 비트 연판정 값을 구함을 특징으로 하는 연판정 비터비 알고리즘을 사용하는 수신기.
  13. 제 12항에 있어서,
    상기 비트 연판정 값은,
    상기 심볼 연판정 값과 상기 최대 유사성 시퀀스 심볼을 구성하는 비트 값들 중 적어도 하나의 비트 값을 이용하여 결정됨을 특징으로 하는 연판정 비터비 알고리즘을 사용하는 수신기.
  14. 제 10항에 있어서,
    상기 심볼 연판정 처리기는,
    현재 심볼과 타겟 심볼과의 거리를 이용하여 비트 연판정 값을 구하고,
    상기 타겟 심볼은, 상기 현재 심볼의 현재 비트 위치와 동일한 위치의 비트가 현재 비트 값과 다른 값을 가지는 심볼 중 상기 현재 심볼과 최단 거리에 위치하는 심볼임을 특징으로 하는 연판정 비터비 알고리즘을 사용하는 수신기.
  15. 삭제
  16. 제 10항에 있어서,
    상기 연판정 비터비 알고리즘은,
    RSSE(Reduced State Sequence Estimator) 방식을 사용함을 특징으로 하는 연판정 비터비 알고리즘을 사용하는 수신기.
  17. 삭제
  18. 삭제
KR1020080027122A 2008-03-24 2008-03-24 연판정 비터비 알고리즘 채널 등화 방법과 이를 이용한수신기 KR101413411B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080027122A KR101413411B1 (ko) 2008-03-24 2008-03-24 연판정 비터비 알고리즘 채널 등화 방법과 이를 이용한수신기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080027122A KR101413411B1 (ko) 2008-03-24 2008-03-24 연판정 비터비 알고리즘 채널 등화 방법과 이를 이용한수신기

Publications (2)

Publication Number Publication Date
KR20090101778A KR20090101778A (ko) 2009-09-29
KR101413411B1 true KR101413411B1 (ko) 2014-07-01

Family

ID=41359477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080027122A KR101413411B1 (ko) 2008-03-24 2008-03-24 연판정 비터비 알고리즘 채널 등화 방법과 이를 이용한수신기

Country Status (1)

Country Link
KR (1) KR101413411B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030185319A1 (en) * 2002-03-30 2003-10-02 Kolze Thomas J. Modified branch metrics for processing soft decisions to account for phase noise impact on cluster variance

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030185319A1 (en) * 2002-03-30 2003-10-02 Kolze Thomas J. Modified branch metrics for processing soft decisions to account for phase noise impact on cluster variance

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Joachim Hagenauer et al.; A Viterbi algorithm with soft-decision outputs and its applications, IEEE GLOBECOM 1989, 27-30 Nov 1989, Pages: 1680-1686 *
Joachim Hagenauer et al.; A Viterbi algorithm with soft-decision outputs and its applications, IEEE GLOBECOM 1989, 27-30 Nov 1989, Pages: 1680-1686*

Also Published As

Publication number Publication date
KR20090101778A (ko) 2009-09-29

Similar Documents

Publication Publication Date Title
US7450668B2 (en) Soft bit viterbi equalizer using partially collapsed metrics
EP1612968B1 (en) Reduced bitstream candidate based receiver and received signal processing method
EP3092755B1 (en) Pre-coding in a faster-than-nyquist transmission system
EP1350310B1 (en) Reduced soft output information packet selection
EP2380303B1 (en) Channel quality determination of a wireless communication channel based on received data
US20100296556A1 (en) Method and transceiver using blind channel estimation
KR100854636B1 (ko) 디지털 통신 시스템에서 수신 신호의 가능성 메트릭을계산하는 방법 및 장치
US9088400B2 (en) Hypotheses generation based on multidimensional slicing
US9954657B2 (en) Method and apparatus for estimating channel information
KR101402906B1 (ko) 이동통신 시스템에서 전력 제어를 위한 장치 및 방법
JP5170535B2 (ja) データ通信システム、ｌｌｒ算出装置及び方法
KR101704096B1 (ko) 연판정 준 ｍｌ 검출기에서 로그 우도율 클리핑을 수행하는 프로세스 및 그 검출기
US7020185B1 (en) Method and apparatus for determining channel conditions in a communication system
KR101413411B1 (ko) 연판정 비터비 알고리즘 채널 등화 방법과 이를 이용한수신기
KR20130106496A (ko) 디지털 변조 방식을 위한 연판정 비트 검출 복조 방법
KR100880664B1 (ko) 디.씨.엠.을 사용하는 유.더블유.비.용엠.비.-오.에프.디.엠 시스템에서 효율적인 연판정 복조방법 및 그 장치
CN113824664B (zh) 一种tcm-cpm信号在多径信道下的解调方法
JP5478327B2 (ja) モジュロ演算で生成された信号を送受信する無線通信システム、受信機、及び、復調方法
KR101208517B1 (ko) Ｏｆｄｍ 또는 ｏｆｄｍａ 통신 시스템에서의 전력 경감방법 및 그 장치
KR100933053B1 (ko) 다중 입출력 통신 시스템의 수신기 및 이를 이용한 신호검출 방법
McKiernan Foundational Techniques for Wireless Communications: Channel Coding, Modulation, and Equalization
KR100448487B1 (ko) 인터리브된 라이시안 페이딩 채널에 적합한 비동기식 다중격자 부호화 연속 위상 변조기의 격자 부호화기 설계방법
KR100204593B1 (ko) 이동통신 페이딩 채널에서의 디코딩 장치
KR100866982B1 (ko) 통신시스템에서의 로그 근사율 계산 방법 및 장치
KR101282568B1 (ko) 통신 시스템에서의 로그 우도율 연산 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 5