KR101413380B1 - 반도체 다이의 제조방법, 상기 방법으로 제조된 반도체다이를 포함하는 반도체 소자 - Google Patents

반도체 다이의 제조방법, 상기 방법으로 제조된 반도체다이를 포함하는 반도체 소자 Download PDF

Info

Publication number
KR101413380B1
KR101413380B1 KR1020070086787A KR20070086787A KR101413380B1 KR 101413380 B1 KR101413380 B1 KR 101413380B1 KR 1020070086787 A KR1020070086787 A KR 1020070086787A KR 20070086787 A KR20070086787 A KR 20070086787A KR 101413380 B1 KR101413380 B1 KR 101413380B1
Authority
KR
South Korea
Prior art keywords
fluorine
wafer
based polymer
semiconductor
dicing
Prior art date
Application number
KR1020070086787A
Other languages
English (en)
Other versions
KR20090021897A (ko
Inventor
조광제
장경호
Original Assignee
쓰리엠 이노베이티브 프로퍼티즈 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰리엠 이노베이티브 프로퍼티즈 캄파니 filed Critical 쓰리엠 이노베이티브 프로퍼티즈 캄파니
Priority to KR1020070086787A priority Critical patent/KR101413380B1/ko
Priority to US12/672,899 priority patent/US8518805B2/en
Priority to PCT/US2008/073797 priority patent/WO2009032536A2/en
Priority to CN200880104976.6A priority patent/CN101796629B/zh
Priority to JP2010523043A priority patent/JP5587778B2/ja
Priority to EP08798328A priority patent/EP2186129A4/en
Priority to TW097132738A priority patent/TWI458002B/zh
Publication of KR20090021897A publication Critical patent/KR20090021897A/ko
Application granted granted Critical
Publication of KR101413380B1 publication Critical patent/KR101413380B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 반도체 다이의 제조방법에 관한 것으로서, 더욱 상세하게는 반도체 웨이퍼를 다이싱하는 과정에서 발생하는 실리콘 더스트에 의한 오염을 방지하여, 후공정에서 발생될 수 있는 와이어 본딩 불량이나 소자의 오염 등을 미연에 방지할 수 있도록 하는 웨이퍼의 다이싱 공정을 포함는 반도체 다이의 제조방법에 관한 것이다. 이를 위하여, 본 발명에서는 회로 패턴이 형성된 웨이퍼의 일면에 불소계 고분자 코팅액을 도포하여 불소계 고분자 코팅막을 형성한 후, 다이싱하는 방법을 적용한다.
다이싱, 다이, 반도체 소자

Description

반도체 다이의 제조방법, 상기 방법으로 제조된 반도체 다이를 포함하는 반도체 소자{Method for manufacturing semiconductor die and a semiconductor device comprising the semiconductor die obtained thereby}
도 1a 내지 도 1e는 종래 반도체 소자의 제조 공정의 일례를 순차적으로 나타내는 개략 단면도이다.
도 1f는 종래 방법에 의한 다이싱 공정 후 웨이퍼의 본딩 패드가 얼마나 오염되었는지를 보여주는 상면도이다.
도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 제조 공정의 일례를 순차적으로 나타내는 개략 단면도이다.
도 2h는 본 발명에 따른 다이싱 공정 후 웨이퍼의 본딩 패드가 얼마나 오염되었는지를 보여주는 상면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 100: 웨이퍼 10a, 100a: 회로 패턴 형성면(상면)
11, 110: 본딩 패드 30, 300: 블레이드
14, 140: 백그라인딩 테이프 15, 150: 다이싱 테이프
160: 불소계 고분자 코팅막 170: 디코팅액
10b: 웨이퍼 후방면 19, 190: 스트립 라인
본 발명은 반도체 다이의 제조방법에 관한 것으로서, 더욱 상세하게는 반도체 웨이퍼를 절단하는 다이싱 공정에서 발생하는 실리콘 더스트에 의하여 반도체 소자가 오염되는 것을 방지하여 후공정에서 발생할 수 있는 문제점들, 예를 들어, 와이어 본딩 불량, 센서 표면 오염, 실리콘 더스트의 표면 침해 등을 미연에 방지할 수 있도록 하는 웨이퍼의 다이싱 공정을 포함하는 반도체 다이의 제조방법에 대한 것이다.
최근 개인 정보단말기기의 보급이 본격화됨에 따라 여기에 사용되는 전자부품으로서 반도체 소자에 많은 발전이 있었으며, 아울러, 보다 작고 정밀한 반도체 소자의 제조 공정에 대한 개발 또한 더욱 가속화되어 가고 있다.
이러한 반도체 소자는, 칩 패키지(Chip Scale Package)라고도 불리는데, 이는 일반적으로 "다이", 즉 실리콘 웨이퍼에서 분리된, 배선이 형성된 반도체 다이를 절연물질로 패키징한 것이다. 본 발명에서 다이라 함은 반도체 다이를 의미한다.
일반적인 반도체 소자의 제조 공정은 웨이퍼 제조공정, 웨이퍼 가공공정 및 웨이퍼 패키징 공정으로 크게 구별된다.
웨이퍼 제조 후, 웨이퍼 가공공정을 통하여 웨이퍼 일면(10a)에 회로 패턴을 형성한 다음, 필요한 경우에는 반도체 소자의 두께를 줄이기 위하여, 도 1a에서 도 시된 것과 같이 회로 패턴이 형성되지 않은 웨이퍼(10)의 후방면(10b)을 그라인더(20)로 제거하는 그라인딩 공정을 실시한다.
이때 회로 패턴이 형성된 웨이퍼 면(10a)에는 회로 패턴 보호를 위하여 통상적으로 백그라인딩 테이프(14)가 부착된다.
이어, 회로 패턴이 형성된 웨이퍼의 상면(10a)에서 상기 백그라인딩 테이프(14)을 제거한 후, 상기 웨이퍼(10)의 후방면(10b)에 다이싱 테이프(15)를 부착한 후, 도 1c 및 도 1d와 같이, 웨이퍼(10)를 절단하는 다이싱 공정을 실시하여 하나의 웨이퍼(10)로부터 수백 개의 반도체 다이(13)를 형성한다.
한편, 도 1e에서와 같이, 웨이퍼(10) 제조시에 다이(13)와 다이 사이에는 100㎛정도 간격으로 스트립 라인(19)이 형성되는데, 다이싱 공정에서 상기 스트립 라인(19)을 따라 블레이드에 의한 절단작업이 이루어져 다이(13)가 형성된다.
상기 스트립 라인(19)을 절단하는 다이싱 공정에서는 웨이퍼(10)의 경도, 연성, 내마모성 등과 같은 반도체 소자의 특징에 따라 블레이드(30)가 선택되며, 절단 작업에 의한 충격에 의하여 개별적으로 분리된 다이(13)가 날아가지 않도록 다이싱 테이프(15)가 웨이퍼에 부착된다.
이러한 다이싱 테이프(15)는 다이싱 공정 후, UV를 조사하여 테이프의 점착층을 경화시켜 테이프의 점착력을 약화시킴으로써 상기 웨이퍼의 후방면(10b)으로부터 제거된다. 다이싱 테이프(15)의 제거 후, 개별 다이를 픽업하여 인쇄회로기판 상에 실장하여 와이어 본딩으로 다이와 인쇄회로기판을 전기적으로 연결하고, 패키징하면 원하는 소자 특성을 갖는 반도체 소자가 완성된다.
그러나, 반도체 소자의 박형화 및 소형화 추세에 따라 웨이퍼의 두께는 감소시키고, 또한 제조비용을 줄이면서 반도체 소자의 생산 개수를 늘릴 수 있도록 웨이퍼의 직경은 증가시킴에 따라, 얇고 넓은 웨이퍼를 블레이드를 이용하여 다이싱하여야 하기 때문에, 블레이드의 기계적인 충격에 의해 웨이퍼의 깨짐 현상(Broken/Crack)이 발생한다.
이를 개선하기 위해서는 블레이드의 절삭 속도를 낮추고, 블레이드의 절삭 깊이를 더욱 깊게 하여 다이싱 공정을 진행한다. 그런데, 이 경우 웨이퍼의 절단면에서 발생되는 실리콘 더스트의 양이 늘어나는 문제점이 있다. 이러한 실리콘 더스트(18)에는 실리콘 조각 외에 블레이드에서 발생한 니켈, 다이아몬드 가루, 합금 및 찌꺼기가 포함되어 있는데, 이들은 블레이드의 절삭 시 비산되어 도 1f에서 도시된 것과 같이 다이의 본딩 패드(11)상에 박히게 된다.
그런데, 더 작은 사이즈의 다이에 논리 소자의 집적도를 증가시키기 위해서는 I/O 단자의 숫자도 증가하여야 하기 때문에 다이에서 본딩 패드(11)의 면적이 더욱 감소할 수 밖에 없으므로, 실리콘 더스트(18)가 작은 면적의 본딩 패드에 박혀 있게 되면 후속 공정을 통하여 와이어 본딩을 실시할 때 그 본딩 신뢰성을 획득하는 것이 어렵다.
즉, 적은 면적의 본딩 패드(11) 상에 실리콘 더스트(18)가 남아 있는 상태에서, 예를 들어, Al로 형성된 본딩 패드에 Au 와이어를 접착하더라도 본딩이 잘 일어날 수 없으므로, 본딩 강도(bonding strength)의 열화와 저항 증가가 초래되어 온도 스트레스가 가해질 때 본드 와이어 단선(bond wire open) 또는 반도체 소자의 성능 저하를 야기시킬 수 있다.
이를 위하여, 종래에는 이산화탄소(CO2) 가스가 혼합된 탈이온수(DI water)를 분사하여 웨이퍼 상의 실리콘 더스트를 제거하였으나, 세척력을 높이기 위하여 첨가된 이산화탄소 가스는 본딩 패드(11)의 금속과 반응하여 이를 부식시킨다.
이러한 본딩 패드의 부식 또한 후속 공정의 와이어 본딩 성능을 저하시켜 반도체 소자의 전기적 신뢰성을 저하시킨다.
이에 따라, 다이의 표면에 실리콘 더스트 등의 원치 않는 잔류물이 잔존하는 것을 방지하고, 다이 표면의 금속 등을 부식시키지 않을 수 있는 다이싱 작업 방법이 요구된다.
본 발명은 상기한 문제점을 해결하기 위한 것으로서, 웨이퍼의 다이싱 공정 시 발생하는 실리콘 더스트에 의한 반도체 다이의 오염 및 실리콘 더스트의 표면 침해, 와이어 본딩 불량 등을 미연에 방지하는 데 그 목적이 있다.
본 발명의 또 다른 목적은 세정 시 사용되는 탈이온수와 이산화탄소와 같은 가스 혼합물에 의한 금속의 부식을 억제하는 데 있다.
본 발명은 반도체 다이의 제조방법에 대한 것으로서, 상기 방법은 반도체 웨이퍼 표면에 불소계 고분자 코팅막을 형성하는 단계; 상기 웨이퍼를 절단하는 단계; 및 상기 불소계 고분자 코팅막을 제거하는 단계;를 포함한다.
상기 불소계 고분자 코팅막은 불소계 고분자 코팅액에 의하여 형성될 수 있다. 상기 불소계 고분자 코팅액은 불소계 고분자 화합물 및 용매을 포함한다. 즉, 상기 불소계 고분자 코팅액은 불소계 고분자 화합물을 용매에 분산 또는 용해시켜 제조될 수 있다.
상기 불소계 고분자 화합물로는, 예를 들어 탄화수소계 고분자에서 수소가 불소로 치환된 구조를 가진 것이 있다. 본 발명의 일례에 따르면 상기 불소계 고분자 화합물은 소수성기와 친수성기를 함께 가지는 것이 바람직하다. 소수성기와 친수성기를 함께 가지는 불소계 고분자 화합물로서 탄화수소로 된 주쇄 또는 불소를 함유하는 탄화수소 주쇄에 산소 또는 질소가 결합된 화합물이 가능하며, 산기를 가진 분지쇄가 결합된 화합물도 가능하다. 이러한 산기로는 아세트산(-COOH), 술폰산(sulfonic acid, -SO3H) 등이 있다. 이때, 탄화수소 또는 불소를 함유하는 탄화수소는 소수성기로서 작용을 하며, 상기 산소, 질소 또는 산기는 친수성기로서 작용한다.
상기 불소계 고분자 코팅액에 있어서 용매로서는 상온에서 액체상태를 갖는 불소계 용매를 사용할 수 있다. 상기 용매의 분자량은 상온에서 액체상태가 유지될 수 있도록 조절되는 것이 좋은데, 예를 들어, 100 내지 800 정도의 분자량을 가진 불소계 용매가 가능하다. 이러한 불소계 용매로서, 불소치환 에테르, 불소치환 에스테르, 불소치환 케톤 등이 가능하다.
한편, 불소계 고분자 코팅액의 제조에 사용될 수 있는 상기와 같은 불소계 용매는 또한 상기 불소계 고분자 코팅액에 의하여 형성된 불소계 고분자 코팅막을 제거하는 데에도 사용될 수 있다. 즉, 상기 불소계 고분자 코팅막을 제거하는 단계에서는, 코팅막 제거를 위하여 디코팅액(decoating solution)을 사용하는데, 디코팅액으로서 상기 불소계 용매를 사용할 수 있다.
상기 디코팅액으로 사용되는 불소계 용매는 디코팅액이 사용될 불소계 고분자 코팅막을 형성하기 위한 불소계 고분자 코팅액을 제조할 때 사용한 불소계 용매와 동일할 수도 있고 다를 수도 있다. 즉, 상기 디코팅액으로 사용되는 불소계 용매는, 당해 불소계 고분자 코팅액을 제조할 때 사용한 용매와 동일할 필요는 없다.
본 발명에 의한 반도체 다이의 제조방법에 의할 경우, 불소계 코팅액을 이용하여 반도체 다이의 표면을 보호하여 실리콘 더스트의 오염을 방지할 수 있다.
구체적으로 본 발명의 일 실시예를 첨부도면을 참조하여 설명하면 다음과 같다.
반도체 소자의 제조 공정에 있어서, 반도체 소자의 고집적화에 수반하여, 반도체 웨이퍼 상에 다수 층의 배선 패턴을 형성하기 위해서 다수 번의 증착, 에칭, 세정 등이 행해지는 것이 일반적이다.
이와 같은 웨이퍼의 가공 공정을 통하여 웨이퍼 일면(100a)에 회로 패턴을 형성한 후, 반도체 소자의 두께를 줄이기 위해, 도 2a에서 도시된 것과 같이, 회로 패턴이 형성되지 않은 웨이퍼(100)의 후방면(100b)을 그라인더(200)로 제거하는 그라인딩 공정을 실시한다.
이때 회로 패턴이 인쇄된 면(100a)에는 패턴의 보호를 위해 백그라인딩 테이프(140)를 부착한다.
그라인딩 공정을 실시한 후, UV를 조사하여 웨이퍼(100)의 회로 패턴이 형성된 면(100a)에 부착된 백그라인딩용 테이프(140)를 상기 웨이퍼(100)로부터 제거한 후, 도 2b와 같이, 웨이퍼의 후방면(100b)에 다이싱 공정을 위한 다이싱 테이프(150)를 부착한다.
이 후, 상기 웨이퍼(100)의 회로 패턴이 형성된 면(100a)에 불소계 고분자 코팅액을 도포하여, 도 2c와 같이 불소계 고분자 코팅막(160)을 형성한다.
상기 불소계 고분자 코팅막은 불소계 고분자 코팅액에 의하여 형성될 수 있다. 상기 불소계 고분자 코팅액은 불소계 고분자 화합물 및 용매을 포함한다. 즉, 상기 불소계 고분자 코팅액은 불소계 고분자 화합물을 용매에 분산 또는 용해시켜 제조될 수 있다.
이때, 본 발명에 따른 불소계 고분자 코팅액은 웨이퍼(100)의 본딩 패드(110) 및 폴리머 등과 같은 웨이퍼의 다른 구성요소에 바람직하지 않은 화학적인 영향을 주지 않는 것이 바람직하다.
상기 불소계 고분자 화합물로는, 예를 들어 탄화수소계 고분자에서 수소가 불소로 치환된 구조를 가진 것이 있다. 본 발명의 일례에 따르면 상기 불소계 고분자 화합물은 소수성기와 친수성기를 함께 가지는 것이 바람직하다. 소수성기와 친수성기를 함께 가지는 불소계 고분자 화합물로서 탄화수소로 된 주쇄 또는 불소를 함유하는 탄화수소 주쇄에 산소 또는 질소가 결합된 화합물이 가능하며, 산기를 가진 분지쇄가 결합된 화합물도 가능하다. 이러한 산기로는 아세트산(-COOH), 술폰산(sulfonic acid, -SO3H) 등이 있다.
이 때, 탄화수소 또는 불소를 함유하는 탄화수소는 소수성기로서 작용을 하며, 상기 산소, 질소 또는 산기는 친수성기로서 작용한다.
본 발명의 일례에 따르면 상기 불소계 고분자 화합물은 분자량이 1,000 내지 1,000,000 정도인 것이 바람직하다. 상기 불소계 고분자 화합물로는 상온에서 고체상태인 화합물을 사용할 수 있다.
상기 불소계 고분자 화합물의 종류가 특별히 제한되는 것은 아니지만, 본 발명의 일례에 따르면 상기 불소계 고분자 화합물로는 CaHbFcOdSeNf로 표현되는 화합물을 사용할 수 있다. 여기서, a는 10 내지 10,000이며, b는 10 내지 20,000이고, c는 10 내지 20,000이며, d는 10 내지 1,000이고, e는 0 내지 100이며, 그리고 f는 0 내지 1,000인 것이 가능하다. 본 발명의 다른 일례에 따르면 상기 불소계 고분자 화합물은 CaHbFcOdSe이고, a는 100 내지 5000인 정수이고, b는 200 내지 10000인 정수이고, c는 200 내지 10000인 정수이며, d는 30 내지 1000인 정수이고, e는 0 내지 100인 정수이다.
본 발명의 일례에 따르면, 상기 불소계 고분자 화합물로서 불소 원자의 함량이 화합물 총 중량에 대하여 30 중량% 이상인 것을 사용할 수 있으며, 바람직하게는 50 중량% 이상인 것을 사용할 수 있다.
상기 불소계 고분자 코팅액에 있어서 용매로서는 상온에서 액체상태를 갖는 불소계 용매를 사용할 수 있다. 상기 용매의 분자량은 상온에서 액체상태가 유지될 수 있도록 조절되는 것이 좋은데, 예를 들어, 100 내지 800 정도의 분자량을 가진 불소계 용매가 가능하다. 이러한 불소계 용매로서, 불소치환 에테르, 불소치환 에스테르, 불소치환 케톤 등이 가능하다.
이러한 용매는 예를 들어, CkHlFmOn으로 표시될 수 있다. 이때, 상기 k는 3 내지 15의 정수, l은 3 내지 20의 정수, m은 3 내지 20의 정수, n은 1 내지 3의 정수가 가능하다. 예를 들어, -O-, -C=O 또는 -COO를 중심으로 한쪽은 CxF2x +1이며 다른 한쪽은 CyH2y +1로 이루어진 불소치환 에테르, 불소치환 에스테르, 불소치환 케톤 등이 가능하다. 바람직하게는, 상기 x는 2 내지 3의 정수가 가능하며, 상기 y는 1 내지 5의 정수가 가능하다.
본 발명의 일례에 따르면, 상기 불소계 용매로는 CnF2n +1-R-CmH2m +1로 표현되며, 여기서 상기 R은 O, C=O 또는 C00이며, n은 2 내지 8의 정수이고, m은 1 내지 5의 정수인 화합물을 사용할 수 있다. 특히, CnF2n +1-O-CmH2m +1 으로 표현되며, 여기서 n은 2 내지 8의 정수이고, m은 1 내지 5의 정수인 에테르계 화합물을 사용할 수 있다.
본 발명의 일례에 따르면, 상기 불소계 용매로서 불소 원자의 함량이 용매의 총 중량에 대하여 30 중량% 이상인 것을 사용할 수 있으며, 바람직하게는 50 중량% 이상인 것을 사용할 수 있다.
상기 불소계 용매로서는 시판되는 제품을 사용할 수도 있다. 시판되는 제품 으로서 예를 들어, 3MTM NovecTM Engineered Fluid HFE-7100을 사용할 수 있다.
본 발명에 따른 불소계 고분자 코팅액은 용매에 불소계 고분자 화합물을 용해 또는 분산시켜 제조될 수 있는데, 불소계 고분자 화합물이 충분히 용해 또는 분산될 수만 있다면 상기 용매와 불소계 고분자 화합물의 비율에 특별한 제한이 있는 것은 아니다. 상기 용매와 상기 불소계 고분자 화합물의 비율은 불소계 고분자 코팅액의 용도에 따라 달라질 수 있다. 본 발명의 일례에 따르면 용매 100 중량부에 대하여 불소계 고분자 화합물을 약 0.1 내지 10 중량부만큼 사용하여 불소계 고분자 코팅액을 제조할 수 있다. 불소계 고분자 코팅액의 점도, 건조속도, 사용성 등을 고려할 때, 본 발명의 일례에 따르면, 불소계 용매 100 중량부에 대하여 불소계 고분자 화합물을 약 1 내지 2 중량부만큼 사용할 수 있다.
본 발명의 일례에 따르면, 상기 불소계 고분자 코팅액 중에서 불소 원자의 함량이 상기 불소계 고분자 코팅액의 총 중량에 대하여 30 중량% 이상이 되도록 할 수 있는데, 바람직하게는 50 중량% 이상이 되도록 할 수 있다.
상기 불소계 고분자 코팅액으로는 시판되는 제품을 사용할 수도 있다. 시판되는 제품으로서, 예를 들어, 3MTM NovecTM EGC-1700을 사용할 수 있다.
상기 불소계 고분자 코팅액에 의해 형성된 고분자 코팅막(160)에 의해 폴리머의 패시베이션 효과가 유발되므로, 다이 상면에 실리콘 더스트가 증착되는 것을 방지할 수 있다.
이때, 상기 불소계 고분자 코팅막(160)의 두께는 약 0.1㎛ 내지 10㎛ 정도가 바람직하다.
본 발명의 일례에 따르면, 다이싱 공정을 통하여 발생된 실리콘 더스트에 의하여 상기 본딩 패드(11)가 손상되지 않을 수 있는 정도로 충분한 두께를 가지도록 하기 위하여, 상기 두께를 약 1㎛ 정도로 할 수도 있다.
이와 같이, 웨이퍼(100)의 회로 패턴 형성 면(100a)에 불소계 고분자 코팅막(160)을 형성한 후, 도 2d와 같이 상기 웨이퍼를 개별 다이로 분리하기 위하여 스트립 라인을 따라 웨이퍼(100)를 절단하는 다이싱 공정을 실시한다.
웨이퍼(100)의 다이싱 공정에서는, 예를 들어, 다이아몬드 재질로 된 블레이드(300)를 이용하여 웨이퍼(100)를 절단할 수 있다.
상기 다이싱 공정에서 블레이드의 기계적인 충격에 의하여 발생된 실리콘 더스트(180)가, 도 2e에서 도시된 것과 같이, 본딩 패드(110) 상에 특히, 웨이퍼의 최외부층에 노출된 본딩 패드의 상면에 박히게 된다.
그러나, 본 발명에 의할 경우, 회로 패턴이 형성된 웨이퍼 상면의 전체에 불소계 고분자 코팅막(160)이 형성되어 있기 때문에, 상기 실리콘 더스트(180)가 상기 본딩 패드(110)에 직접적으로 박히지는 않는다.
이후, 도 2f와 같이 다이싱 테이프를 웨이퍼 하부면(100a)으로부터 제거한다. 상기 다이싱 테이프를 제거하는 방법으로서, 상기 다이싱 테이프에 UV를 조사하여 다이싱 테이프의 점착제를 경화시킨 후 상기 다이싱 테이프를 제거하는 방법이 있다.
이어 상기 절단된 웨이퍼(100) 상에 형성되었던 불소계 고분자 코팅막을 제 거한다. 상기 불소계 고분자 코팅막을 제거하는 단계에서는 코팅막 제거를 위하여 디코팅액(decoating solution)을 사용한다. 예를 들면, 도 2g와 같은 증기세정(vapor degreasing) 공정 또는 딥핑(dipping) 공정에 의하여 웨이퍼 표면에 디코팅액(decoation fluid, 170)을 도포하여 불소계 고분자 코팅막을 제거한다.
상기 증기세정(vapor degreasing) 공정은, 웨이퍼에 증기상의 용제를 분사하여, 상기 증기상의 용제와 웨이퍼의 온도차에 의하여 열을 빼앗긴 증기상의 용제가 웨이퍼의 표면에 응축되도록 함으로써 용제가 도포되도록 한 후, 웨이퍼에 부착된 오염물들을 상기 응축된 용제와 함께 씻어내는 방법으로서 반도체 공정에 널리 이용되고 있다.
한편, 디핑 공정은 디코팅액인 담긴 베스(bath)에 약 1분간 웨이퍼를 딥핑(dipping)하여 웨이퍼 상면의 불소계 고분자 코팅막과 실리콘 더스트를 제거하는 방법이다.
증기 세정 또는 딥핑 방법에 의해 웨이퍼 상에 도포되는 디코팅액(170)에 의해서 불소계 고분자 코팅막(160)이 제거됨과 동시에 상기 불소계 고분자 코팅막에 박혀있던 실리콘 더스트(180)도 함께 웨이퍼로부터 제거된다. 그 결과, 본딩 패드(110)의 오염을 감소시킬 수 있다.
이때, 본 발명에 따른 디코팅액(170)은 웨이퍼(100)의 본딩 패드(110) 및 폴리머 등으로 이루어진 웨이퍼의 다른 구조물에 바람직하지 않은 화학적인 영향을 주지 않는 것이 바람직하다.
상기 불소계 고분자 코팅막을 제거하기 위하여 사용되는 디코팅액(decoating solution)으로서 불소계 고분자 코팅액의 제조에서 사용된 불소계 용매를 사용할 수 있다.
디코팅액으로 사용되는 불소계 용매는 불소계 고분자 코팅막을 형성하기 위하여 사용된 불소계 고분자 코팅액을 제조할 때 사용한 불소계 용매와 동일할 수도 있고 다를 수도 있다. 상기 디코팅액으로 사용되는 불소계 용매로는 상온에서 액체상태를 갖는 불소계 용매를 사용할 수 있다. 상기 불소계 용매의 분자량은 상온에서 액체상태가 유지될 수 있는 정도로서, 예를 들어, 100 내지 800 정도의 분자량이 가능하다. 디코팅액으로 사용될 수 있는 불소계 용매는, 불소치환 에테르, 불소치환 에스테르, 불소치환 케톤 등이 있으며, 그 종류가 이것으로 한정되는 것은 아니다.
이러한 디코팅액은, 예를 들어, CkHlFmOn으로 표시될 수 있다. 이때, 상기 k는 3 내지 15의 정수, l은 3 내지 20의 정수, m은 3 내지 20의 정수, n은 1 내지 3의 정수가 가능하다. 예를 들어, -O-, -C=O 또는 -COO를 중심으로 한쪽은 CxF2x +1이며 다른 한쪽은 CyH2y +1로 이루어진 불소치환 에테르, 불소치환 에스테르, 불소치환 케톤 등이 가능하다. 바람직하게는, 상기 x는 2 내지 3의 정수가 가능하며, 상기 y는 1 내지 5의 정수가 가능하다. 본 발명의 일례에 따르면, 디코팅액으로 사용되는 불소계 용매로서 불소 원자의 함량이 용매의 총 중량에 대하여 30 중량% 이상인 것을 사용할 수 있으며, 바람직하게는 50 중량% 이상인 것을 사용할 수 있다.
이러한 디코팅액으로는 시판되는 제품을 사용할 수도 있다. 시판되는 제품으 로서 예를 들어, 3MTM NovecTM Engineered Fluid HFE-7100을 사용할 수 있다.
도 2h에서 도시된 바와 같이, 다이싱 공정 전에 웨이퍼 상에 불소계 고분자 코팅막이 형성됨에 따라 다이싱 공정에서 상기 본딩 패드(110)가 실리콘 더스트(180)에 의해 오염되는 것을 감소시킬 수 있다.
이후, 개별적으로 분리된 다이(130)를 인쇄회로기판 또는 리드프레임 상에 실장하여 와이어 본딩을 실시하여 전기적으로 서로 연결한다.
반도체 소자의 본딩 패드(110)는 일반적으로 알루미늄(Al), 또는 Al/Cu 혹은 Al/Cu/Si와 같은 Al 합금에 의하여 형성되는 경우가 일반적이다. 상기 Al 또는 Al 합금으로 형성된 본딩 패드에, 와이어로서 Au 와이어를 접착하면 금속간 화합물(AuAl2)을 생성하는 것은 매우 용이하기 때문에 와이어 본딩효율이 매우 높다.
본 발명에 따른 반도체 소자의 제조 공정에서는, 이산화탄소(CO2) 가스가 혼합된 탈이온수(DI water)를 분사하여 웨이퍼 상의 실리콘 더스트를 제거하는 방법을 적용한 것이 아니라, 웨이퍼 표면에 화학적으로 영향을 주지 않을 수 있는 불소계 고분자 코팅막 재료를 이용하여 반도체 소자의 회로 패턴 면을 보호하기 때문에 본딩 패드의 부식을 방지할 수 있다. 그 결과, 본딩 패드에서의 본딩이 원활하여 본딩 효율이 높고 불량이 발생할 가능성이 적다.
한편, 본딩 부위를 밀봉시킬 수 있도록 에폭시 몰딩 재료를 이용하여 다이와 인쇄회로기판 또는 리드 프레임을 몰딩한 후, 개별 유닛으로 절단하여 반도체 소자를 완성한다.
이러한 본 발명에 따른 반도체 웨이퍼의 다이싱 방법을 적용할 경우, 다이싱 공정의 후속 공정에서 진행되는 와이어 본딩의 실패가 적으며 그에 따라 반도체 소자의 전기적 신뢰성을 확보할 수 있게 된다.
이하 실시예를 설명한다. 이러한 실시예는 본 발명을 구체적으로 예시하기 위한 것일 뿐 본 발명의 범위가 실시예에 의하여 한정되지 않는다는 것은 자명하다.
<실시예 1>
본 발명에 따른 반도체 소자의 다이싱 공정은 하기와 같은 순서로 진행된다. 본 실시예에서는 약 8인치인 웨이퍼를 사용한다.
웨이퍼(100)의 후방면(100b)에 다이싱 테이프(150)를 부착한 후, 웨이퍼에 불소계 고분자 코팅막(160)을 형성하기 위해, 웨이퍼를 코팅액(본 실시에서는 시판되는 3MTM NovecTM EGC-1700를 사용함)에 담근 후, 수직으로 일정 속도를 유지하면서 인출하여 웨이퍼(100)의 표면에 불소계 고분자 코팅막을 형성한다(S1).
참고로, 스핀 코팅방법에 의하여 웨이퍼(100)의 표면에 불소계 고분자 코팅막을 형성할 수도 있다.
그리고, 블레이드(300)를 이용하여 다이(130)와 다이(130) 사이에 형성된 스트립 라인(190)을 따라 다이싱 공정을 실시한다(S2).
다이싱 공정이 완료된 후, 코팅된 웨이퍼가 디코팅액(본 실시에서는 시판되는 3MTM NovecTM Engineered Fluid HFE-7100를 사용함)을 이용한 증기 세정 공정을 거치도록 하여 코팅막과 더스트를 동시에 제거하여 준다(S3). 참고로, 상기 디코팅 용매를 사용하는 함침의 방법으로 코팅막과 더스트를 동시에 제거할 수도 있다.
이후, UV를 조사하여 웨이퍼(100)의 후방면(100b)에 부착된 다이싱 테이프(150)의 접착력을 제거한 후, 개별적으로 분리된 다이(130)를 인쇄회로기판 또는 리드프레임 상에 실장하여 와이어 본딩을 실시하여 전기적으로 연결하는 본딩 공정을 실시한다(S4).
그리고, 본딩 부위를 밀봉시킬 수 있도록 에폭시 몰딩 재료를 이용하여 다이와 인쇄회로기판 또는 리드 프레임을 몰딩한 후, 개별 유닛으로 절단하여 반도체 소자를 완성한다(S5).
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상 설명한 바와 같이, 본 발명에 의할 경우 웨이퍼를 절단하는 다이싱 공정에서 웨이퍼가 오염되는 것을 방지할 수 있다. 즉, 본 발명은 다이싱 공정에서 실리콘 더스트에 의한 오염을 효과적으로 방지함으로써, 반도체 소자 제조 공정의 수율을 높일 수 있게 된다. 또한, 본 발명에 따르면, 불소계 고분자 코팅막을 이용함으로써 와이어 본딩 불량을 개선하고, 반도체 소자의 금속 배선의 부식을 방지할 수 있으며, 반도체 소자의 신뢰성 및 수율을 증진시킬 수 있다.

Claims (20)

  1. 웨이퍼 표면에 불소계 고분자 코팅막을 형성하는 단계;
    웨이퍼를 절단하는 단계; 및
    상기 불소계 고분자 코팅막을 제거하는 단계
    를 포함하고,
    상기 불소계 고분자 코팅막은 CaHbFcOdSeNf로 표현되고, 여기서, a는 10 내지 10,000이며, b는 10 내지 20,000이고, c는 10 내지 20,000이며, d는 10 내지 1,000이고, e는 0 내지 100이며, 그리고 f는 0 내지 1,000인 것인 반도체 다이의 제조방법.
  2. 삭제
  3. 제 1항에 있어서,
    상기 불소계 고분자 코팅막의 두께는 0.1 내지 10㎛ 인 것을 특징으로 하는 반도체 다이의 제조방법.
  4. 제 1항에 있어서,
    상기 불소계 고분자 코팅막을 제거하는 단계는,
    불소계 용매를 포함하는 디코팅액을 불소계 고분자 코팅막에 도포하는 단계; 및
    상기 웨이퍼를 세정하는 단계
    를 포함하는 것을 특징으로 하는 반도체 다이의 제조방법.
  5. 제 4항에 있어서,
    상기 도포하는 단계는, 증기세정 공정 또는 딥핑 공정에 의하여 이루어지는 것을 특징으로 하는 반도체 다이의 제조방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020070086787A 2007-08-28 2007-08-28 반도체 다이의 제조방법, 상기 방법으로 제조된 반도체다이를 포함하는 반도체 소자 KR101413380B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020070086787A KR101413380B1 (ko) 2007-08-28 2007-08-28 반도체 다이의 제조방법, 상기 방법으로 제조된 반도체다이를 포함하는 반도체 소자
US12/672,899 US8518805B2 (en) 2007-08-28 2008-08-21 Method for manufacturing a semiconductor die and a semiconductor device comprising the semiconductor die obtained thereby
PCT/US2008/073797 WO2009032536A2 (en) 2007-08-28 2008-08-21 Method for manufacturing a semiconductor die and a semiconductor device comprising the semiconductor die obtained thereby
CN200880104976.6A CN101796629B (zh) 2007-08-28 2008-08-21 制造半导体芯片的方法以及包含通过该方法获得的半导体芯片的半导体器件
JP2010523043A JP5587778B2 (ja) 2007-08-28 2008-08-21 半導体ダイの製造方法及びこれにより得られる半導体ダイを含む半導体デバイス
EP08798328A EP2186129A4 (en) 2007-08-28 2008-08-21 METHOD FOR PRODUCING A SEMICONDUCTOR CHIP AND SEMICONDUCTOR ELEMENT COMPRISING THE SEMICONDUCTOR CHIP OBTAINED THEREWITH
TW097132738A TWI458002B (zh) 2007-08-28 2008-08-27 用於製造半導體晶粒之方法及包含藉此方法獲得之該半導體晶粒的半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070086787A KR101413380B1 (ko) 2007-08-28 2007-08-28 반도체 다이의 제조방법, 상기 방법으로 제조된 반도체다이를 포함하는 반도체 소자

Publications (2)

Publication Number Publication Date
KR20090021897A KR20090021897A (ko) 2009-03-04
KR101413380B1 true KR101413380B1 (ko) 2014-06-30

Family

ID=40429633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070086787A KR101413380B1 (ko) 2007-08-28 2007-08-28 반도체 다이의 제조방법, 상기 방법으로 제조된 반도체다이를 포함하는 반도체 소자

Country Status (7)

Country Link
US (1) US8518805B2 (ko)
EP (1) EP2186129A4 (ko)
JP (1) JP5587778B2 (ko)
KR (1) KR101413380B1 (ko)
CN (1) CN101796629B (ko)
TW (1) TWI458002B (ko)
WO (1) WO2009032536A2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012198477A (ja) * 2011-03-23 2012-10-18 Fujifilm Corp レンズの製造方法
US9236837B2 (en) 2011-08-25 2016-01-12 Infineon Technologies Ag System and method for low distortion capacitive signal source amplifier
US8995690B2 (en) 2011-11-28 2015-03-31 Infineon Technologies Ag Microphone and method for calibrating a microphone
US8638249B2 (en) 2012-04-16 2014-01-28 Infineon Technologies Ag System and method for high input capacitive signal amplifier
US9281744B2 (en) 2012-04-30 2016-03-08 Infineon Technologies Ag System and method for a programmable voltage source
US9214911B2 (en) 2012-08-30 2015-12-15 Infineon Technologies Ag System and method for adjusting the sensitivity of a capacitive signal source
US8916453B2 (en) 2012-11-21 2014-12-23 Infineon Technologies Ag Method for manufacturing an electronic component
US9332369B2 (en) 2013-10-22 2016-05-03 Infineon Technologies Ag System and method for automatic calibration of a transducer
KR101709689B1 (ko) 2013-12-19 2017-02-23 주식회사 엘지화학 다이싱 필름 점착층 형성용 조성물 및 다이싱 필름
JP6887722B2 (ja) * 2016-10-25 2021-06-16 株式会社ディスコ ウェーハの加工方法及び切削装置
JP6837859B2 (ja) * 2017-02-14 2021-03-03 株式会社ディスコ ウエーハの加工方法
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
CN111630113B (zh) * 2018-01-19 2022-02-08 Mti株式会社 切割工艺用保护性涂层剂
JP6927619B2 (ja) * 2018-01-19 2021-09-01 エムティーアイ カンパニー, リミテッドMti Co., Ltd. ダイシング工程用保護コーティング剤剥離用剥離剤
US10727219B2 (en) * 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
WO2021184374A1 (en) * 2020-03-20 2021-09-23 Genesense Technology Inc High throughput analytical system for molecule detection and sensing
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63117445A (ja) * 1986-11-05 1988-05-21 Citizen Watch Co Ltd 半導体ウエハ−の加工方法
JPH05144938A (ja) * 1991-09-26 1993-06-11 Toshiba Corp 固体撮像装置の製造方法
JP2001102330A (ja) 1999-10-01 2001-04-13 Matsushita Electronics Industry Corp 基板の製造方法
JP2007056134A (ja) 2005-08-24 2007-03-08 Asahi Glass Co Ltd レジスト保護膜

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1046062A (ja) * 1996-08-08 1998-02-17 Daikin Ind Ltd 可剥離性塗料組成物
KR100283192B1 (ko) * 1998-06-09 2001-04-02 윤종용 반구형결정가입자들을갖는캐패시터의제조방법
JP2003273043A (ja) * 2002-03-19 2003-09-26 Iwate Toshiba Electronics Co Ltd 半導体装置の製造方法
JP2004099833A (ja) * 2002-09-12 2004-04-02 Three M Innovative Properties Co 熱硬化性接着剤組成物、フィルム接着剤及び半導体装置
KR101025404B1 (ko) * 2002-06-24 2011-03-28 쓰리엠 이노베이티브 프로퍼티즈 컴파니 열 경화성 접착제 조성물, 물품, 반도체 장치 및 방법
JP4368093B2 (ja) * 2002-06-24 2009-11-18 スリーエム イノベイティブ プロパティズ カンパニー フィルム接着剤、半導体装置及びその製造方法
JP3595323B2 (ja) * 2002-11-22 2004-12-02 沖電気工業株式会社 半導体装置及びその製造方法
CN100433294C (zh) * 2004-01-13 2008-11-12 东京毅力科创株式会社 半导体装置的制造方法以及成膜***
JP4704017B2 (ja) 2004-12-09 2011-06-15 日東電工株式会社 被着物の加熱剥離方法及び被着物加熱剥離装置
JP4482760B2 (ja) * 2005-04-26 2010-06-16 信越化学工業株式会社 レジスト保護膜材料及びパターン形成方法
KR100652442B1 (ko) * 2005-11-09 2006-12-01 삼성전자주식회사 반도체 칩 및 그 제조 방법
JP5144938B2 (ja) * 2007-02-02 2013-02-13 住友化学株式会社 高分子発光素子、高分子化合物、組成物、液状組成物及び導電性薄膜

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63117445A (ja) * 1986-11-05 1988-05-21 Citizen Watch Co Ltd 半導体ウエハ−の加工方法
JPH05144938A (ja) * 1991-09-26 1993-06-11 Toshiba Corp 固体撮像装置の製造方法
JP2001102330A (ja) 1999-10-01 2001-04-13 Matsushita Electronics Industry Corp 基板の製造方法
JP2007056134A (ja) 2005-08-24 2007-03-08 Asahi Glass Co Ltd レジスト保護膜

Also Published As

Publication number Publication date
US20110175243A1 (en) 2011-07-21
JP2010538468A (ja) 2010-12-09
EP2186129A2 (en) 2010-05-19
TW200931511A (en) 2009-07-16
CN101796629A (zh) 2010-08-04
JP5587778B2 (ja) 2014-09-10
KR20090021897A (ko) 2009-03-04
TWI458002B (zh) 2014-10-21
CN101796629B (zh) 2014-01-08
US8518805B2 (en) 2013-08-27
WO2009032536A2 (en) 2009-03-12
WO2009032536A3 (en) 2009-04-30
EP2186129A4 (en) 2012-10-17

Similar Documents

Publication Publication Date Title
KR101413380B1 (ko) 반도체 다이의 제조방법, 상기 방법으로 제조된 반도체다이를 포함하는 반도체 소자
US4904610A (en) Wafer level process for fabricating passivated semiconductor devices
KR100731851B1 (ko) 구리를 기본으로 한 본드패드에 종래의 와이어를 결합시킬 수 있는 방법
KR20190092574A (ko) 적층된 기판의 처리
US6423566B1 (en) Moisture and ion barrier for protection of devices and interconnect structures
KR20030023571A (ko) 반도체 칩 표면의 플라즈마 처리에 의한 접착 성능 개선방법
US9362173B2 (en) Method for chip package
KR100847933B1 (ko) 스크라이빙 동안의 보호층
US8642390B2 (en) Tape residue-free bump area after wafer back grinding
JP2002057252A (ja) 半導体装置及びその製造方法
JP2006245468A (ja) 半導体装置の製造方法
JP2008205387A (ja) サポートプレートの処理方法
KR101512490B1 (ko) 범프 하부 도전층 식각용 조성물 및 이를 이용한 도전성 범프 구조물의 형성 방법
JP2009212271A (ja) 半導体装置およびその製造方法
JP4758613B2 (ja) フォトレジスト除去液及びこれを利用した半導体素子のバンプ形成方法
JP4797368B2 (ja) 半導体装置の製造方法
JP2000133669A (ja) 半導体装置の製造方法
JP2005294285A (ja) 半導体モジュールおよびその製造方法
JP2009026786A (ja) 金電極または金配線を有する半導体装置の洗浄液及び洗浄方法
JP3813482B2 (ja) 半導体パッケージの製造方法
Kusunoki et al. Low temperature curable photosensitive dielectric materials for WLP applications
CN113130334B (zh) 提高底部金属与焊垫辨识度的方法
JP2006253437A (ja) 半導体装置の製造方法
JP5285793B2 (ja) サポートプレートの処理方法
JP6867905B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 6