KR101406339B1 - Method for preparing selective emitter layer, selective emitter layer prepared by the same, and silicone solar-cell comprising the same - Google Patents
Method for preparing selective emitter layer, selective emitter layer prepared by the same, and silicone solar-cell comprising the same Download PDFInfo
- Publication number
- KR101406339B1 KR101406339B1 KR1020110073761A KR20110073761A KR101406339B1 KR 101406339 B1 KR101406339 B1 KR 101406339B1 KR 1020110073761 A KR1020110073761 A KR 1020110073761A KR 20110073761 A KR20110073761 A KR 20110073761A KR 101406339 B1 KR101406339 B1 KR 101406339B1
- Authority
- KR
- South Korea
- Prior art keywords
- heat treatment
- substrate
- type impurity
- emitter layer
- impurity
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 229920001296 polysiloxane Polymers 0.000 title 1
- 239000012535 impurity Substances 0.000 claims abstract description 98
- 238000010438 heat treatment Methods 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000009792 diffusion process Methods 0.000 claims abstract description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 238000010924 continuous production Methods 0.000 claims abstract description 6
- 238000001816 cooling Methods 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 11
- 239000007789 gas Substances 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Sustainable Development (AREA)
- Chemical & Material Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Photovoltaic Devices (AREA)
Abstract
선택적 에미터층 제조방법, 이에 의하여 제조된 선택적 에미터층 및 이를 포함하는 실리콘 태양전지가 제공된다.
본 발명의 일 실시예에 따르면, 상기 방법은 제 1 도전형 불순물이 도핑된 실리콘 기판상에 제 2 도전형 불순물이 함유된 제 1 불순물 소스를 접촉시키는 단계; 상기 기판을 제 1 열처리하여, 상기 제 1 불순물 소스에 함유된 제 2 도전형 불순물을 상기 기판으로 제 1 확산시키는 단계; 상기 제 2 도전형 불순물이 함유된 제 2 불순물 소스를 제 2 열처리하여, 상기 제 1 확산된 기판 전체 영역에 상기 제 2 불순물 소스에 함유된 제 2 도전형 불순물을 제 2 확산시키는 단계를 포함하는 것을 특징으로 하며, 본 발명은 동일챔버 내에서 진행되는 연속된 단일 공정에서, 열처리 온도 및 기체 분위기 조건을 조절하여 선택적 에미터층을 경제적인 방식으로 제조할 수 있는 방법을 제공한다. 더 나아가, 농도 확산에 영향을 주는 열처리 조건을 달리 구성함으로써 선택적 에미터층에서의 불순물 확산 정도를 선택적으로 제어할 수 있다. A selective emitter layer fabrication method, a selective emitter layer fabricated thereby, and a silicon solar cell including the same.
According to an embodiment of the present invention, the method includes: contacting a first impurity source containing a second conductivity type impurity on a silicon substrate doped with a first conductivity type impurity; Subjecting the substrate to a first heat treatment to first diffuse a second conductivity type impurity contained in the first impurity source to the substrate; And a second heat treatment of a second impurity source containing the second conductive impurity to cause a second diffusion of a second conductive impurity contained in the second impurity source in the entire region of the first diffused substrate The present invention provides a method for manufacturing a selective emitter layer in an economical manner by controlling a heat treatment temperature and a gas atmosphere condition in a single continuous process carried out in the same chamber. Furthermore, the degree of impurity diffusion in the selective emitter layer can be selectively controlled by differently configuring the heat treatment conditions that affect concentration diffusion.
Description
본 발명은 선택적 에미터층 제조방법, 이에 의하여 제조된 선택적 에미터층 및 이를 포함하는 실리콘 태양전지에 관한 것으로, 보다 상세하게는 동일챔버 내에서 진행되는 단일 공정에서, 열처리 조건과 기체 분위기 조건을 조절하여 실리콘 태양전지의 선택적 에미터층을 경제적인 방식으로 제조할 수 있고, 농도의 확산에 영향을 주는 열처리 조건을 달리 구성함으로써 선택적 에미터층에서의 불순물 확산 깊이를 선택적으로 제어할 수 있는 선택적 에미터층 제조방법, 이에 의하여 제조된 선택적 에미터층 및 이를 포함하는 실리콘 태양전지를 제공한다. The present invention relates to a selective emitter layer manufacturing method, a selective emitter layer produced thereby, and a silicon solar cell including the same. More particularly, the present invention relates to a method of manufacturing a selective emitter layer by controlling a heat treatment condition and a gas atmosphere condition in a single process, A selective emitter layer fabrication method capable of selectively controlling the depth of impurity diffusion in a selective emitter layer by selectively forming a selective emitter layer of a silicon solar cell in an economical manner and configuring different heat treatment conditions affecting the concentration diffusion , A selective emitter layer manufactured thereby, and a silicon solar cell including the same.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 에너지는 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 특히 주목받고 있다. 태양 에너지의 이용방법으로는 태양열을 이용하여 터빈을 회전시키는데 필요한 증기를 발생시키는 태양열 에너지와, 반도체의 성질을 이용하여 태양광(photons)을 전기 에너지로 변환시키는 태양광 에너지가 있으며, 태양광 에너지라고 하면 일반적으로 태양광 전지(이하, '태양전지'라 함)를 일컫는다.With the recent depletion of existing energy resources such as oil and coal, interest in alternative energy to replace them is increasing. Among them, solar energy has attracted particular attention because it has abundant energy resources and there is no problem about environmental pollution. The use of solar energy includes solar energy that generates the steam needed to rotate the turbine using solar heat and solar energy that converts photons to electrical energy using the properties of semiconductors, Refers to a photovoltaic cell (hereinafter, referred to as a "solar cell").
태양전지의 기본적인 구조를 나타낸 도 1을 참조하면, 태양전지는 다이오드와 같이 p형 반도체(101)와 n형 반도체(102)의 접합 구조를 가지며, 태양전지에 빛이 입사되면 빛과 태양전지의 반도체를 구성하는 물질과의 상호작용으로 (-) 전하를 띤 전자와 전자가 빠져나가 (+) 전하를 띤 정공이 발생하여 이들이 이동하면서 전류가 흐르게 된다. 이를 광기전력효과(光起電力效果, photovoltaic effect)라 하는데, 태양전지를 구성하는 p형(101) 및 n형 반도체(102) 중 전자는 n형 반도체(102) 쪽으로, 정공은 p형 반도체(101) 쪽으로 끌어 당겨져 각각 n형 반도체(101) 및 p형 반도체(102)와 접합된 전극(103, 104)으로 이동하게 되고, 이 전극(103, 104)들을 전선으로 연결하면 전기가 흐르므로 전력을 얻을 수 있다.1 showing a basic structure of a solar cell, a solar cell, like a diode, has a junction structure of a p-
도 2는 현재 개발되어 있는 일반적인 태양전지의 구조를 개략적으로 도시한 도면이다. 도면에 도시된 태양전지는, p-n 접합을 형성하는 제 1 도전형의 불순물이 도핑된 실리콘 기판(201), 상기 불순물과 반대 도전형인 제 2 도전형의 불순물이 도핑된 에미터층(202), 전면 전극(203) 및 후면 전극(204) 외에 반사방지막(205)이 구비되어 태양광의 흡수율과 캐리어의 수집효율을 향상시킨다. 또한, 최근에는 효율을 더욱 향상시키기 위하여, 도 3에 도시된 태양전지와 같이 전면전극(203)과 접하는 영역의 에미터층(202)을 두껍게 형성(이하, 고농도 도핑 영역 (heavily-doped area)이라 함)하여 전면 전극과의 접촉저항을 감소시키고 전극 접촉부 이외의 영역은 그보다 얇게 에미터층을 형성(이하, 저농도 도핑 영역(lightly-doped area) 이라 함)하여 캐리어의 수집효율을 향상시킨다. 이러한 구조의 에미터층을 '선택적 에미터층'이라고 한다. FIG. 2 is a view schematically showing the structure of a general solar cell currently being developed. The solar cell shown in the figure comprises a
선택적 에미터 층을 형성하려면 고농도 도핑 영역(heavily-doped area) 형성을 위한 스크린 프린팅이나 잉크젯 프린팅 방법 등을 이용하여 잉크나 페이스트 형태의 제 2 도전형 불순물이 포함된 불순물 소스(dopant source)를 전면 전극과 동일한 패턴으로 적층하고 확산시키는 공정과 저농도 도핑 영역(lightly-doped area)을 형성하기 위해 고농도 도핑 영역 (heavily-doped area)을 형성할 때와 같이 제 2 도전형 불순물이 포함된 동일하거나 다른 형태의 불순물 소스(dopant source)를 이용하여 확산 공정을 진행하게 된다. 일반적으로 고농도 도핑 영역(heavily-doped area)를 형성한 후 도핑 프로파일(doping profile) 제어를 위해 불순물 소스(dopant source)를 제거하고, 다시 저농도 도핑 영역(lightly-doped area)을 형성하게 되는데 이 경우 불순물 소스 제거에 필요한 공정과 저농도 도핑 영역(lightly-doped area) 형성을 위한 공정이 추가되게 된다. 하지만, 이 경우 제조 공정이 복잡하게 되고. 제조에 소요되는 시간과 비용이 증가하는 문제가 발생하게 된다.In order to form the selective emitter layer, a dopant source containing the second conductive type impurity in the form of ink or paste is applied to the front surface of the front surface using a screen printing or an inkjet printing method for forming a heavily-doped area, Doped region to form a heavily-doped area in order to form a lightly-doped area, and a step of forming a heavily-doped area in the same pattern as the electrode, The diffusion process is performed using a dopant source of the type shown in FIG. Generally, after forming a heavily-doped area, a dopant source is removed to control a doping profile and a lightly-doped area is formed again. In this case, A process for removing the impurity source and a process for forming a lightly-doped area are added. However, in this case, the manufacturing process becomes complicated. There arises a problem that the time and cost required for manufacturing are increased.
따라서, 본 발명이 해결하고자 하는 과제는 고농도 도핑 영역(heavily-doped area)와 저농도 도핑 영역(lightly-doped area)으로 구성되는 선택적 에미터층을 제조함에 있어서 단일 공정으로 두 영역의 확산 깊이를 선택적으로 제어할 수 있는, 경제적인 방식의 선택적 에미터층 제조방법, 이에 의하여 제조된 선택적 에미터층 및 이를 포함하는 실리콘 태양전지를 제공하는 것이다. SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a method of manufacturing a selective emitter layer comprising a heavily-doped area and a lightly-doped area, A selective emitter layer fabricated by the method, and a silicon solar cell including the selective emitter layer.
상기 과제를 해결하기 위하여, 본 발명은 태양전지의 선택적 에미터층 제조방법으로, 상기 방법은 제 1 도전형 불순물이 도핑된 실리콘 기판상에 제 2 도전형 불순물이 함유된 제 1 불순물 소스를 접촉시키는 단계; 상기 기판을 제 1 열처리하여, 상기 제 1 불순물 소스에 함유된 제 2 도전형 불순물을 상기 기판으로 제 1 확산시키는 단계; 및 상기 제 2 도전형 불순물이 함유된 제 2 불순물 소스를 제 2 열처리하여, 상기 제 1 확산된 기판 전체 영역에 상기 제 2 불순물 소스에 함유된 제 2 도전형 불순물을 제 2 확산시키는 단계를 포함하는 것을 특징으로 하는 태양전지의 선택적 에미터층 제조방법을 제공한다. According to an aspect of the present invention, there is provided a method of manufacturing a selective emitter layer of a solar cell, the method comprising: contacting a first impurity source containing a second conductivity type impurity on a silicon substrate doped with a first conductivity type impurity; step; Subjecting the substrate to a first heat treatment to first diffuse a second conductivity type impurity contained in the first impurity source to the substrate; And a second heat treatment of a second impurity source containing the second conductive impurity to cause a second diffusion of a second conductive impurity contained in the second impurity source to the entire region of the first diffused substrate The method comprising the steps of: preparing a selective emitter layer of a solar cell;
본 발명의 일 실시예에 따르면, 상기 제 1 열처리 및 제 2 열처리는 상기 기판이 적치된 동일 챔버 내에서의 연속 공정으로 진행된다. According to an embodiment of the present invention, the first heat treatment and the second heat treatment are performed in a continuous process in the same chamber where the substrate is stacked.
본 발명의 일 실시예에 따르면, 상기 제 1 열처리 온도는 상기 제 2 열처리 온도보다 높다. According to an embodiment of the present invention, the first heat treatment temperature is higher than the second heat treatment temperature.
본 발명의 일 실시예에 따르면, 상기 방법은 상기 제 1 열처리와 제 2 열처리 단계 사이에는 상기 기판의 온도를 냉각시키는 단계를 더 포함한다. According to an embodiment of the present invention, the method further comprises cooling the temperature of the substrate between the first heat treatment step and the second heat treatment step.
본 발명은 상기 또 다른 과제를 해결하기 위하여, 상술한 방법에 의하여 제조된 태양전지의 선택적 에미터층을 제공한다. In order to solve the above-described problems, the present invention provides a selective emitter layer of a solar cell manufactured by the above-described method.
상기 과제를 해결하기 위한 또 다른 실시 태양으로, 본 발명은 제 1 도전형 불순물이 도핑된 실리콘 기판상에 제 2 도전형 불순물 함유 페이스트를 적층하는 단계; 상기 기판을 제 1 열처리하여, 상기 페이스트의 제 2 도전형 불순물을 상기 페이스트 하부의 기판으로 제 1 확산시키는 단계; 및 제 2 도전형 불순물을 도핑하기 위한 도핑가스 분위기에서 상기 기판을 제 2 열처리하여, 상기 도핑가스의 제 2형 도전형 불순물을 상기 기판 전체 영역에 제 2 확산시키는 단계를 포함하는 것을 특징으로 하는 태양전지의 선택적 에미터층 제조방법을 제공한다. According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, including: stacking a second conductive type impurity containing paste on a silicon substrate doped with a first conductive type impurity; Subjecting the substrate to a first heat treatment to first diffuse the second conductive impurity of the paste to the substrate under the paste; And second heat-treating the substrate in an atmosphere of a doping gas for doping the second conductivity type impurity to thereby secondly diffuse the second type conductivity type impurity of the doping gas to the entire region of the substrate A method of manufacturing a selective emitter layer of a solar cell is provided.
본 발명의 일 실시예에 따르면, 상기 제 1 열처리 및 제 2 열처리는 상기 기판이 적치된 동일 챔버 내에서 진행되며, 상기 제 1 열처리 온도는 상기 제 2 열처리 온도보다 높다. According to an embodiment of the present invention, the first heat treatment and the second heat treatment are performed in the same chamber where the substrate is stacked, and the first heat treatment temperature is higher than the second heat treatment temperature.
본 발명의 일 실시예에 따르면, 상기 방법은 상기 제 1 열처리와 제 2 열처리 단계 사이에는 상기 기판의 온도를 냉각시키는 단계를 더 포함한다. According to an embodiment of the present invention, the method further comprises cooling the temperature of the substrate between the first heat treatment step and the second heat treatment step.
본 발명의 일 실시예에 따르면, 상기 페이스트는 상기 기판에 구비되는 전면전극 형성 영역에 대응되는 영역상에 적층되며, 상기 방법은 상기 제 1 열처리 및 제 2 열처리 단계 후 상기 챔버 외부에서 상기 기판에 형성된 PSG 및 페이스트 잔여물을 제거하는 단계를 더 포함한다. According to an embodiment of the present invention, the paste is stacked on a region corresponding to a front electrode forming region provided in the substrate, the method further comprising, after the first heat treatment and the second heat treatment, And removing the formed PSG and paste residue.
본 발명의 일 실시예에 따르면, 상기 제 1형 도전형 불순물은 p형 불순물이며, 제 2형 도전형 불순물은 n형 불순물이며, 상기 n형 불순물은 인이며, 상기 도핑가스는 POCl3를 포함한다. According to an embodiment of the present invention, the first type conductivity type impurity is a p type impurity, the second type conductivity type impurity is an n type impurity, the n type impurity is phosphorus, and the doping gas includes POCl 3 do.
본 발명의 일 실시예에 따르면, 상기 제 2형 도전형 불순물의 제 1 확산 깊이는 제 2 확산 깊이보다 깊다. According to an embodiment of the present invention, the first diffusion depth of the second conductivity type impurity is deeper than the second diffusion depth.
본 발명은 상술한 방법에 의하여 제조된 선택적 에미터층과 이를 포함하는 실리콘 태양전지를 제공한다. The present invention provides a selective emitter layer produced by the above-described method and a silicon solar cell including the same.
본 발명은 동일챔버 내에서 진행되는 연속된 단일 공정에서, 열처리 온도 및 기체 분위기 조건을 조절하여 선택적 에미터층을 경제적인 방식으로 제조할 수 있는 방법을 제공한다. 더 나아가, 농도 확산에 영향을 주는 열처리 조건을 달리 구성함으로써 선택적 에미터층에서의 불순물 확산 정도를 선택적으로 제어할 수 있다. The present invention provides a method for manufacturing a selective emitter layer in an economical manner by controlling a heat treatment temperature and a gas atmosphere condition in a single continuous process carried out in the same chamber. Furthermore, the degree of impurity diffusion in the selective emitter layer can be selectively controlled by differently configuring the heat treatment conditions that affect concentration diffusion.
도 1은 태양전지의 기본적인 구조를 나타내는 도면이다.
도 2는 현재 개발되어 있는 일반적인 태양전지의 구조를 개략적으로 도시한 도면이다.
도 3은 실리콘 태양전지의 선택적 에미터층을 설명하기 위한 도면이다.
도 4 내지 9는 본 발명의 일 실시예에 따른 선택적 에미터층 제조방법을 단계별로 설명하는 단면도이다. 1 is a view showing the basic structure of a solar cell.
FIG. 2 is a view schematically showing the structure of a general solar cell currently being developed.
3 is a view for explaining a selective emitter layer of a silicon solar cell.
FIGS. 4 to 9 are cross-sectional views illustrating steps of a selective emitter layer manufacturing method according to an exemplary embodiment of the present invention.
이하, 본 발명의 도면을 참조하여 상세하게 설명하고자 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. Hereinafter, the present invention will be described in detail with reference to the drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, etc. of components may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.
본 발명은 상술한 과제를 해결하기 위하여, 실리콘 기판상에 제 1형 도전형 불순물이 도핑된 실리콘 기판상에 제 2형 도전형 불순물이 함유된 제 1 불순물 소스를 적층한 후, 이를 제 1 열처리하고, 다시 동일 챔버 조건에서 제 2형 도전형 불순물이 함유된 또 다른 제 2 불순물 소스를 기판 전체 영역에 증착시킨 후, 이를 제 2 열처리한다. 본 발명의 일 실시예에서 상기 불순물 소스는 불순물이 함유된 페이스트 형태이었으나, 가스 또는 액체 등과 같이 도핑하고자 하는 불순물이 함유된 임의의 모든 형태가 본 발명의 상기 불순물 소스(dopant source)에 속한다. In order to solve the above-described problems, the present invention is characterized in that a first impurity source containing a second type conductivity type impurity is deposited on a silicon substrate doped with a first type conductivity type impurity on a silicon substrate, And another second impurity source containing the second type conductivity type impurity is deposited in the entire chamber region under the same chamber conditions and then subjected to the second heat treatment. In one embodiment of the present invention, the impurity source is in the form of a paste containing an impurity, but any type of impurity to be doped, such as gas or liquid, belongs to the above-mentioned impurity source of the present invention.
따라서, 제 1 열처리에 의한 첫 번째 불순물 확산 공정이 먼저 진행되고, 제 2 열처리에 의한 두 번째 확산 공정이 진행된다. 이때 두 확산 공정은 각각 기판의 일부 영역과 전체 영역에서 일어나므로, 첫 번째 확산 공정에 의하여 기판 중 특정 영역은 보다 깊은 접합 깊이를 갖게 되며, 이로써 기판 중 특정 영역에서의 집전 효율을 향상시킨 선택적 에미터층이 제조된다.Therefore, the first impurity diffusion process by the first heat treatment proceeds first, and the second diffusion process by the second heat treatment proceeds. In this case, since the two diffusion processes are respectively performed in a part of the substrate and the entire area, a specific region of the substrate has a deeper junction depth due to the first diffusion process. As a result, The terrn layer is produced.
특히 본 발명의 일 실시예에서 상기 제 2 열처리 온도는 제 1 열처리 온도보다 낮으며, 이로써 제 1 열처리에 의하여 제 1 확산된 불순물이 다시 제 2 열처리 공정에 의하여 기판 내로 침투되어, 확산 깊이가 제어되지 못하는 문제를 방지한다. Particularly, in one embodiment of the present invention, the second heat treatment temperature is lower than the first heat treatment temperature, so that the first diffused impurities are again penetrated into the substrate by the second heat treatment process by the first heat treatment, Thereby preventing a problem that can not be solved.
본 발명의 일 실시예에서 상기 제 2 도전형의 불순물이 포함된 제 1 불순물 소스는 페이스트 형태이고, 제 2 불순물 소스는 액체형태이었는데, 본 발명의 범위는 하기에 설명되는 물질의 종류와 형태에 제한되지 않는다. In one embodiment of the present invention, the first impurity source containing the impurity of the second conductivity type is in the form of a paste and the second impurity source is in the form of a liquid. The scope of the present invention is not limited to the type and form of the material It is not limited.
본 발명의 일 실시예는 상술한 종래 기술의 문제를 해결하기 위하여 제 1 도전형의 불순물이 도핑된 실리콘 기판의 소정 영역 상에 제 1 불순물 소스를 적층하고, 이를 제 1 온도조건으로 제 1 열처리하는데, 상기 적층 영역은 추후 기판 전면에 적층되는 전면 전극 영역과 동일한 영역이 된다. 이로써 제 2 도전형의 불순물은 상기 제 1 도전형 불순물이 도핑된 실리콘 기판으로 소정 깊이만큼 확산된다. 본 발명은 제 1 확산 이후 기판상에 적층된 제 1 불순물 소스의 잔여물을 HF 등과 같은 용액으로 제거하는 대신, 상기 열처리 공정이 진행된 챔버 내에서 기판을 꺼내는 공정 없이 연속적인 열처리를 하여 제 2 불순물 소스에 의한 제 2 도전형 불순물의 제 2 확산공정이 바로 진행된다. 즉, 제 1 열처리 공정 후, 제 2 도전형의 불순물을 상기 실리콘 기판 전체 영역에 도핑하기 위해 제 2 불순물 소스를 상기 제 1 열처리가 진행된 챔버 내로 주입하고, 이를 제 2 열처리함으로써 기판 전체 영역에서 제 2 도전형 불순물을 확산, 도핑시킨다. 특히, 본 발명의 일 실시예에서 불순물 확산을 위한 상기 제 1 열처리와 제 2 열처리는 동일 챔버에서의 단일 공정으로 진행되며, 별도로 기판을 외부로 이동시키는 등의 공정이 필요없게 된다. 또한, 두 열처리 공정 사이에는 소정 수준으로 온도를 떨어뜨리는 냉각 공정이 진행되며, 상기 냉각 공정은 두 열처리 온도보다 낮은 온도로 진행된다. 따라서, 본 발명에 따른 제 1 열처리는, 전극 접촉 영역에서 보다 깊은 확산 깊이를 갖는 고농도 도핑 영역(heavily-doped area) 형성을 위한 확산 공정을 위한 공정이고, 제 2 열처리는 기판 전체 영역에서의 저농도 도핑 영역(lightly-doped area) 형성을 위한 확산 공정을 위한 공정이다.According to an embodiment of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: laminating a first impurity source on a predetermined region of a silicon substrate doped with an impurity of a first conductivity type; The lamination region is the same as the front electrode region, which is later stacked on the entire surface of the substrate. As a result, the impurity of the second conductivity type is diffused to the silicon substrate doped with the first conductivity type impurity by a predetermined depth. The present invention is characterized in that, instead of removing the residue of the first impurity source stacked on the substrate after the first diffusion with a solution such as HF or the like, the substrate is continuously heat-treated in the chamber in which the heat treatment process has been performed, The second diffusion step of the second conductivity type impurity by the source proceeds immediately. That is, after the first heat treatment step, a second impurity source is injected into the chamber where the first heat treatment is performed to dope the impurity of the second conductivity type in the entire region of the silicon substrate, 2 conductivity type impurities are diffused and doped. Particularly, in one embodiment of the present invention, the first heat treatment and the second heat treatment for impurity diffusion proceed in a single process in the same chamber, and a separate process such as moving the substrate to the outside is unnecessary. Between the two heat treatment processes, a cooling process is performed in which the temperature is lowered to a predetermined level, and the cooling process proceeds to a temperature lower than the two heat treatment temperatures. Therefore, the first heat treatment according to the present invention is a process for a diffusion process for forming a heavily-doped area having a deeper diffusion depth in the electrode contact area, and the second heat treatment is a process for forming a heavily- And a diffusion process for forming a lightly-doped area.
도 4 내지 9는 본 발명의 일 실시예에 따른 선택적 에미터층 제조방법을 단계별로 설명하는 단면도이다. 본 실시예에서 제 1 도전형 불순물은 p형 불순물이고, 제 2 도전형 불순물은 n형 불순물이나, 그 반대도 가능하다. FIGS. 4 to 9 are cross-sectional views illustrating steps of a selective emitter layer manufacturing method according to an exemplary embodiment of the present invention. In this embodiment, the first conductivity type impurity is a p-type impurity, the second conductivity type impurity is an n-type impurity, and vice versa.
도 4를 참조하면, 먼저 p형 불순물이 도핑된 결정질 실리콘 기판(401)이 개시된다. Referring to FIG. 4, a p-type impurity-doped
도 5를 참조하면, 상기 실리콘 기판(401) 상에 n형 불순물인 인(P)이 함유된 페이스트 또는 실리콘 잉크 형태인 제 1 불순물 소스(402)를 상기 실리콘 기판(401) 상에 스크린 프린팅이나 잉크젯 프린팅 등의 방법으로 적층한다. 5, a
도 6을 참조하면, 상기 제 1 불순물 소스(402)가 상부에 적층된 기판에 대하여 제 1 열처리 공정이 진행된다. 이로써 상기 제 1 불순물 소스(402) 하부의 기판 내로 상기 제 1 불순물 소스(402)의 인 불순물이 확산(diffusion)된다. 이때 불순물의 확산 깊이에 따라 기판 면저항이 결정되는데, 본 발명에서 상기 제 1 열처리 공정은 후속하는 제 2 열처리 공정보다 높은 온도인 것이 바람직하다. 즉, 상대적으로 높은 온도의 제 1 열처리에 의하여 제 1 불순물 소스(402) 내의 불순물은 기판 내의 보다 깊은 영역까지 확산되며, 이로써 선택적 에미터층의 고농도 도핑 영역(heavily-doped area)(403)이 형성된다. 고농도 도핑 영역(heavily-doped area)(403) 부분의 하부 점선이 확산 깊이를 나타낸다. 상기 제 1 열처리 후 소정 수준으로 온도를 하강시키는, 냉각 공정이 진행되는데, 이로써 불순물의 확산 깊이가 제어된다. 본 발명의 일 실시예에서 상기 고농도 도핑 영역(heavily-doped area)를 형성하기 위한 제 1 열처리 온도조건은 850~950℃에서 15~30분간 진행하였으며, 이후 740~790℃ 수준으로 기판을 냉각시켰다. Referring to FIG. 6, a first heat treatment process is performed on the substrate on which the
도 7을 참조하면, 상기 제 1 열처리-냉각 후 다시 상기 기판의 온도를 상승시키는 제 2 열처리 공정이 진행되는데, 상기 제 2 열처리는 POCl3와 같은 제 2 불순물 소스(dopant source)를 이용하여 기판 전체 영역에 저농도 도핑 영역(lightly-doped area)를 형성시키기 위한 공정으로, 본 발명의 일 실시예에서 상기 제 2 열처리는 제 1 열처리가 진행된 동일 챔버에 POCl3, 산소 및 질소의 혼합 도핑가스를 불어준 후, 상기 제 1 열처리 온도보다 낮은 810~850℃에서 5~10분간 진행되었다. 그 결과 기판 전면에는 저농도 도핑 영역(lightly doped area(404))이 형성되며, 상기 제 2 열처리에 의한 n형 불순물의 제 2 확산(이것은 제 1 열처리에 의한 제 1 확산과 구별된다)은 제 1 확산에 의하여 형성된 기판 영역의 저항에는 영향을 주지 못하는데, 이것은 제 2 열처리의 온도가 제 1 열처리의 온도보다 낮기 때문이다. Referring to FIG. 7, a second annealing process is performed to increase the temperature of the substrate again after the first annealing-cooling process. In the second annealing process, a second dopant source, such as POCl 3 , In one embodiment of the present invention, the second heat treatment is a process for forming a lightly-doped area in the entire region. In the second heat treatment, POCl 3 , a mixed doping gas of oxygen and nitrogen, And then the temperature was lowered to 810 to 850 ° C, which was lower than the first heat treatment temperature, for 5 to 10 minutes. As a result, a lightly doped
도 8을 참조하면, 도 7에서의 선택적 에미터층 형성이 완료된 기판을 HF용액에 20~30초 동안 담그면 상기 기판 표면에 형성된 PSG(phosphosilicate glass)(405)와 제 1 불순물 소스(402)가 제거된다. 즉, 본 발명에 따른 선택적 에미터층 제조방법은 동일 챔버에서 2 단계의 열처리 공정을 연속적으로 진행하여 선택적 에미터층을 형성시킨 후 형태가 완성된 이후 기판을 챔버 외부로 이동시킨다. 이로써 각 확산 공정마다 PSG와 불순물 소스 잔유물 제거-세척공정을 진행하여야 했던 종래 기술에 비하여 본 발명에 따른 선택적 에미터층 제조방법은 경제성이 우수하다. Referring to FIG. 8, when the substrate having the selective emitter layer formed in FIG. 7 is immersed in the HF solution for 20 to 30 seconds, the PSG (phosphosilicate glass) 405 and the
도 9를 참조하면, 상기 선택적 에미터층이 형성된 기판 상에 반사방지막(AR, 406)이 형성되고, 전면전극(407)이 형성된다. 이후 후면전극(미도시)이 형성되고 급속 고온 열처리 공정을 통하여 상기 전면전극(407)은 선택적 에미터층 중 고농도 도핑 영역(heavily-doped area)(403)에 접촉하게 된다. 상기 선택적 에미터층 제조 후 진행되는 태양전지 제조 공정은 당업계에서 통상의 지식을 가진 자에게 자명한 사항이므로, 이하 생략한다. Referring to FIG. 9, an antireflection film (AR) 406 is formed on a substrate on which the selective emitter layer is formed, and a front electrode 407 is formed. Thereafter, a rear electrode (not shown) is formed and the front electrode 407 contacts the heavily doped
본 발명에 따른 선택적 에미터층 제조방법은 상술한 바와 같이 2 단계의 확산 열처리를 하나의 챔버에서 단일 연속 공정으로 진행하므로, 공정상 이점이 우수하다. 아울러 선택적 에미터층에서 보다 낮은 면저항이 요구되는 고농도 도핑 영역(heavily-doped area) 형성을 가장 높은 온도인 첫 번째 열처리로 진행하므로, 선택적 에미터층에서의 도핑 프로파일(doping profile) 제어가 가능하다. The selective emitter layer fabrication method according to the present invention is advantageous in the process because the two-stage diffusion heat treatment is performed in a single continuous process in one chamber as described above. In addition, doping profile control in a selective emitter layer is possible because the formation of a heavily-doped area requiring a lower sheet resistance in the selective emitter layer proceeds to the first heat treatment at the highest temperature.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the preferred embodiments of the present invention have been disclosed for illustrative purposes, those skilled in the art will appreciate that various modifications, additions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims. It will be understood that the present invention can be changed.
Claims (16)
제 1 도전형 불순물이 도핑된 실리콘 기판의 특정 영역 상에 제 2 도전형 불순물이 함유된 제 1 불순물 소스를 접촉시키는 단계;
상기 기판을 제 1 열처리하여, 상기 제 1 불순물 소스에 함유된 제 2 도전형 불순물을 상기 기판으로 제 1 확산시켜 상기 기판 상에 고농도 도핑 영역을 형성하는 단계;
상기 제 2 도전형 불순물이 함유된 제 2 불순물 소스를 제 2 열처리하여, 상기 제 1 확산된 기판 전체 영역에 상기 제 2 불순물 소스에 함유된 제 2 도전형 불순물을 제 2 확산시켜 저농도 도핑 영역을 형성하는 단계를 포함하며,
상기 제 1 열처리 및 제 2 열처리는 상기 기판이 적치된 동일 챔버 내에서의 연속 공정으로 진행되어져, 상기 고농도 도핑 영역과 상기 저농도 도핑 영역으로 구성되는 선택적 에미터층을 제조하게 하는 것을 특징으로 하는 태양전지의 선택적 에미터층 제조방법.A method of manufacturing a selective emitter layer of a solar cell,
Contacting a first impurity source containing a second conductivity type impurity on a specific region of the silicon substrate doped with the first conductivity type impurity;
Performing a first heat treatment on the substrate to form a heavily doped region on the substrate by first diffusion of a second conductivity type impurity contained in the first impurity source to the substrate;
A second impurity source containing the second conductivity type impurity is subjected to second heat treatment to secondly diffuse the second conductivity type impurity contained in the second impurity source in the entire region of the first diffused substrate to form a lightly doped region And
Wherein the first heat treatment and the second heat treatment are performed in a continuous process in the same chamber in which the substrate is placed so as to produce a selective emitter layer composed of the high concentration doping region and the low concentration doping region, ≪ / RTI >
상기 제 1 열처리 온도는 상기 제 2 열처리 온도보다 높은 것을 특징으로 하는 태양전지의 선택적 에미터층 제조방법.The method according to claim 1,
Wherein the first annealing temperature is higher than the second annealing temperature.
상기 제 1 열처리와 제 2 열처리 단계 사이에는 상기 기판의 온도를 냉각시키는 단계를 더 포함하는 것을 특징으로 하는 태양전지의 선택적 에미터층 제조방법.The method of claim 1,
And cooling the temperature of the substrate between the first heat treatment step and the second heat treatment step.
상기 기판을 제 1 열처리하여, 상기 페이스트의 제 2 도전형 불순물을 상기 페이스트 하부의 기판으로 제 1 확산시켜 상기 기판 상에 고농도 도핑 영역을 형성시키는 단계; 및
제 2 도전형 불순물을 도핑하기 위한 도핑가스 분위기에서 상기 기판을 제 2 열처리하여, 상기 도핑가스의 제 2형 도전형 불순물을 상기 기판 전체 영역에 제 2 확산시켜 저농도 도핑 영역을 형성시키는 단계를 포함하며,
상기 제 1 열처리 및 제 2 열처리는 상기 기판이 적치된 동일 챔버 내에서의 연속 공정으로 진행되어져, 상기 고농도 도핑 영역과 상기 저농도 도핑 영역으로 구성되는 선택적 에미터층을 제조하게 하는 것을 특징으로 하는 태양전지의 선택적 에미터층 제조방법.Depositing a second conductive-type impurity-containing paste on a specific region of the silicon substrate doped with the first conductive-type impurity;
Performing a first heat treatment on the substrate to form a highly doped region on the substrate by first diffusing a second conductivity type impurity of the paste into a substrate under the paste; And
Conducting a second heat treatment of the substrate in an atmosphere of a doping gas for doping the second conductivity type impurity to form a lightly doped region by second diffusion of the second conductivity type impurity of the doping gas to the entire region of the substrate In addition,
Wherein the first heat treatment and the second heat treatment are performed in a continuous process in the same chamber in which the substrate is placed to produce a selective emitter layer composed of the high concentration doping region and the low concentration doping region. ≪ / RTI >
상기 제 1 열처리 온도는 상기 제 2 열처리 온도보다 높은 것을 특징으로 하는 태양전지의 선택적 에미터층 제조방법.The method according to claim 6,
Wherein the first annealing temperature is higher than the second annealing temperature.
상기 제 1 열처리와 제 2 열처리 단계 사이에는 상기 기판의 온도를 냉각시키는 단계를 더 포함하는 것을 특징으로 하는 태양전지의 선택적 에미터층 제조방법.9. The method of claim 8,
And cooling the temperature of the substrate between the first heat treatment step and the second heat treatment step.
상기 페이스트는 상기 기판에 구비되는 전면전극 형성 영역에 대응되는 영역상에 적층되는 것을 특징으로 하는 태양전지의 선택적 에미터층 제조방법.The method according to claim 6,
Wherein the paste is deposited on a region corresponding to a front electrode formation region of the substrate.
상기 제 1 열처리 단계와 상기 제 2 열처리 단계를 모두 마친 후 상기 챔버 외부에서 상기 기판에 형성된 PSG 및 페이스트 잔여물을 제거하는 단계를 더 포함하는 것을 특징으로 하는 태양전지의 선택적 에미터층 제조방법.11. The method of claim 10,
Further comprising removing PSG and paste residues formed on the substrate outside the chamber after completing both the first heat treatment step and the second heat treatment step.
상기 제 1형 도전형 불순물은 p형 불순물이며, 제 2형 도전형 불순물은 n형 불순물인 것을 특징으로 하는 태양전지의 선택적 에미터층 제조방법.The method according to claim 6,
Wherein the first conductivity type impurity is a p-type impurity and the second conductivity type impurity is an n-type impurity.
상기 n형 불순물은 인이며, 상기 도핑가스는 POCl3를 포함하는 것을 특징으로 하는 태양전지의 선택적 에미터층 제조방법.13. The method of claim 12,
Wherein the n-type impurity is phosphorus, and the doping gas comprises POCl 3 .
제 2형 도전형 불순물의 제 1 확산 깊이는 제 2 확산 깊이보다 깊은 것을 특징으로 하는 태양전지의 선택적 에미터층 제조방법.The method according to claim 6,
Wherein the first diffusion depth of the second conductivity type impurity is deeper than the second diffusion depth.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110073761A KR101406339B1 (en) | 2011-07-25 | 2011-07-25 | Method for preparing selective emitter layer, selective emitter layer prepared by the same, and silicone solar-cell comprising the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110073761A KR101406339B1 (en) | 2011-07-25 | 2011-07-25 | Method for preparing selective emitter layer, selective emitter layer prepared by the same, and silicone solar-cell comprising the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130012494A KR20130012494A (en) | 2013-02-04 |
| KR101406339B1 true KR101406339B1 (en) | 2014-06-16 |
Family
ID=47893183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110073761A KR101406339B1 (en) | 2011-07-25 | 2011-07-25 | Method for preparing selective emitter layer, selective emitter layer prepared by the same, and silicone solar-cell comprising the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101406339B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101542624B1 (en) | 2013-05-22 | 2015-08-06 | 제일모직주식회사 | Method for preparing solar cell having a selective emitter and solar cell having a selective emitter prepared thereby |
| KR102646186B1 (en) * | 2021-12-06 | 2024-03-12 | 한국에너지기술연구원 | TOPCon Si PHOTOVOLTAIC CELL, MANUFACTURING METHOD FOR Si PHOTOVOLTAIC CELL AND FORMING METHOD FOR POLY-Si LAYER OF Si PHOTOVOLTAIC CELL |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080014751A (en) * | 2005-04-26 | 2008-02-14 | 신에쯔 한도타이 가부시키가이샤 | Solar cell manufacturing method and solar cell |
| KR20090110022A (en) * | 2008-04-17 | 2009-10-21 | 엘지전자 주식회사 | Method for forming selective emitter of solar cell using laser annealing and Method for manufacturing solar cell using the same |
| KR20100090174A (en) * | 2009-02-05 | 2010-08-13 | (유)에스엔티 | Method for forming selective emitter of solar cell and diffusion apparatus for forming the selective emitter |
-
2011
- 2011-07-25 KR KR1020110073761A patent/KR101406339B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080014751A (en) * | 2005-04-26 | 2008-02-14 | 신에쯔 한도타이 가부시키가이샤 | Solar cell manufacturing method and solar cell |
| KR20090110022A (en) * | 2008-04-17 | 2009-10-21 | 엘지전자 주식회사 | Method for forming selective emitter of solar cell using laser annealing and Method for manufacturing solar cell using the same |
| KR20100090174A (en) * | 2009-02-05 | 2010-08-13 | (유)에스엔티 | Method for forming selective emitter of solar cell and diffusion apparatus for forming the selective emitter |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130012494A (en) | 2013-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11335819B2 (en) | Solar cell and methods for manufacturing the same | |
| US8921968B2 (en) | Selective emitter solar cells formed by a hybrid diffusion and ion implantation process | |
| NL2022765B1 (en) | Step-by-Step Doping Method of Phosphorous for High-efficiency and Low-cost Crystalline Silicon Cell | |
| KR101145928B1 (en) | Solar Cell and Manufacturing Method of the same | |
| EP2980858B1 (en) | Method for manufacturing a solar cell | |
| EP2609631A2 (en) | Back junction solar cell with selective front surface field | |
| KR101370126B1 (en) | Method for forming selective emitter of solar cell using annealing by laser of top hat type and Method for manufacturing solar cell using the same | |
| RU2590284C1 (en) | Solar cell | |
| JP2019004159A (en) | Method of manufacturing solar battery | |
| KR101543767B1 (en) | Method For Forming Selective Emitter Of Solar Cell Solar Cell and Fabricating Method Thereof | |
| KR101406339B1 (en) | Method for preparing selective emitter layer, selective emitter layer prepared by the same, and silicone solar-cell comprising the same | |
| KR102668024B1 (en) | Solar cells with improved lifetime, passivation and/or efficiency | |
| KR101414570B1 (en) | Silicon solar cell having selective emitter structure and manufacturing method thereof | |
| KR101223061B1 (en) | Method of preparing solar cell and solar cell prepared by the same | |
| KR101300803B1 (en) | Solar cell of doping layer fabrication method using solid phase epitaxy | |
| KR101162879B1 (en) | Emitter solar cell having relatively low surface density and method thereof | |
| KR101382047B1 (en) | Method for fabricating selective emitter structure of solar cell | |
| KR100965827B1 (en) | A fabrication method of a solar cell and a solar cell fabricated thereby | |
| KR101345506B1 (en) | Back contact solar cell and method for fabricating the same | |
| KR101929444B1 (en) | Solar cell and method for manufacturing the same | |
| KR101929445B1 (en) | Solar cell and method for manufacturing the same | |
| KR20110105514A (en) | Preparation method of selective emitter using doping paste containing polymer | |
| KR101261794B1 (en) | Front and Back contact electric field solar cell and method thereof | |
| KR101188985B1 (en) | Front and Back contact electric field solar cell and method thereof | |
| KR20130013916A (en) | Method for forming selective emitter of solar cell using laser annealing and method for manufacturing solar cell using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170308 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180416 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190326 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20200309 Year of fee payment: 7 |