KR101399434B1 - Time-Interleaved Analog-to-Digital Converter - Google Patents

Time-Interleaved Analog-to-Digital Converter Download PDF

Info

Publication number
KR101399434B1
KR101399434B1 KR1020100003855A KR20100003855A KR101399434B1 KR 101399434 B1 KR101399434 B1 KR 101399434B1 KR 1020100003855 A KR1020100003855 A KR 1020100003855A KR 20100003855 A KR20100003855 A KR 20100003855A KR 101399434 B1 KR101399434 B1 KR 101399434B1
Authority
KR
South Korea
Prior art keywords
analog
digital
reference voltage
digital converters
time
Prior art date
Application number
KR1020100003855A
Other languages
Korean (ko)
Other versions
KR20110083883A (en
Inventor
김철우
이호규
김무영
이택종
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020100003855A priority Critical patent/KR101399434B1/en
Publication of KR20110083883A publication Critical patent/KR20110083883A/en
Application granted granted Critical
Publication of KR101399434B1 publication Critical patent/KR101399434B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval

Abstract

본 발명은 아날로그 디지털 변환기에 관한 것으로서, 더욱 상세하게는 시간 인터리브드 아날로그 디지털 변환기에 관한 것이다.
본 발명의 따른 시간 인터리브드(Time-Interleaved) 아날로그 디지털 변환기는, 복수의 아날로그 디지털 변환기; 및 상기 복수의 아날로그 디지털 변환기의 외부에서, 상기 복수의 아날로그 디지털 변환기에 입력되는 아날로그 입력신호와 비교되는 기준전압을 생성하여 상기 복수의 아날로그 디지털 변환기로 제공하는 기준전압 발생기를 포함하되, 상기 기준전압 발생기는, 상기 복수의 아날로그 디지털 변환기의 출력신호를 입력받아 상기 기준전압을 생성하는 기준전압 발생부; 및 상기 생성된 기준전압이 상기 복수의 아날로그 디지털 변환기로 제공되도록 제어하는 제어부를 포함하되, 상기 기준전압 발생부는, N(N은 자연수)개의 저항열을 포함하고, 상기 N개의 저항열 중 제 N번째 저항열은 2^N개의 저항을 구비한다.The present invention relates to an analog-to-digital converter, and more particularly to a time-interleaved analog-to-digital converter.
A time-interleaved analog-to-digital converter according to the present invention comprises: a plurality of analog-to-digital converters; And a reference voltage generator for generating a reference voltage to be compared with an analog input signal input to the plurality of analog-to-digital converters outside the plurality of analog-to-digital converters and providing the reference voltage to the plurality of analog-to-digital converters, The generator includes a reference voltage generator for receiving the output signal of the plurality of analog-to-digital converters and generating the reference voltage; And a control unit for controlling the generated reference voltage to be provided to the plurality of analog-to-digital converters, wherein the reference voltage generating unit includes N (N is a natural number) The second row of resistors has 2 ^ N resistors.

Figure R1020100003855
Figure R1020100003855

Description

시간 인터리브드 아날로그 디지털 변환기{Time-Interleaved Analog-to-Digital Converter}Time-Interleaved Analog-to-Digital Converter < RTI ID = 0.0 >

본 발명은 아날로그 디지털 변환기에 관한 것으로서, 더욱 상세하게는 시간 인터리브드 아날로그 디지털 변환기에 관한 것이다.
The present invention relates to an analog-to-digital converter, and more particularly to a time-interleaved analog-to-digital converter.

아날로그-디지털(Analog-to-Digital)/디지털-아날로그(Digital-to-Analog) 변환기(Converter)는 자연의 아날로그 신호를 디지털 기기에서 사용되는 디지털 신호로, 여러 디지털 기기에서 사용되는 디지털 신호를 사람이 인식할 수 있는 아날로그 신호로 변환해 주는 역할을 한다. 특히, 최근에는 모바일 디지털 기기에 대한 관심이 커짐에 따라서 아날로그-디지털/디지털-아날로그 변환기의 중요성이 더욱 부각되고 있다.Analog-to-Digital / Digital-to-Analog Converter is a digital signal used in digital devices. It converts digital signals used in various digital devices into digital signals. And converts it into a recognizable analog signal. In particular, as interest in mobile digital devices has increased in recent years, the importance of analog-digital-to-digital-analog converters is increasing.

이러한 아날로그-디지털/디지털-아날로그 변환기를 사용하는 모바일 디지털 기기는 휴대성이 좋으면서도 기능이 뛰어나야 하기 때문에, 모바일 디지털 기기의 지속 동작 시간은 모바일 디지털 기기를 구매하는 소비자의 입장에서는 중요한 판단의 근거가 된다. 또한, 모바일 디지털 기기의 무선 통신에 대한 관심이 높아지면서 전력 소모가 적으면서도 빠른 속도로 동작하는 아날로그-디지털/디지털-아날로그 변환기가 요구되고 있다.Since mobile digital devices using analog-digital / digital-analog converters should have good portability and excellent functions, the continuous operation time of mobile digital devices is the basis of important judgments from the viewpoint of consumers purchasing mobile digital devices do. In addition, as interest in wireless communication of mobile digital devices increases, there is a demand for an analog-digital / digital-analog converter that operates at a high speed while consuming less power.

축차 비교형(Successive Approximation Register) 아날로그-디지털 변환기는 다른 구조의 아날로그-디지털 변환기에 비해 회로의 구조가 간단하고, 저 전력으로 동작한다는 장점을 가지고 있으나, 동작 속도가 느리다는 단점을 동시에 가지고 있다. 따라서 이러한 단점을 보완하기 위해 시간-인터리브드(Time-Interleaved) 기술을 사용하여 축차 비교형 아날로그-디지털 변환기의 동작 속도를 높이게 된다. 하지만, 시간-인터리브드 기술은 동일한 아날로그-디지털 변환기 여러 개를 병렬로 연결하여 동작시키는 기술로서, 동작 속도가 빨라짐에 따라 전력 소모량이 선형적으로 증가하게 되는 또 다른 문제점이 발생하게 된다.The successive approximation register (A / D) analog-to-digital converter has the advantage that the structure of the circuit is simple and operates at low power as compared with other analog-to-digital converters, but it has a disadvantage of slow operation speed. To overcome these drawbacks, the time-interleaved technique is used to speed up the operation of the comparator analog-to-digital converter. However, the time-interleaved technique is a technique for operating several identical analog-to-digital converters in parallel, which causes another problem that the power consumption increases linearly as the operating speed increases.

축차 비교형 아날로그-디지털 변환기는 샘플앤홀드(Sample and Hold Amplifier), 비교기(Comparator), 축차 근사화 레지스터(Successive Approximate Register), 디지털-아날로그 변환기(Digital to Analog Converter)로 구성되어 있다. 따라서 시간-인터리브드 기술을 이용한 아날로그-디지털 변환기를 고속으로 동작시키면서, 고정적인 전력 소모가 일어나는 저항 열을 이용한 디지털-아날로그 변환기의 전력 소모를 줄여줄 수 있는 기술이 요구되고 있다.
The comparator analog-to-digital converter consists of a sample and hold amplifier, a comparator, a successive approximate register, and a digital-to-analog converter. Therefore, there is a demand for a technology capable of reducing the power consumption of a digital-analog converter using a resistor string that operates at a high speed while using an analog-to-digital converter using a time-interleaved technique at a high speed.

따라서 본 발명은 저전력으로 동작하는 시간-인터리브드 아날로그-디지털 변환기를 제공하는 데 있다. Accordingly, the present invention is to provide a time-interleaved analog-to-digital converter operating at low power.

삭제delete

본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허청구범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
Other objects and advantages of the present invention can be understood by the following description, and will be more clearly understood by the embodiments of the present invention. It will also be readily apparent that the objects and advantages of the invention may be realized and attained by means of the instrumentalities and combinations particularly pointed out in the appended claims.

전술한 과제를 해결하기 위한 본 발명의 일 실시예에 따른 시간 인터리브드(Time-Interleaved) 아날로그 디지털 변환기는, 복수의 아날로그 디지털 변환기; 및 상기 복수의 아날로그 디지털 변환기의 외부에서, 상기 복수의 아날로그 디지털 변환기에 입력되는 아날로그 입력신호와 비교되는 기준전압을 생성하여 상기 복수의 아날로그 디지털 변환기로 제공하는 기준전압 발생기를 포함하되, 상기 기준전압 발생기는, 상기 복수의 아날로그 디지털 변환기의 출력신호를 입력받아 상기 기준전압을 생성하는 기준전압 발생부; 및 상기 생성된 기준전압이 상기 복수의 아날로그 디지털 변환기로 제공되도록 제어하는 제어부를 포함하되, 상기 기준전압 발생부는, N(N은 자연수)개의 저항열을 포함하고, 상기 N개의 저항열 중 제 N번째 저항열은 2^N개의 저항을 구비한다.
According to an aspect of the present invention, there is provided a time-interleaved analog-to-digital converter comprising: a plurality of analog-to-digital converters; And a reference voltage generator for generating a reference voltage to be compared with an analog input signal input to the plurality of analog-to-digital converters outside the plurality of analog-to-digital converters and providing the reference voltage to the plurality of analog-to-digital converters, The generator includes a reference voltage generator for receiving the output signal of the plurality of analog-to-digital converters and generating the reference voltage; And a control unit for controlling the generated reference voltage to be provided to the plurality of analog-to-digital converters, wherein the reference voltage generating unit includes N (N is a natural number) The second row of resistors has 2 ^ N resistors.

상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.
The foregoing and other objects, features and advantages of the present invention will become more apparent from the following detailed description of the present invention when taken in conjunction with the accompanying drawings, in which: There will be. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 의하면, 시간-인터리브드 아날로그-디지털 변환기의 전력 소모량을 감소시킬 수 있는 효과가 있다.
또한, 본 발명에 의하면, RC 타임이 감소되고, 적은 수의 저항을 사용할 수 있어 회로 면적을 감소시킬 수 있는 효과가 있다.
According to the present invention, the power consumption of the time-interleaved analog-to-digital converter can be reduced.
Further, according to the present invention, the RC time is reduced and a small number of resistors can be used, thereby reducing the circuit area.

도 1은 일반적인 시간-인터리브드 아날로그-디지털 변환기를 도시한 블록 구성도이다.
도 2는 도 1의 일반적인 시간-인터리브드 아날로그-디지털 변환기의 작용을 설명하기 위한 도면이다.
도 3은 본 발명에 따른 시간-인터리브드 아날로그-디지털 변환기를 도시한 블록 구성도이다.
도 4는 본 발명에 따른 기준전압 발생부의 복수의 저항열의 구성을 설명하기 위한 도면이다.
도 5는 도 3의 본 발명에 따른 시간-인터리브드 아날로그-디지털 변환기의 작용을 설명하기 위한 도면이다.1 is a block diagram illustrating a general time-interleaved analog-to-digital converter.
2 is a diagram for explaining the operation of the general time-interleaved analog-to-digital converter of FIG.
3 is a block diagram illustrating a time-interleaved analog-to-digital converter according to the present invention.
4 is a diagram for explaining a configuration of a plurality of resistance columns of a reference voltage generator according to the present invention.
FIG. 5 is a view for explaining the operation of the time-interleaved analog-to-digital converter according to the present invention shown in FIG.

이하의 내용은 단지 본 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 본 발명의 원리를 구현하고 본 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시예들은 원칙적으로, 본 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와같이 특별히 열거된 실시예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.The following merely illustrates the principles of the invention. Thus, those skilled in the art will be able to devise various apparatuses which, although not explicitly described or shown herein, embody the principles of the invention and are included in the concept and scope of the invention. Furthermore, all of the conditional terms and embodiments listed herein are, in principle, intended to be purely for purposes of understanding the concept of the present invention, and are not to be construed as limited to the specifically recited embodiments and conditions do.

또한, 본 발명의 원리, 관점 및 실시예들 뿐만 아니라 특정 실시예를 열거하는 모든 상세한 설명은 이러한 사항의 구조적 및 기능적 균등물을 포함하도록 의도되는 것으로 이해되어야 한다. 또한 이러한 균등물들은 현재 공지된 균등물뿐만 아니라 장래에 개발될 균등물 즉 구조와 무관하게 동일한 기능을 수행하도록 발명된 모든 소자를 포함하는 것으로 이해되어야 한다.
It is also to be understood that the detailed description, as well as the principles, aspects and embodiments of the invention, as well as specific embodiments thereof, are intended to cover structural and functional equivalents thereof. It is also to be understood that such equivalents include all elements contemplated to perform the same function irrespective of the currently known equivalents as well as the equivalents to be developed in the future, i.e., the structure.

본 명세서의 청구범위에서, 상세한 설명에 기재된 기능을 수행하기 위한 수단으로 표현된 구성요소는 예를 들어 상기 기능을 수행하는 회로 소자의 조합 또는 펌웨어/마이크로 코드 등을 포함하는 모든 형식의 소프트웨어를 포함하는 기능을 수행하는 모든 방법을 포함하는 것으로 의도되었으며, 상기 기능을 수행하도록 상기 소프트웨어를 실행하기 위한 적절한 회로와 결합된다. 이러한 청구범위에 의해 정의되는 본 발명은 다양하게 열거된 수단에 의해 제공되는 기능들이 결합되고 청구항이 요구하는 방식과 결합되기 때문에 상기 기능을 제공할 수 있는 어떠한 수단도 본 명세서로부터 파악되는 것과 균등한 것으로 이해되어야 한다.
In the claims hereof, the elements represented as means for performing the functions described in the detailed description include all types of software including, for example, a combination of circuit elements performing the function or firmware / microcode etc. , And is coupled with appropriate circuitry to execute the software to perform the function. It is to be understood that the invention defined by the appended claims is not to be construed as encompassing any means capable of providing such functionality, as the functions provided by the various listed means are combined and combined with the manner in which the claims require .

상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.
The foregoing and other objects, features and advantages of the present invention will become more apparent from the following detailed description of the present invention when taken in conjunction with the accompanying drawings, in which: There will be. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 복수의 아날로그-디지털 변환기로 구성되는 시간 인터리브트 아날로그-디지털 변환기에서, 기준전압을 출력하기 위해 복수의 아날로그-디지털 변환기 각각에 구성된 저항열을 공유하도록 구성함으로써, 전력 소모량과 RC 타임을 감소시키고, 회로 면적을 감소시킬 수 있는 효과를 발생시킨다.
The present invention relates to a time-interleaved analog-to-digital converter composed of a plurality of analog-to-digital converters, configured to share a series of resistances formed in each of a plurality of analog-to-digital converters for outputting a reference voltage, And the circuit area can be reduced.

도 1은 일반적인 시간-인터리브드 아날로그-디지털 변환기를 도시한 블록 구성도이다.1 is a block diagram illustrating a general time-interleaved analog-to-digital converter.

도 1을 참조하면, 시간-인터리브드 아날로그-디지털 변환기는 복수 개의 동일한 아날로그-디지털 변환기(110, 120, 130)로 구성되어 있다. 여기서, 아날로그-디지털 변환기(110, 120, 130)는 축차 비교형 아날로그-디지털 변환기일 수 있다.Referring to FIG. 1, the time-interleaved analog-to-digital converter includes a plurality of identical analog-to-digital converters 110, 120, and 130. Here, the analog-to-digital converters 110, 120, and 130 may be a sequence comparison type analog-to-digital converter.

아날로그-디지털 변환기(110)는 샘플앤홀드부(101), 비교부(103), 축차 근사화 레지스터부(107), 디지털-아날로그 변환부(109)를 포함하여 구성될 수 있다.The analog-to-digital converter 110 may include a sample and hold unit 101, a comparator 103, a register approximation register 107, and a digital-analog converter 109.

샘플앤홀드부(101)는 아날로그 입력신호를 디지털 신호로 바꿔주기 위해 일정 시간 동안 신호를 샘플링한 뒤, 비교부(103)와 축차 근사화 레지스터부(107), 디지털-아날로그 변환부(109)가 샘플링한 값을 디지털 신호로 변환할 때까지 일정한 값으로 유지시켜 주는 역할을 한다.The sample and hold unit 101 samples the signal for a predetermined period of time in order to convert the analog input signal into a digital signal and then outputs the sampled signal to the comparator 103, the approximation register unit 107, and the digital-analog converter 109 And maintains the sampled value at a constant value until it is converted into a digital signal.

비교부(103)는 샘플앤홀드부(101)가 샘플링하여 유지하고 있는 값과, 축차 근사화 레지스터부(107)의 결과값에 의해 조절되는 디지털-아날로그 변환부(109)의 기준 전압을 입력으로 받아 비교한 뒤, 결과값을 출력한다.The comparator 103 receives the reference voltage of the digital-analog converter 109 controlled by the value sampled and held by the sample-and-hold unit 101 and the result of the register approximation register 107 Then, the result is output.

축차 근사화 레지스터부(107)는 비교부(103)의 비교 결과값에 의해 상위 비트부터 디지털 출력 신호를 결정한 뒤, 다음 비트의 디지털 출력 신호를 결정하기 위한 비교부(103)의 입력 신호를 만들기 위한 예상 디지털 값을 설정한다.The approximation register unit 107 determines the digital output signal from the upper bits based on the comparison result of the comparison unit 103 and then outputs the output signal to the comparator 103 in order to determine the digital output signal of the next bit Set the expected digital value.

디지털-아날로그 변환부(109)는 축차 근사화 레지스터부(107)의 출력 디지털 값과 기준전압을 입력으로 받아 디지털 값에 맞는 아날로그 신호를 생성하여 비교부(103)의 입력부로 입력되게 된다. 각각의 아날로그-디지털 변환기(110, 120, 130)에는 동일한 구조의 디지털-아날로그 변환부(109)를 포함하고 있으며, 디지털-아날로그 변환부(109)는 저항열로 구성될 수 있다.The digital-analog converter 109 receives the output digital value and the reference voltage of the register approximation register 107, generates an analog signal corresponding to the digital value, and inputs the analog signal to the input unit of the comparator 103. Each of the analog-to-digital converters 110, 120, and 130 includes a digital-analog converter 109 having the same structure, and the digital-analog converter 109 may be formed of a resistor string.

도 2는 도 1의 일반적인 시간-인터리브드 아날로그-디지털 변환기의 작용을 설명하기 위한 도면이다.2 is a diagram for explaining the operation of the general time-interleaved analog-to-digital converter of FIG.

도 2를 참조하면, 아날로그-디지털 변환기(110, 120, 130) 각각에 포함된 디지털-아날로그 변환부는 1/2 기준전압부터 1/2^N 기준전압까지 N개의 기준전압을 생성시킨다. 이를 위해 각각의 디지털-아날로그 변환부에는 2^N개의 저항을 갖는 저항열을 포함하게 되고, 결국, 제1 아날로그-디지털 변환기(110)부터 제N 아날로그-디지털 변환기(130)는 각각 2^N개의 저항을 갖는 저항열을 포함하게 된다.Referring to FIG. 2, a digital-analog converter included in each of the analog-to-digital converters 110, 120, and 130 generates N reference voltages from a 1/2 reference voltage to a 1 / 2N reference voltage. To this end, each digital-to-analog conversion unit includes a resistance array having 2 ^ N resistors, and the first analog-to-digital converter 110 to the N-th analog-to- Lt; RTI ID = 0.0 > resistance. ≪ / RTI >

한편, 축차 비교형 아날로그-디지털 변환기의 경우, 디지털-아날로그 변환부가 축차 근사화 레지스터부로부터 디지털 값을 받아들여 안정적인 아날로그 신호를 비교부에 전달할 때까지 걸리는 시간이 중요한 요인이 된다. 이때, 저항열 디지털-아날로그 변환부의 가장 긴 안정화 시간이 필요한 경우는 저항열 디지털-아날로그 변환부의 출력 값이 1/2 기준전압에서 1/4 또는 3/4 기준전압으로, 1/4 기준전압만큼 디지털-아날로그 변환부의 출력이 변화하는 경우이다. 따라서 디지털-아날로그 변환부의 설계 시 디지털-아날로그 변환부의 성능 기준을, 디지털-아날로그 변환부의 출력 값이 1/2 기준전압에서 1/4 기준전압으로 바뀔 때를 기준으로 삼아야 한다. 그러나 이러한 기준은 다음 클록 사이클인 1/4 기준전압에서 1/8 기준전압만큼 디지털-아날로그 출력 전압의 값이 바뀔 때에는 필요 이상의 속도로 디지털-아날로그 변환부가 동작을 하게 되며, 결국 전력 소모량 면에서 손해를 보게 되는 결과를 얻게 된다.
On the other hand, in the case of the sequential comparison type analog-to-digital converter, the time taken for the digital-analog conversion section to take a digital value from the register approximation register section and transmit a stable analog signal to the comparison section becomes an important factor. At this time, when the longest stabilization time of the resistive column digital-to-analog converter is required, the output value of the resistive column digital-to-analog converter is reduced to 1/4 or 3/4 of the reference voltage, And the output of the digital-analog converter changes. Therefore, the performance standard of the digital-analog conversion unit when designing the digital-analog conversion unit should be based on when the output value of the digital-analog conversion unit is changed from the 1/2 standard voltage to the 1/4 standard voltage. However, this criterion will cause the digital-to-analog conversion section to operate at a speed higher than required when the value of the digital-analog output voltage is changed by 1/8 of the reference voltage at the next clock cycle, that is, the 1/4 reference voltage, As a result.

도 3은 본 발명에 따른 시간-인터리브드 아날로그-디지털 변환기를 도시한 블록 구성도이다.3 is a block diagram illustrating a time-interleaved analog-to-digital converter according to the present invention.

도 3을 참조하면, 본 발명에 따른 시간-인터리브드 아날로그-디지털 변환기는 복수의 아날로그 디지털 변환기(310, 320, 330) 및 복수의 아날로그-디지털 변환기(310, 320, 330)에 입력되는 아날로그 입력신호와 비교되는 기준전압(제1 기준전압 내지 제N 기준전압)을 생성하여 복수의 아날로그-디지털 변환기(310, 320, 330)로 제공하는 기준전압 발생기(340)를 포함하고, 기준전압(제1 기준전압 내지 제N 기준전압)은 복수의 아날로그-디지털 변환기(310, 320, 330)의 출력신호(제1 디지털 출력신호 내지 제N 디지털 출력신호)를 입력받아 생성된다.3, a time-interleaved analog-to-digital converter according to the present invention includes a plurality of analog-to-digital converters 310, 320 and 330 and a plurality of analog-to-digital converters 310, And a reference voltage generator 340 for generating reference voltages (first reference voltage to Nth reference voltage) to be compared with the signals and providing the reference voltages to the plurality of analog-to-digital converters 310, 320 and 330, 1 to N-th reference voltage) is generated by receiving output signals (first digital output signal to N-th digital output signal) of the plurality of analog-to-digital converters 310, 320 and 330.

각각의 아날로그-디지털 변환기(310, 320, 330)는 동일한 구성을 포함하고 있으며, 따라서 제1 아날로그-디지털 변환기(310)의 구성에 대해 설명하고 나머지는 생략한다.Each of the analog-to-digital converters 310, 320, and 330 includes the same configuration, and therefore, the configuration of the first analog-to-digital converter 310 will be described, and the rest will be omitted.

제1 아날로그-디지털 변환기(310)는 아날로그 입력신호를 샘플링하는 샘플링부(301), 샘플링된 신호와 기준전압 발생기로부터 출력되는 제1 기준전압을 비교하는 비교부(303) 및 비교부(303)의 출력신호의 축차 근사화를 수행하는 축차 근사화 레지스터부(305)를 포함할 수 있다.The first analog-to-digital converter 310 includes a sampling unit 301 for sampling an analog input signal, a comparison unit 303 for comparing the sampled signal with a first reference voltage output from the reference voltage generator, And a sequence approximation register unit 305 for performing a sequence approximation of the output signal of the delay unit 305. [

기준전압 발생기(340)는 기준전압을 생성하는 기준전압 발생부(343) 및 생성된 기준전압이 복수의 아날로그 디지털 변환기(310, 320, 330)로 제공되도록 제어하는 제어부(341)를 포함할 수 있다.The reference voltage generator 340 may include a reference voltage generator 343 for generating a reference voltage and a controller 341 for controlling the generated reference voltage to be provided to the plurality of analog digital converters 310, have.

여기서, 기준전압 발생부(343)은 복수의 저항열(제1 저항열(345) 내지 제 N저항열(347))을 포함할 수 있고, 복수의 저항열(제1 저항열(345) 내지 제 N저항열(347))은 N(N은 자연수)개의 저항열(제1 저항열(345) 내지 제 N저항열(347))을 포함하고, N개의 저항열(제1 저항열(345) 내지 제 N저항열(347)) 중 제 N번째 저항열은 2^N개의 저항으로 구성될 수 있다(예를 들어, 제1 저항열은 2개의 저항으로 구성되고, 제2 저항열은 4개의 저항으로 구성되며, 제N 저항열은 2^N개의 저항으로 구성됨). 이 경우, 저항은 동일한 저항값을 갖을 수 있다.Here, the reference voltage generating section 343 may include a plurality of resistance columns (the first resistance column 345 to the Nth resistance column 347), and may include a plurality of resistance columns (the first resistance columns 345, N resistance columns 347) includes N resistance columns (first resistance column 345 to Nth resistance column 347) and N resistance columns (first resistance column 345 (For example, the first resistance column is composed of two resistors, and the second resistance column is composed of 4 < n > resistors) And the Nth resistance column consists of 2 ^ N resistors). In this case, the resistors may have the same resistance value.

제어부(341)는 복수의 아날로그-디지털 변환기(310, 320, 330)의 출력신호를 입력받아 기준전압 발생부(343)에 제공하고, 생성된 기준전압을 복수의 아날로그 디지털 변환기(310, 320, 330)로 제공(제1 기준전압 내지 제 N기준전압)할 수 있다. 여기서, 제어부(341)는 복수의 저항열(제1 저항열(345) 내지 제 N저항열(347))로부터 생성되는 전압이 복수의 아날로그 디지털 변환기(310, 320, 330)에 제공되도록 구성된 스위칭 블록을 포함할 수 있다.The controller 341 receives the output signals of the plurality of analog-to-digital converters 310, 320 and 330 and provides the reference voltage to the reference voltage generator 343. The plurality of analog-to-digital converters 310, 330 (first reference voltage to Nth reference voltage). Here, the control unit 341 controls the switching of the plurality of analog-to-digital converters 310, 320, and 330 so that the voltages generated from the plurality of resistance columns (the first resistance column 345 to the Nth resistance column 347) Block.

스위칭 블록은 복수의 아날로그-디지털 변환기(310, 320, 330) 각각의 클럭에 맞추어 축차 근사화 레지스터부(305)의 디지털 출력신호를 서로 다른 기준 전압 값을 제공하는 기준전압 발생부(343)에 전달하고, 디지털 출력 신호에 따른 저항열의 아날로그 기준 전압 값을 각각의 아날로그-디지털 변환기(310, 320, 330)의 비교부에 전달할 수 있다. 스위칭 블록에는 아날로그-디지털 변환기(310, 320, 330)의 비교부의 디지털 결과값과 각 아날로그-디지털 변환기(310, 320, 330)의 동작 클럭을 계산하여, 적절한 저항열에 따른 기준 전압을 아날로그-디지털 변환기(310, 320, 330)의 비교부의 입력단에 전달하는 스위칭부를 포함할 수 있다.The switching block transfers the digital output signal of the approximation register unit 305 to the reference voltage generator 343 that provides different reference voltage values in accordance with the clocks of the plurality of analog-to-digital converters 310, 320, And may transmit the analog reference voltage value of the resistance string according to the digital output signal to the comparing unit of each of the analog-to-digital converters 310, 320, and 330. In the switching block, the digital result of the comparator of the analog-to-digital converters 310, 320 and 330 and the operation clock of each of the analog-to-digital converters 310, 320 and 330 are calculated, To the input of the comparator of the converters (310, 320, 330).

전술한 바와 같이, 일반적인 시간-인터리브드 아날로그-디지털 변환기에서 사용하는 (저항열) 디지털-아날로그 변환부의 경우, 디지털-아날로그 변환부의 출력값이 1/2 기준전압에서 1/4 또는 3/4 기준전압으로 변하는 경우를 기준으로 설계를 하게 되고, 첫 번째 비교 클럭에는 1/4 기준 전압, 두 번째 비교 클럭에는 1/8 기준 전압, 세 번째 비교 클럭에는 1/16 기준 전압과 같이 각 비교 사이클마다 디지털-아날로그 변환부의 출력값은 다르게 된다. 따라서 시간-인터리브드 아날로그-디지털 변환기의 경우, 각 클록 사이클마다 디지털-아날로그 변환부들은 서로 다른 값을 출력하게 된다. 여기서, 디지털-아날로그 변환부는 저항열로 구성될 수 있으며, 도 3에서의 복수의 저항열도 디지털-아날로그 변환부의 역할을 수행할 수 있다.As described above, in the case of the (resistance column) digital-analog converter used in a general time-interleaved analog-to-digital converter, the output value of the digital-analog converter becomes 1/4 or 3/4 , The design is performed based on the case where the first comparison clock is changed to a digital one for each comparison cycle such as a 1/4 reference voltage, a 1/8 reference voltage for a second comparison clock, and a 1/16 reference voltage for a third comparison clock. - the output value of the analog conversion unit becomes different. Therefore, in the case of the time-interleaved analog-to-digital converter, the digital-analog conversion units output different values every clock cycle. Here, the digital-analog conversion unit may be constituted by a resistance column, and the plurality of resistance columns in FIG. 3 may also serve as a digital-analog conversion unit.

반면에, 도 3에 도시된 바와 같은 본 발명에 따른 시간-인터리브드 아날로그-디지털 변환기는, 일반적인 아날로그-디지털 변환기 내부에 각각 구성된 저항열(디지털-아날로그 변환부)들과 달리, 아날로그-디지털 변환기(310, 320, 330)의 외부에서 각 클럭 사이클마다 서로 다른 기준 전압을 생성하는 복수의 저항열(345, 346, 347)을 복수의 아날로그-디지털 변환기(310, 320, 330)들이 공유하여 사용하게 하면, 전체적인 복수의 저항열의 전력 소모량을 도 1의 경우와 비교하여 50% 이상 감소시킬 수 있다.On the other hand, the time-interleaved analog-to-digital converter according to the present invention as shown in FIG. 3 differs from the conventional analog-to-digital converter in that resistors (digital-analog converters) The plurality of analog-to-digital converters 310, 320, and 330 share a plurality of resistance arrays 345, 346, and 347 that generate different reference voltages for each clock cycle from outside of the resistors 310, 320, , The power consumption of the entire plurality of resistance columns can be reduced by 50% or more as compared with the case of Fig.

결국, 도 1의 변환기에서는 각각의 아날로그-디지털 변환기(110, 120, 130)에 포함된 디지털-아날로그 변환부(109)에서 모든 기준 전압을 제공하는 반면, 도 3에서와 같은 본 발명에서는 서로 다른 기준 전압을 제공하는 복수의 저항열(345, 346, 347)을 복수의 아날로그-디지털 변환기(310, 320, 330)가 서로 공유함으로써 통상적인 시간-인터리브드 아날로그-디지털 변환기에서 사용되는 복수의 저항열(디지털-아날로그 변환부)에 비해 전체 변환 동작에 소모되는 전력량을 감소시킬 수 있다.
In the converter of FIG. 1, the digital-analog converter 109 included in each of the analog-digital converters 110, 120 and 130 provides all the reference voltages. In contrast, in the present invention as shown in FIG. 3, The plurality of resistors 345, 346 and 347 providing the reference voltage are shared by a plurality of analog-to-digital converters 310, 320 and 330 so that the plurality of resistors 345, 346, and 347 used in a typical time-interleaved analog- It is possible to reduce the amount of power consumed in the entire conversion operation as compared with the column (digital-analog conversion section).

도 4는 본 발명에 따른 기준전압 발생부의 복수의 저항열의 구성을 설명하기 위한 도면이다.4 is a diagram for explaining a configuration of a plurality of resistance columns of a reference voltage generator according to the present invention.

도 4를 참조하면, 복수의 저항열은 N(N은 자연수)개의 저항열을 포함하고, N개의 저항열 중 제 N번째 저항열은 2^N개의 저항으로 구성된다. 제1 저항열(401)은 2개의 저항(R)으로 구성되고, 제2 저항열(403)는 4개의 저항(R)으로 구성되며, 제3 저항열(405)은 8개의 저항(R)으로 구성되고, 제N 저항열(407)은 2^N개의 저항(R)으로 구성된다.
Referring to FIG. 4, the plurality of resistive columns includes N (N is a natural number) rows of resistors, and the Nth row of N resistive columns includes 2N resistors. The first resistance column 401 is composed of two resistors R and the second resistance column 403 is composed of four resistors R. The third resistance column 405 is composed of eight resistors R, And the N-th resistance string 407 is composed of 2 ^ N resistors R.

도 5는 도 2의 본 발명에 따른 시간-인터리브드 아날로그-디지털 변환기의 작용을 설명하기 위한 도면이다.FIG. 5 is a view for explaining the operation of the time-interleaved analog-to-digital converter according to the present invention shown in FIG.

도 5를 참조하면, 본 발명에 따른 시간-인터리브드 아날로그-디지털 변환기에는 N개의 저항열을 포함하고, 2개의 저항(R)으로 구성된 제1 저항열(401)에서는 기준전압의 1/2를 출력하고, 4개의 저항(R)으로 구성된 제2 저항열(403)에서는 기준전압의 1/4를 출력하고, 8개의 저항(R)으로 구성된 제3 저항열(405)은 기준전압의 1/8을 출력하며, 2^N개의 저항(R)으로 구성된 제N 저항열(407)은 기준전압의 1/2^N을 출력한다.
Referring to FIG. 5, the time-interleaved analog-to-digital converter according to the present invention includes N rows of resistors, and in the first resistor string 401 composed of two resistors R, And the third resistor string 405 composed of eight resistors R is output from the second resistor string 403 composed of the four resistors R 1 to 4/4 of the reference voltage, 8, and the Nth resistor string 407 composed of 2 ^ N resistors R outputs 1/2 ^ N of the reference voltage.

본 발명은 아날로그 디지털 변환기 등에 이용된다.
The present invention is used in an analog-to-digital converter and the like.

101: 샘플앤홀드부 103: 비교부
105: 축차 근사화 레지스터부 109: 디지털-아날로그 변환부
110: 아날로그-디지털 변환기1 120: 아날로그-디지털 변환기2
130: 아날로그-디지털 변환기N 301: 샘플링부
303: 비교부 305: 축차 근사화 레지스터부
310: 아날로그-디지털 변환기1 320: 아날로그-디지털 변환기2
330: 아날로그-디지털 변환기N 340: 기준전압 발생기
341: 제어부 343: 기준전압 발생부
345: 제1저항열 346: 제2저항열
347: 제N저항열101: sample and hold section 103: comparison section
105: Decision approximation register unit 109: Digital-analog conversion unit
110: analog-to-digital converter 1 120: analog-to-digital converter 2
130: analog-to-digital converter N 301:
303: comparison unit 305:
310: Analog-to-digital converter 1 320: Analog-to-digital converter 2
330: Analog-to-digital converter N 340: Reference voltage generator
341: Control section 343: Reference voltage generating section
345: first resistance column 346: second resistance column
347: Nth resistance column

Claims (7)

삭제delete 삭제delete 삭제delete 시간 인터리브드(Time-Interleaved) 아날로그 디지털 변환기에 있어서,
복수의 아날로그 디지털 변환기; 및
상기 복수의 아날로그 디지털 변환기의 외부에서, 상기 복수의 아날로그 디지털 변환기에 입력되는 아날로그 입력신호와 비교되는 기준전압을 생성하여 상기 복수의 아날로그 디지털 변환기로 제공하는 기준전압 발생기를 포함하되,
상기 기준전압 발생기는,
상기 복수의 아날로그 디지털 변환기의 출력신호를 입력받아 상기 기준전압을 생성하는 기준전압 발생부; 및
상기 생성된 기준전압이 상기 복수의 아날로그 디지털 변환기로 제공되도록 제어하는 제어부를 포함하되,
상기 기준전압 발생부는,
N(N은 자연수)개의 저항열을 포함하고, 상기 N개의 저항열 중 제 N번째 저항열은 2^N개의 저항을 구비하는, 시간 인터리브드 아날로그 디지털 변환기.
A time-interleaved analog-to-digital converter comprising:
A plurality of analog-to-digital converters; And
And a reference voltage generator for generating a reference voltage to be compared with an analog input signal input to the plurality of analog-to-digital converters outside the plurality of analog-to-digital converters and providing the reference voltage to the plurality of analog-to-digital converters,
The reference voltage generator includes:
A reference voltage generator for receiving the output signal of the plurality of analog-to-digital converters and generating the reference voltage; And
And a controller for controlling the generated reference voltage to be provided to the plurality of analog-to-digital converters,
Wherein the reference voltage generator comprises:
N (where N is a natural number) resistance series, and the N-th resistance series of the N series of resistances comprises 2 ^ N resistors.
제4항에 있어서,
상기 저항은 동일한 저항값을 갖는, 시간 인터리브드 아날로그 디지털 변환기.
5. The method of claim 4,
Wherein the resistors have the same resistance value.
삭제delete 삭제delete
KR1020100003855A 2010-01-15 2010-01-15 Time-Interleaved Analog-to-Digital Converter KR101399434B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100003855A KR101399434B1 (en) 2010-01-15 2010-01-15 Time-Interleaved Analog-to-Digital Converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100003855A KR101399434B1 (en) 2010-01-15 2010-01-15 Time-Interleaved Analog-to-Digital Converter

Publications (2)

Publication Number Publication Date
KR20110083883A KR20110083883A (en) 2011-07-21
KR101399434B1 true KR101399434B1 (en) 2014-05-30

Family

ID=44921349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100003855A KR101399434B1 (en) 2010-01-15 2010-01-15 Time-Interleaved Analog-to-Digital Converter

Country Status (1)

Country Link
KR (1) KR101399434B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101311021B1 (en) * 2012-02-17 2013-09-24 고려대학교 산학협력단 Successive approximation register analog to digital converter and successive approximation register analog to digital converting method
KR101471611B1 (en) * 2013-07-19 2014-12-11 전자부품연구원 Multi-channel SAR-typed ADC apparatus with reference voltage fluctuation preventing scheme and method using the same
US10601434B1 (en) * 2019-03-29 2020-03-24 Intel Corporation Apparatus for calibrating a time-interleaved analog-to-digital converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990024643A (en) * 1997-09-04 1999-04-06 윤종용 Sequential comparison analog-digital conversion circuit
US20050285770A1 (en) * 2004-06-24 2005-12-29 Jun Ye High-speed current mode analog to digital converter
KR20090054274A (en) * 2007-11-26 2009-05-29 연세대학교 산학협력단 Histeretic analog to digital converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990024643A (en) * 1997-09-04 1999-04-06 윤종용 Sequential comparison analog-digital conversion circuit
US20050285770A1 (en) * 2004-06-24 2005-12-29 Jun Ye High-speed current mode analog to digital converter
KR20090054274A (en) * 2007-11-26 2009-05-29 연세대학교 산학협력단 Histeretic analog to digital converter

Also Published As

Publication number Publication date
KR20110083883A (en) 2011-07-21

Similar Documents

Publication Publication Date Title
KR101927272B1 (en) Successive approximation register analog-to-digital converter
JP5181087B2 (en) Single slope analog-to-digital converter
US7884749B2 (en) A/D converting apparatus
TWI488443B (en) Sensor circuit for concurrent integration of multiple differential signals and operating method thereof
US9432046B1 (en) Successive approximation analog-to-digital converter
US10312932B2 (en) Successive approximation analog-to-digital converter
US8395538B2 (en) High speed resistor-DAC for SAR DAC
KR101716782B1 (en) Digital to analog converting circuit and analog to digital converter including the same
WO2008069144A1 (en) A/d converter
KR20150027582A (en) Successive approximation analog to digital converter and method of analog to digital conversion
US20130093609A1 (en) Successive approximation analog to digital converter with a direct switching technique for capacitor array through comparator output and method thereof
US20130135129A1 (en) Sensor Circuit for Concurrent Integration of Multiple Differential Signals and Operating Method Thereof
KR101399434B1 (en) Time-Interleaved Analog-to-Digital Converter
KR101603892B1 (en) Successive approxiamtion analog digital converter and converting method
US10812098B1 (en) Analog-to-digital converter decision control
KR101833923B1 (en) Successive approximated register analog to digital converter using reference voltage variable comparator
KR101681942B1 (en) Successive appraxiation analog to digital converter
CN109756228B (en) Channel conversion control method of multi-channel SAR-ADC circuit
KR102089872B1 (en) Successive approximation a/d converter using d/a convertor with capacitor connected in series
JP4236519B2 (en) A / D converter
KR101899012B1 (en) Sar adc(successive approximation register analog digital converter) and cmos image sensor comprising the same
US7652612B2 (en) Cyclic pipeline analog-to-digital converter
Dhage et al. Design of power efficient hybrid flash-successive approximation register analog to digital converter
KR20090071705A (en) Analog to digital converter using reference voltage selecting circuit
Yu et al. A 1 V 186-μW 50-MS/s 10-bit subrange SAR ADC in 130-nm CMOS process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120921

Effective date: 20140422

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190411

Year of fee payment: 6