KR101397125B1

KR101397125B1 - array substrate for organic electro luminescent device and method of fabricating the same

Info

Publication number: KR101397125B1
Application number: KR1020120108875A
Authority: KR
Inventors: 이지흔; 김기홍
Original assignee: 엘지디스플레이 주식회사
Priority date: 2012-09-28
Filing date: 2012-09-28
Publication date: 2014-05-19
Also published as: KR20140042301A

Abstract

본 발명의 유기전기발광소자용 어레이 기판은 기판과; 상기 기판 상에 형성된 박막트랜지스터와; 상기 박막트랜지스터를 덮는 보호막과; 상기 보호막 상부의 화소영역에 투명도전성물질로 형성된 제1 전극과; 상기 제1 전극의 가장자리를 덮으며 불투명한 금속 물질로 형성된 보조 전극과; 상기 보조 전극 상부에 형성되고 상기 화소영역의 제1 전극을 노출하는 뱅크층과; 상기 화소영역에 형성되고 상기 뱅크층에 의해 노출된 상기 제1 전극과 접촉하는 발광층과; 상기 발광층 상부의 제2 전극을 포함한다.An array substrate for an organic EL device of the present invention includes a substrate; A thin film transistor formed on the substrate; A protective film covering the thin film transistor; A first electrode formed of a transparent conductive material in a pixel region above the protective film; An auxiliary electrode covering an edge of the first electrode and formed of an opaque metal material; A bank layer formed on the auxiliary electrode and exposing a first electrode of the pixel region; A light emitting layer formed in the pixel region and in contact with the first electrode exposed by the bank layer; And a second electrode on the light emitting layer.

Description

유기전기발광소자용 어레이 기판 및 그의 제조 방법{array substrate for organic electro luminescent device and method of fabricating the same}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic electroluminescent device,

본 발명은 유기전기발광소자에 관한 것으로, 보다 상세하게는 유기전기발광소자용 어레이 기판 및 그의 제조 방법에 관한 것이다.
The present invention relates to an organic electroluminescent device, and more particularly, to an array substrate for an organic electroluminescent device and a method of manufacturing the same.

근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 평판표시장치가 제안되고 있다.In recent years, the display field for processing and displaying a large amount of information has been rapidly developed as society has entered into a full-fledged information age. In recent years, flat panel display devices having excellent performance such as thinning, light weight, Has been proposed.

이중, 유기발광다이오드(organic light emitting diode: OLED)라고도 불리는 유기전기발광소자 또는 유기전계발광소자(organic electroluminescent display)는, 전자(electron) 주입 전극인 음극(cathode)과 정공(hole) 주입 전극인 양극(anode) 사이에 형성된 발광층(emission layer)에 전하를 주입하여 전자와 정공이 쌍을 이룬 후 소멸하면서 빛을 내는 소자이다. 이러한 유기전기발광소자는 플라스틱과 같은 유연한 기판(flexible substrate) 위에도 형성할 수 있을 뿐 아니라, 자체 발광에 의해 색감이 뛰어나며, 플라즈마 디스플레이 패널(Plasma Display Panel)이나 무기 전기발광(EL) 디스플레이에 비해 낮은 전압에서 (10V이하) 구동이 가능하고, 전력 소모가 비교적 적다는 장점이 있다. An organic electroluminescent device or an organic electroluminescent display, which is also referred to as an organic light emitting diode (OLED), includes a cathode and a hole injection electrode, which are electron injection electrodes, An electron injecting an electric charge into an emission layer formed between an anode and an electron, and then forming a pair of holes. Such organic electroluminescent devices can be formed not only on a flexible substrate such as a plastic but also because they are excellent in color due to self-luminescence and are low in plasma display panel (Plasma Display Panel) and inorganic electroluminescence It has the advantage of being able to drive (less than 10V) voltage and relatively low power consumption.

유기 전기발광 표시장치는 수동형(passive matrix type)과 능동형(active matrix type)으로 나누어질 수 있는데, 저소비전력, 고정세, 대형화가 가능한 능동형 유기 전기발광 표시장치가 널리 이용되고 있다. Organic electroluminescent display devices can be divided into a passive matrix type and an active matrix type, and active organic electroluminescent display devices capable of low power consumption, high definition, and large size are widely used.

이하, 능동형 유기 전기발광 표시장치의 기본적인 구조 및 동작특성에 대해 도면을 참조하여 설명한다. Hereinafter, the basic structure and operational characteristics of the active organic electroluminescent display will be described with reference to the drawings.

도 1은 종래의 능동형 유기 전기발광 표시장치의 하나의 화소영역에 대한 회로도이다. 1 is a circuit diagram of one pixel region of a conventional active matrix organic electroluminescent display device.

도 1에 도시한 바와 같이, 유기 전기발광 표시장치는, 서로 교차하여 화소영역(P)을 정의하는 게이트 배선(GL)과 데이터 배선(DL) 및 파워배선(PL)을 포함하고, 각각의 화소영역(P)에는 스위칭 박막트랜지스터(Ts)와 구동 박막트랜지스터(Td), 스토리지 커패시터(Cst), 그리고 발광 다이오드(De)가 형성된다. 1, an organic electroluminescence display device includes a gate wiring GL, a data wiring DL and a power wiring PL which define pixel regions P to intersect with each other, A switching thin film transistor Ts, a driving thin film transistor Td, a storage capacitor Cst, and a light emitting diode De are formed in the region P.

스위칭 박막트랜지스터(Ts)는 게이트 배선(GL) 및 데이터 배선(DL)에 연결되고, 구동 박막트랜지스터(Td) 및 스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(Ts)와 파워배선(PL) 사이에 연결되며, 발광 다이오드(De)는 구동 박막트랜지스터(Td)와 접지 사이에 연결된다. The switching thin film transistor Ts is connected to the gate wiring GL and the data wiring DL and the driving thin film transistor Td and the storage capacitor Cst are connected between the switching thin film transistor Ts and the power wiring PL. And the light emitting diode De is connected between the driving thin film transistor Td and the ground.

이러한 유기 전기발광 표시장치의 영상표시 동작을 살펴보면, 게이트 배선(GL)을 통해 인가된 게이트 신호에 따라 스위칭 박막트랜지스터(Ts)가 턴-온(turn-on) 되고, 이때, 데이터 배선(DL)으로 인가된 데이터 신호가 스위칭 박막트랜지스터(Ts)를 통해 구동 박막트랜지스터(Td)의 게이트 전극과 스토리지 커패시터(Cst)의 일 전극에 인가된다. The switching operation of the organic thin-film transistor Ts according to the gate signal applied through the gate line GL may be turned on, Is applied to the gate electrode of the driving thin film transistor Td and the one electrode of the storage capacitor Cst through the switching thin film transistor Ts.

이어, 게이트 전극에 인가된 데이터 신호에 따라 구동 박막트랜지스터(Td)가 턴-온(turn-on) 되며, 이에 따라 데이터신호에 비례하는 전류가 파워배선(PL)으로부터 구동 박막트랜지스터(Td)를 통하여 발광 다이오드(De)로 흐르게 되고, 발광 다이오드(De)는 구동 박막트랜지스터(Td)를 통하여 흐르는 전류에 비례하는 휘도로 발광한다. The driving thin film transistor Td is turned on according to the data signal applied to the gate electrode so that a current proportional to the data signal is supplied from the power wiring PL to the driving thin film transistor Td And the light emitting diode De emits light with a luminance proportional to the current flowing through the driving thin film transistor Td.

이때, 스토리지 커패시터(Cst)는 데이터신호에 비례하는 전압으로 충전되어, 일 프레임(frame) 동안 구동 박막트랜지스터(Td)의 게이트전극의 전압이 일정하게 유지되도록 한다. At this time, the storage capacitor Cst is charged with a voltage proportional to the data signal, so that the voltage of the gate electrode of the driving thin film transistor Td is kept constant during one frame.

따라서, 유기 전기발광 표시장치는 게이트신호 및 데이터신호에 의하여 원하는 영상을 표시할 수 있다. Therefore, the organic electroluminescence display device can display a desired image by a gate signal and a data signal.

유기 전기발광 표시장치는 이러한 구조의 화소를 다수 개 포함하며, 기판 상에 이들 배선과 박막트랜지스터 및 발광 다이오드를 박막의 형태로 형성한다. The organic electroluminescent display device includes a plurality of pixels having such a structure, and these wirings, thin film transistors and light emitting diodes are formed on the substrate in the form of a thin film.

이때, 각 화소영역별로 발광 다이오드를 구성하기 위해, 애노드 전극 위에 발광층의 형성 영역을 정의하는 뱅크층을 형성한다. 이러한 뱅크층 형성 공정에 대하여 도면을 참조하여 설명한다.At this time, in order to form a light emitting diode for each pixel region, a bank layer for defining a formation region of the light emitting layer is formed on the anode electrode. Such a bank layer forming step will be described with reference to the drawings.

도 2a와 도 2b는 종래의 유기전기발광소자용 어레이 기판의 뱅크층 형성 공정을 개략적으로 도시한 단면도이다.2A and 2B are cross-sectional views schematically showing a bank layer forming step of a conventional array substrate for an organic EL device.

먼저, 도 2a에 도시한 바와 같이, 투명한 절연 기판(10) 상에 게이트 절연막(12)을 형성하고, 게이트 절연막(12) 상부에 데이터 배선(14)을 형성한다. 인접한 데이터 배선(14) 사이는 화소영역(P)으로 정의된다. 데이터 배선(14) 상부에 보호막(16)을 형성하고, 보호막(160) 상부의 화소영역(P)에 애노드 전극(18)을 형성한다. 여기서, 애노드 전극(18)은 투명도전성물질로 형성되며, 게이트 절연막(12)과 보호막(16) 또한 빛을 투과하는 물질로 형성된다. First, as shown in Fig. 2A, a gate insulating film 12 is formed on a transparent insulating substrate 10, and a data wiring 14 is formed on the gate insulating film 12. Then, as shown in Fig. And between the adjacent data lines 14 is defined as a pixel region P. [ A protective film 16 is formed on the data line 14 and an anode electrode 18 is formed on the pixel region P above the protective film 160. [ Here, the anode electrode 18 is formed of a transparent conductive material, and the gate insulating film 12 and the protective film 16 are also formed of a light-transmitting material.

이어, 애노드 전극(18)을 포함하는 기판(10) 전면에 뱅크물질층(20)을 형성한 후, 뱅크물질층(20) 상부에 광투과영역(TA)과 광차단영역(BA)을 포함하는 마스크(M)를 배치하고, 마스크(M)를 통해 뱅크물질층(20)을 노광한다. 뱅크물질층(20)은 빛을 받은 부분이 현상 후 남게 되는 음의 감광성(negative photosensitivity)을 가질 수 있으며, 마스크(M)의 광차단영역(BA)은 화소영역(P)에 대응하고, 광투과영역(TA)은 인접한 화소영역(P) 사이의 경계에 대응한다. 이때, 뱅크물질층(20)을 포함하는 기판(10)은 척(chuck, 50) 상부에 놓이게 되는데, 척(50)은 기판(10)을 흡착하여 고정하기 위한 것으로, 내부에 형성된 진공홀을 통해 기판을 흡착하는 진공척(vacuum chuck)이거나, 전원을 인가하여 발생되는 전기장의 힘으로 기판을 흡착하는 정전척(electrostatic chuck)일 수 있다.A bank material layer 20 is formed on the entire surface of the substrate 10 including the anode electrode 18 and then a light transmission area TA and a light blocking area BA are formed on the bank material layer 20 And the bank material layer 20 is exposed through the mask M. In this case, The bank material layer 20 may have negative photosensitivity where the light receiving portion remains after development and the light blocking region BA of the mask M corresponds to the pixel region P, The transmissive area TA corresponds to a boundary between adjacent pixel areas P. At this time, the substrate 10 including the bank material layer 20 is placed on the chuck 50. The chuck 50 is for adsorbing and fixing the substrate 10, A vacuum chuck for adsorbing a substrate through the substrate, or an electrostatic chuck for adsorbing a substrate by a force of an electric field generated by applying power.

다음, 도 2b에 도시한 바와 같이, 노광된 뱅크물질층(도 2a의 20)을 현상하여 빛에 노출되지 않은 뱅크물질층(도 2a의 20) 부분을 제거함으로써, 화소영역(P)의 애노드 전극(18)을 노출하는 뱅크층(22)을 형성한다. Next, as shown in FIG. 2B, the exposed bank material layer (20 in FIG. 2A) is developed to remove the bank material layer (20 in FIG. 2A) A bank layer 22 exposing the electrode 18 is formed.

그런데, 도 2a에서와 같이 뱅크물질층(20)을 노광할 때, 마스크(M)를 통과한 빛의 일부가 척(50)에 도달하게 되는데, 척(50)은 금속 합금으로 이루어져 빛을 반사한다. 따라서, 척(50)에 도달된 빛은 반사되어 화소영역(P)의 뱅크물질층(20)에 도달하게 되고, 화소영역(P)의 뱅크물질층(20)이 부분적으로 노광되므로, 도 2b에 도시한 바와 같이, 현상 후 화소영역(P)의 애노드 전극(18) 상에 잔여물(22a)이 남게 되어 얼룩이 발생하게 된다.
2A, when the bank material layer 20 is exposed, a part of the light that has passed through the mask M reaches the chuck 50. The chuck 50 is made of a metal alloy, do. Therefore, the light reaching the chuck 50 is reflected to reach the bank material layer 20 of the pixel region P and the bank material layer 20 of the pixel region P is partially exposed, The residue 22a remains on the anode electrode 18 of the pixel region P after development, resulting in unevenness.

상기한 문제점을 해결하기 위하여, 본 발명은 척에 의해 발생하는 얼룩을 방지할 수 있는 유기전기발광소자용 어레이 기판 및 그의 제조 방법을 제공하는 것을 목적으로 한다.
In order to solve the above problems, an object of the present invention is to provide an array substrate for an organic electroluminescence device which can prevent stains caused by a chuck and a manufacturing method thereof.

상기 보조 전극은 몰리브덴-티타늄으로 이루어진다.The auxiliary electrode is made of molybdenum-titanium.

상기 보조 전극은 약 50 Å의 두께를 가진다.The auxiliary electrode has a thickness of about 50 angstroms.

상기 뱅크층은 음의 감광성을 가지는 물질로 이루어진다.The bank layer is made of a material having negative photosensitivity.

본 발명의 유기전기발광소자용 어레이 기판의 제조 방법은 기판 상에 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터를 덮는 보호막을 형성하는 단계와; 상기 보호막 상부의 화소영역에 투명도전성물질로 제1 전극을 형성하는 단계와; 상기 제1 전극 상부에 불투명한 금속 물질로 보조 전극층을 형성하는 단계와; 상기 보조 전극층 상부에 상기 보조 전극층의 가장자리를 덮는 뱅크층을 형성하는 단계와; 상기 뱅크층을 식각 마스크로 상기 보조 전극층을 선택적으로 제거하여 상기 제1 전극을 노출하는 보조 전극을 형성하는 단계와; 상기 화소영역에 상기 노출된 제1 전극과 접촉하는 발광층을 형성하는 단계와; 상기 발광층 상부에 제2 전극을 형성하는 단계를 포함한다.A method of manufacturing an array substrate for an organic electroluminescence device according to the present invention includes: forming a thin film transistor on a substrate; Forming a protective film covering the thin film transistor; Forming a first electrode with a transparent conductive material in a pixel region above the protective film; Forming an auxiliary electrode layer on the first electrode with an opaque metal material; Forming a bank layer covering an edge of the auxiliary electrode layer on the auxiliary electrode layer; Forming an auxiliary electrode that exposes the first electrode by selectively removing the auxiliary electrode layer using the bank layer as an etching mask; Forming a light emitting layer in the pixel region in contact with the exposed first electrode; And forming a second electrode on the light emitting layer.

상기 보조 전극층은 몰리브덴-티타늄으로 이루어진다.The auxiliary electrode layer is made of molybdenum-titanium.

상기 보조 전극층은 약 50 Å의 두께를 가진다.The auxiliary electrode layer has a thickness of about 50 angstroms.

상기 보조 전극층은 구리 식각액을 이용한 습식 식각에 의해 선택적으로 제거된다.The auxiliary electrode layer is selectively removed by wet etching using a copper etchant.

상기 제1 전극을 형성하는 단계와 상기 보조 전극층을 형성하는 단계는 동일 마스크 공정을 통해 수행된다.The step of forming the first electrode and the step of forming the auxiliary electrode layer are performed through the same mask process.

상기 뱅크층을 형성하는 단계는 음의 감광성을 가지는 물질을 도포하여 뱅크물질층을 형성하는 단계와, 상기 뱅크물질층을 노광 및 현상하는 단계를 포함한다.
The forming of the bank layer includes applying a negative photosensitive material to form a bank material layer, and exposing and developing the bank material layer.

본 발명에서는, 투명도전성물질로 이루어지는 제1 전극 상부에 불투명한 보조 전극층을 형성하고 뱅크층을 형성한 다음, 뱅크층을 마스크로 보조 전극층을 선택적으로 제거하여 제1 전극을 노출한다. 따라서, 뱅크층을 형성할 때 척에서 반사되는 빛을 보조 전극층이 차단하여 화소영역에 잔여물이 발생하지 않으므로, 얼룩을 방지할 수 있다.
In the present invention, an opaque auxiliary electrode layer is formed over the first electrode made of a transparent conductive material and a bank layer is formed, and then the auxiliary electrode layer is selectively removed using the bank layer as a mask to expose the first electrode. Therefore, when the bank layer is formed, the auxiliary electrode layer blocks the light reflected from the chuck, and no residue is generated in the pixel region, so that the stain can be prevented.

도 1은 종래의 능동형 유기 전기발광 표시장치의 하나의 화소영역에 대한 회로도이다.
도 2a와 도 2b는 종래의 유기전기발광소자용 어레이 기판의 뱅크층 형성 공정을 개략적으로 도시한 단면도이다.
도 3은 본 발명의 실시예에 따른 유기전기발광소자용 어레이 기판을 도시한 단면도이다.
도 4a 내지 도 4k는 본 발명의 실시예에 따른 유기전기발광소자용 어레이 기판의 제조 과정에서 각 단계별 어레이 기판을 도시한 단면도이다.1 is a circuit diagram of one pixel region of a conventional active matrix organic electroluminescent display device.
2A and 2B are cross-sectional views schematically showing a bank layer forming step of a conventional array substrate for an organic EL device.
3 is a cross-sectional view illustrating an array substrate for an organic EL device according to an embodiment of the present invention.
4A to 4K are cross-sectional views illustrating an array substrate of each step in the process of manufacturing an array substrate for an organic electroluminescent device according to an embodiment of the present invention.

이하, 첨부한 도면을 참조하여 본 발명에 따른 유기전기발광소자용 어레이 기판 및 그의 제조 방법에 대하여 상세히 설명한다.Hereinafter, an array substrate for an organic electroluminescent device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 실시예에 따른 유기전기발광소자용 어레이 기판을 도시한 단면도이다. 3 is a cross-sectional view illustrating an array substrate for an organic EL device according to an embodiment of the present invention.

도 3에 도시한 바와 같이, 절연기판(110) 상에 무기절연물질의 버퍼층(112)이 형성된다. 버퍼층(112) 상부에는 폴리실리콘으로 이루어지는 반도체층(122)과 제1 커패시터 전극(124)이 형성된다. 여기서, 제1 커패시터 전극(124)에는 고농도의 불순물이 도핑되어 있고, 반도체층(122)은 채널을 이루며 불순물이 도핑되지 않은 액티브 영역(122a)과 액티브 영역(122a) 양측에 고농도의 불순물이 도핑된 소스 및 드레인 영역(122b, 122c)을 포함한다. As shown in FIG. 3, a buffer layer 112 of an inorganic insulating material is formed on an insulating substrate 110. A semiconductor layer 122 made of polysilicon and a first capacitor electrode 124 are formed on the buffer layer 112. The first capacitor electrode 124 is doped with a high concentration impurity and the semiconductor layer 122 is doped with a high concentration of impurities on both sides of the active region 122a and the active region 122a, And source and drain regions 122b and 122c.

반도체층(122)과 제1 커패시터 전극(124) 상부에는 게이트 절연막(130)이 형성되어 이들을 덮고 있으며, 게이트 절연막(130) 상부에는 게이트 전극(132)과 제2 커패시터 전극(134)이 형성된다. 게이트 전극(132)은 액티브 영역(122a)에 대응하여 위치하고, 제2 커패시터 전극(134)은 제1 커패시터 전극(124)에 대응하여 위치한다. A gate insulating film 130 is formed on the semiconductor layer 122 and the first capacitor electrode 124 and covers the gate insulating film 130. A gate electrode 132 and a second capacitor electrode 134 are formed on the gate insulating film 130 . The gate electrode 132 is located corresponding to the active region 122a and the second capacitor electrode 134 is located corresponding to the first capacitor electrode 124. [

게이트 전극(132)과 제2 커패시터 전극(134) 상부에는 층간절연막(140)이 형성되어 게이트 전극(132)과 제2 커패시터 전극(134)을 덮고 있다. 층간절연막(140)은 게이트 절연막(130)과 함께 소스 및 드레인 영역(122b, 122c)을 각각 노출하는 제1 및 제2 콘택홀(140a, 140b)을 가진다. An interlayer insulating layer 140 is formed on the gate electrode 132 and the second capacitor electrode 134 to cover the gate electrode 132 and the second capacitor electrode 134. The interlayer insulating layer 140 has first and second contact holes 140a and 140b which expose the source and drain regions 122b and 122c, respectively, together with the gate insulating layer 130. [

다음, 층간절연막(140) 상부에는 소스 및 드레인 전극(142, 144)과 제3 커패시터 전극(146)이 형성된다. 소스 및 드레인 전극(142, 144)은 제1 및 제2 콘택홀(140a, 140b)을 통해 소스 및 드레인 영역(122b, 122c)과 각각 접촉하고, 제3 커패시터 전극(146)은 제2 커패시터 전극(134) 상부에 위치한다. Next, source and drain electrodes 142 and 144 and a third capacitor electrode 146 are formed on the interlayer insulating layer 140. The source and drain electrodes 142 and 144 are respectively in contact with the source and drain regions 122b and 122c through the first and second contact holes 140a and 140b and the third capacitor electrode 146 is connected to the source and drain regions 122b and 122c, (134).

여기서, 반도체층(122)과 게이트 전극(132) 그리고 소스 및 드레인 전극(142, 144)은 박막트랜지스터를 형성한다. Here, the semiconductor layer 122, the gate electrode 132, and the source and drain electrodes 142 and 144 form a thin film transistor.

소스 및 드레인 전극(142, 144)과 제3 커패시터 전극(146) 상부에는 제1 보호층(150)과 제2 보호층(160)이 순차적으로 형성된다. 제1 및 제2 보호층(150, 160)은 드레인 전극(144)을 노출하는 드레인 콘택홀(160a)을 가진다.A first passivation layer 150 and a second passivation layer 160 are sequentially formed on the source and drain electrodes 142 and 144 and the third capacitor electrode 146. The first and second passivation layers 150 and 160 have a drain contact hole 160a exposing the drain electrode 144.

제2 보호층(160) 상부에는 각 화소영역에 대응하여 투명도전성물질로 이루어진 제1 전극(162)이 형성되고, 제1 전극(162)은 드레인 콘택홀(160a)을 통해 드레인 전극(144)과 접촉한다. 제1 전극(162) 상부에는 제1 전극(162)의 가장자리에 대응하여 불투명한 금속 물질로 이루어진 보조 전극(164)이 형성된다. 여기서, 제1 전극(162)은 인듐-틴-옥사이드(indium tin oxide: ITO)나 인듐-징크-옥사이드(indium zinc oxide: IZO), 인듐-틴-징크-옥사이드(indium tin zinc oxide: ITZO), 또는 인듐-갈륨-징크-옥사이드(indium gallium zinc oxide: IGZO)로 이루어질 수 있으며, 보조 전극(164)은 몰리브덴-티타늄(molybdenum titanium: MoTi)으로 이루어질 수 있다.A first electrode 162 made of a transparent conductive material corresponding to each pixel region is formed on the second passivation layer 160. The first electrode 162 is connected to the drain electrode 144 through the drain contact hole 160a, / RTI > An auxiliary electrode 164 made of an opaque metal material is formed on the first electrode 162 to correspond to the edge of the first electrode 162. The first electrode 162 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium tin zinc oxide (ITZO) Or indium gallium zinc oxide (IGZO), and the auxiliary electrode 164 may be made of molybdenum titanium (MoTi).

보조 전극(164) 상부에는 뱅크층(172)이 형성된다. 뱅크층(172)은 인접한 화소영역 사이에 위치하고 제1 전극(162)의 가장자리를 덮으며, 화소영역의 제1 전극(162)을 노출한다. A bank layer 172 is formed on the auxiliary electrode 164. The bank layer 172 is located between adjacent pixel regions and covers the edge of the first electrode 162, exposing the first electrode 162 in the pixel region.

뱅크층(172) 상부에는 노출된 제1 전극(162)과 접촉하는 발광층(182)이 각 화소영역마다 형성되고, 발광층(182) 상부의 기판(110) 전면에는 제2 전극(184)이 형성된다. 제2 전극(184)은 제1 전극(162)보다 작은 일함수를 가지는 금속 물질로 형성되는 것이 바람직하다. A second electrode 184 is formed on the entire surface of the substrate 110 above the light emitting layer 182. The second electrode 184 is formed on the entire surface of the substrate 110 above the light emitting layer 182. [ do. The second electrode 184 is preferably formed of a metal material having a work function smaller than that of the first electrode 162.

제1 전극(162)과 발광층(182) 및 제2 전극(184)은 발광다이오드를 형성하며, 제1 전극(162)은 발광다이오드의 애노드 전극의 역할을 하고, 제2 전극(184)은 발광다이오드의 캐소드 전극의 역할을 한다. The first electrode 162 and the light emitting layer 182 and the second electrode 184 form a light emitting diode and the first electrode 162 serves as an anode electrode of the light emitting diode and the second electrode 184 serves as a light emitting diode And serves as a cathode electrode of the diode.

도시하지 않았지만, 발광층(182)과 제2 전극(184) 사이에는 전자를 효율적으로 주입하기 위해, 전자수송층과 전자주입층이 순차적으로 형성될 수 있다. 또한, 제1 전극(162)과 발광층(182) 사이에는 정공주입층과 정공수송층이 순차적으로 형성될 수 있다.
Although not shown, an electron transport layer and an electron injection layer may be sequentially formed between the light emitting layer 182 and the second electrode 184 to efficiently inject electrons. A hole injecting layer and a hole transporting layer may be sequentially formed between the first electrode 162 and the light emitting layer 182.

이러한 본 발명의 실시예에 따른 유기전기발광소자용 어레이 기판의 제조 과정을 도 4a 내지 도 4k를 참조하여 상세히 설명한다.The manufacturing process of the array substrate for an organic electroluminescent device according to the embodiment of the present invention will be described in detail with reference to FIGS. 4A to 4K.

도 4a 내지 도 4k는 본 발명의 실시예에 따른 유기전기발광소자용 어레이 기판의 제조 과정에서 각 단계별 어레이 기판을 도시한 단면도이다. 4A to 4K are cross-sectional views illustrating an array substrate of each step in the process of manufacturing an array substrate for an organic electroluminescent device according to an embodiment of the present invention.

먼저, 도 4a에 도시한 바와 같이, 절연기판(110) 상에 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiO₂)을 증착하여 버퍼층(112)을 형성한다. 버퍼층(112)은, 이후 공정에서 비정질 실리콘층을 다결정 실리콘층으로 결정화할 때, 레이저 조사 또는 열처리 시에 발생하는 열로 인해, 기판(110) 내부에 존재하는 알칼리 이온, 예를 들면, 칼륨 이온(K+)이나 나트륨 이온(Na+)이 다결정 실리콘층으로 유입됨으로써 막 특성이 저하되는 것을 방지하기 위한 것이다. 여기서, 상기 버퍼층(112)은 기판(110)의 재질에 따라 생략할 수도 있다.First, as shown in FIG. 4A, silicon nitride (SiNx) or silicon oxide (SiO ₂ ), which is an inorganic insulating material, is deposited on the insulating substrate 110 to form a buffer layer 112. When the amorphous silicon layer is crystallized into the polycrystalline silicon layer in a subsequent process, the buffer layer 112 is formed of alkali ions existing in the substrate 110, for example, potassium ions K +) or sodium ions (Na +) into the polycrystalline silicon layer. Here, the buffer layer 112 may be omitted depending on the material of the substrate 110.

이어, 버퍼층(112) 위로 비정질 실리콘을 증착하여 비정질 실리콘층(도시하지 않음)을 전면에 형성하고, 결정화 공정을 진행하여 비정질 실리콘층을 결정화함으로써 다결정 실리콘층(도시하지 않음)을 형성한다. Next, amorphous silicon is deposited on the buffer layer 112 to form an amorphous silicon layer (not shown) on the entire surface, and a crystallization process is performed to crystallize the amorphous silicon layer to form a polycrystalline silicon layer (not shown).

이때, 결정화 공정은 고상 결정화(solid phase crystallization: SPC) 공정 또는 레이저를 이용한 결정화 공정일 수 있다. At this time, the crystallization process may be a solid phase crystallization (SPC) process or a laser crystallization process.

여기서, 고상 결정화(SPC) 공정은 일례로 섭씨 600도 내지 800도의 분위기에서 열처리를 통한 열적 결정화(Thermal Crystallization) 또는 교번자장 결정화 장치를 이용한 섭씨 600도 내지 700도의 온도 분위기에서의 교번자장 결정화(Alternating Magnetic Field Crystallization) 공정인 것이 바람직하며, 레이저를 이용하는 결정화는 엑시머 레이저를 이용한 ELA(Excimer Laser Annealing)법이나 SLS(Sequential lateral Solidification)법인 것이 바람직하다. Here, the solid phase crystallization (SPC) process may be performed by, for example, thermal crystallization through heat treatment in an atmosphere of 600 to 800 degrees Celsius, alternating crystallization in a temperature atmosphere of 600 to 700 degrees Celsius using an alternating magnetic field crystallization apparatus Magnetic Field Crystallization) process. Preferably, the crystallization using a laser is an excimer laser annealing (ELA) method using an excimer laser or a sequential lateral solidification (SLS) method.

다음, 포토레지스트의 도포와, 광마스크를 이용한 노광, 노광된 포토레지스트의 현상, 박막의 식각 및 포토레지스트의 스트립 등의 단계를 포함하는 마스크 공정을 진행하여 다결정 실리콘층을 패터닝함으로써, 버퍼층(112) 상부에 제1 반도체패턴(120a)과 제2 반도체패턴(120b)을 형성한다. Next, a mask process including a step of application of a photoresist, a step of exposure using a photomask, development of an exposed photoresist, etching of a thin film, and stripping of a photoresist is carried out to pattern the polycrystalline silicon layer, The first semiconductor pattern 120a and the second semiconductor pattern 120b are formed.

다음, 도 4b에 도시한 바와 같이, 제1 반도체패턴(120a)과 제2 반도체패턴(도 4a의 120b) 위로 전면에 무기절연물질, 예를 들면, 질화실리콘(SiNx) 또는 산화실리콘(SiO₂)을 증착하여 게이트 절연막(130)을 형성하고, 마스크 공정을 통해 포토레지스트를 도포하고 노광 및 현상하여, 게이트 절연막(130) 상부에 제1 반도체패턴(120a)을 덮는 포토레지스트 패턴(192)을 형성한다. 이어, 도핑 공정을 실시하여 제2 반도체패턴(도 4a의 120b)에 고농도의 불순물을 주입함으로써, 제1 커패시터 전극(124)을 형성한다. Next, as shown in Figure 4b, a first semiconductor pattern (120a) and the second semiconductor patterns (120b in FIG. 4a) over the inorganic insulating material over the entire surface, for example, silicon nitride (SiNx) or silicon oxide (SiO ₂ A photoresist pattern 192 is formed on the gate insulating layer 130 to cover the first semiconductor pattern 120a so as to cover the gate insulating layer 130. [ . Then, the first capacitor electrode 124 is formed by doping the second semiconductor pattern (120b in FIG. 4A) with a high concentration of impurity by performing a doping process.

이후, 포토레지스트 패턴(192)을 제거한다.Thereafter, the photoresist pattern 192 is removed.

다음, 도 4c에 도시한 바와 같이, 게이트 절연막(130) 상에 비교적 낮은 비저항을 가지는 금속 물질을 증착하고 마스크 공정을 통해 패터닝하여 게이트 전극(132)과 제2 커패시터 전극(134)을 형성한다. 게이트 전극(132)은 제1 반도체패턴(도 4b의 120a)의 중앙에 대응하여 위치한다. 제2 커패시터 전극(134)은 제1 커패시터 전극(124) 상부에 위치한다. 여기서, 금속 물질은 알루미늄(Al), 알루미늄-네오듐과 같은 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴-티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질을 증착하여 형성될 수 있다. Next, as shown in FIG. 4C, a metal material having a relatively low resistivity is deposited on the gate insulating layer 130 and patterned through a mask process to form the gate electrode 132 and the second capacitor electrode 134. The gate electrode 132 is located corresponding to the center of the first semiconductor pattern (120a in Fig. 4B). The second capacitor electrode 134 is located above the first capacitor electrode 124. Here, the metal material may be at least one selected from the group consisting of aluminum (Al), aluminum alloy (AlNd) such as aluminum-neodymium, copper (Cu), copper alloy, molybdenum (Mo), and molybdenum- .

한편, 도면에 나타나지 않았지만, 게이트 전극(132)과 연결되고 일 방향으로 연장되는 게이트 배선도 게이트 절연막(130) 상에 형성된다.On the other hand, although not shown in the drawing, a gate wiring connected to the gate electrode 132 and extending in one direction is also formed on the gate insulating film 130.

이어, 게이트 전극(132)과 제2 커패시터 전극(134)을 도핑 마스크로 하여 도핑 공정을 실시함으로써, 게이트 전극(132)으로 덮이지 않은 제1 반도체패턴(도 4b의 120a)의 양측에 고농도의 불순물을 주입하여 반도체층(122)을 형성한다. 따라서, 반도체층(122)은 중앙의 불순물이 도핑되지 않은 액티브영역(122a)과 액티브영역(122a) 양측의 불순물이 도핑된 소스 및 드레인 영역(122b, 122c)을 포함한다. 여기서, 불순물은 붕소(B)나 인듐(In), 갈륨(Ga)의 p형 불순물 또는 인(P)이나 비소(As), 안티몬(Sb)의 n형 불순물일 수 있다. Subsequently, a doping process is performed using the gate electrode 132 and the second capacitor electrode 134 as a doping mask, thereby forming a first semiconductor pattern (120a in FIG. 4B) which is not covered with the gate electrode 132, Impurities are implanted to form the semiconductor layer 122. The semiconductor layer 122 includes an active region 122a in which a central impurity is not doped and source and drain regions 122b and 122c doped with impurities on both sides of the active region 122a. Here, the impurity may be a p-type impurity of boron (B), indium (In), gallium (Ga) or an n-type impurity of phosphorus (P), arsenic (As) or antimony (Sb).

한편, 반도체층(122)의 액티브 영역(122a)과 소스 영역(122b) 및 액티브 영역(122a)과 드레인 영역(122c) 사이에는 오프 전류(off-current)를 줄이기 위해 저농도의 불순물이 도핑된 영역(lightly-doped drain: LDD)이 더 형성될 수 있다. On the other hand, between the active region 122a and the source region 122b of the semiconductor layer 122 and between the active region 122a and the drain region 122c, an impurity-doped region having a low concentration to reduce off- lightly-doped drain (LDD) may be further formed.

다음, 도 4d에 도시한 바와 같이, 게이트 전극(132)과 제2 커패시터 전극(134) 상부에 산화실리콘(SiO₂)이나 질화실리콘(SiNx)과 같은 무기절연물질을 증착하여 층간절연막(140)을 형성하고, 마스크 공정을 통해 패터닝하여 제1 및 제2 콘택홀(140a, 140b)을 형성한다. 이때, 제1 및 제2 콘택홀(140a, 140b)은 게이트 절연막(130) 내에까지 형성되어 하부의 소스 및 드레인 영역(122b, 122c)을 각각 노출한다. 4D, an inorganic insulating material such as silicon oxide (SiO ₂ ) or silicon nitride (SiNx) is deposited on the gate electrode 132 and the second capacitor electrode 134 to form an interlayer insulating film 140. Then, And the first and second contact holes 140a and 140b are formed by patterning through a mask process. At this time, the first and second contact holes 140a and 140b are formed in the gate insulating layer 130 to expose the lower source and drain regions 122b and 122c, respectively.

다음, 도 4e에 도시한 바와 같이, 층간절연막(140) 상부에 비교적 작은 비저항을 갖는 금속 물질, 예를 들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 티타늄(Ti), 몰리브덴(Mo), 몰리브덴-티타늄(MoTi) 중 어느 하나 또는 둘 이상을 증착하고 마스크 공정을 통해 패터닝하여 소스 및 드레인 전극(142, 144)과 제3 커패시터 전극(146)을 형성한다. 소스 및 드레인 전극(142, 144)은 제1 및 제2 콘택홀(140a, 140b)을 통해 소스 및 드레인 영역(122b, 122c)과 각각 접촉하며, 제3 커패시터 전극(146)은 제2 커패시터 전극(134) 상부에 위치한다. 4E, a metal material having a relatively small specific resistance, such as aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, titanium (Ti ), Molybdenum (Mo), and molybdenum-titanium (MoTi) are deposited and patterned through a mask process to form the source and drain electrodes 142 and 144 and the third capacitor electrode 146. The source and drain electrodes 142 and 144 are respectively in contact with the source and drain regions 122b and 122c through the first and second contact holes 140a and 140b while the third capacitor electrode 146 is in contact with the source and drain regions 122b and 122c, (134).

제1커패시터 전극(124)과 제2커패시터 전극(134) 및 제3커패시터 전극(147)은 사이의 게이트 절연막(130) 및 층간절연막(140)을 유전체로 하여 스토리지 커패시터(storage capacitor)를 형성한다. A storage capacitor is formed by using the gate insulating film 130 and the interlayer insulating film 140 as a dielectric between the first capacitor electrode 124 and the second capacitor electrode 134 and the third capacitor electrode 147 .

한편, 도시하지 않았지만, 소스 전극(142)과 연결되고 일 방향으로 연장되어 게이트 배선(도시하지 않음)과 교차하여 화소영역을 정의하는 데이터 배선도 층간절연막(140) 상에 형성된다. Although not shown, a data line extending from the source electrode 142 and extending in one direction and intersecting the gate wiring (not shown) to define the pixel region is also formed on the interlayer insulating film 140.

다음, 도 4f에 도시한 바와 같이, 소스 및 드레인 전극(142, 144)과 제3 커패시터 전극(146) 상부에 산화실리콘(SiO₂)이나 질화실리콘(SiNx)과 같은 무기절연물질을 증착하여 제1 보호층(150)을 형성하고, 마스크 공정을 통해 패터닝하여 드레인 전극(144)을 노출하는 제1 드레인 콘택홀(150a)을 형성한다. 4F, an inorganic insulating material such as silicon oxide (SiO ₂ ) or silicon nitride (SiNx) is deposited on the source and drain electrodes 142 and 144 and the third capacitor electrode 146, 1 protective layer 150 is formed and patterned through a mask process to form a first drain contact hole 150a exposing the drain electrode 144. [

이어, 도 4g에 도시한 바와 같이, 제1 보호층(150) 상부에 포토아크릴(photo acryl) 또는 벤조사이클로부텐(benzocyclobutene)과 같은 유기절연물질을 도포하여 평탄한 표면을 가지는 제2 보호층(160)을 형성하고, 마스크 공정을 통해 패터닝하여 제2 드레인 콘택홀(160a)을 형성한다. 제2 드레인 콘택홀(160a)은 제1 드레인 콘택홀(도 4f의 150a)과 함께 드레인 전극(144)을 노출한다. 4G, an organic insulating material such as photo acryl or benzocyclobutene is coated on the first passivation layer 150 to form a second passivation layer 160 having a flat surface And a second drain contact hole 160a is formed by patterning through a mask process. The second drain contact hole 160a exposes the drain electrode 144 together with the first drain contact hole (150a in FIG. 4F).

본 발명에서는, 2회의 마스크 공정을 통해 제1 보호층(150)과 제2 보호층(160)에 각각 제1 및 제2 드레인 콘택홀(150a, 160a)을 형성한 경우에 대해 설명하였으나, 제1 및 제2 보호층(150, 160)을 순차적으로 증착하고, 제1 및 제2 보호층(150, 160)을 1회의 마스크 공정을 통해 패터닝함으로써, 드레인 전극(144)을 노출하는 드레인 콘택홀을 형성할 수도 있다. In the present invention, the first and second drain contact holes 150a and 160a are formed in the first passivation layer 150 and the second passivation layer 160 through two mask processes, respectively. However, 1 and the second passivation layers 150 and 160 are sequentially deposited and the first and second passivation layers 150 and 160 are patterned through a single mask process to form a drain contact hole May be formed.

한편, 여기서는 제1 및 제2 보호층(150, 160)을 형성한 경우에 대하여 설명하였으나, 제1 및 제2 보호층(150, 160) 중의 어느 하나는 생략될 수도 있다. Here, the case where the first and second protective layers 150 and 160 are formed has been described. However, any one of the first and second protective layers 150 and 160 may be omitted.

다음, 도 4h에 도시한 바와 같이, 제2 보호층(150) 상부에 투명도전성물질과 불투명한 금속 물질을 차례로 증착하고 마스크 공정을 통해 패터닝하여 제1 전극(162)과 보조 전극층(164a)을 각 화소영역에 형성한다. 제1 전극(162)은 제2 및 제1 드레인 콘택홀(160a, 도 4f의 150a)를 통해 드레인 전극(144)과 접촉한다. Next, as shown in FIG. 4H, a transparent conductive material and an opaque metal material are sequentially deposited on the second passivation layer 150 and patterned through a mask process to form the first electrode 162 and the auxiliary electrode layer 164a Is formed in each pixel region. The first electrode 162 contacts the drain electrode 144 through the second and first drain contact holes 160a (150a in FIG. 4F).

여기서, 투명도전성물질은 인듐-틴-옥사이드(indium tin oxide: ITO)나 인듐-징크-옥사이드(indium zinc oxide: IZO), 인듐-틴-징크-옥사이드(indium tin zinc oxide: ITZO), 또는 인듐-갈륨-징크-옥사이드(indium gallium zinc oxide: IGZO)일 수 있으며, 불투명한 금속 물질은 몰리브덴-티타늄(molybdenum titanium: MoTi)으로 이루어질 수 있다. Here, the transparent conductive material may be indium tin oxide (ITO), indium zinc oxide (IZO), indium tin zinc oxide (ITZO), or indium tin oxide Gallium-zinc-oxide (IGZO), and the opaque metal material may be molybdenum titanium (MoTi).

보조 전극층(164a)은 빛을 차단하면서 제1 전극(162)의 특성에 영향을 미치지 않도록 약 50Å의 두께를 가지는 것이 바람직하다. It is preferable that the auxiliary electrode layer 164a has a thickness of about 50 angstroms so as not to affect the characteristics of the first electrode 162 while blocking light.

다음, 도 4i에 도시한 바와 같이, 보조 전극층(164a) 상부에 절연물질을 도포하여 뱅크물질층(도시하지 않음)을 형성하고, 마스크를 이용하여 뱅크물질층을 노광 및 현상함으로써 제1 전극(162) 및 보조 전극층(164a)의 가장자리를 덮는 뱅크층(172)을 형성한다. 뱅크층(172)은 감광성 유기절연물질로 이루어질 수 있는데, 일례로, 폴리이미드(polyimide)로 이루어질 수 있으며, 음의 감광성을 가질 수 있다. Next, as shown in FIG. 4I, a bank material layer (not shown) is formed by applying an insulating material on the auxiliary electrode layer 164a, and the bank material layer is exposed and developed by using a mask, 162 and the bank layer 172 covering the edges of the auxiliary electrode layer 164a are formed. The bank layer 172 may be made of a photosensitive organic insulating material, for example, made of polyimide, and may have negative photosensitivity.

한편, 앞서 언급한 바와 같이, 뱅크물질층을 포함하는 기판(110)을 척(도시하지 않음) 상부에 놓고 뱅크물질층을 노광한다. 이때, 마스크를 통과한 빛의 일부가 척에 도달하여 반사되더라도, 반사된 빛은 보조 전극층(164a)에 의해 차단되어 화소영역의 뱅크물질층에 도달하지 못한다. 따라서, 뱅크물질층의 현상 후 화소영역에 잔여물이 남지 않으므로, 얼룩을 방지할 수 있다.Meanwhile, as mentioned above, the substrate 110 including the bank material layer is placed on a chuck (not shown) to expose the bank material layer. At this time, even if a part of the light passing through the mask reaches and is reflected on the chuck, the reflected light is blocked by the auxiliary electrode layer 164a and does not reach the bank material layer of the pixel region. Therefore, no residue remains in the pixel region after the development of the bank material layer, so that the stain can be prevented.

여기서, 절연물질의 도포 후 소프트 베이크(soft bake) 공정이 수행되고, 뱅크물질층의 현상 후 큐어링(curing) 공정이 수행될 수 있다. Here, a soft bake process may be performed after application of the insulating material, and a post-development curing process of the bank material layer may be performed.

도시하지 않았지만, 뱅크층(172) 상부에는 스페이서가 더 형성될 수도 있다. 스페이서는 뱅크층(172)과 동일 물질로 동일 공정에서 형성될 수도 있다.Although not shown, spacers may be further formed on the bank layer 172. The spacers may be formed of the same material as the bank layer 172 in the same process.

다음, 도 4j에 도시한 바와 같이, 뱅크층(172)을 식각 마스크로 하여 보조 전극층(도 4i의 164a)을 선택적으로 제거함으로써, 제1 전극(162) 가장자리에 대응하여 보조 전극(164)을 형성하고 화소영역의 제1 전극(162)을 노출한다. Next, as shown in FIG. 4J, the auxiliary electrode 164 (164a in FIG. 4I) is selectively removed using the bank layer 172 as an etching mask to form the auxiliary electrode 164 corresponding to the edge of the first electrode 162 And exposes the first electrode 162 of the pixel region.

이때, 보조 전극층(도 4i의 164a)은 식각액(etchant)을 이용한 습식 식각(wet-etching)을 통해 제거될 수 있으며, 식각액은 구리 식각액이 사용될 수 있다. At this time, the auxiliary electrode layer (164a in FIG. 4I) may be removed by wet-etching using an etchant, and a copper etchant may be used as the etchant.

다음, 도 4k에 도시한 바와 같이, 뱅크층(172)을 포함하는 기판(110) 상부의 각 화소영역에 발광층(182)을 형성한다. 발광층(182)은 노출된 제1 전극(162)과 접촉한다. 이어, 발광층(182)을 포함하는 기판(110) 전면에 제2 전극(184)을 형성한다. 제2 전극(184)은 제1 전극(162)보다 낮은 일함수를 가지는 금속 물질로 이루어진다. Next, as shown in FIG. 4K, the light emitting layer 182 is formed in each pixel region on the substrate 110 including the bank layer 172. Next, as shown in FIG. The light emitting layer 182 is in contact with the exposed first electrode 162. Next, a second electrode 184 is formed on the entire surface of the substrate 110 including the light emitting layer 182. The second electrode 184 is made of a metal material having a lower work function than the first electrode 162.

도시하지 않았지만, 발광층(182)과 제2 전극(184) 사이에는 전자를 효율적으로 주입하기 위해, 전자수송층과 전자주입층이 순차적으로 형성될 수 있으며, 제1 전극(162)과 발광층(182) 사이에는 정공주입층과 정공수송층이 순차적으로 형성될 수 있다. Although not shown, an electron transport layer and an electron injection layer may be sequentially formed to efficiently inject electrons between the light emitting layer 182 and the second electrode 184, and the first electrode 162 and the light emitting layer 182 may be sequentially formed. A hole injecting layer and a hole transporting layer may be sequentially formed.

이와 같이, 본 발명에서는 제1 전극(162) 상부에 불투명한 보조 전극층(164a)을 형성하고 뱅크층(172)을 형성한 다음, 뱅크층(172)을 마스크로 보조 전극층(164a)을 선택적으로 제거한다. 따라서, 뱅크층(172)을 형성할 때 척에서 반사되는 빛을 차단하여 화소영역에 잔여물이 발생하지 않으므로, 얼룩을 방지할 수 있다.
As described above, in the present invention, the opaque auxiliary electrode layer 164a is formed on the first electrode 162 and the bank layer 172 is formed. Then, the auxiliary electrode layer 164a is selectively formed using the bank layer 172 as a mask. Remove. Therefore, when the bank layer 172 is formed, light reflected from the chuck is cut off, and no residue is generated in the pixel region, so that the stain can be prevented.

본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
The present invention is not limited to the above-described embodiments, and various changes and modifications may be made without departing from the spirit of the present invention.

110: 기판 112: 버퍼층
122: 반도체층 122a: 액티브 영역
122b: 소스 영역 122c: 드레인 영역
124: 제1 커패시터 전극 130: 게이트 절연막
132: 게이트 전극 134: 제2 커패시터 전극
140: 층간절연막 140a, 140b: 제1 및 제2 콘택홀
142: 소스 전극 144: 드레인 전극
146: 제3 커패시터 전극 150: 제1 보호층
160: 제2 보호층 160a: 드레인 콘택홀
162: 제1 전극 164: 보조 전극
172: 뱅크층 182: 발광층
184: 제2 전극110: substrate 112: buffer layer
122: semiconductor layer 122a: active region
122b: source region 122c: drain region
124: first capacitor electrode 130: gate insulating film
132: gate electrode 134: second capacitor electrode
140: interlayer insulating film 140a, 140b: first and second contact holes
142: source electrode 144: drain electrode
146: third capacitor electrode 150: first protective layer
160: second protection layer 160a: drain contact hole
162: first electrode 164: auxiliary electrode
172: bank layer 182: light emitting layer
184: Second electrode

Claims

기판과;
상기 기판 상에 형성된 박막트랜지스터와;
상기 박막트랜지스터를 덮는 보호막과;
상기 보호막 상부의 화소영역에 투명도전성물질로 형성된 제1 전극과;
상기 제1 전극의 가장자리를 덮으며 불투명한 금속 물질로 형성된 보조 전극과;
상기 보조 전극 상부에 형성되고 상기 화소영역의 제1 전극을 노출하는 뱅크층과;
상기 화소영역에 형성되고 상기 뱅크층에 의해 노출된 상기 제1 전극과 접촉하는 발광층과;
상기 발광층 상부의 제2 전극
을 포함하는 유기전기발광소자용 어레이 기판.
Claims [1]
A thin film transistor formed on the substrate;
A protective film covering the thin film transistor;
A first electrode formed of a transparent conductive material in a pixel region above the protective film;
An auxiliary electrode covering an edge of the first electrode and formed of an opaque metal material;
A bank layer formed on the auxiliary electrode and exposing a first electrode of the pixel region;
A light emitting layer formed in the pixel region and in contact with the first electrode exposed by the bank layer;
The second electrode
And an organic electroluminescent device.

제1항에 있어서,
상기 보조 전극은 몰리브덴-티타늄으로 이루어지는 것을 특징으로 하는 유기전기발광소자용 어레이 기판.
The method according to claim 1,
Wherein the auxiliary electrode is made of molybdenum-titanium.

제2항에 있어서,
상기 보조 전극은 50 Å의 두께를 가지는 것을 특징으로 하는 유기전기발광소자용 어레이 기판.
3. The method of claim 2,
Wherein the auxiliary electrode has a thickness of 50 ANGSTROM.

제1항 내지 제3항의 어느 한 항에 있어서,
상기 뱅크층은 음의 감광성을 가지는 물질로 이루어지는 것을 특징으로 하는 유기전기발광소자용 어레이 기판.
4. The method according to any one of claims 1 to 3,
Wherein the bank layer is made of a material having negative photosensitivity.

기판 상에 박막트랜지스터를 형성하는 단계와;
상기 박막트랜지스터를 덮는 보호막을 형성하는 단계와;
상기 보호막 상부의 화소영역에 투명도전성물질로 제1 전극을 형성하는 단계와;
상기 제1 전극 상부에 불투명한 금속 물질로 보조 전극층을 형성하는 단계와;
상기 보조 전극층 상부에 상기 보조 전극층의 가장자리를 덮는 뱅크층을 형성하는 단계와;
상기 뱅크층을 식각 마스크로 상기 보조 전극층을 선택적으로 제거하여 상기 제1 전극을 노출하는 보조 전극을 형성하는 단계와;
상기 화소영역에 상기 노출된 제1 전극과 접촉하는 발광층을 형성하는 단계와;
상기 발광층 상부에 제2 전극을 형성하는 단계
를 포함하는 유기전기발광소자용 어레이 기판의 제조 방법.
Forming a thin film transistor on a substrate;
Forming a protective film covering the thin film transistor;
Forming a first electrode with a transparent conductive material in a pixel region above the protective film;
Forming an auxiliary electrode layer on the first electrode with an opaque metal material;
Forming a bank layer covering an edge of the auxiliary electrode layer on the auxiliary electrode layer;
Forming an auxiliary electrode that exposes the first electrode by selectively removing the auxiliary electrode layer using the bank layer as an etching mask;
Forming a light emitting layer in the pixel region in contact with the exposed first electrode;
Forming a second electrode on the light emitting layer
Wherein the organic electroluminescent device comprises a substrate;

제5항에 있어서,
상기 보조 전극층은 몰리브덴-티타늄으로 이루어지는 것을 특징으로 하는 유기전기발광소자용 어레이 기판의 제조 방법.
6. The method of claim 5,
Wherein the auxiliary electrode layer is made of molybdenum-titanium.

제6항에 있어서,
상기 보조 전극층은 50 Å의 두께를 가지는 것을 특징으로 하는 유기전기발광소자용 어레이 기판의 제조 방법.
The method according to claim 6,
Wherein the auxiliary electrode layer has a thickness of 50 ANGSTROM.

제6항에 있어서,
상기 보조 전극층은 구리 식각액을 이용한 습식 식각에 의해 선택적으로 제거되는 것을 특징으로 하는 유기전기발광소자용 어레이 기판의 제조 방법.
The method according to claim 6,
Wherein the auxiliary electrode layer is selectively removed by wet etching using a copper etchant.

제5항에 있어서,
상기 제1 전극을 형성하는 단계와 상기 보조 전극층을 형성하는 단계는 동일 마스크 공정을 통해 수행되는 것을 특징으로 하는 유기전기발광소자용 어레이 기판의 제조 방법.
6. The method of claim 5,
Wherein the step of forming the first electrode and the step of forming the auxiliary electrode layer are performed through the same mask process.

제5항 내지 제9항 중 어느 한 항에 있어서,
상기 뱅크층을 형성하는 단계는 음의 감광성을 가지는 물질을 도포하여 뱅크물질층을 형성하는 단계와, 상기 뱅크물질층을 노광 및 현상하는 단계를 포함하는 것을 특징으로 하는 유기전기발광소자용 어레이 기판의 제조 방법.10. The method according to any one of claims 5 to 9,
Wherein the forming of the bank layer comprises: forming a bank material layer by applying a material having a negative photosensitive property; and exposing and developing the bank material layer. &Lt; / RTI >