KR101385669B1 - Method for fabricating solar cell having nano and micro complex structure of silicon substrate and solar cell thereof - Google Patents

Method for fabricating solar cell having nano and micro complex structure of silicon substrate and solar cell thereof Download PDF

Info

Publication number
KR101385669B1
KR101385669B1 KR1020120119307A KR20120119307A KR101385669B1 KR 101385669 B1 KR101385669 B1 KR 101385669B1 KR 1020120119307 A KR1020120119307 A KR 1020120119307A KR 20120119307 A KR20120119307 A KR 20120119307A KR 101385669 B1 KR101385669 B1 KR 101385669B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
solar cell
electrode
nanowires
solution
Prior art date
Application number
KR1020120119307A
Other languages
Korean (ko)
Inventor
정채환
김창헌
김호성
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020120119307A priority Critical patent/KR101385669B1/en
Priority to PCT/KR2012/011085 priority patent/WO2014065465A1/en
Priority to CN201280076576.5A priority patent/CN104756260B/en
Priority to US14/437,183 priority patent/US9530914B2/en
Application granted granted Critical
Publication of KR101385669B1 publication Critical patent/KR101385669B1/en
Priority to US15/368,024 priority patent/US9972732B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

An embodiment of the present invention relates to a solar cell having nano and micro complex structures of a silicon substrate and a method for fabricating the same. A technical project to solve provides the solar cell and the method for fabricating the same which forms different size of micro wires according to a lithography design of a photo-resist and forms different size and aspect ratio of nano wires by controlling the concentration and immersion time of a wet etching solution. The present invention comprises; a step of preparing a first conductivity semiconductor substrate having first and second sides; a step of patterning a photo-resist on the second side of the first conductivity semiconductor substrate; a step of electroless-etching the semiconductor substrate so that the micro wire is formed on an area corresponding to the photo-resist and the nano wire is formed on an area which does not correspond to the photo-resist; a step of doping a second conductivity foreign matter on the micro and nano wires; a step of forming a first electrode on the first side of the semiconductor substrate; and a step of forming a second electrode on the micro wire. [Reference numerals] (S1) Preparation of a first conductivity semiconductor substrate; (S2) Patterning of photo-resist; (S3) Electroless-etching; (S4) Doping of a second foreign matter; (S5) PSG elimination; (S6) Emitter etching; (S7) Formation of a first electrode; (S8) Formation of a second electrode

Description

실리콘 기판의 나노 및 마이크로 복합 구조체를 갖는 태양 전지의 제조 방법 및 이에 따른 태양 전지{Method for fabricating solar cell having nano and micro complex structure of silicon substrate and solar cell thereof}Method for fabricating solar cell having nano and micro complex structure of silicon substrate and solar cell according to the present invention

본 발명의 일 실시예는 실리콘 기판의 나노 및 마이크로 복합 구조체를 갖는 태양 전지의 제조 방법 및 이에 따른 태양 전지에 관한 것이다.One embodiment of the present invention relates to a method for manufacturing a solar cell having a nano and micro composite structure of a silicon substrate and to a solar cell accordingly.

일반적으로 태양 전지는 PN 접합면을 갖는다. 이러한 PN 접합면에 빛을 비추면 전자와 정공이 발생하며, 이들은 P 영역과 N 영역으로 이동하며, 이 현상에 의해 P 영역과 N 영역 사이에 전위차(기전력)가 발생하고, 이때 태양 전지에 부하를 연결하면 전류가 흐르게 된다.Generally, a solar cell has a PN junction surface. Electrons and holes are generated when the light is shined on the PN junction surface. These electrons and holes move to the P region and the N region, and a potential difference (electromotive force) is generated between the P region and the N region. The current flows.

이러한 태양 전지는 실리콘 반도체 재료를 이용하는 것과, 화합물 반도체 재료를 이용하는 것으로 크게 분류할 수 있다. 또한, 실리콘 반도체에 의한 것은 결정계와 비결정계로 분류된다. Such solar cells can be largely classified into those using a silicon semiconductor material and those using a compound semiconductor material. The silicon semiconductor is classified into a crystal system and a non-crystal system.

현재, 태양광 발전 시스템으로 일반적으로 사용하고 있는 것은 실리콘 반도체가 대부분이다. 특히, 결정계 실리콘 반도체의 단결정 및 다결정 태양전지는 변환 효율이 좋고 신뢰성이 높아서 널리 사용되고 있다. At present, silicon semiconductors are mostly used in solar power generation systems. In particular, monocrystalline and polycrystalline solar cells of crystalline silicon semiconductors are widely used because of their high conversion efficiency and high reliability.

본 발명의 일 실시예는 포토 레지스트의 리소그래피 디자인에 따라 다양한 크기의 마이크로 와이어를 형성하고, 또한 습식 식각 용액의 농도와 침지 시간을 조절하여 다양한 크기 및 종횡비의 나노 와이어를 형성할 수 있는 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공한다.An embodiment of the present invention provides a photovoltaic cell that can form microwires of various sizes according to the lithographic design of a photoresist, and also control the concentration and immersion time of the wet etching solution to form nanowires of various sizes and aspect ratios. It provides a manufacturing method and a solar cell accordingly.

본 발명의 일 실시예에 따른 태양 전지의 제조 방법은 제1면과 제2면을 갖는 제1도전형 반도체 기판을 준비하는 단계; 상기 제1도전형 반도체 기판의 제2면에 포토레지스트를 패터닝하는 단계; 상기 포토레지스트와 대응하는 영역에는 마이크로 와이어가 형성되도록 하고, 상기 포토레지스트와 대응하지 않는 영역에는 나노 와이어가 형성되도록, 상기 반도체 기판을 무전해 식각하는 단계; 상기 마이크로 와이어 및 나노 와이어에 제2도전형 불순물을 도핑하는 단계; 상기 반도체 기판의 제1면에 제1전극을 형성하는 단계; 및, 상기 마이크로 와이어에 제2전극을 형성하는 단계를 포함한다.Method for manufacturing a solar cell according to an embodiment of the present invention comprises the steps of preparing a first conductive semiconductor substrate having a first surface and a second surface; Patterning a photoresist on a second surface of the first conductive semiconductor substrate; Electrolessly etching the semiconductor substrate such that microwires are formed in a region corresponding to the photoresist and nanowires are formed in a region not corresponding to the photoresist; Doping a second conductive impurity into the microwire and the nanowire; Forming a first electrode on the first surface of the semiconductor substrate; And forming a second electrode on the micro wire.

상기 무전해 식각 단계는 상기 반도체 기판의 제1면에 보호막을 형성하고, 상기 반도체 기판을 질산은 용액과 불산 용액의 혼합 용액에 침지하는 제1침지 단계를 포함한다. 상기 질산은 용액은 5 내지 15mM 농도이고, 상기 불산 용액은 2mM 내지 8mM 농도일 수 있다. 상기 제1침지 단계 이후, 상기 질산은 용액으로부터 은 입자가 부착된 상기 반도체 기판을 과산화수소 용액과 불산 용액의 혼합 용액에 침지하는 제2침지 단계를 포함할 수 있다. 상기 제2침지 단계의 상기 과산화수소 용액과 불산 용액은 각각 2mM 내지 8mM 농도일 수 있다. 상기 제2침지 단계에 의해 상기 나노 와이어가 형성되고, 상기 제2침지 단계는 1분 내지 12분간 수행될 수 있다. 상기 제2침지 단계 이후, 상기 반도체 기판을 질산 용액과 물의 혼합 용액에 침지하여 상기 은 입자를 제거하는 제3침지 단계를 포함할 수 있다.The electroless etching step includes forming a protective film on the first surface of the semiconductor substrate, and immersing the semiconductor substrate in a mixed solution of a silver nitrate solution and a hydrofluoric acid solution. The silver nitrate solution may have a concentration of 5 to 15 mM, and the hydrofluoric acid solution may have a concentration of 2 mM to 8 mM. After the first immersion step, a second immersion step of immersing the semiconductor substrate with silver particles from the silver nitrate solution in a mixed solution of hydrogen peroxide solution and hydrofluoric acid solution. The hydrogen peroxide solution and hydrofluoric acid solution of the second immersion step may be 2mM to 8mM concentration, respectively. The nanowires are formed by the second immersion step, and the second immersion step may be performed for 1 to 12 minutes. After the second immersion step, the semiconductor substrate may include a third immersion step of removing the silver particles by immersing in a mixed solution of nitric acid solution and water.

상기 마이크로 와이어는 폭이 1 내지 3㎛이고, 높이가 3 내지 5㎛이며, 상기 나노 와이어는 폭이 1 내지 100㎚이고, 높이가 1 내지 3㎛일 수 있다.The micro wire may have a width of 1 to 3 μm, a height of 3 to 5 μm, the nano wire may have a width of 1 to 100 nm, and a height of 1 to 3 μm.

또한, 본 발명은 위에 기재된 방법으로 제조된 태양 전지를 개시한다.The present invention also discloses a solar cell produced by the method described above.

즉, 본 발명에 따른 태양 전지는 제1도전형 반도체 기판; 상기 반도체 기판의 상면에 바둑판 라인 또는 매트릭스 형태로 형성된 다수의 마이크로 와이어; 상기 마이크로 와이어의 외측에 형성되어 빛의 경로를 증가시키는 다수의 나노 와이어; 상기 마이크로 와이어의 표면에 제2도전형 불순물이 도핑되어 형성된 제2도전형 불순물 도핑 영역; 상기 반도체 기판의 하면에 형성된 제1전극; 및 상기 제2도전형 불순물 도핑 영역의 표면에 형성된 제2전극을 포함한다.That is, the solar cell according to the present invention comprises a first conductive semiconductor substrate; A plurality of micro wires formed on a top surface of the semiconductor substrate in a checkerboard line or matrix form; A plurality of nanowires formed outside the microwires to increase a path of light; A second conductive impurity doped region formed by doping a second conductive impurity on a surface of the microwire; A first electrode formed on the bottom surface of the semiconductor substrate; And a second electrode formed on a surface of the second conductive impurity doped region.

본 발명의 일 실시예는 마이크로 와이어 및 나노 와이어를 동시에 형성할 수 있는 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공한다.One embodiment of the present invention provides a method for manufacturing a solar cell and a solar cell accordingly, which can simultaneously form microwires and nanowires.

본 발명의 일 실시예는 포토 레지스트의 리소그래피 디자인에 따라 다양한 크기의 마이크로 와이어를 형성하고, 또한 습식 식각 용액의 농도와 반도체 기판의 침지 시간을 조절하여 다양한 크기 및 종횡비의 나노 와이어를 형성할 수 있는 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공한다.According to an embodiment of the present invention, microwires having various sizes may be formed according to a lithography design of a photoresist, and nanowires having various sizes and aspect ratios may be formed by adjusting the concentration of the wet etching solution and the immersion time of the semiconductor substrate. Provided are a method of manufacturing a solar cell and a solar cell accordingly.

본 발명의 일 실시예는 고가인 동시에 많은 공정 시간이 필요한 건식 식각 방법이 아닌 저가인 동시에 작은 공정 시간이 필요한 습식 식각 방법을 이용하여 나노 와이어를 갖는 태양 전지의 제조 방법 및 이를 갖는 태양 전지를 제공한다.An embodiment of the present invention provides a method of manufacturing a solar cell having nanowires and a solar cell having the same by using a wet etching method which is inexpensive and requires a small process time rather than a dry etching method which is expensive and requires a large process time. do.

본 발명의 일 실시예는 다수의 마이크로 와이어 및 나노 와이어에 의해 입사된 빛의 반사도가 종래의 평판형 구조에 비해 현저히 낮고, 따라서 고효율인 태양 전지의 제조 방법 및 이를 갖는 태양 전지를 제공한다. 즉, 본 발명은 광흡수층을 기존의 평판형 구조로부터 마이크로 와이어 및 나노 와이어 구조를 적용함으로써, 입사되는 빛의 경로가 증가하고, 이에 따라 광자 구속(photon confinement)과 같은 양자 효과 발생으로 전류값이 증가되며, 결국 효율이 증가한 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공한다.One embodiment of the present invention provides a method of manufacturing a solar cell and a solar cell having the same reflectivity of light incident by a plurality of microwires and nanowires is significantly lower than the conventional flat structure, and therefore high efficiency. That is, the present invention increases the path of incident light by applying a micro wire and a nano wire structure from a conventional flat structure to the light absorbing layer, and accordingly, the current value is increased by generating a quantum effect such as photon confinement. The present invention provides a method of manufacturing a solar cell, which is increased in efficiency, and thus a solar cell.

도 1은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 순서도이다.
도 2a 내지 도 2h는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 순차적으로 도시한 부분 단면도이다.
도 3은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중 무전해 식각 방법을 순차적으로 도시한 순서도이다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중 무전해 식각 방법을 순차적으로 도시한 부분 단면도이다.
1 is a flowchart illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.
2A to 2H are partial cross-sectional views sequentially illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.
3 is a flowchart sequentially illustrating an electroless etching method of a method of manufacturing a solar cell according to an embodiment of the present invention.
4A to 4C are partial cross-sectional views sequentially illustrating an electroless etching method of a solar cell manufacturing method according to an embodiment of the present invention.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 태양 전지의 제조 방법에 대한 순서도가 도시되어 있다.Referring to FIG. 1, a flowchart of a method of manufacturing a solar cell according to an embodiment of the present invention is shown.

도 1에 도시된 바와 같이, 본 발명에 따른 태양 전지의 제조 방법은 제1도전형 반도체 기판 준비 단계(S1), 포토 레지스트 패터닝 단계(S2), 무전해 식각 단계(S3), 제2도전형 불순물 도핑 단계(S4), PSG(PhosphorSilicate Glass) 제거 단계(S5), 에미터 식각 단계(S6), 제1전극 형성 단계(S7) 및 제2전극 형성 단계(S8)를 포함한다.As shown in FIG. 1, the method of manufacturing a solar cell according to the present invention includes preparing a first conductive semiconductor substrate (S1), a photoresist patterning step (S2), an electroless etching step (S3), and a second conductive type. And an impurity doping step S4, a PSG (Phosphor Silicate Glass) removing step S5, an emitter etching step S6, a first electrode forming step S7, and a second electrode forming step S8.

도 2a 내지 도 2h를 참조하면, 본 발명의 일 실시예에 따른 태양 전지의 제조 방법에 대한 순차 단면도가 도시되어 있다. 도 1을 함께 참조하여, 본 발명에 따른 태양 전지의 제조 방법을 설명한다.2A to 2H, a sequential cross-sectional view of a method of manufacturing a solar cell according to an embodiment of the present invention is shown. 1, a method of manufacturing a solar cell according to the present invention will be described.

도 2a에 도시된 바와 같이, 제1도전형 반도체 기판 준비 단계(S1)에서는, 대략 평평한 제1면(111)(하면)과, 이의 반대면으로서 대략 평평한 제2면(112)(상면)을 갖는 제1도전형의 반도체 기판(110)이 준비된다. 일례로, 반도체 기판(110)은 P형 실리콘 반도체 기판일 수 있다. 즉, 실리콘 반도체 기판에 주기율표에서 13족 원소인 붕소(B) 또는 갈륨(Ga)과 같은 불순물이 도핑된 P형 실리콘 반도체 기판일 수 있다.2A, in the first conductivity type semiconductor substrate preparation step S1, a substantially planar first surface 111 (lower surface) and a substantially flat second surface 112 (upper surface) as a surface opposite to the first surface 111 The first conductive semiconductor substrate 110 is prepared. For example, the semiconductor substrate 110 may be a P-type silicon semiconductor substrate. That is, the silicon semiconductor substrate may be a P-type silicon semiconductor substrate doped with impurities such as boron (B) or gallium (Ga), which are a Group 13 element, in the periodic table.

도면 중 두개의 나란한 점선은 반도체 기판(110) 중 생략된 영역을 의미하며, 점선의 바깥쪽 영역은 반도체 기판(110)의 둘레 영역(119)을 의미한다. Two parallel dotted lines in the drawing indicate regions omitted from the semiconductor substrate 110, and outer regions of the dotted lines indicate peripheral regions 119 of the semiconductor substrate 110.

도 2b에 도시된 바와 같이, 포토 레지스트 패터닝 단계(S2)에서는, 반도체 기판(110)의 제2면(112)에 일정 두께의 포토 레지스트(120)가 도포되고, 통상의 사진 식각 공정에 의해 포토 레지스트(120)가 패터닝된다. 여기서, 반도체 기판(110) 중 포토 레지스트(120)와 대응되는 영역에는 추후 마이크로 와이어(113)가 형성되고, 포토 레지스트(120)와 대응되지 않는 영역에는 추후 다수의 나노 와이어(114)가 형성된다. 더불어, 이러한 포토 레지스트(120)의 패터닝 단계(S2) 이후에는 반도체 기판(110)의 제1면(111)에 일정 두께의 보호막(121)이 형성될 수 있다. 이러한 보호막(121)은 통상의 절연층, 금속층 및 이의 등가물 중에서 어느 하나일 수 있다. 물론, 보호막(121)은 하기할 습식 식각 용액과 반응하지 않은 재료이면 어느 것이나 좋다.As shown in FIG. 2B, in the photoresist patterning step S2, a photoresist 120 having a predetermined thickness is applied to the second surface 112 of the semiconductor substrate 110, and the photoresist is processed by a conventional photolithography process. The resist 120 is patterned. Hereinafter, the micro-wires 113 are formed in a region of the semiconductor substrate 110 corresponding to the photoresist 120, and a plurality of nanowires 114 are formed in a region not corresponding to the photoresist 120 . In addition, after the patterning step S2 of the photoresist 120, a protective layer 121 having a predetermined thickness may be formed on the first surface 111 of the semiconductor substrate 110. [ The protective film 121 may be any one of a normal insulating layer, a metal layer, and an equivalent thereof. Of course, the protective film 121 may be any material that does not react with the wet etching solution to be described below.

더불어, 이러한 포토 레지스트(120)는 평면의 형태가 바둑판 라인 형태 또는 매트릭스 형태일 수 있다. 즉, 반도체 기판(110) 중 네개의 둘레 영역(119) 내측에서 상기 포토 레지스트(120)는 다수의 바둑판 라인 형태 또는 매트릭스 형태로 형성된다. 다만, 본 발명의 이해를 위해, 도면에서는 패터닝된 2개의 포토 레지스트(120)가 도시되어 있을 뿐이다.In addition, the photoresist 120 may have a planar shape or a matrix shape. That is, the photoresist 120 is formed in the form of a plurality of checkerboard lines or a matrix in four peripheral regions 119 of the semiconductor substrate 110. However, for the sake of understanding of the present invention, only two patterned photoresists 120 are shown in the drawing.

도 2c에 도시된 바와 같이, 무전해 식각 단계(S3)에서는, 아래에서 다시 상세하게 설명하겠지만, 반도체 기판(110)이 일정 농도의 습식 식각 용액에 일정 시간 동안 침지됨으로써, 포토 레지스트(120)가 형성되지 않은 영역과 대응하는 반도체 기판(110)의 제2면(112)에 다수의 나노 와이어(114)가 형성된다. 물론, 상술한 바와 같이 포토 레지스트(120)가 형성된 영역과 대응하는 반도체 기판(110)의 제2면(112)에 마이크로 와이어(113)가 형성됨은 당연하다. 이와 같이 하여, 반도체 기판(110)의 제2면(112)에는 다수의 마이크로 와이어(113) 및 다수의 나노 와이어(114)가 형성된다. 여기서, 마이크로 와이어(113)는 폭이 마이크로 미터 단위이고, 나노 와이어(114)는 폭이 나노 미터 단위임을 의미한다.As shown in FIG. 2C, in the electroless etching step S3, as will be described in detail below, the semiconductor substrate 110 is immersed in a constant concentration of the wet etching solution for a predetermined time, thereby causing the photoresist 120 to be removed. A plurality of nanowires 114 are formed on the second surface 112 of the semiconductor substrate 110 corresponding to the unformed region. Of course, it is a matter of course that the microwire 113 is formed on the second surface 112 of the semiconductor substrate 110 corresponding to the region where the photoresist 120 is formed, as described above. In this manner, a plurality of micro-wires 113 and a plurality of nanowires 114 are formed on the second surface 112 of the semiconductor substrate 110. Here, the microwire 113 has a width of micrometer unit, and the nanowire 114 has a width of nanometer unit.

좀더 구체적으로, 마이크로 와이어(113)는 폭이 대략 1 내지 3㎛이고, 높이가 대략 3 내지 5㎛일 수 있다. 또한, 나노 와이어(114)는 폭이 대략 1 내지 100㎚이고, 높이가 대략 1 내지 3㎛일 수 있다. 그러나, 이러한 수치는 본 발명의 이해를 위한 일례일 뿐이며, 이는 포토 레지스트(120)의 디자인이나, 습식 식각 용액의 농도 및 침지 시간의 조절에 의해 변경될 수 있다.More specifically, the microwire 113 may have a width of approximately 1 to 3 microns and a height of approximately 3 to 5 microns. Further, the nanowires 114 may have a width of approximately 1 to 100 nm and a height of approximately 1 to 3 탆. However, this value is only one example for understanding the present invention, which may be changed by the design of the photoresist 120 or by adjusting the concentration and the immersion time of the wet etching solution.

더불어, 이러한 무전해 식각 단계(S3) 이후 포토 레지스트(120) 및 보호막(121)은 반도체 기판(110)으로부터 제거된다. 물론, 경우에 따라 보호막(121)은 도핑 공정 이후에 제거될 수 있다.In addition, after the electroless etching step S3, the photoresist 120 and the protection layer 121 are removed from the semiconductor substrate 110. Of course, in some cases, the protective film 121 may be removed after the doping process.

도 2d에 도시된 바와 같이, 제2도전형 불순물 도핑 단계(S4)에서는, 마이크로 와이어(113) 및 나노 와이어(114)에 제2도전형 불순물이 도핑됨으로써, 반도체 기판(110)에 제2도전형 불순물 도핑 영역(115)이 형성된다. 즉, 반도체 기판(110)에 PN 접합 영역이 형성된다. 일례로, 주기율표에서 15족 원소인 인(P), 비소(As) 또는 안티모니(Sb)와 같은 불순물이 마이크로 와이어(113) 및 나노 와이어(114)에 도핑될 수 있다. 더불어, 도핑 깊이는 대략 0.5㎛ 정도 될 수 있기 때문에, 마이크로 와이어(113)에는 라디알(Radial) 형태의 PN 접합 영역이 형성되지만, 나노 와이어(114)는 실질적으로 전체가 N 영역이 된다.As shown in FIG. 2D, in the second conductive impurity doping step S4, the second conductive impurity is doped into the microwire 113 and the nanowire 114, thereby forming a second conductive impurity on the semiconductor substrate 110. A type impurity doped region 115 is formed. That is, a PN junction region is formed in the semiconductor substrate 110. For example, impurities such as phosphorus (P), arsenic (As), or antimony (Sb), which are Group 15 elements, may be doped into the microwire 113 and the nanowire 114 in the periodic table. In addition, since the doping depth may be about 0.5 μm, a radial PN junction region is formed in the microwire 113, but the nanowire 114 is substantially N in its entirety.

따라서, 이러한 나노 와이어(114)는 PN 접합 영역으로서 동작하기 보다는 태양 전지로 입사되는 빛의 경로를 증가시켜, 광자 구속과 같은 양자 효과를 발생시키고, 이에 따라 태양 전지의 효율이 증가되도록 한다.Thus, the nanowires 114 increase the path of light incident on the solar cell rather than act as a PN junction region, resulting in quantum effects such as photon confinement, thereby increasing the efficiency of the solar cell.

한편, 인(P)이 함유된 화합물을 이용하여 도핑 공정이 진행될 경우, 반도체 기판(110)의 표면에는 PSG(116)(PhosphorSilicate Glass)가 형성될 수 있는데, 이는 다음 공정에서 제거되어야 한다. 물론, 인(P) 이온을 직접 반도체 기판(110)에 주입할 경우에는 이러한 PSG 제거 공정이 필요하지 않다.On the other hand, when a doping process is performed using phosphorus (P) -containing compound, a PSG (Phosphor Silicate Glass) 116 may be formed on the surface of the semiconductor substrate 110, which must be removed in the next process. Of course, when the phosphorus (P) ions are directly implanted into the semiconductor substrate 110, such a PSG removal process is not required.

도 2e에 도시된 바와 같이, PSG(PhosphorSilicate Glass) 제거 단계(S5)에서는, 반도체 기판(110)의 전면(상면, 하면 및 측면)을 감싸고 있는 PSG(116)가 통상의 식각 용액에 의해 제거된다.2E, in the PSG removal step S5, the PSG 116 surrounding the front surfaces (upper surface, lower surface, and side surfaces) of the semiconductor substrate 110 is removed by a normal etching solution .

도 2f에 도시된 바와 같이, 에미터 식각 단계(S6)에서는, 반도체 기판(110)의 전면(상면, 하면 및 측면)이 일정 깊이까지 식각된다. 특히, 반도체 기판(110)의 하면 및 측면에 형성된 PN 접합 영역이 식각되어 제거됨으로써, 태양 전지의 동작 중 누설 전류가 최소화되도록 한다.As shown in FIG. 2F, in the emitter etching step S6, the front surfaces (upper surface, lower surface, and side surfaces) of the semiconductor substrate 110 are etched to a certain depth. Particularly, the PN junction region formed on the lower surface and the side surface of the semiconductor substrate 110 is etched and removed, thereby minimizing the leakage current during operation of the solar cell.

이와 같이 하여, 반도체 기판(110)의 하면에는 예를 들면 제1도전형 영역(P형 영역)만 존재하고, 상면에는 제2도전형 영역(N형 영역)이 존재하게 된다.Thus, for example, only the first conductive type region (P type region) exists on the lower surface of the semiconductor substrate 110, and the second conductive type region (N type region) exists on the upper surface.

도 2g에 도시된 바와 같이, 제1전극 형성 단계(S7)에서는, 반도체 기판(110)의 제1면(111)에 제1전극(117)이 형성된다. 일례로, 반도체 기판(110)의 제1면(111)에 알루미늄 및 그 등가물 중에서 선택된 하나가 스크린 프린팅되어 제1전극(117)이 형성된다. 여기서, 제1전극(117)은 콜렉터 전극을 의미한다.2G, the first electrode 117 is formed on the first surface 111 of the semiconductor substrate 110 in the first electrode formation step S7. For example, the first surface 111 of the semiconductor substrate 110 is screen printed with one selected from aluminum and its equivalents to form the first electrode 117. Here, the first electrode 117 means a collector electrode.

도 2h에 도시된 바와 같이, 제2전극 형성 단계(S8)에서는, 반도체 기판(110)의 제2면(112)에 형성된 마이크로 와이어(113)의 표면에 제2전극(118)이 형성된다. 좀더 엄밀히 말하면, 마이크로 와이어(113)에 형성된 제2도전형 불순물 도핑 영역(115)의 표면에 제2전극(118)이 형성된다. 일례로, 제2도전형 불순물 도핑 영역(115)의 표면에 실버 및 그 등가물 중에서 선택된 하나가 스크린 프린팅되어 제2전극(118)이 형성된다. 여기서, 제2전극(118)은 에미터 전극을 의미한다.As shown in FIG. 2H, in the second electrode forming step S8, the second electrode 118 is formed on the surface of the microwire 113 formed on the second surface 112 of the semiconductor substrate 110. More specifically, the second electrode 118 is formed on the surface of the second conductive impurity doped region 115 formed in the microwire 113. For example, one of silver and its equivalent is screen printed on the surface of the second conductive impurity doped region 115 to form a second electrode 118. Here, the second electrode 118 means an emitter electrode.

이와 같이 하여 본 발명에 따른 태양 전지(100)는 제1도전형 반도체 기판(110), 반도체 기판(110)의 상면에 바둑판 라인 또는 매트릭스 형태로 형성된 다수의 마이크로 와이어(113), 마이크로 와이어(113)의 표면에 제2도전형 불순물이 도핑되어 형성된 제2도전형 불순물 도핑 영역(115), 마이크로 와이어(113)의 외측에 형성된 다수의 나노 와이어(114), 반도체 기판(110)의 하면에 형성된 제1전극(117), 제2도전형 불순물 도핑 영역(115)의 표면에 형성된 제2전극(118)을 포함한다.As described above, the solar cell 100 according to the present invention includes a plurality of microwires 113 and microwires 113 formed on a first conductive semiconductor substrate 110 and a top surface of the semiconductor substrate 110 in the form of a checkerboard line or a matrix. The second conductive impurity doped region 115 formed by doping the second conductive impurity on the surface of the substrate), a plurality of nanowires 114 formed on the outside of the microwire 113, and formed on the bottom surface of the semiconductor substrate 110. The first electrode 117 and the second electrode 118 formed on the surface of the second conductive impurity doped region 115 are included.

따라서, 본 발명에 따른 태양 전지(100)는 하나의 반도체 기판(110) 위에 마이크로 와이어(113)가 바둑판 라인 또는 매트릭스 형태로 형성되고, 마이크로 와이어(113)에는 평판 형태가 아닌 라디알(radial) 형태로 PN 접합 영역이 형성된다. 이에 따라, PN 접합 영역의 면적이 증가됨으로써 태양 전지의 효율이 향상된다. 더욱이, 마이크로 와이어(113)의 주변에는 다수의 나노 와이어(114)가 형성된다. 이러한 나노 와이어(113)는 입사되는 빛의 경로를 증가시켜, 광자 구속과 같은 양자 효과를 유발시켜 태양 전지의 효율이 더욱 증가되도록 한다.Therefore, in the solar cell 100 according to the present invention, the microwire 113 is formed on the semiconductor substrate 110 in a checkerboard or matrix shape, and the microwire 113 is provided with a radial, A PN junction region is formed. Accordingly, the area of the PN junction region is increased, thereby improving the efficiency of the solar cell. Furthermore, a plurality of nanowires 114 are formed around the microwires 113. The nanowires 113 increase the path of incident light, causing quantum effects such as photon confinement to further increase the efficiency of the solar cell.

도 3을 참조하면, 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중 무전해 식각 방법에 대한 순서도가 도시되어 있다.Referring to FIG. 3, a flowchart of an electroless etching method of a solar cell manufacturing method according to an embodiment of the present invention is shown.

도 3에 도시된 바와 같이, 무전해 식각 방법은 제1침지 단계(S21), 제2침지 단계(S22) 및 제3침지 단계(S23)를 포함한다.As shown in FIG. 3, the electroless etching method includes a first immersion step S21, a second immersion step S22, and a third immersion step S23.

도 4a 내지 도 4c를 참조하면, 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중 무전해 식각 방법에 대한 부분 단면도가 도시되어 있다. 도 3을 함께 참조하여, 무전해 식각 방법을 설명한다.4A to 4C, partial cross-sectional views of an electroless etching method of a solar cell manufacturing method according to an embodiment of the present invention are shown. The electroless etching method will be described with reference to FIG. 3.

도 4a에 도시된 바와 같이, 제1침지 단계(S21)에서는, 질산은(AgNO3) 용액 및 불산(HF) 용액의 혼합 용액에 반도체 기판(110)의 침지됨으로써, 포토 레지스트(120) 및 반도체 기판(110)의 제2면(112)에 다수의 은 입자(123)들이 물리적으로 결합된다. 여기서, 질산은 용액은 대략 5 내지 15mM 농도이고, 불산 용액은 대략 2mM 내지 8mM 농도일 수 있다. 더불어, 이러한 용액의 농도 및 반도체 기판(110)의 침지 시간이 적절히 조절됨으로써, 반도체 기판(110)의 제2면(112)에 형성되는 은 입자(123)의 양이 적절히 조절될 수 있다.As shown in FIG. 4A, in the first immersion step S21, the semiconductor substrate 110 is immersed in a mixed solution of silver nitrate (AgNO 3 ) solution and hydrofluoric acid (HF) solution, whereby the photoresist 120 and the semiconductor substrate are immersed. The plurality of silver particles 123 are physically coupled to the second surface 112 of the 110. Here, the silver nitrate solution may be at a concentration of about 5 to 15 mM, and the hydrofluoric acid solution may be at a concentration of about 2 to 8 mM. In addition, by adjusting the concentration of the solution and the immersion time of the semiconductor substrate 110, the amount of the silver particles 123 formed on the second surface 112 of the semiconductor substrate 110 may be appropriately adjusted.

도 4b에 도시된 바와 같이, 제2침지 단계(S22)에서는, 과산화 수소(H2O2) 용액 및 불산 용액의 혼합 용액에 상술한 바와 같이 은 입자(123)가 결합된 반도체 기판(110)이 침지됨으로써, 반도체 기판(110)의 제2면(112)에 다수의 나노 와이어(114)가 형성된다. 여기서, 포토 레지스트(120)는 과산화 수소(H2O2) 용액 및 불산 용액의 혼합 용액에 반응하지 않음은 당연하다. As shown in FIG. 4B, in the second immersion step S22, the semiconductor substrate 110 having the silver particles 123 bonded to the mixed solution of the hydrogen peroxide (H 2 O 2 ) solution and the hydrofluoric acid solution as described above. By immersion, a plurality of nanowires 114 are formed on the second surface 112 of the semiconductor substrate 110. Here, the photoresist 120 does not react to a mixed solution of hydrogen peroxide (H 2 O 2 ) solution and hydrofluoric acid solution.

또한, 여기서, 과산화수소 용액과 불산 용액은 각각 대략 2mM 내지 8mM 농도일 수 있다. 또한, 이러한 침지 시간은 대략 1분 내지 12분간 수행될 수 있다. 일례로, 반도체 기판(110)이 상기 혼합 용액에 대략 2분간 침지되었을 때 대략 2.5㎛의 깊이를 갖는 나노 와이어(114)가 형성되었고, 대략 6분간 침지되었을 때 대략 5㎛의 깊이를 갖는 나노 와이어(114)가 형성되었으며, 대략 10분 침지되었을 때 대략 7.5㎛의 깊이를 갖는 나노 와이어(114)가 형성되었음을 관찰하였다.In addition, the hydrogen peroxide solution and the hydrofluoric acid solution may each have a concentration of approximately 2 mM to 8 mM. In addition, this immersion time may be performed for approximately 1 to 12 minutes. For example, the nanowire 114 having a depth of about 2.5 μm is formed when the semiconductor substrate 110 is immersed in the mixed solution for about 2 minutes, and the nanowire having a depth of about 5 μm when the semiconductor substrate 110 is immersed for about 6 minutes. It was observed that 114 was formed, and that nanowire 114 having a depth of approximately 7.5 mu m was formed when soaked for approximately 10 minutes.

이와 같이 은 입자(123)와 반도체 기판(110)의 접촉 영역에서 상대적으로 빠르게 진행되는 식각 현상은 좀더 연구가 진행되어야 명확해지겠지만, 본 발명자들의 생각으로는 식각 용액이 은과 실리콘의 계면에서 격렬한 산화 반응이 일어나도록 촉진하여 발생되는 현상으로 이해된다.As described above, the etching phenomenon that proceeds relatively rapidly in the contact area between the silver particles 123 and the semiconductor substrate 110 will be clearer, but in the opinion of the present inventors, the etching solution is intense at the interface between silver and silicon. It is understood as a phenomenon caused by promoting an oxidation reaction to occur.

한편, 이와 같은 현상에 의해 나노 와이어(114)와 나노 와이어(114)의 골(valley)에는 은 입자(123)가 잔존하게 되며, 이러한 은 입자(123)는 누설 전류를 억제하기 위해 제거될 필요가 있다.On the other hand, due to such a phenomenon, the silver particles 123 remain in the valleys of the nanowires 114 and the nanowires 114, and the silver particles 123 need to be removed to suppress the leakage current. There is.

도 4c에 도시된 바와 같이, 제3침지 단계(S23)에서는, 질산(HNO3) 용액과 물(H2O)의 혼합 용액에 상술한 바와 같이 나노 와이어(114)가 형성된 반도체 기판(110)이 침지됨으로써, 나노 와이어(114)와 나노 와이어(114)의 골에 존재하는 은이 제거된다. 여기서, 질산 용액과 물의 부피비는 대략 3:1일 수 있으나, 이러한 부피비로 본 발명이 한정되지 않는다As shown in FIG. 4C, in the third immersion step S23, the semiconductor substrate 110 having the nanowires 114 formed thereon as described above in a mixed solution of nitric acid (HNO 3 ) solution and water (H 2 O). By this immersion, silver existing in the valley of the nanowire 114 and the nanowire 114 is removed. Here, the volume ratio of the nitric acid solution and water may be approximately 3: 1, but the present invention is not limited to this volume ratio.

이와 같이 하여, 본 발명의 일 실시예는 마이크로 와이어(113) 및 나노 와이어(114)를 동시에 형성할 수 있는 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공한다.In this manner, one embodiment of the present invention provides a method for manufacturing a solar cell and a solar cell according thereto, which can simultaneously form the micro wire 113 and the nano wire 114.

또한, 본 발명의 일 실시예는 포토 레지스트(120)의 리소그래피 디자인에 따라 다양한 크기의 마이크로 와이어(113)를 형성하고, 또한 습식 식각 용액의 농도와 반도체 기판(110)의 침지 시간 조절에 의해 다양한 크기 및 종횡비의 나노 와이어(114)를 형성할 수 있는 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공한다.In addition, an embodiment of the present invention forms a microwire 113 of various sizes according to the lithographic design of the photoresist 120, and also by controlling the concentration of the wet etching solution and the immersion time of the semiconductor substrate 110 Provided are a method of manufacturing a solar cell capable of forming nanowires 114 of size and aspect ratio, and a solar cell accordingly.

또한, 본 발명의 일 실시예는 고가인 동시에 많은 공정 시간이 필요한 건식 식각 방법이 아닌 저가인 동시에 작은 공정 시간이 필요한 습식 식각 방법을 이용하여 나노 와이어(114)를 갖는 태양 전지의 제조 방법 및 이를 갖는 태양 전지를 제공한다. 즉, 기존의 건식 식각 장치인 ICP(Inducted Coupled Plasma) 장치 및 RIE(Reactive Ion Etching) 장치는 모두 진공 환경에서 공정을 진행하기 때문에 고가이고, 클린 룸에서 운용되기 때문에 과도한 유지 보수 비용이 소요되었으나, 본 발명에서는 통상의 습식 식각 공정이 이용됨으로써 저렴하게 태양 전지를 제조할 수 있게 된다.In addition, an embodiment of the present invention is a method of manufacturing a solar cell having a nanowire 114 using a wet etching method that requires a small process time and a low cost, rather than a dry etching method that is expensive and requires a large process time and this It provides a solar cell having. In other words, the conventional dry etch apparatus, inducted coupled plasma (ICP) and reactive ion etching (RIE), are both expensive because they are processed in a vacuum environment, and are operated in a clean room. In the present invention, it is possible to manufacture a solar cell at low cost by using a conventional wet etching process.

또한, 본 발명의 일 실시예는 다수의 마이크로 와이어(113) 및 나노 와이어(114)에 의해 입사된 빛의 반사도가 종래의 평판형 구조에 비해 현저히 낮고, 따라서 고효율인 태양 전지의 제조 방법 및 이를 갖는 태양 전지를 제공한다. 즉, 본 발명은 광흡수층을 기존의 평판형 구조에서 마이크로 와이어(113) 및 나노 와이어(114)의 구조를 적용함으로써, 입사되는 빛의 경로가 증가하고, 이에 따라 광자 구속(photon confinement)과 같은 양자 효과 발생으로 전류값이 증가되며, 결국 효율이 증가한 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공한다.In addition, an embodiment of the present invention is a method of manufacturing a solar cell having a high reflectivity of light incident by a plurality of microwires 113 and nanowires 114 compared to the conventional flat structure, and thus high efficiency and the same It provides a solar cell having. That is, the present invention increases the path of incident light by applying the structure of the micro wires 113 and the nano wires 114 in the conventional plate-like structure, and thus the photon confinement, such as photon confinement. The present invention provides a method of manufacturing a solar cell and a solar cell accordingly, in which a current value is increased due to the occurrence of a quantum effect.

이상에서 설명한 것은 본 발명에 따른 태양 전지의 제조 방법 및 이에 따른 태양 전지를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.Although the present invention has been described in connection with what is presently considered to be preferred embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined in the appended claims.

100; 본 발명에 따른 태양 전지
110; 반도체 기판 111; 제1면
112; 제2면 113; 마이크로 와이어
114; 나노 와이어 115; 제2도전형 불순물 도핑 영역
116; PSG 117; 제1전극
118; 제2전극 119; 둘레 영역
120; 포토 레지스트 121; 보호막
123; 은 입자
100; The solar cell
110; A semiconductor substrate 111; The first side
112; A second side 113; Micro wire
114; Nanowires 115; The second conductivity type impurity doping region
116; PSG 117; The first electrode
118; A second electrode 119; Circumference region
120; Photoresist 121; Shield
123; Silver particles

Claims (9)

평평한 제1면과 평평한 제2면을 갖는 제1도전형 반도체 기판을 준비하는 단계;
상기 제1도전형 반도체 기판의 상기 평평한 제2면에 포토레지스트를 패터닝하는 단계;
상기 포토레지스트와 대응하는 영역에는 마이크로 와이어가 형성되도록 하고, 상기 포토레지스트와 대응하지 않는 영역에는 나노 와이어가 형성되도록, 상기 반도체 기판을 무전해 식각하는 단계;
상기 마이크로 와이어 및 나노 와이어에 제2도전형 불순물을 도핑하되, 상기 마이크로 와이어에는 라디얼(Radial) 형태의 도핑 영역이 형성되고, 상기 나노 와이어는 전체가 도핑 영역이 되도록 하는 단계;
상기 반도체 기판의 제1면에 제1전극을 형성하는 단계; 및,
상기 마이크로 와이어 및 나노 와이어 중에서 상기 마이크로 와이어에만 제2전극을 형성하는 단계를 포함함을 특징으로 하는 태양 전지의 제조 방법.
Preparing a first conductive semiconductor substrate having a first flat surface and a second flat surface;
Patterning a photoresist on the flat second surface of the first conductive semiconductor substrate;
Electrolessly etching the semiconductor substrate such that microwires are formed in a region corresponding to the photoresist and nanowires are formed in a region not corresponding to the photoresist;
Doping a second conductive impurity onto the microwire and the nanowire, wherein a doped region in a radial shape is formed on the microwire, and the nanowire is entirely doped;
Forming a first electrode on a first surface of the semiconductor substrate; And
And forming a second electrode only on the micro wires among the micro wires and the nano wires.
제 1 항에 있어서,
상기 무전해 식각 단계는
상기 반도체 기판의 제1면에 보호막을 형성하고, 상기 반도체 기판을 질산은 용액과 불산 용액의 혼합 용액에 침지하는 제1침지 단계를 포함함을 특징으로 하는 태양 전지의 제조 방법.
The method according to claim 1,
The electroless etching step
Forming a protective film on the first surface of the semiconductor substrate, and immersing the semiconductor substrate in a mixed solution of a silver nitrate solution and a hydrofluoric acid solution.
제 2 항에 있어서,
상기 질산은 용액은 5 내지 15mM 농도이고, 상기 불산 용액은 2mM 내지 8mM 농도인 것을 특징으로 하는 태양 전지의 제조 방법.
3. The method of claim 2,
The silver nitrate solution is 5 to 15mM concentration, the hydrofluoric acid solution is a manufacturing method of a solar cell, characterized in that 2mM to 8mM concentration.
제 2 항에 있어서,
상기 제1침지 단계 이후, 상기 질산은 용액으로부터 은 입자가 부착된 상기 반도체 기판을 과산화수소 용액과 불산 용액의 혼합 용액에 침지하는 제2침지 단계를 포함함을 특징으로 하는 태양 전지의 제조 방법.
3. The method of claim 2,
After the first immersion step, a second immersion step of immersing the semiconductor substrate with silver particles from the silver nitrate solution in a mixed solution of hydrogen peroxide solution and hydrofluoric acid solution.
제 4 항에 있어서,
상기 제2침지 단계의 상기 과산화수소 용액과 불산 용액은 각각 2mM 내지 8mM 농도인 것을 특징으로 하는 태양 전지의 제조 방법.
5. The method of claim 4,
The hydrogen peroxide solution and the hydrofluoric acid solution of the second immersion step is a manufacturing method of a solar cell, characterized in that each 2mM to 8mM concentration.
제 4 항에 있어서,
상기 제2침지 단계에 의해 상기 나노 와이어가 형성되고, 상기 제2침지 단계는 1분 내지 12분간 수행됨을 특징으로 하는 태양 전지의 제조 방법.
5. The method of claim 4,
The nanowires are formed by the second immersion step, and the second immersion step is performed for 1 to 12 minutes.
제 4 항에 있어서,
상기 제2침지 단계 이후, 상기 반도체 기판을 질산 용액과 물의 혼합 용액에 침지하여 상기 은 입자를 제거하는 제3침지 단계를 포함함을 특징으로 하는 태양 전지의 제조 방법.
5. The method of claim 4,
And a third immersion step of removing the silver particles by immersing the semiconductor substrate in a mixed solution of nitric acid solution and water after the second immersion step.
제 1 항에 있어서,
상기 마이크로 와이어는 폭이 1 내지 3㎛이고, 높이가 3 내지 5㎛이며,
상기 나노 와이어는 폭이 1 내지 100㎚이고, 높이가 1 내지 3㎛인 것을 특징으로 하는 태양 전지의 제조 방법.
The method according to claim 1,
The microwire has a width of 1 to 3 μm, a height of 3 to 5 μm,
The nanowire has a width of 1 to 100nm, a height of 1 to 3㎛ manufacturing method of a solar cell.
제1도전형 반도체 기판;
상기 반도체 기판의 상면에 바둑판 라인 또는 매트릭스 형태로 형성된 다수의 마이크로 와이어;
상기 마이크로 와이어의 외측에 형성되어 빛의 경로를 증가시키는 다수의 나노 와이어;
상기 마이크로 와이어의 표면에 제2도전형 불순물이 도핑되어 형성된 제2도전형 불순물 도핑 영역;
상기 반도체 기판의 하면에 형성된 제1전극; 및
상기 제2도전형 불순물 도핑 영역의 표면에 형성된 제2전극을 포함하고,
상기 다수의 마이크로 와이어의 상면은 평평하고, 상기 마이크로 와이어에는 라디얼(Radial) 형태의 도핑 영역이 형성되고, 상기 나노 와이어는 전체가 도핑 영역이 되며, 상기 제2전극은 상기 마이크로 와이어 및 나노 와이어 중에서 상기 마이크로 와이어에만 형성됨을 특징으로 하는 태양 전지.
A first conductivity type semiconductor substrate;
A plurality of micro wires formed on a top surface of the semiconductor substrate in a checkerboard line or matrix form;
A plurality of nanowires formed outside the microwire to increase a path of light;
A second conductive impurity doped region formed by doping a second conductive impurity on a surface of the microwire;
A first electrode formed on a lower surface of the semiconductor substrate; And
And a second electrode formed on a surface of the second conductivity type impurity doped region,
Top surfaces of the plurality of microwires are flat, and a doped region of a radial shape is formed on the microwires, the nanowires are entirely doped regions, and the second electrode is the microwires and the nanowires. Solar cells, characterized in that formed only in the microwires.
KR1020120119307A 2012-10-25 2012-10-25 Method for fabricating solar cell having nano and micro complex structure of silicon substrate and solar cell thereof KR101385669B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020120119307A KR101385669B1 (en) 2012-10-25 2012-10-25 Method for fabricating solar cell having nano and micro complex structure of silicon substrate and solar cell thereof
PCT/KR2012/011085 WO2014065465A1 (en) 2012-10-25 2012-12-18 Method for manufacturing solar cells having nano-micro composite structure on silicon substrate and solar cells manufactured thereby
CN201280076576.5A CN104756260B (en) 2012-10-25 2012-12-18 The preparation method with the solaode of the nano and micron composite structure on silicon substrate and the solaode thus prepared
US14/437,183 US9530914B2 (en) 2012-10-25 2012-12-18 Method for manufacturing solar cells having nano-micro composite structure on silicon substrate and solar cells manufactured thereby
US15/368,024 US9972732B2 (en) 2012-10-25 2016-12-02 Method for manufacturing solar cells having nano-micro composite structure on silicon substrate and solar cells manufactured thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120119307A KR101385669B1 (en) 2012-10-25 2012-10-25 Method for fabricating solar cell having nano and micro complex structure of silicon substrate and solar cell thereof

Publications (1)

Publication Number Publication Date
KR101385669B1 true KR101385669B1 (en) 2014-04-17

Family

ID=50657787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120119307A KR101385669B1 (en) 2012-10-25 2012-10-25 Method for fabricating solar cell having nano and micro complex structure of silicon substrate and solar cell thereof

Country Status (1)

Country Link
KR (1) KR101385669B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101541422B1 (en) 2014-05-15 2015-08-03 한국에너지기술연구원 Method for manufacturing solar cell using plating

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010144274A1 (en) * 2009-06-08 2010-12-16 International Business Machines Corporation Nano/microwire solar cell fabricated by nano/microsphere lithography
KR101027493B1 (en) 2009-12-28 2011-04-06 재단법인대구경북과학기술원 Solar cells fabricated with semiconductor nano/micro wire arrays and method of fabricating the solar cell
US20120090673A1 (en) * 2010-10-19 2012-04-19 Industrial Technology Research Institute Method for forming solar cell with selective emitters

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010144274A1 (en) * 2009-06-08 2010-12-16 International Business Machines Corporation Nano/microwire solar cell fabricated by nano/microsphere lithography
KR101027493B1 (en) 2009-12-28 2011-04-06 재단법인대구경북과학기술원 Solar cells fabricated with semiconductor nano/micro wire arrays and method of fabricating the solar cell
US20120090673A1 (en) * 2010-10-19 2012-04-19 Industrial Technology Research Institute Method for forming solar cell with selective emitters

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101541422B1 (en) 2014-05-15 2015-08-03 한국에너지기술연구원 Method for manufacturing solar cell using plating

Similar Documents

Publication Publication Date Title
JP5637640B2 (en) Manufacturing method of back contact solar cell
TWI431797B (en) Solar cell with selective emitter and fabrications thereof
US20180323328A1 (en) Solar cell and method for manufacturing the same
JP6026508B2 (en) Method for manufacturing emitter of back contact solar cell
JP6422426B2 (en) Solar cell
JP2005310830A (en) Solar cell and manufacturing method thereof
JP5813204B2 (en) Manufacturing method of solar cell
WO2015133539A1 (en) Solar cell and method for manufacturing same
JP2011023690A (en) Method of aligning electrode pattern in selective emitter structure
JP2015191962A (en) Solar cell and manufacturing method therefor
WO2014036763A1 (en) Solar cell and manufacturing method thereof
US9972732B2 (en) Method for manufacturing solar cells having nano-micro composite structure on silicon substrate and solar cells manufactured thereby
KR101385669B1 (en) Method for fabricating solar cell having nano and micro complex structure of silicon substrate and solar cell thereof
WO2016143698A1 (en) Photoelectric conversion element
KR101366737B1 (en) Method for fabricating solar cell with increased reflection characteristic of silicon nano and micro structure through removing bundle and solar cell thereof
KR101375781B1 (en) Method for fabricating solar cell with increase carrier life through sod doping and passivation lf nano and micro silicon complex structure and solar cell thereof
KR101154095B1 (en) Solar cell and manufacturing method of the same
JP6564199B2 (en) Back electrode type photoelectric conversion element and method for manufacturing back electrode type photoelectric conversion element
KR101315644B1 (en) Solar cells and methods of manufacturing the solar cells
KR101480924B1 (en) Method for fabricating solar cell using MOMBE and solar cell thereof
TWI481060B (en) Method for manufacturing solar cell
KR101408872B1 (en) Method of fabricating a nano pattern by using rapid thermal process to Au thin layer
KR101642153B1 (en) Solar cell and method for manufacturing the same
TWI492403B (en) Solar cell, method for manufacturing the same and solar cell module
KR101073487B1 (en) Preparation method of silicon substrate for solar cell using optical fiber laser

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170803

Year of fee payment: 19