KR101380873B1 - 도전성 페이스팅 재료의 증착 장치 및 방법 - Google Patents

도전성 페이스팅 재료의 증착 장치 및 방법 Download PDF

Info

Publication number
KR101380873B1
KR101380873B1 KR1020127024230A KR20127024230A KR101380873B1 KR 101380873 B1 KR101380873 B1 KR 101380873B1 KR 1020127024230 A KR1020127024230 A KR 1020127024230A KR 20127024230 A KR20127024230 A KR 20127024230A KR 101380873 B1 KR101380873 B1 KR 101380873B1
Authority
KR
South Korea
Prior art keywords
pasting
substrate
plasma processing
disc
processing chamber
Prior art date
Application number
KR1020127024230A
Other languages
English (en)
Other versions
KR20120117939A (ko
Inventor
존 포스터
아난타 서브라마니
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20120117939A publication Critical patent/KR20120117939A/ko
Application granted granted Critical
Publication of KR101380873B1 publication Critical patent/KR101380873B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32458Vessel
    • H01J37/32477Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32458Vessel
    • H01J37/32477Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32495Means for protecting the vessel against plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

플라즈마 처리 챔버 내의 미립자 오염을 감소시기키 위한 장치 및 방법이 설명되어 있다. 일 실시예에서, 베이스의 상부 표면에 도포되는 도전성 페이스팅 재료 층을 가지는 고 저항성 재료로 제조되는 디스크 형태의 베이스를 포함하는 페이스팅 디스크가 제공되며, 그에 따라 페이스팅 재료 층이 베이스의 상부 표면을 부분적으로 덮는다. 페이스팅 디스크는 기판 처리 중에 스퍼터 에칭 공정을 최적화하는데 사용되는 유전체 구성 요소 상의 증착을 최소화하면서 플라즈마 처리 챔버의 내측 표면 상에 있는 폭넓은 영역 위에 도전성 페이스팅 재료를 증착하도록 스퍼터 에칭된다.

Description

도전성 페이스팅 재료의 증착 장치 및 방법 {APPARATUS AND METHOD FOR DEPOSITING ELECTRICALLY CONDUCTIVE PASTING MATERIAL}
본 발명의 실시예들은 일반적으로 반도체 웨이퍼, 태양전지 패널 및 평판형 디스플레이를 처리하는데 사용되는 기판 처리 시스템 및 챔버에 관한 것이며, 특히 플라즈마 처리 챔버 내에서 도전성 페이스팅 재료를 증착하는 것에 관한 것이다.
반도체 소자의 무결성 및 성능(semiconductor device integrity and performance)의 확보에 도움을 주기 위해서, 반도체 기판은 필름을 기판 상에 증착하기 이전에 기판 표면 상에 잔류할 수 있는 오염물 및 자연 산화물(native oxide)을 제거하기 위해 자주 세정된다. 종래의 예비세정 공정은 통상적으로, 오염물을 제거하고 자연 산화물을 노출시키기 위한 스퍼터 에칭 공정을 포함한다. 그 후 자연 산화물은 환원 반응을 사용하는 반응성 에칭 및/또는 추가의 스퍼터링 에칭에 의해 제거될 수 있다.
자연 산화물의 한 예는 실리콘 기판 또는 필름의 표면 상에 형성되는 경향이 있는 실리콘 산화물이다. 자연 산화물 층은 실리콘 기판이 산소에 노출될 때 형성되는 얇은 층(예를 들어, 약 30 Å 두께)이다. 산소 노출은 대기 상태에서 처리 챔버들 사이로 기판을 이동시킬 때, 또는 산소가 진공 챔버 내에 남아 있고 그 산소가 기판과 접촉할 때 생성될 수 있다. 금속화 공정(metallization process) 이전에, 금속 층과 하부의 실리콘 재료 사이의 접촉 저항을 낮추기 위해 실리콘 표면 상의 자연 실리콘 산화물 층을 제거하는 것이 종종 바람직하다.
스퍼터 에칭은 예를 들어, 스퍼터 증착 또는 화학 기상 증착에 의해 증착될 수 있는 금속 층을 증착하기 이전에 실리콘 필름/기판의 표면 상에 있는 자연 실리콘 산화물 층을 제거하는데 종종 사용된다. 스퍼터 에칭 공정은 통상적으로 진공 플라즈마 에칭 챔버 내에서 수행된다. 아르곤과 같은 불활성 가스가 유도 또는 용량 결합될 수 있고 양전하 이온을 생성하도록 불활성 가스를 이온화하는 플라즈마를 형성하는데 사용된다. 기판은 플라즈마 영역 근처의 기판 지지대 상에 놓이며 기판 지지대는 상기 이온들이 기판 표면 쪽으로 가속되도록 기판 지지대를 바이어스시키기 위해 RF 생성기와 같은 전력 공급원에 연결된다. 상기 이온들은 기판 표면과 충돌하며 그 충격에 의해 실리콘 산화물을 기판 표면으로부터 방출시킨다. 방출 또는 스퍼터된 재료는 통상적으로 진공 챔버로부터 배기되나 일부의 재료들은 챔버 벽 및 챔버 안쪽의 다수의 구성 요소에 증착될 수 있다. 스퍼터링 에칭이 비-선택적인 물리적 공정이므로, 스퍼터된 재료는 기판 표면에 위치된 다른 재료들을 포함할 수 있다. 최근의 예에서, 실리콘 산화물 이외에 실리콘이 스퍼터되어 스퍼터 에칭 챔버의 벽 상에 증착된다. 다른 재료들도 또한, 스퍼터 에칭의 적용에 따라 챔버 벽들에 증착될 수 있다.
에칭 중에 생성된 대부분의 스퍼터된 재료들이 스퍼터 에칭 챔버로부터 배기되지만, 챔버 안쪽의 증착물들은 시간이 지남에 따라 증가되는 경향이 있다. 증착된 필름이 더 두꺼워지면서, 응력이 필름 내부에서 증가되기 시작하며 이러한 내부 응력은 필름을 박리시켜 떨어뜨림으로써 기판을 미립자에 의해 오염시키는 결과를 초래할 수 있다. 그와 같은 오염을 방지하기 위해, 스퍼터된 재료를 고정시키고 추가의 스퍼터된 재료에 대한 점착성 표면을 제공하는 "접착제" 층으로서 역할을 하는 금속과 같은 재료로 챔버의 내측을 주기적으로 코팅할 필요가 있다. 이러한 공정을 "페이스팅(pasting)"이라 지칭한다. 챔버 표면 상에 증착된 페이스팅 재료의 층은 보통 저-응력 재료이며 기판 에칭 중에 초래될 고-응력 재료의 층들 사이의 크랙과 박리에 대한 배리어(barrier)를 형성한다.
스퍼터 에칭 챔버는 기판을 페이스팅 재료를 포함하는 페이스팅 디스크로 대체함으로써 페이스팅 재료로 처리될 수 있다. 예를 들어, 소정의 페이스팅 재료가 알루미늄이라면, 페이스팅 디스크는 기판과 크기와 형상이 유사한 알루미늄 판일 수 있다. 그 후 페이스팅 디스크는 기판 지지대 상에 놓이며 알루미늄으로 구성되는 스퍼터된 재료를 생성하고 스퍼터 에칭 챔버의 내측 표면들을 코팅하도록 스퍼터 에칭된다. 그러나, 도전성 페이스팅 재료는 다양한 유전체 챔버 구성 요소 상에도 증착될 수 있으며 이러한 증착은 챔버 구성 요소의 유전체 특성에 영향을 끼쳐서 기판 처리 중에 기판 근처의 전기장 분포의 변경을 초래한다. 기판의 표면 전반에 걸친 스퍼터 에칭의 균일성은 기판 표면을 따른 전기장 분포에 의해 일부 결정되므로 도전성 페이스팅 재료를 증착하는 공정은 에칭 공정에서 바람직하지 않은 시프트(shift)를 초래할 수 있다.
그러므로, 기판 처리 공정에 악영향을 끼치지 않으며 기판 미립자 오염을 감소시키는 도전성 페이스팅 재료를 증착하기 위한 개선된 방법 및 장치에 대한 필요성이 요구되고 있다.
본 발명은 일반적으로 플라즈마 처리 챔버 내에서 페이스팅 재료를 증착하기 위한 개선된 방법 및 장치를 제공한다. 상기 플라즈마 처리 챔버는 기판의 에칭, 세정, 또는 다른 형태의 기판 처리를 위해 채택될 수 있다.
일 실시예는 플라즈마 처리 챔버 내에서 페이스팅 재료를 증착하기 위한 페이스팅 장치를 제공한다. 상기 장치는 일반적으로, 플라즈마 처리 챔버 내에서의 사용을 위한 페이스팅 디스크를 포함하며, 상기 페이스팅 디스크는 고저항 재료의 디스크형 베이스를 포함하며, 상기 디스크에는 페이스팅 재료 층이 디스크형 베이스의 상부 표면을 부분적으로 덮어서 페이스팅 재료가 없는 에지 배제(exclusion) 영역이 상기 베이스 상에 형성되도록 상기 베이스의 상부 표면에 도포되는 페이스팅 재료가 제공된다.
다른 실시예는 페이스팅 재료를 증착하도록 구성되는 플라즈마 처리 챔버를 제공한다. 상기 챔버는 받침대를 구비한 기판 지지대 및 상기 받침대 위에 배열되는 페이스팅 디스크를 포함하며 처리 영역을 에워싸는 진공 챔버이다. 상기 페이스팅 디스크는 페이스팅 재료 층을 구비한 고저항 재료로 형성되는 디스크형 베이스이며, 상기 페이스팅 재료 층은 베이스의 상부 표면에 도포되어 페이스팅 재료 층이 베이스의 상부 표면을 부분적으로 덮음으로써 페이스팅 재료가 없는 에지 배제 영역이 베이스에 형성된다.
일 실시예에 따라 플라즈마 처리 챔버에서 페이스팅 재료를 증착하기 위한 방법은 페이스팅 재료 층 및 베이스를 갖는 페이스팅 디스크를 제공하는 단계로서, 상기 페이스팅 재료 층의 직경이 소정의 챔버 표면에 대한 페이스팅 커버리지(coverage)를 제공하면서 유전체 에지 링 상에 대한 페이스팅 재료 증착을 감소시키도록 상기 베이스 직경보다 작은 직경을 갖도록 선택되는 페이스팅 디스크를 제공하는 단계와; 페이스팅 디스크 취급 장치로부터 기판 지지 받침대로 상기 페이스팅 디스크를 이송하는 단계와; 상기 받침대를 처리 위치에 위치시키는 단계와; 페이스팅 재료를 처리 챔버 표면에 증착하도록 상기 페이스팅 재료 층을 스퍼터 에칭하는 단계와; 상기 받침대를 이송 위치에 위치시키는 단계; 및 상기 기판 지지 받침대로부터 상기 페이스팅 디스크 취급 장치로 상기 페이스팅 디스크를 이송하는 단계들을 포함한다.
본 발명의 전술한 특징들이 상세히 이해될 수 있는 방식으로, 위에서 간단히 요약된 본 발명에 대해 몇몇 실시예들이 첨부 도면에 도시된 실시예들을 참조하여 더욱 상세히 설명될 것이다. 그러나, 첨부된 도면은 단지 본 발명의 전형적인 실시예일 뿐이므로, 본 발명의 범주를 한정하는 것이로 이해해서는 안 되며 본 발명의 다른 균등한 유효한 실시예들이 허용되어야 한다고 이해해야 한다.
도 1은 본 발명의 일 실시예에 따라 본 발명을 실시하는데 사용될 수 있는 스퍼터 에칭 처리 챔버의 개략적인 횡단면도이며,
도 2a는 바이어스가 기판에 가해졌을 때 도 1에 도시된 에지 링 및 기판의 상세한 횡단면도이며,
도 2b는 스퍼터 에칭 공정 중 도 1에 도시된 에지 링 및 기판의 상세한 횡단면도이며,
도 3a는 페이팅 공정 이후의 도 1에 도시된 에지 링 및 기판의 상세한 횡단면도이며,
도 3b는 페이팅 공정 이후의 도 1에 도시된 에지 링 및 기판의 다른 실시예에 대한 상세한 횡단면도이며,
도 4a는 본 발명의 일 실시예에 따른 페이스팅 디스크의 횡단면도이며,
도 4b는 본 발명의 일 실시예에 따라 도 4a에 도시된 페이스팅 디스크의 평면도이며,
도 5a는 본 발명의 일 실시예에 따른 에지 링 및 페이스팅 디스크의 횡단면도이며,
도 5b는 본 발명의 일 실시예에 따른 에지 링 및 페이스팅 디스크의 다른 실시예에 대한 횡단면도이며,
도 6은 본 발명의 일 실시예에 따라 도 1에 도시된 챔버의 상부에 대한 횡단면도이며,
도 7a는 도 1에 도시된 챔버의 다른 실시예의 개략적인 평면도이며,
도 7b는 도 7a에 도시된 챔버의 개략적인 횡단면도이며,
도 7c는 도 7b에 도시된 챔버의 다른 실시예에 대한 개략적인 횡단면도이며,
도 7d는 도 7c에 도시된 페이스팅 디스크 및 에지 링의 개략적인 평면도이다.
이해를 촉진시키기 위해, 도면들에 있어서 공통인 동일한 구성 요소를 지칭하기 위해 가능하다면, 동일한 도면 참조부호가 사용되었다. 일 실시예의 특징들은 추가의 언급이 없다면 다른 실시예에도 적용될 수 있다고 이해해야 한다.
본 발명에서 설명되는 본 발명의 실시예들은 일반적으로, 플라즈마 처리 챔버 내의 미립자 오염을 감소시키기 위한 방법 및 장치를 제공한다. 특히, 페이스팅 공정 이후의 기판 처리 공정에 악영향을 끼침이 없이 스퍼터 에칭 처리 챔버의 구성 요소 및 표면 상에 도전성 페이스팅 재료를 증착하기 위한 페이스팅 장치 및 방법이 제공된다.
도 1은 본 발명의 일 실시예에 따라 본 발명을 실시하는데 사용될 수 있는 스퍼터 에칭 처리 챔버의 개략적인 횡단면도이다. 다른 실시예에서, 본 발명을 실시하기 위해 다른 형태의 플라즈마 처리 챔버들이 사용될 수 있다. 챔버(100)는 상부 내측 표면(122A) 및 처리 영역(119)을 에워싸는 측벽 내측 표면(122B)을 구비한 돔(104)에 의해 덮여진 챔버 본체(106)를 포함한다. 다른 실시예에서, 돔(104)은 돔(104)의 중앙 부분이 기판(101)에 가까워 기판(101)의 중앙 부분의 에칭률이 감소될 수 있도록 설계된 상부 내측 표면(122C)을 가질 수 있다. 상기 챔버(100)는 또한, 다수의 챔버 구성 요소를 에워싸는 벽(121)을 구비한 하나 또는 그보다 많은 증착 차폐물(105)도 포함하는데, 상기 차폐물들은 상기 구성 요소들과 이온화된 처리 재료들 사이의 원하지 않는 반응을 방지한다. 돔 차폐물(도시 않음)도 돔(104) 근처에 위치되어서 상부 내측 표면(122A) 및 측벽 내측 표면(122B) 상에 스퍼터된 재료가 증착되는 것을 방지할 수 있다. 상기 챔버 본체(106) 및 돔(104)은 알루미늄과 같은 금속으로 제조될 수 있다. 상기 챔버(100)는 진공 챔버이며 기판 처리 중에 대기 이하의 압력을 유지하도록 적합하게 구성될 수 있다.
처리 영역(119) 내부에는 반도체 웨이퍼일 수 있는 기판(101)을 지지하기 위한 기판 지지대(124)가 배열된다. 상기 기판 지지대(124)는 받침대(107)를 더 포함하며, 상기 받침대 위에는 기판(101)이 놓이며 상기 받침대의 지지 샤프트(112)가 (도 1에 도시된 대로의)상부 처리 위치와 하부 이송 위치(도시 않음) 사이에서의 기판 지지대(124)의 수직 운동을 제공하는 리프트 기구(113)에 연결된다. 벨로우즈 조립체(110)는 에칭 챔버(100) 내부로부터 진공 손실을 방지하면서 기판 지지대(124)의 수직 운동을 허용하는 가요성 시일을 제공하도록 기판 지지대(124)와 챔버 바닥(126) 사이에 연결된다. 기판 리프트(130)는 샤프트(111)에 연결된 플랫폼(108)에 장착되는 리프트 핀(109)을 포함하며, 상기 샤프트는 기판(101)이 받침대(107)로부터 제거되거나 받침대에 위치될 수 있도록 기판 리프트(130)를 상승 및 하강시키기 위한 제 2 리프트 기구(132)에 연결된다. 상기 받침대는 리프트 핀(109)을 수용하기 위한 관통 구멍(120)을 포함한다. 벨로우즈 조립체(131)는 기판 리프트(130)의 수직 운동 중에 챔버 진공을 유지하는 가요성 시일을 제공하도록 상기 기판 리프트(130)와 챔버 바닥(126) 사이에 연결된다.
상기 챔버(100)는 챔버(100)를 배기시키는데 사용되는 드로틀 밸브(도시 않음)와 진공 펌프(도시 않음)를 포함하는 진공 시스템(114)에 연결 및 유체 연통된다. 챔버(100) 내측의 압력은 드로틀 밸브 및/또는 진공 펌프를 조정함으로써 조절될 수 있다. 상기 챔버(100)는 또한, 예를 들어 아르곤과 같은 하나 또는 그보다 많은 가스들을 에칭 처리를 위한 에칭 챔버(100)에 공급할 수 있는 가스 공급원(118)에 연결 및 유체 연통된다.
기판(101)을 스퍼터 에칭시키기 위한 소정의 플라즈마를 생성하기 위해, 상기 받침대(107)는 RF 동조기(116) 및 RF 전력 공급원(117)에 연결된다. 상기 받침대(107)는 기판 지지 표면 근처에 배열되는 전극(도시 않음)을 포함할 수 있으며 상기 전극은 하나 또는 그보다 많은 RF 동조기(116) 및 하나 또는 그보다 많은 RF 전력 공급원(117)에 연결될 수 있다. 상기 받침대(107)는 접지(115)에 연결되는 챔버 본체(106) 및 돔(104)으로부터 전기 절연되는 RF 캐소드로서의 기능을 한다. 아르곤과 같은 처리 가스가 가스 공급원(118)으로부터 에칭 챔버(100)의 내측으로 도입되며 상기 가스 압력은 플라즈마 점화를 위한 예정 값으로 조정된다. 플라즈마(102)는 RF 전력이 받침대(107)로 분배될 때 용량 결합을 통해 처리 영역(119) 내에서 점화된다. RF 동조기(116)는 RF 전력 공급원(117)으로부터 플라즈마(102)로 전력 전달의 효율성을 개선하기 위해 조정 또는 사전 설정될 수 있다. 플라즈마 공급원을 제공하는 것 이외에도, RF 전력 공급원(117)도 바이어스를 받침대(107)에 인가함으로써 플라즈마(102) 내의 양전하 이온들이 기판(101)의 표면으로 가속되어 기판 표면이 스퍼터 에칭된다.
RF 전력 공급원(117)은 13.56 ㎒의 주파수에서 전력을 제공할 수 있으나, 다른 주파수도 사용될 수 있다. 일 실시예에서, 두 개의 주파수가 받침대(107)를 구동시키는데 사용될 수 있다. 보다 낮은 주파수가 바이어스를 구동시킴으로써 이온 에너지를 구동시키는데 사용될 수 있으며 보다 높은 주파수가 플라즈마를 생성하고 플라즈마 에너지를 구동하는데 사용될 수 있다.
기판(101) 표면에서의 에칭 균일도는 처리 중의 챔버(100) 압력에 일부 의존할 수 있으며, 그 압력은 바람직하게 약 0.5 mTorr 내지 약 100 mTorr 범위로 유지된다. 상기 압력은 진공 시스템(114)을 조정함으로써 제어될 수 있다. 전술한 바와 같이, 에칭 균일도는 또한, 기판 표면 근처의 전기장 분포에 의해서도 일부 결정된다. 전기장이 기판 표면을 따라 불균일하며, 에칭률도 기판 표면을 따라 불균일해지는 경향이 있다. 전기장의 불균일함은 특히 기판의 에지 근처에서 나타나는데, 이는 전하가 예리한 에지 또는 반경을 따라 집중되며 이에 따라 기판 에지 근처에서 보다 높은 에칭률을 초래하기 때문이다. 이러한 "에지 효과"를 경감시키는데 도움을 주기 위해, 유전체 재료로 제조된 에지 링(103)이 받침대(107) 상에 기판(101)의 에지들을 에워싸도록 배열된다. 상기 에지 링(103)은 스퍼터 에칭 중에 이온 플럭스(flux)의 일부를 차단하여 기판(101)의 에지 근처에 더욱 균일한 전기장을 제공하는데 도움을 준다. 상기 에지 링(103)은 석영, 알루미늄 산화물, 또는 다른 유전체 재료로 제조될 수 있다.
도 2a는 바이어스가 바이어스된 받침대(107)에 의해 기판(101)에 인가될 때 도 1에 도시된 에지 링(103) 및 기판(101)을 상세히 도시하는 횡단면도이다. 전기장은 시간 변동 바이어스(time-varying bias)가 RF 전력 공급원(117)에 의해 받침대(107)로 제공되는 그 순간에 기판(101)의 상부 표면(204) 근처에 도시된 자기선(201: electric field line)에 의해 표시되어 있다. 다른 실시예에서, 상기 바이어스는 DC 전력 공급원에 의해 제공될 수 있다. 자기선(201)에 의해 나타낸 바와 같은 전기장은 기판 상부 표면(204)의 평탄한 표면적 전반에 걸친 아주 균일한 전하 분포로 인해 기판의 기판 상부 표면(204) 위에서 아주 균일할 수 있다. 그러한 균일성은 기판 상부 표면(204)에 대략 수직한 평행한 자기선(201)을 생성하는 경향이 있다. 그러나, 기판 에지(202)에서 상기 표면적은 현저히 감소되며 전하 농도는 기판 에지(202) 근처에서 자기선(201)의 수렴으로 인해 증가할 수 있다. 자기선(201)의 수렴은 코너(211) 근처에 특히 나타난다. 기판 에지(202)가 실제로 둥글지만(코너를 갖지 않지만), 자기선(201)은 작은 반경을 갖는 표면을 따라 또한 수렴될 수 있다. 기판 에지(202) 근처에의 에지 링(103)의 위치선정은 기판 에지(202)에서의 자기선(201) 수렴을 제한 또는 최소화할 수 있으나 도 2a에 도시한 바와 같이 자기선(201)의 "에지 효과"를 전체적으로 제거할 수 없다.
도 2b는 스퍼터 에칭 공정 중에 도 1에 도시된 유전체 링과 기판을 상세히 도시하는 횡단면이다. 예를 들어, 아르곤 이온과 같은 양전하 이온(207)이 플라즈마(102)에 의해 제공된다. 바이어스된 기판(101)은 기판 상부 표면(204)과 기판 에지(202) 근처에 자기선(201)을 가진다(도 2a 참조). 양전하 이온(207)은 자기선에 의해 가속되며 자기선(201)의 방향으로 이동한다. 기판 에지(202)로부터 멀어지면, 전기장은 아주 균일지며 양전하 이온(207)은 기판 상부 표면(204)에 대략 수직한 방향으로 기판 상부 표면(204) 쪽으로 가속된다. 예를 들어, 양전하 이온(207)은 기판 상부 표면(204)(충돌 표면) 근처에 있는 자기선(201)에 접하는 충돌 궤적 선(203)을 따라 이동한다. 양전하 이온(201)은 충돌 표면과 충돌 궤적선(203) 사이의 각도로서 정의될 수 있는 충돌 각도(β)로 충돌 지점(210A)에서 기판(101) 상부 표면(204)과 충돌한다. 이러한 예에서, 충돌 각도(β)는 기판 에지(202)에서는 없어지며 대략 90도일 수 있다. 충돌력에 의해 방출 궤적(205)을 따라 방출되는 스퍼터된 재료(206)에 의해 나타낸 바와 같이 기판 상부 표면(204)으로부터 재료를 방출 또는 스퍼터링 시킨다. 방출 각도(α)는 상기 충돌 궤적선(203)과 상기 충돌 표면 근처의 방출 궤적(205) 사이의 각도로서 정의된다. 이온 충돌로 인한 재료의 방출 또는 제거는 스퍼터 에칭으로서 지칭된다. 재료의 제거률 또는 에칭률은 예를 들어, 양전하 이온(207)의 질량, 플라즈마(102)의 이온 밀도, 및 전기장의 세기와 같은 다수의 변수들에 의존할 수 있다. 방출 궤적(205)은 방출된 재료가 통상적으로 비이온화되고 전기장에 의해 영향을 받지 않기 때문에 직선 또는 시선(line of sight) 궤적에 근접할 수 있다. 스퍼터된 재료(206)의 궤적은 가스 원자/분자 또는 이온과의 충돌 이후에 방향을 변경할 수 있으나 충돌과 충돌 사이의 궤적은 대략 시선에 근접한다.
기판 에지(202) 근처에서 일부의 전기장 자기선(201)은 수렴되며 그로 인해 일부 양전하 이온(207)이 기판 에지(202) 쪽으로 가속되어서 도 2b에 도시한 바와 같이 충돌지점(210B)에서 기판 에지(202)와 충돌한다. 충돌 각도(β)는 통상적으로 90도 미만일 수 있으나 방출 각도(α)는 상부 표면(140A), 측벽 표면(140B), 및 에지 링의 하부 표면(140C)과 같은 표면들 근처에 스퍼터된 재료(206)가 증착될 수 있게 하는 폭넓은 범위의 값들을 가질 수 있다. 대부분의 증착을 수용할 수 있는 표면들은 하나 또는 그보다 많은 잠재적인 이온 충돌 지점들로부터 방출 궤적(205)을 인터셉트(intercept)할 수 있는 표면들이다. 증착은 또한 표면에 증착되기 이전에 챔버 표면에 여러 번 튀어 오르게 하는 스퍼터된 재료(206)로부터 발생할 수 있으나, 어떠한 차단 표면에 의해 튀어 오르지 못하고 수용 표면에 대해 직접적인 직선 또는 시선 궤적을 따르는 스퍼터된 재료(206)는 대부분이 수용 표면 상에 증착될 수 있다. 그러나, 증착 정도 또한 수용 표면에 대한 스퍼터된 재료(206)의 점착성에 의존할 뿐만 아니라 스퍼터된 재료가 표면 상에 증착되기 이전에 스퍼터된 재료의 일부를 제거할 수 있는 챔버 진공 시스템(114)의 배기 라우팅(exhaust routing)에도 의존한다.
에지 링(103)은 또한 기판 상부 표면(204)에 수직하지 않고 기판 에지(202) 쪽으로 지향된 궤적을 따라 이동하는 이온을 차단함으로써 기판의 표면과 일부 이온들이 충돌하는 것을 방지할 수도 있다. 도 2b를 참조하면, 양전하 이온(207)들은 충돌 지점(210C)에서 에지 링(103)의 상부 표면(140A)과 충돌한다. 기판(101)과 에지 링(103) 사이에는 갭(219)이 존재할 수 있다. 이해할 수 있듯이, 갭(219)을 좁게 및/또는 기판 상부 표면(204)에 비해 상부 표면(140A)을 상승시킴으로써, 에지 링(103)은 더 많은 이온들을 차단할 수 있으며 그에 따라 스퍼터된 재료(206)가 에지 링(103)의 표면들 상에 증착되는 것을 더 많이 방지할 수 있다.
전술한 바와 같이, 스퍼터 에칭은 기판 표면 상의 자연 실리콘 산화물을 제거하는데 종종 사용된다. 본 실시예에서 스퍼터된 재료(206)는 주로 실리콘 산화물이나 약간의 실리콘도 포함할 수 있으며, 이들 재료는 상부 및 측벽 내측 표면(122A,122B) 및 에지 링(103)에 대해 전술한 표면들과 같은 챔버(100)의 다수의 표면 상에 증착될 수 있다. 스퍼터 에칭 적용에 따라, 다른 재료도 챔버 표면 상에 증착될 수도 있다.
스퍼터된 재료(206)가 기판(101)의 잠재적인 미립자 오염의 원인이 되는 것을 방지하기 위해, 상기 챔버(100)는 챔버(100)의 내측 표면들을 페이스팅 재료로 코팅하는 페이스팅 재료를 사용하여 주기적으로 처리될 수 있다. 상기 페이스팅 재료는 바람직하게, 페이스팅 재료가 오염원 및 챔버(100) 내측의 표면들에 잘 부착되거나, 이와는 달리 페이스팅 재료 자체가 미립자 오염원이 될 수 있도록 있도록 선택된다. 또한, 페이스팅 재료는 바람직하게, 페이스팅 재료가 낮은 내부 응력을 가지며 스퍼터된 재료(206)에 잘 부착되며, 추가로 스퍼터된 재료(206)에 대한 부착 층으로서의 역할을 하며, 이전에 증착된 스퍼터된 재료(206)의 박층화 및 박리화를 방지하도록 선택된다.
금속 페이스팅 재료는 몇몇 페이스팅 적용예에 바람직할 수 있는데, 이는 몇몇 금속이 높은 연성과 가단성을 가지며 낮은 응력을 갖는 경향이 있기 때문이다. 또한, 다수의 챔버 구성 요소 및 표면들은 종종 금속으로 제조되어서 다양한 형태의 금속 페이스팅 재료에 대한 양호한 부착성을 제공할 수 있다. 금속 페이스팅 재료는 코팅될 표면을 포함하는 재료에 대한 양호한 부착성 및 박층화 및 박리화에 저항하는 페이스팅 재료 층을 형성할 수 있는 능력과 같은 페이스팅 재료의 바람직한 특성에 기초하여 선택될 수 있다. 전술한 바와 같이, 후자의 특성은 높은 연성 또는 가단성 금속 페이스팅 재료에 의해 제공되며 낮은 내부 응력을 갖는 페이스팅 금속 재료를 제조할 수 있게 한다.
도 3a는 페이스팅 공정 이후의 도 1에 도시된 에지 링(103)과 받침대(107)에 대한 상세한 횡단면도이다. 기판(101)은 챔버(100)의 내측 표면 상에 페이스팅 재료용으로 사용되는 페이스팅 디스크(300)로 대체되었다. 페이스팅 디스크(300)는 금속 페이스팅 디스크(300)가 기판 취급 로봇을 사용하여 챔버(100)로 그리고 상기챔버로부터 이송될 수 있도록 기판(101)과 대략 동일한 크기와 형상을 가지는 금속 판을 포함할 수 있다. 페이스팅 디스크(300)는 페이스팅 적용에 바람직한 하나 또는 그보다 많은 금속 및/또는 금속 합금을 포함할 수 있다.
챔버(100)의 내측 표면 상에 금속 페이스팅 재료를 증착하기 위해, 페이스팅 디스크(300)가 스퍼터 에칭되며 스터퍼된 재료(206)가 도 2b에 도시되고 기판(101)에 대해 설명한 것과 유사한 방식으로 페이스팅 디스크 상부 표면(304) 및 페이스팅 디스크(300)의 다른 노출 표면으로부터 방출된다. 그러나, 도전성 페이스팅 디스크(300)는 스퍼터 에칭 공정 중에 기판 에지(202)에서의 전하 농도에 비해서 페이스팅 디스크 에지(302) 근처에서 보다 큰 전하 농도를 가질 수 있음으로써, 페이스팅 디스크 에지(302)에서 자기선(201)이 더 많은 수렴 경향을 가지며, 이는 스퍼터 에칭률을 증가시킴으로써 페이스팅 디스크 에지(302) 근처에서의 스퍼터된 재료(206)의 증착률을 증가시킨다.
도 3a를 참조하면, 스퍼터된 재료(206)는 에지 링(103)의 하나 또는 그보다 많은 표면 상에 증착물(301)을 형성할 수 있으며, 그러한 금속 증착물(301)은 챔버(100)의 반복된 페이스팅 처리 이후에 시간이 지남에 따라 증가될 수 있다. 금속 증착물(301)은 에지 링(103)의 상부 표면(140A), 측벽 표면(140), 및 하부 표면(140C) 상에 형성될 수 있다. 하부 표면(140C)은 보다 적은 금속 증착물(301)을 수용할 수 있는데, 이는 하부 표면이 하부 에지 링(103)의 상부 표면(140A) 및 측벽 표면(140B)만큼 스퍼터된 재료(206)에 노출되지 않기 때문이다. 에지 링(103)의 외측 표면(140D) 및 내측 표면(140E)은 스퍼터된 재료(206)를 거의 수용하지 않는데, 이는 이들 표면이 페이스팅 디스크(300)로부터 방출되는 재료에 대한 시선 궤적에 노출되지 않기 때문이다.
도 3b는 페이스팅 공정을 위한 구성된 도 3a에 도시된 받침대 및 에지 링의 다른 실시예에 대한 상세한 횡단면도이다. 받침대(107)의 주변부 주위에 배열된 에지 링(103)은 도 3b에 도시된 직사각형 횡단면에 의해 나타낸 바와 같은 상이한 형상을 가질 수 있으나, 에지 링(103)의 하나 또는 그보다 많은 표면들은 일반적으로 상부 표면(140A)과 같은 상기 표면들 상에 금속 증착물(301)을 형성할 수 있는 스퍼터된 재료(206)에 노출될 것이다.
에지 링(103) 상의 금속 증착물(301)의 존재는 기판 에지(202) 근처에 있는 전기장 분포를 변경시키는 경향이 있는데, 이는 에지 링(103)의 표면 전도성이 금속 증착물(301)에 의해 변경되기 때문이다. 또한, 금속 증착물(301)은 챔버(100)의 각각의 페이스팅 처리 이후에 형상과 크기를 변경시킬 수 있으며 이는 기판 에지(202) 근처의 전기장 분포에 대한 예상치 못한 변경을 생성할 수 있다. 스퍼터 에칭 공정에 있어서 바람직하지 않은 시프트를 방지하기 위해, 에지 링(103) 상의 도전성 재료의 증착을 최소화하는 것이 바람직하다.
도 4a는 본 발명의 실시예에 따른 페이스팅 디스크의 횡단면도이다. 페이스팅 디스크(400)는 하나보다 많은 재료로 제조되는 복합 디스크이다. 페이스팅 디스크(400)는 베이스(400) 및 상기 베이스(402)의 상부 표면(406)에 도포되는 페이스팅 재료 층(401)을 포함한다. 페이스팅 재료(401)는 도전성인 페이스팅 재료를 포함한다. 다른 실시예에에서, 페이스팅 재료는 비도전성 또는 전기 절연성일 수 있다. 페이스팅 재료(401)는 베이스(402)를 마스킹하고 아아크 스프레이, 스퍼터링, 또는 상기 베이스(402)를 페이스팅 재료(401)로 코팅할 수 있는 다른 증착 방법과 같은 적합한 증착 공정을 사용하여 페이스팅 재료를 증착함으로써 도포될 수 있다. 다른 실시예에서, 페이스팅 재료 층(401)은 적합한 접착 공정을 사용하여 베이스(402)에 도포되는 얇은 시이트 또는 디스크 형태의 페이스팅 재료를 포함할 수 있다.
페이스팅 재료 층(401)은 페이스팅 공정 중에 스퍼터 에칭되는 층 상부 표면 (404)을 가진다. 페이스팅 재료 층(401)은 층 상부 표면(404)으로부터 베이스 상부 표면(406)으로 측정된 층 두께(T1)를 가지며, 상기 베이스(402)는 베이스 상부 표면(406)으로부터 베이스 바닥 표면(409)으로 측정된 베이스 두께(T2)를 가진다. 상기 층 두께(T1)는 약 1 ㎛ 내지 약 100 ㎛ 범위일 수 있으며, 상기 베이스 두께(T2)는 약 0.5 ㎛ 내지 약 5 ㎛ 범위일 수 있으나, 다른 두께 값도 사용될 수 있다. 페이스팅 디스크(400)는 개별 층과 베이스 두께(T1,T2)의 대략 합인 전체 두께(T)를 가진다.
도 4b는 본 발명의 일 실시예에 따른 도 4a에 도시된 페이스팅 디스크(400)의 평면도이다. 페이스팅 재료 층(401)은 층 에지 표면(407)에 대해 측정된 층 직경(D1)을 가지며, 베이스(402)는 베이스 에지 표면(408)에 대해 측정된 베이스 직경(D2)을 가진다. 페이스팅 재료 층(401)은 에지 배제 폭(410)을 가지며 페이스팅 재료가 없는 에지 배제 영역(403)이 생성되도록 도포된다. 베이스 직경(D2)은 층 직경(D1) 더하기 두 배의 에지 배제 폭(410)의 합과 대략 동일하다. 층 직경(D1)은 베이스 직경(D2) 보다 적으며 베이스 직경에 대한 상기 층의 비(D1/D2)는 약 0.4 내지 약 0.98 범위일 수 있다. 다른 실시예에서, 상기 직경 비(D1/D2)는 약 0.7 내지 약 0.98 범위일 수 있다. 페이스팅 디스크(400)의 베이스 직경(D2)은 약 200 mm 내지 300 mm 범위일 수 있다. 다른 실시예에서, 상기 베이스 직경(D2)은 300 mm를 초과할 수 있다. 또 다른 실시예에서, 페이스팅 "디스크"(400)는 타원형, 정사각형, 직사각형, 또는 다른 형상과 같은 상이한 형상을 가지는 페이스팅 재료 층(401)과 베이스(402)를 포함할 수 있으며, 예를 들어 원형 또는 디스크 형상의 베이스(402) 위에 정사각형 페이스팅 재료 층(401)과 같은 상이한 형상들이 조합될 수 있다.
베이스(402)는 석영, 산화 알루미늄(Al2O3), 실리콘(예를 들어, 진성 실리콘), 산화 실리콘(예를 들어, SiO2), 세라믹 또는 다른 적합한 고저항 재료와 같은 유전체 또는 고저항 재료로 제조될 수 있다. 페이스팅 재료 층(401)용으로 사용된 페이스팅 재료는 소정의 페이스팅 적용에 따라 변화될 수 있다. 일 실시예에서, 페이스팅 재료 층(401)은 예를 들어, 알루미늄, 구리, 은, 또는 금과 같은 하나 또는 그보다 많은 금속 및/또는 금속 합금을 포함한다. 다른 실시예에서, 다른 도전성 재료들이 페이스팅 재료 층(401)용으로 사용될 수 있다. 또 다른 실시예에서, 페이스팅 재료 층(401)은 비도전성 또는 전기 절연성 재료를 포함할 수 있다.
도 5a는 본 발명의 일 실시예에 따른 에지 링(103)과 페이스팅 디스크(400)의 횡단면도이다. 페이스팅 디스크(400)는 받침대(107) 상에 배열되며 페이스팅 디스크(400)는 페이스팅 공정 중에 스퍼터 에칭된다. 페이스팅 재료 층(401)은 층 직경(D1A)를 가지며 베이스(402)는 베이스 두께(D2A)를 가진다. 도전성 페이스팅 재료는 층 상부 표면(404)에서 스퍼터 에칭되며 또한 페이스팅 재료 층(401)의 층 에지 표면(407)에서 스퍼터 에칭될 수도 있다. 유사하게, 유전체 재료는 베이스 상부 표면(406) 및 베이스 에지 표면(408)에서 베이스(402)로부터 스퍼터링될 수 있다. 양전하 이온(207)은 층 에지 표면(407) 및 층 상부 표면(404)에 또는 그 근처에 위치된 충돌 지점(510)에서 페이스팅 재료 층(401)과 충돌한다. 페이스팅 재료는 충돌 지점(510)으로부터 방출되며 방출 궤적(506)(직선 화살표)과 차단된 방출 궤적(505)(점선 화살표)을 따라 시선 궤적으로 이동한다. 차단된 방출 궤적(505)을 따라 방출되는 페이스팅 재료는 베이스(402)에 의해 차단 또는 인터셉트되며 에지 링(103) 상에 증착되지 않는다. 방출 궤적(506)을 따라 방출되는 페이스팅 재료는 베이스(402)에 의해 차단되지 않으며 페이스팅 재료가 에지 링(103)의 어떤 표면에 의해 인터셉트됨이 없이 에지 링(103)을 지나 이동한다.
페이스팅 재료 층(401) 상의 충돌 지점(510)은 페이스팅 재료 층(401) 상의 임의의 이온 충돌 위치에 대해, 방출된 페이스팅 재료가 베이스(402)에 의해 인터셉트 또는 차단되는 궤적을 따라 이동하거나 에지 링(103)의 임의의 표면에 의해 차단됨이 없이 베이스(402)를 지나 이동되도록 층 직경(D1A)의 원 상에 있는 지점들의 궤적을 나타낸다. 환언하면, 층 직경(D1A), 에지 배제 폭(410), 층 두께(T1), 및 베이스 두께(T2)와 같은 페이스팅 디스크(400)의 기하학적 변수들에 대한 값들은 직선 또는 시선 궤적을 따르는 스퍼터된 페이스팅 재료가 에지 링(103)의 어떤 표면 상에도 증착되지 않도록 특정 에지 링(103) 형상에 대해 적합하게 선택될 수 있다. 일부 스퍼터된 페이스팅 재료들이 다중 챔버(100) 표면에 바운드 및/또는 에지 링(103) 상에 증착되기 이전에 가스 원자/분자 또는 이온을 산란시키지만, 페이스팅 재료 층(401)의 표면 상에 있는 지점으로부터 시작하는 직선 또는 시선 궤적을 갖는 페이스팅 재료로부터 증착의 제거 또는 감소는 에지 링(103) 상에 증착되는 페이스팅 재료의 양을 상당히 감소시킬 수 있다.
도 5a를 참조하면, 한계 거리(d)는 에지 링(103)의 상부 표면(140A)과 베이스 상부 표면(406) 사이에서 측정된다. 한계 거리(d)는 에지 링(103)의 상부 표면(140A)에 의해 방출 궤적(506)이 인터셉트되는 것을 방지하는데 필요한 최소거리이다. 한계 거리(d)가 에지 링(103)의 피쳐(feature)(상부 표면(140A))를 기준으로 하므로, 페이스팅 디스크(400)의 기하학적 변수에 대한 값의 선택은 페이스팅 재료 층(401)으로부터 시선 궤적을 따르는 스퍼터된 페이스팅 재료에 대한 에지 링(103) 상에서의 증착이 거의 또는 전혀 발생하지 않는 조건을 만족시키기 위해 에지 링(103)의 다양한 피쳐의 위치에 부분적으로 기초하여 선택된다고 이해될 수 있다. 페이스팅 디스크(400)의 기하학적 변수는 기판 처리 영역 근처에 위치되는 다른 챔버 구성 요소 상의 페이스팅 재료의 증착을 최소화하도록 선택되며, 에지 링(103)은 단지 그와 같은 구성 요소의 단지 한 예일 뿐이다.
에칭 적용에 따라서, 일부의 도전성 페이스팅 재료가 허용 한계치를 초과하는 스퍼터 에칭 공정을 시프팅함이 없이 에지 링(103) 상에 증착될 수 있으며, 그에 따라 페이스팅 디스트(400)의 기하학적 변수들에 대한 허용 수치 범위가 증가될 수 있다. 예를 들어, 에지 링(103)의 외측 표면(140D) 근처에 있는 상부 표면(140A)에서 제한된 양의 도전성 재료의 증착은 기판 에지(202) 근처의 전기장 분포에 대한 최소 효과를 가질 수 있으며, 그에 따라 스퍼터 에칭 공정은 층 직경(D1)에 대한 보다 큰 수치 범위의 허용 한도 내에서 유지될 수 있다.
페이스팅 디스크(400)의 스퍼터 에칭 중에, 베이스(402)도 스퍼터되며 베이스 재료는 에지 링(103) 및 다른 챔버 표면과 구성 요소 상에 증착될 수 있다. 베이스 재료가 유전체 또는 고저항성 재료이므로, 증착된 베이스 재료는 에지 링(103)과 다른 챔버 구성 요소들에 영향을 끼치지 않아서 스퍼터 에칭 공정에서 바람직하지 않은 시프트가 없게 된다. 그러나, 챔버(100)의 다중 페이스팅 처리는 차단된 방출 궤적(505)을 따라 베이스 상부 표면(406) 상에 증착되는 페이스팅 재료로 인해 베이스 상에 도전성 페이스팅 재료의 증가를 초래할 수 있다. 베이스(402) 상의 도전성 페이스팅 재료의 증가는 페이스팅 처리 중에 에지 링(103) 상의 도전성 페이스팅 재료의 바람직하지 않은 증착을 초래할 수 있는 페이스팅 디스크(400)의 에지 배제 폭(410)을 효과적으로 감소시킬 수 있다. 그러므로 페이스팅 디스크(400)는 에지 배제 영역(403)을 페이스팅 재료가 없는 상태로 유지하고 에지 링(103) 상의 페이스팅 재료의 바람직하지 않은 증착을 방지하기 위해 주기적으로 교체 또는 세정되어야 한다. 또한, 페이스팅 디스크(400)는 다중 페이스팅 처리 이후에 페이스팅 재료의 증착으로 인해 주기적으로 대체될 수 있어야 한다.
도 5b는 본 발명에 따른 페이스팅 디스크(400) 및 에지 링(103)의 다른 실시예에 대한 횡단면도이다. 페이스팅 재료 층(401)은 층 직경(D1B)을 가지며 베이스(402)는 베이스 직경(D2B)을 가진다. 상기 에지 링(103)은 베이스 상부 표면(406)에 대해 상부 표면(140A)을 낮추는 상이한 횡단면 프로파일을 가지며 한계 거리(d)는 증가된다. 비교의 목적으로, 상기 받침대(107) 직경, 베이스 직경(D2B), 및 층과 베이스 두께(T1,T2)는 도 5a로부터 변경되지 않은 상태를 유지하며, D2A = D2B 이다. 증가된 한계 거리(d)는 보다 큰 층 직경(D1B)[그리고 보다 작은 에지 배제 폭(410)]을 가능하게 하여 방출 궤적(506)이 에지 링(103)의 상부 표면(140A)에 의해 인터셉트되는 것을 여전히 방지하면서 D1B/D2B > D1A/D2A가의 관계가 됨을 주목해야 한다. 도 5a 및 도 5b에 도시된 바와 같이, 에지 링(103) 상에 스퍼터된 도전성 재료의 증착을 방지하는데 필요한 에지 폭(410)은 에지 링(103) 상의 다양한 피쳐(feature)의 위치에 일부 의존한다.
도 6은 본 발명의 일 실시예에 따라 도 1에 도시된 챔버(100)의 상부에 대한 개략적인 횡단면도이다. 페이스팅 디스트(400)는 처리 위치에 있는 받침대(107) 상에 배열된다. 페이스팅 재료 층(401)의 층 상부 표면(404)은 돔(104)의 상부 내측 표면(122A)으로부터의 거리(H)이다. 페이스팅 재료 층(401)은 에지 표면(607A)에 대해 측정된 층 직경(D1A)을 가진다. 충돌 지점(601A)은 층 상부 표면(404)과 에지 표면(607A)에 위치되며 스퍼터 에칭 중에 이온들을 수용한다. 도전성 재료는 분산 각도(γ)를 통해 충돌 지점(601A)으로부터 방출되어 방출 궤적(실선 화살표)를 따라 시선 궤적으로 이동하며 도전성 재료가 페이스팅 공정 중에 증착될 수 있는 상부 내측 표면(122A), 측벽 내측 표면(122B), 증착 차폐물(105)과 같은 챔버(100)의 다양한 내측 표면들과 충돌한다. 일부의 방출된 도전성 재료는 하나의 방출 궤적(603A)을 따라 이동하여 돔(104)의 측벽 내측 표면(122B) 상의 지점(605A)에 증착될 수 있다.
명확함을 위해, 충돌 지점(601A)에 대한 단지 두 개의 시선 방출 궤적(603A)만이 도시되었지만, 시선 방출 궤적(603A)에 대한 방향 범위를 나타내는 분산 각도(γ)로 나타낸 바와 같이 충돌 지점(601A)에 대한 다수의 시선 방출 궤적(603A)이 가능할 수 있다. 또한, 분산 각도(γ)는 충돌 지점(601A)에 관한 시선 방출 궤적(603A)에 대한 가능한 방향(2차원으로)의 전체 범위를 나타내는 전체 분산 각도(2γ)의 단지 반이다. 전체 분산 각도(2γ)는 페이스팅 재료 층(401)의 에지 표면(607A)과 관련한 이온 충돌 지점의 위치에 따라 0도 내지 180 또는 그보다 큰 범위일 수 있다.
제 2 충돌 지점(601B)은 페이스팅 재료 층(401)이 에지 표면(607B)에 대해 측정된 보다 큰 층 직경(D1B)을 가질 때의 경우에 대해 도 6에 도시되어 있다. 도전성재료는 분산 각도(γ)를 통해 충돌 지점(601B)으로부터 방출되어 방출 궤적(603B)(점선 화살표)을 따라 시선 궤적으로 이동한다. 비교를 위해, 충돌 지점(601B)은 페이스팅 재료 층(401)과 관련한 지점(601A)와 동일한 위치를 가지며, 단지 방출 궤적(603A)에 평행한 방출 궤적(603B)만이 도시되어 있다. 방출된 도전성 페이스팅 재료는 하나의 방출 궤적(603B)을 따라 이동하며 측벽 내측 표면(122B) 상의 지점(605B)에서 증착된다. 페이스팅 재료 층(401)의 층 직경(D1A)로부터 층 직경(D1B)으로의 증가는 지점(605B)이 거리(X)만큼 측벽 내측 표면(122B)에 있는 지점(605A) 아래에 있도록 방출 궤적(603B)을 낮춰서, 돔(104)과 챔버(100)의 보다 큰 내측 표면적은 페이스팅 디스크(400) 상의 페이스팅 재료 층(401)의 직경을 증가시킴으로써 페이스팅 공정 중에 페이팅 재료에 의해 더욱 효과적으로 덮일 수 있음에 주목해야 한다.
도 6은 또한, 층 상부 표면(404)으로부터 돔(104)의 내측 표면(122A)까지의 거리(H)를 증가시킴으로써 방출 궤적(603A)이 지점(605B)으로 하강되며, 또한 거리(H)를 증가시킴으로써 돔(104)의 내측 표면에 대한 페이스팅 재료의 증착 커버리지 영역도 증가시킬 수 있음을 도시한다. 그러나, 상기 거리(H)는 돔(104)의 형상 및 스퍼터 에칭 중에 층 상부 표면(404)에 대한 플라즈마(102) 근접 요건에 의해 일부 결정되어서, 페이스팅 공정 중에 거리(H)의 값에 대한 조절이 제한될 수 있다.
미립자 오염의 위험을 감소시키기 위해 기판(101) 위 또는 근처에 배열되는 챔버(100) 표면들에 대한 페이스팅 커버리지의 영역을 증가시키는 것이 일반적으로 바람직하므로, 페이스팅 디스크(400)의 층 직경(D1)은 에지 링(103) 상의 페이스팅 재료의 증착을 여전히 방지 또는 최소화하면서 큰 페이스팅 커버리지 영역을 제공하는 값을 갖도록 선택될 수 있다. 페이스팅 처리 공정을 더욱 용이하게 하기 위해, 페이스팅 디스크(400)는 기판 취급 로봇(도시 않음)을 사용하여 챔버로 그리고 챔버로부터의 이송을 위한 적합한 크기와 형상을 가질 수 있다. 또한, 상기 챔버(100)는 페이스팅 디스크(400)가 기판(101) 처리 중에 챔버(100) 내에 유지될 수 있도록 변경될 수 있다.
도 7a는 도 1에 도시된 챔버의 다른 실시예에 대한 개략적인 횡단면도이다. 챔버(100)는 셔터 아암 하우징(701), 셔터 아암(702), 및 셔터 아암 샤프트(703)를 포함하는 셔터 장치(700)를 포함하도록 적합하게 구성될 수 있다. 셔터 아암 하우징(701)은 셔터 아암 하우징(701)과 챔버 본체(106) 사이에 진공 시일이 존재하도록 챔버 본체(106)에 연결된다. 셔터 아암(702)은 하우징 위치(A)와 챔버 위치(B) 사이에서 셔터 아암(702)이 회전할 수 있도록 셔터 아암 샤프트(703)에 연결된다. 회전 작동기(도시 않음) 또는 다른 적합한 수단이 셔터 아암 샤프트(703)의 한 단부에 연결될 수 있어서 하우징 위치(A)와 챔버 위치(B) 사이에서 셔터 아암(702)이 회전될 수 있게 한다. 셔터 아암(702)은 페이스팅 디스크(400)가 리프트 핀(109)(도 7b 참조)으로 그리고 리프트 핀으로부터 이송될 수 있도록 페이스팅 디스크(400)를 수용 및 지지하도록 적합하게 구성된다.
도 7b는 도 7a에 도시된 챔버의 개략적인 횡단면도이다. 기판(101) 처리 중에, 셔터 아암(702)은 셔터 아암 하우징(701) 내측의 하우징 위치(A)에서 페이스팅 디스크(400)를 지지한다. 기판(101) 처리 이후에, 기판 지지대(124)는 리프트 기구(113)에 의해 이송 위치로 하강된다. 그 후 기판 리프트(130)는 플랫폼(108)과 리프트 핀(109)을 상승시켜서 리프트 핀(109)이 기판(101)과 접촉하고 기판(101)을 받침대(107)로부터 들어올려 기판 취급 로봇 블레이드(도시 않음)가 챔버(100)로 진입하여 기판(101)의 하부로 이동할 수 있다. 기판 리프트(130)는 그 후 기판(101)이 리프트 핀(190)으로부터 기판 취급 로봇 블레이드로 이송되도록 교환 위치로 조금 하강할 수 있다. 기판 취급 로봇 블레이드는 그 후 기판(101)을 챔버(100)로부터 제거할 수 있다.
페이스팅 처리를 준비하기 위해, 셔터 아암(702)은 페이스팅 디스크(400)가 리프트 핀(109) 위에 있도록 챔버 위치(B)(도 7a 참조)로 회전될 수 있다. 기판 리프트(130)는 페이스팅 디스크(400)가 셔터 아암(702)으로부터 리프트 핀(109)으로 이송되도록 교환 위치로 조금 상승할 수 있다. 그 후 셔터 아암(702)은 하우징 위치(A)로 다시 회전할 수 있으며, 기판 리프트(130)는 페이스팅 디스크(400)가 리프트 핀(109)으로부터 받침대(107)로 이송되도록 하방향으로 이동할 수 있다. 페이스팅 디스크(400)가 받침대(107)로 이송된 이후에, 기판 지지대(124)는 페이스팅 디스크(400)가 처리 영역(119) 내에 있고 페이스팅 처리가 시작될 수 있도록 처리 위치로 상방향으로 이동할 수 있다.
페이스팅 디스크(400)가 스퍼터 에칭되고 페이스팅 처리가 완료된 이후에, 페이스팅 디스크(400)는 전술한 단계들을 거꾸로 수행함으로써 셔터 아암(702)으로 다시 이송될 수 있다. 전술한 셔터 아암(702)과 받침대(107)로 그리고 이들로부터 페이스팅 디스크(400)를 이송하기 위한 시퀀스와 방법은 한정적인 의미로 이해해서는 안 되며 상기 단계들을 위한 다른 실시예들이 본 발명에 고려될 수 있다.
도 7c는 도 7b에 도시된 챔버의 다른 실시예에 대한 개략적인 횡단면도이다. 챔버(100)로부터 페이스팅 디스크(400)를 제거하지 않은 것 이외에도, 셔터 장치(700)는 기판 취급 로봇에 의해 이송되는 기판(101)보다 직경이 큰 페이스팅 디스크(400)의 사용을 가능하게 하는 추가의 장점을 가진다. 셔터 아암(702)은 기판(101)의 직경보다 큰 베이스 직경(D1)을 가지는 페이스팅 디스크(400)를 지지하고 이송하도록 적합하게 구성될 수 있다. 에지 링(103)의 상부 표면(140A)의 위치는 페이스팅 디스크(400)가 도 7c에 도시된 바와 같이 에지 링(103)과의 간섭없이 받침대(107) 상에 놓여질 수 있도록 구성될 수 있다. 베이스 직경(D1)은 상부 표면(140A)의 모두 또는 적어도 일부가 에지 링(103) 상의 페이스팅 재료의 증착을 방지 또는 최소화하기 위해 페이스팅 공정 중에 베이스(402)에 의해 덮일 수 있도록 기판(101)의 직경보다 큰 크기를 가질 수 있다. 이는 일반적으로 처리 영역(119)을 지향하는 에지 링(103)의 하나 또는 그보다 많은 표면들을 상부 표면(140A)이 포함할 수 있다고 이해될 것이다.
도 7d는 도 7c에 도시된 유전체 링과 페이스팅 디스크의 개략적인 평면도이다. 에지 링(103)은 내측 표면(140E)으로 측정된 에지 링 내경(Di) 및 외측 표면(140D)으로 측정된 에지 링 외경(DO)을 가진다. 페이스팅 디스크(400)는 베이스 직경(D2)과 층 직경(D1)을 가지며 상기 베이스(402)는 에지 링 상부 표면(140A)의 일부를 덮는다. 다른 실시예에서, 베이스 직경(D2)은 에지 외경(DO)과 대략 동일하며 베이스(402)는 에지 링(103)을 완전히 덮는다.
전술한 설명이 본 발명의 실시예들에 관한 것이었지만, 본 발명의 다른 실시예와 추가의 실시예들이 본 발명의 기본 사상으로부터 벗어남이 없이 창안될 수 있으며, 본 발명의 범주는 이후의 특허청구범위에 의해 결정된다.

Claims (15)

  1. 플라즈마 처리 챔버로서,
    처리 용적을 에워싸는 진공 챔버;
    상기 처리 용적 내에 배치되며 기판을 지지하기 위한 표면을 가지는 기판 지지대; 및
    상기 기판 지지대의 표면 상에 위치할 수 있는 페이스팅 디스크로서,
    상부 표면을 갖고 고 저항성 재료를 포함하는 디스크형 베이스, 및
    상기 상부 표면 상에 배치되고 상기 디스크형 베이스의 상부 표면을 적어도 부분적으로 덮는 페이스팅 재료 층을 포함하는 페이스팅 디스크;를 포함하는,
    플라즈마 처리 챔버.
  2. 제1 항에 있어서,
    상기 플라즈마 처리 챔버는 스퍼터 에칭 챔버인,
    플라즈마 처리 챔버.
  3. 제1 항에 있어서,
    상기 페이스팅 디스크를 지지하고 셔터 아암 하우징과 상기 기판 지지대의 받침대 사이로 상기 페이스팅 디스크를 이송하기 위한 셔터 장치를 더 포함하는,
    플라즈마 처리 챔버.
  4. 제1 항에 있어서,
    상기 플라즈마 처리 챔버는 용량 결합된 플라즈마 챔버인,
    플라즈마 처리 챔버.
  5. 제1 항에 있어서,
    유전체 에지 링 및 돔을 더 포함하며, 상기 돔은 상기 처리 용적을 에위싸며 금속으로 제조되는,
    플라즈마 처리 챔버.
  6. 제1 항에 있어서,
    상기 페이스팅 재료 층은 디스크형이며 상기 디스크형 베이스의 직경보다 작은 직경을 가지는,
    플라즈마 처리 챔버.
  7. 제1 항에 있어서,
    상기 페이스팅 재료 층은 도전성 재료를 포함하는,
    플라즈마 처리 챔버.
  8. 제7 항에 있어서,
    상기 도전성 재료가 알루미늄인,
    플라즈마 처리 챔버.
  9. 제1 항에 있어서,
    상기 페이스팅 재료 층의 두께가 1 μ 내지 100 μ 범위인,
    플라즈마 처리 챔버.
  10. 플라즈마 처리 챔버 내에 입자를 감소시키는 방법으로서,
    처리 용적을 에워싼 진공 챔버의 벽 상에 기판 표면으로부터 제거된 기판 재료를 증착시키는 단계;
    상기 처리 용적 내에 배치된 기판 지지대의 표면 상에 페이스팅 디스크를 위치시키는 단계; 및
    상기 진공 챔버의 벽 상에 배치된 상기 기판 재료 위에 상기 페이스팅 디스크의 표면으로부터 제거된 페이스팅 재료를 증착시키는 단계;를 포함하며,
    상기 페이스팅 디스크는, 그 위에 상기 페이스팅 재료가 배치되는 표면을 갖는 고 저항성 재료의 영역을 포함하는,
    플라즈마 처리 챔버 내에 미립자를 감소시키는 방법.
  11. 제10 항에 있어서,
    상기 기판 재료는 제1 금속 함유 재료를 포함하는,
    플라즈마 처리 챔버 내에 미립자를 감소시키는 방법.
  12. 제11 항에 있어서,
    상기 페이스팅 재료는 제2 금속 함유 재료를 포함하는,
    플라즈마 처리 챔버 내에 미립자를 감소시키는 방법.
  13. 제10 항에 있어서,
    상기 기판 재료는 실리콘 산화물을 포함하는,
    플라즈마 처리 챔버 내에 미립자를 감소시키는 방법.
  14. 제10 항에 있어서,
    상기 고 저항성 재료는 석영, 알루미늄 산화물, 실리콘 또는 실리콘 산화물로 이루어지는 그룹으로부터 선택되는,
    플라즈마 처리 챔버 내에 미립자를 감소시키는 방법
  15. 제10 항에 있어서,
    상기 페이스팅 재료는 알루미늄을 포함하는,
    플라즈마 처리 챔버 내에 미립자를 감소시키는 방법.
KR1020127024230A 2007-11-29 2009-02-10 도전성 페이스팅 재료의 증착 장치 및 방법 KR101380873B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/947,459 US9224582B2 (en) 2007-11-29 2007-11-29 Apparatus and method for depositing electrically conductive pasting material
PCT/US2008/084753 WO2009073491A2 (en) 2007-11-29 2008-11-25 Apparatus and method for depositing electrically conductive pasting material

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020107014292A Division KR101364764B1 (ko) 2007-11-29 2009-02-10 도전성 페이스팅 재료의 증착 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20120117939A KR20120117939A (ko) 2012-10-24
KR101380873B1 true KR101380873B1 (ko) 2014-04-02

Family

ID=40676006

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020107014292A KR101364764B1 (ko) 2007-11-29 2009-02-10 도전성 페이스팅 재료의 증착 장치 및 방법
KR1020127024230A KR101380873B1 (ko) 2007-11-29 2009-02-10 도전성 페이스팅 재료의 증착 장치 및 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020107014292A KR101364764B1 (ko) 2007-11-29 2009-02-10 도전성 페이스팅 재료의 증착 장치 및 방법

Country Status (5)

Country Link
US (2) US9224582B2 (ko)
KR (2) KR101364764B1 (ko)
CN (1) CN101884091B (ko)
TW (2) TWI489913B (ko)
WO (1) WO2009073491A2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110297088A1 (en) * 2010-06-04 2011-12-08 Texas Instruments Incorporated Thin edge carrier ring
US9252002B2 (en) 2012-07-17 2016-02-02 Applied Materials, Inc. Two piece shutter disk assembly for a substrate process chamber
KR102449103B1 (ko) * 2014-03-12 2022-09-28 어플라이드 머티어리얼스, 인코포레이티드 반도체 챔버에서의 웨이퍼 회전
GB201511282D0 (en) 2015-06-26 2015-08-12 Spts Technologies Ltd Plasma etching apparatus
KR20190005929A (ko) * 2016-05-09 2019-01-16 어플라이드 머티어리얼스, 인코포레이티드 진공 처리를 위한 방법 및 장치
US11459651B2 (en) * 2017-02-07 2022-10-04 Applied Materials, Inc. Paste method to reduce defects in dielectric sputtering
CN108807275A (zh) * 2017-04-27 2018-11-13 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
KR20200135550A (ko) * 2018-04-18 2020-12-02 어플라이드 머티어리얼스, 인코포레이티드 자기-중심조정 피쳐를 갖는 2-피스 셔터 디스크 조립체
US11251028B2 (en) 2018-05-12 2022-02-15 Applied Materials, Inc. Pre-clean chamber with integrated shutter garage
US10879055B2 (en) * 2018-07-17 2020-12-29 Varian Semiconductor Equipment Associates, Inc. Techniques, system and apparatus for selective deposition of a layer using angled ions
WO2023219727A1 (en) * 2022-05-12 2023-11-16 Lam Research Corporation Semiconductor processing chamber components with cladding
US20240011147A1 (en) * 2022-07-08 2024-01-11 Applied Materials, Inc. Electrostatic chuck cover piece to enable processing of dielectric substrates

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275082A (ja) * 1996-04-03 1997-10-21 Ricoh Co Ltd スパッタリング装置及び逆スパッタリング方法
KR19980070371A (ko) * 1997-01-08 1998-10-26 조셉제이.스위니 백-스퍼터링 시일드
JP2006299333A (ja) 2005-04-19 2006-11-02 Nagasaki Univ 極細管内壁面のコーティング方法およびコーティング装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5556501A (en) * 1989-10-03 1996-09-17 Applied Materials, Inc. Silicon scavenger in an inductively coupled RF plasma reactor
US5085727A (en) * 1990-05-21 1992-02-04 Applied Materials, Inc. Plasma etch apparatus with conductive coating on inner metal surfaces of chamber to provide protection from chemical corrosion
US5382339A (en) * 1993-09-17 1995-01-17 Applied Materials, Inc. Shield and collimator pasting deposition chamber with a side pocket for pasting the bottom of the collimator
US5358615A (en) * 1993-10-04 1994-10-25 Motorola, Inc. Process for forming a sputter deposited metal film
US5414283A (en) * 1993-11-19 1995-05-09 Ois Optical Imaging Systems, Inc. TFT with reduced parasitic capacitance
JPH11162859A (ja) * 1997-11-28 1999-06-18 Canon Inc シリコン結晶の液相成長方法及びそれを用いた太陽電池の製造方法
US6444083B1 (en) * 1999-06-30 2002-09-03 Lam Research Corporation Corrosion resistant component of semiconductor processing equipment and method of manufacturing thereof
US6699375B1 (en) * 2000-06-29 2004-03-02 Applied Materials, Inc. Method of extending process kit consumable recycling life
US6440879B1 (en) * 2001-01-05 2002-08-27 Integrated Device Technology, Inc. Physical vapor deposition apparatus with modified shutter disk and cover ring
US6468404B2 (en) * 2001-01-23 2002-10-22 Novellus Systems, Inc. Apparatus and method for reducing redeposition in a physical vapor deposition system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275082A (ja) * 1996-04-03 1997-10-21 Ricoh Co Ltd スパッタリング装置及び逆スパッタリング方法
KR19980070371A (ko) * 1997-01-08 1998-10-26 조셉제이.스위니 백-스퍼터링 시일드
JP2006299333A (ja) 2005-04-19 2006-11-02 Nagasaki Univ 極細管内壁面のコーティング方法およびコーティング装置

Also Published As

Publication number Publication date
CN101884091A (zh) 2010-11-10
US9666416B2 (en) 2017-05-30
US20160086775A1 (en) 2016-03-24
WO2009073491A3 (en) 2009-09-24
KR20120117939A (ko) 2012-10-24
CN101884091B (zh) 2012-02-22
US20090142512A1 (en) 2009-06-04
WO2009073491A2 (en) 2009-06-11
TW200938011A (en) 2009-09-01
KR20110102807A (ko) 2011-09-19
KR101364764B1 (ko) 2014-02-26
TWI489913B (zh) 2015-06-21
TWI478236B (zh) 2015-03-21
US9224582B2 (en) 2015-12-29
TW201243944A (en) 2012-11-01

Similar Documents

Publication Publication Date Title
KR101380873B1 (ko) 도전성 페이스팅 재료의 증착 장치 및 방법
JP4355036B2 (ja) イオン化スパッタリング装置
US5114556A (en) Deposition apparatus and method for enhancing step coverage and planarization on semiconductor wafers
US20070012558A1 (en) Magnetron sputtering system for large-area substrates
JP3737363B2 (ja) 不均一性補償を伴う表面の物理的気相処理
WO2019221972A1 (en) Pre-clean chamber with integrated shutter garage
US20080314321A1 (en) Plasma processing apparatus
WO2010123680A2 (en) Wafer processing deposition shielding components
TW201802274A (zh) 用於與介電沉積使用的非消失的陽極
JP5654939B2 (ja) 成膜装置
CN111902922B (zh) 具有自定心特征的两件式快门盘组件
KR20190085825A (ko) 플라스마 처리 장치
KR20010043965A (ko) 예비 세정 챔버용 페디스틀 절연체
EP0230652A1 (en) Apparatus for creating a vacuum deposited alloy or composition and application of such an apparatus
JP4520677B2 (ja) マルチチャンバースパッタ処理装置
JP2011256457A (ja) スパッタリング方法、スパッタターゲット、スパッタリング装置およびターゲット作製方法
JP4902051B2 (ja) バイアススパッタリング装置
JP4666817B2 (ja) 高誘電体のエッチング装置
JP3562595B2 (ja) スパッタ装置
CN109477219B (zh) 单一氧化物金属沉积腔室
TW201913824A (zh) 製程零件、半導體製造設備及半導體製造方法
JP2003073801A (ja) スパッタ装置およびその方法
JPH0963960A (ja) スパッタリングによる薄膜形成方法及びその装置
TW202013431A (zh) 用於半導體處理室中的磁控管組件的方法及裝置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 4