KR101368402B1 - Method to eliminate the surge voltage generated at parallel-type high current pulse generator which is sequentially triggered and device thereof - Google Patents

Method to eliminate the surge voltage generated at parallel-type high current pulse generator which is sequentially triggered and device thereof Download PDF

Info

Publication number
KR101368402B1
KR101368402B1 KR1020130154146A KR20130154146A KR101368402B1 KR 101368402 B1 KR101368402 B1 KR 101368402B1 KR 1020130154146 A KR1020130154146 A KR 1020130154146A KR 20130154146 A KR20130154146 A KR 20130154146A KR 101368402 B1 KR101368402 B1 KR 101368402B1
Authority
KR
South Korea
Prior art keywords
pulse generator
capacitor
parallel
pulse
surge voltage
Prior art date
Application number
KR1020130154146A
Other languages
Korean (ko)
Inventor
이병하
안상혁
김성호
이영현
양경승
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR1020130154146A priority Critical patent/KR101368402B1/en
Application granted granted Critical
Publication of KR101368402B1 publication Critical patent/KR101368402B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Generation Of Surge Voltage And Current (AREA)

Abstract

The present invention removes a surge voltage generated in a successive discharge process in a parallel-type high current pulse generator. The parallel-type high current pulse generator includes a first pulse generating unit which includes a first capacitor and generates a pulse, a second pulse generating unit which is parallel to the first pulse generator, includes a second capacitor, and generates the pulse, and a connection unit which electrically connects the first capacitor and the second capacitor and includes a resistor to remove the surge voltage generated in the successive discharge processes of the first and second pulse generators.

Description

순차 방전하는 병렬형 대전류 펄스발생기의 서지전압 제거방법 및 그 장치{METHOD TO ELIMINATE THE SURGE VOLTAGE GENERATED AT PARALLEL-TYPE HIGH CURRENT PULSE GENERATOR WHICH IS SEQUENTIALLY TRIGGERED AND DEVICE THEREOF}Surge voltage elimination method and apparatus for parallel high current pulse generator sequentially discharged

본 발명은 인덕턴스 부하에 대전류 펄스를 공급하는 병렬형 대전류 펄스발생기에 있어서, 상기 병렬형 대전류 펄스발생기의 순차 방전시 발생하는 서지(Surge)전압을 제거하기 위한 방법을 제공하는 것이다. The present invention provides a method for removing surge voltage generated during sequential discharge of a parallel type high current pulse generator in a parallel type high current pulse generator supplying a large current pulse to an inductance load.

인덕턴스형 부하에 대전류 펄스를 공급하는 병렬형 대전류 펄스발생기는 순차방전시, 상기 병렬형 대전류 펄스발생기를 구성하는 단위모듈 중 시간적으로 늦게 전류펄스를 생성하는 단위모듈에 포함된 싸이리스터(실리콘 제어 정류기, silicon controlled rectifier) 및 다이오드에 서지전압이 발생하게 된다. 상기 발생된 서지전압이 싸이리스터 및 다이오드의 내압을 초과할 경우, 상기 싸이리스터 및 다이오드가 파괴된다. The parallel type large current pulse generator for supplying a large current pulse to an inductance load has a thyristor (silicon controlled rectifier) included in a unit module that generates a current pulse later in time during the sequential discharge. , silicon controlled rectifiers) and diodes generate surge voltages. When the generated surge voltage exceeds the breakdown voltage of the thyristor and the diode, the thyristor and the diode are destroyed.

종래에는, 이러한 서지전압을 감소시키기 위하여, 저항(R) 스너버, 저항-커패시터(RC) 스너버 및 저항-커패시터-다이오드(RCD) 스너버 등을 이용하는 방법을 사용하였다. 상기 스너버를 이용하는 방법은 싸이리스터 및 다이오드에 큰 전압이 인가되는 구간 동안, 상기 스너버를 통하여 전류를 흐르게 하여, 상기 싸이리스터 및 다이오드에 인가되는 서지전압을 감소시킬 수 있다. 그러나, 상기 스너버를 이용하는 방법은 상기 스너버를 통하여 흐르는 전류에 의한 손실로 인하여 병렬형 대전류 펄스발생기의 입출력 효율을 저하시키는 문제가 있다. Conventionally, in order to reduce such a surge voltage, a method using a resistor (R) snubber, a resistor-capacitor (RC) snubber, a resistor-capacitor-diode (RCD) snubber, or the like has been used. In the method using the snubber, a surge voltage applied to the thyristor and the diode can be reduced by flowing a current through the snubber during a period in which a large voltage is applied to the thyristor and the diode. However, the method using the snubber has a problem of lowering the input / output efficiency of the parallel type large current pulse generator due to the loss caused by the current flowing through the snubber.

상기 서지전압으로부터 싸이리스터 및 다이오드를 보호할 수 있는 또 다른 방법은, 병렬형 대전류 펄스발생기를 구성하는 단위모듈 중 시간적으로 늦게 전류펄스를 생성하는 단위 모듈들의 싸이리스터 및 다이오드를 발생된 서지전압에 견딜 수 있도록 구성하는 것이다. 이 경우, 상기 싸이리스터 및 다이오드가 상기 발생된 서지전압에 견딜 수 있도록, 싸이리스터 및 다이오드의 직렬 연결수를 증가시켜 사용(정격전압의 2~3배 이상)한다. 그러나, 상기 싸이리스터 및 다이오드 등의 반도체 소자가 매우 고가이기 때문에, 상기 반도체 소자의 직렬 연결수를 증가시키는 만큼, 비용이 많이 들어, 경제성이 떨어지는 문제가 있다.Another method of protecting the thyristor and the diode from the surge voltage is that the thyristors and diodes of the unit modules that generate current pulses in time later among the unit modules constituting the parallel type high current pulse generator are applied to the generated surge voltage. It is configured to withstand. In this case, the number of series connections of the thyristor and the diode is increased (two to three times the rated voltage) so that the thyristor and the diode can withstand the generated surge voltage. However, since the semiconductor elements such as the thyristor and the diode are very expensive, as the number of series connections of the semiconductor element is increased, it is expensive and there is a problem of low economic efficiency.

본 발명의 일 목적은 병렬형 대전류 펄스발생기의 순차 방전시, 발생하는 서지전압을 제거하기 위한 방법을 제공하는 것이다. One object of the present invention is to provide a method for removing a surge voltage generated during sequential discharge of a parallel type large current pulse generator.

본 발명의 병렬형 대전류 펄스발생기는 제1커패시터를 구비하고, 펄스를 발생시키도록 형성된 제1펄스발생부와 상기 제1펄스발생부와 병렬로 연결되며, 제2커패시터를 구비하며, 펄스를 발생시키도록 형성된 제2펄스발생부와 상기 제1커패시터와 제2커패시터를 전기적으로 연결하며, 상기 제1펄스발생부 및 제2펄스발생부가 순차적으로 방전시 제2펄스발생부에 발생하는 서지전압을 제거하기 위하여 저항을 구비하는 연결부를 포함하는 것을 특징으로 한다. The parallel large current pulse generator of the present invention includes a first capacitor and is connected in parallel with the first pulse generator and the first pulse generator configured to generate a pulse, and includes a second capacitor and generates a pulse. The second pulse generating unit is formed to electrically connect the first capacitor and the second capacitor, and the surge voltage generated in the second pulse generating unit when the first pulse generating unit and the second pulse generating unit discharge in sequence And a connection having a resistance to remove it.

일 실시 예에 있어서, 상기 저항은 기 설정된 값 이하의 저항값을 갖는 것을 특징으로 한다.In one embodiment, the resistor is characterized in that it has a resistance value less than a predetermined value.

일 실시 예에 있어서, 상기 저항은 상기 제1커패시터의 음의 단자와 상기 제2커패시터의 음의 단자에 전기적으로 연결되는 것을 특징으로 한다.The resistor may be electrically connected to a negative terminal of the first capacitor and a negative terminal of the second capacitor.

일 실시 예에 있어서, 상기 연결부는 상기 병렬형 대전류 펄스발생기의 부하측 감쇠비를 증가시키도록 형성된 것을 특징으로 한다.In one embodiment, the connection portion is characterized in that formed to increase the load-side attenuation ratio of the parallel type large current pulse generator.

일 실시 예에 있어서, 상기 연결부는 상기 병렬형 대전류 펄스발생기의 전원측 감쇠비를 감소시키도록 형성된 것을 특징으로 한다. In one embodiment, the connection portion is characterized in that formed to reduce the power-side attenuation ratio of the parallel type large current pulse generator.

본 발명은 전자기력 가속장치를 구동하기 위한 병렬형 대전류 펄스발생기의 순차 방전시, 발생하는 서지전압을 억제하기 위하여, 상기 병렬형 대전류 펄스발생기를 구성하는 복수의 펄스발생부 각각에 대하여, 저항을 추가할 수 있다. The present invention adds a resistance to each of the plurality of pulse generators constituting the parallel high current pulse generator in order to suppress the surge voltage generated during the sequential discharge of the parallel high current pulse generator for driving the electromagnetic force accelerator. can do.

이를 통하여, 상기 병렬형 대전류 펄스발생기의 순차 방전시, 시간적으로 늦게 방전되는 펄스발생부의 서지전압을 제거할 수 있다. Through this, during the sequential discharge of the parallel type large current pulse generator, it is possible to remove the surge voltage of the pulse generator discharged late in time.

본 발명은 상기 서지전압을 제거함으로써, 병렬형 대전류 펄스발생기의 소자 폭발 및 손상을 예방할 수 있으며, 보다 안정적으로 펄스를 제공할 수 있다.The present invention can prevent the device explosion and damage of the parallel type large current pulse generator by removing the surge voltage, it is possible to provide a more stable pulse.

또한, 본 발명은 저항만을 이용하여, 서지전압을 제거함으로써, 종래보다 경제적 측면에서 비용을 절감할 수 있다. In addition, the present invention can reduce the cost from the conventional aspect by removing the surge voltage using only the resistance.

도 1은 본 발명의 일 실시 예에 따른 병렬형 대전류 펄스발생기의 일부를 나타낸 개념도이다.
도 2는 상기 도 1의 등가회로를 나타낸 개념도이다.
도 3a 및 도 3b는 상기 도 1에 나타낸 병렬형 대전류 펄스발생기를 이용한 실험 결과를 나타낸 개념도이다.
도 4는 본 발명의 일 실시 예에 따른 병렬형 대전류 펄스발생기를 나타낸 개념도이다.
도 5는 상기 도 4에 나타낸 병렬형 대전류 펄스발생기를 이용한 실험결과를 나타낸 개념도이다.1 is a conceptual diagram illustrating a part of a parallel type large current pulse generator according to an embodiment of the present invention.
2 is a conceptual diagram illustrating the equivalent circuit of FIG. 1.
3A and 3B are conceptual views illustrating experimental results using the parallel type large current pulse generator shown in FIG. 1.
4 is a conceptual diagram illustrating a parallel type large current pulse generator according to an embodiment of the present invention.
FIG. 5 is a conceptual diagram illustrating an experiment result using the parallel type large current pulse generator shown in FIG. 4.

상술한 본 발명의 특징 및 효과는 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 명세서에서 사용한 용어는 단지 특정한 실시 예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent from the following detailed description of the present invention when taken in conjunction with the accompanying drawings, It will be possible. While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and are herein described in detail. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention.

본 발명의 일 실시 예에 따른 병렬형 대전류 펄스 발생기는 펄스를 발생시키는 복수의 펄스발생부 및 상기 복수의 펄스발생부의 순차 방전시 발생하는 서지(surge) 전압을 제거하기 위한 연결부(300)을 포함할 수 있다. Parallel high current pulse generator according to an embodiment of the present invention includes a plurality of pulse generator for generating a pulse and a connection portion 300 for removing a surge (surge) generated during the sequential discharge of the plurality of pulse generator. can do.

상기 대전류 펄스 발생기는 인덕턴스 부하에 대전류 펄스를 발생시키기 위한 것으로, 복수의 펄스발생부가 병렬로 연결될 수 있다. 상기 펄스발생부는 전기에너지가 충전되는 충전부(예를 들어, 커패시터(capacitor)), 상기 충전부에서 대전류 발생을 시작해주는 스위치부(예를 들어, 싸이리스터(thyristor)), 상기 충전부의 역전압을 제한해주는 크로바링부(예를 들어, 다이오드(diode)), 상기 충전부에서 발생되는 대전류의 크기를 제한해주는 전류제한부(예를 들어, 인덕터(inductor))로 구성될 수 있다. The high current pulse generator is for generating a high current pulse to the inductance load, a plurality of pulse generators may be connected in parallel. The pulse generator includes a charging unit (for example, a capacitor) in which electrical energy is charged, a switch unit (for example, a thyristor) that starts generating a large current in the charging unit, and limits a reverse voltage of the charging unit. It may be composed of a crobar ring unit (for example, a diode), a current limiter (for example, an inductor) for limiting the magnitude of the large current generated in the charging unit.

상기 펄스발생부 각각에서 발생한 펄스를 중첩하기 위하여, 상기 복수의 펄스발생부는 병렬로 연결될 수 있다. In order to overlap the pulses generated in each of the pulse generators, the plurality of pulse generators may be connected in parallel.

한편, 상기 병렬형 대전류 펄스 발생기의 각각의 펄스발생부는 순차적으로 방전될 수 있다. 상기 복수의 펄스발생부가 순차적으로 방전되는 경우, 시간적으로 늦게 펄스전류를 생성하는 펄스발생부에 서지전압(Surge voltage)이 발생하게 된다. 여기에서, 상기 서지전압은 스위칭 또는 방전 시, 발생하는 충격전압으로서, 짧은 시간 내에 심한 파형의 변화를 일으키는 전압을 의미한다. Meanwhile, the pulse generators of the parallel high current pulse generator may be sequentially discharged. When the plurality of pulse generators are sequentially discharged, a surge voltage is generated in the pulse generator that generates a pulse current later in time. Here, the surge voltage is an impact voltage generated when switching or discharging, and means a voltage that causes a severe waveform change within a short time.

상기 시간적으로 늦게 펄스전류를 생성하는 펄스발생부의 서지전압을 제거하기 위하여, 본 발명에서는 상기 펄스발생부에 구비된 커패시터 사이를 전기적으로 연결시킬 수 있다. 즉, 본 발명에서는 병렬로 연결된 복수의 펄스발생부에 각각 구비된 커패시터 사이를 직렬로 연결시키는 연결부(300)를 더 포함할 수 있다. In order to remove the surge voltage of the pulse generator that generates the pulse current later in time, the present invention may electrically connect the capacitors provided in the pulse generator. That is, the present invention may further include a connection unit 300 for connecting in series between the capacitors provided in each of the plurality of pulse generators connected in parallel.

상기 연결부는 커패시터와 커패시터 사이를 직렬로 연결시키고, 전기적으로 단락시키는 효과를 줌으로써, 펄스발생부에서 생성되는 서지전압을 제거할 수 있다. The connection unit may remove the surge voltage generated in the pulse generator by connecting the capacitors in series and electrically shorting the capacitors.

예를 들어, 도 1에 도시된 바와 같이, 상기 병렬형 대전류 펄스 발생기는 제1펄스발생부(100), 제2펄스발생부(200) 및 연결부(300)를 포함할 수 있다. 이때, 상기 제1펄스발생부와 제2펄스발생부는 병렬로 연결되어 있으며, 순차적으로 방전할 수 있다.For example, as illustrated in FIG. 1, the parallel type large current pulse generator may include a first pulse generator 100, a second pulse generator 200, and a connection 300. In this case, the first pulse generator and the second pulse generator are connected in parallel, and can be discharged sequentially.

상기 연결부(300)는 상기 제1펄스발생부에 구비된 제1커패시터(101)의 음(-)의 단자와 상기 제2펄스발생부에 구비된 제2커패시터(202)의 음(-)의 단자 사이에 직렬로 연결될 수 있다. The connection part 300 is connected to the negative terminal of the first capacitor 101 provided in the first pulse generator and the negative terminal of the second capacitor 202 provided in the second pulse generator. It can be connected in series between the terminals.

또한, 상기 연결부(300)는 전기적으로 상기 제1커패시터(101)와 제2커패시터(202)가 단락될 수 있도록 기 설정된 값 이하의 저항(301)일 수 있다. 여기에서, 상기 기 설정된 값 이하의 저항(301)이란 수십 마이크로 옴(μΩ) 이하의 저항일 수 있다. 즉, 본 발명은 부하 저항(

Figure 112013113564299-pat00001
)(401)에 비하여 아주 작은 저항을 사용함으로써, 상기 제1커패시터(101) 및 제2커패시터(202) 사이를 단락시키는 효과를 줄 수 있다. In addition, the connection part 300 may be a resistor 301 of a predetermined value or less so that the first capacitor 101 and the second capacitor 202 may be electrically shorted. Here, the resistance 301 below the predetermined value may be a resistance of several tens of micro ohms (μΩ) or less. That is, the present invention is a load resistance (
Figure 112013113564299-pat00001
By using a very small resistance as compared to the 401), it is possible to short-circuit between the first capacitor 101 and the second capacitor (202).

도 2는 상기 연결부(300)를 연결한 병렬형 대전류 펄스발생기의 등가회로를 나타낸 것이다. 상기 도 2에 도시된 바와 같이, 본 발명은 상기 연결부(300)에 의하여 제1 및 제2펄스발생부에 구비된 리턴저항(

Figure 112013113564299-pat00002
)을 인덕턴스 부하(400) 측에 포함시킨 것으로 나타낼 수 있다. 여기에서, 리턴저항(
Figure 112013113564299-pat00003
)은 펄스발생부와 인덕턴스 부하를 연결시키는 동축케이블의 외부도체 저항을 의미할 수 있다. 또한, 리턴저항(
Figure 112013113564299-pat00004
)은 전원측의 저항(
Figure 112013113564299-pat00005
)과 동일 또는 유사한 값을 가질 수 있다. 본 발명에서는 리턴저항 값과 전원측 저항 값이 동일한 경우를 가정하나, 유사한 경우도 포함될 수 있다. 2 shows an equivalent circuit of the parallel type large current pulse generator connecting the connection part 300. As shown in FIG. 2, the present invention provides a return resistor provided to the first and second pulse generators by the connection part 300.
Figure 112013113564299-pat00002
) May be represented as included in the inductance load 400 side. Here, return resistance (
Figure 112013113564299-pat00003
) May refer to the external conductor resistance of the coaxial cable connecting the pulse generator and the inductance load. In addition, the return resistance (
Figure 112013113564299-pat00004
) Is the resistance (
Figure 112013113564299-pat00005
It can have the same or similar value as). In the present invention, it is assumed that the return resistance value and the power supply side resistance value are the same, but similar cases may be included.

이때, 상기 연결부(300)는 인덕턴스 부하 측의 저항값을 증가시킬 수 있다. 예를 들어, 상기 연결부(300)가 연결되기 전, 인덕턴스 부하 저항(401)이

Figure 112013113564299-pat00006
인 경우, 상기 연결부(300)가 연결된 후 인덕턴스 부하는
Figure 112013113564299-pat00007
일 수 있다. In this case, the connection part 300 may increase the resistance value of the inductance load side. For example, before the connection unit 300 is connected, the inductance load resistor 401 is
Figure 112013113564299-pat00006
In the case, the inductance load after the connection unit 300 is connected
Figure 112013113564299-pat00007
Lt; / RTI >

또한, 본 발명은 상기 연결부(300)에 의하여 제1 및 제2펄스발생부 측의 저항을 감소시킬 수 있다. 예를 들어, 상기 연결부(300)가 연결되기 전, 전원측 저항이

Figure 112013113564299-pat00008
인 경우, 상기 연결부(300)가 연결된 후 전원측 저항은
Figure 112013113564299-pat00009
일 수 있다. In addition, the present invention can reduce the resistance on the side of the first and second pulse generator by the connecting portion 300. For example, before the connection part 300 is connected, the power supply side resistance
Figure 112013113564299-pat00008
When the power supply side resistance after the connection portion 300 is connected
Figure 112013113564299-pat00009
Lt; / RTI >

즉, 본 발명은 연결부(300)를 연결시킴으로써, 부하측 감쇠비를 증가시키고, 전원측 감쇠비를 감소시킬 수 있다. 여기에서, 감쇠비는 전류의 시간에 따른 감쇠 비율을 의미한다. 즉, 서지전압은 부하측 감쇠비가 전원측 감쇠비보다 작아, 펄스 전류가 상기 펄스발생부에서 상기 부하측으로 전달될 때, 늦게 방전하는 제2펄스발생부에 구비된 크로바링부에 순환전류에 의하여 발생하게 된다. 따라서, 본 발명에서는 상기 연결부(300)를 이용하여 부하측 감쇠비와 전원측 감쇠비를 변경함으로써, 늦게 방전하는 제2펄스발생부에 서지전압을 제거할 수 있다. That is, the present invention can increase the load side attenuation ratio and reduce the power side attenuation ratio by connecting the connection part 300. Here, the attenuation ratio means the attenuation ratio with time of the current. That is, the surge voltage is generated by the circulating current in the crawling portion provided in the second pulse generating portion which discharges late when the load current attenuation ratio is smaller than the power supply side attenuation ratio and the pulse current is transferred from the pulse generator to the load side. Therefore, in the present invention, by changing the load side attenuation ratio and the power side attenuation ratio by using the connection unit 300, the surge voltage can be removed in the second pulse generating unit to be discharged late.

예를 들어, 상기 연결부(300)가 연결되기 전 부하측 감쇠비는

Figure 112013113564299-pat00010
이고, 전원측 감쇠비는
Figure 112013113564299-pat00011
일 수 있다. 이때, 상기 연결부(300)가 연결된 후 부하측 감쇠비는
Figure 112013113564299-pat00012
(
Figure 112013113564299-pat00013
) 이고, 상기 전원측 감쇠비는
Figure 112013113564299-pat00014
일 수 있다. For example, before the connection unit 300 is connected, the load side attenuation ratio is
Figure 112013113564299-pat00010
Power-side damping ratio
Figure 112013113564299-pat00011
Lt; / RTI > At this time, the load side attenuation ratio after the connection unit 300 is connected
Figure 112013113564299-pat00012
(
Figure 112013113564299-pat00013
), And the power supply side attenuation ratio is
Figure 112013113564299-pat00014
Lt; / RTI >

이때, 상기 부하측 감쇠비가 전원측 감쇠비보다 커지면, 인덕턴스 부하의 전압(

Figure 112013113564299-pat00015
)이 양의 값을 갖고, 제2펄스발생부에 구비된 크로바링부에 순환전류가 흐르지 않아, 서지전압이 발생하지 않을 수 있다.At this time, when the load side attenuation ratio is larger than the power supply side attenuation ratio, the voltage of the inductance load (
Figure 112013113564299-pat00015
) Has a positive value, and a circulating current does not flow to the clover ring provided in the second pulse generator, and thus a surge voltage may not occur.

도 3a 및 도 3b를 참조하여, 보다 구체적으로 살펴보면, 도 3a는 상기 연결부가 연결되기 전 병렬형 대전류 펄스발생기의 순차방전시 발생하는 서지전압을 나타낸 그래프이다. 도 3a에 도시된 바와 같이, 상기 연결부(300)가 연결되지 않는 경우,

Figure 112013113564299-pat00016
에서 제2펄스발생부가 방전될 수 있다. 3A and 3B, more specifically, FIG. 3A is a graph illustrating surge voltages generated during sequential discharge of a parallel type large current pulse generator before the connection part is connected. As shown in FIG. 3A, when the connection part 300 is not connected,
Figure 112013113564299-pat00016
In the second pulse generator may be discharged.

상기 제2펄스발생부가 방전되는 경우, 전원측 감쇠비는 부하측 감쇠비보다 큰 상태를 유지할 수 있다. 따라서, 부하의 전압은 음의 값을 갖고, 시간적으로 늦게 방전하는 제2펄스발생부의 크로바링부에 상기 부하의 전압(

Figure 112013113564299-pat00017
)으로 인한 순환전류(Ic)가 흐를 수 있다. 따라서, 상기 제2펄스발생부의 스위치부 및 크로바링부의 전압(
Figure 112013113564299-pat00018
,
Figure 112013113564299-pat00019
) 및 부하의 전압(
Figure 112013113564299-pat00020
) 모두에 서지전압이 발생할 수 있다. When the second pulse generator is discharged, the power supply side attenuation ratio may be maintained higher than the load side attenuation ratio. Therefore, the voltage of the load has a negative value, and the voltage of the load (crawling portion of the second pulse generator that discharges later in time)
Figure 112013113564299-pat00017
Circulating current (Ic) may flow due to. Therefore, the voltage of the switch portion and the clover ring portion of the second pulse generation portion (
Figure 112013113564299-pat00018
,
Figure 112013113564299-pat00019
) And the voltage of the load (
Figure 112013113564299-pat00020
Surge voltage may occur in both cases.

한편, 도 3b는 상기 연결부(300)가 연결된 후, 병렬형 대전류 펄스발생기의 순차발생시 발생하는 전압을 나타낸 그래프이다. 도 3b에 도시된 바와 같이,

Figure 112013113564299-pat00021
에서 제2펄스발생부가 방전될 수 있다. On the other hand, Figure 3b is a graph showing the voltage generated during the sequential generation of a parallel type large current pulse generator after the connection unit 300 is connected. As shown in Figure 3b,
Figure 112013113564299-pat00021
In the second pulse generator may be discharged.

이때, 상기 연결부(300)에 의하여, 상기 새로운 부하의 전압(

Figure 112013113564299-pat00022
)은 상기 순차방전 시, 음의 값을 갖지 않을 수 있다. 따라서, 상기 제2펄스발생부의 스위치부 및 크로바링부의 전압(
Figure 112013113564299-pat00023
,
Figure 112013113564299-pat00024
) 및 부하의 전압(
Figure 112013113564299-pat00025
) 모두에 서지전압이 발생하지 않을 수 있다. At this time, by the connection unit 300, the voltage of the new load (
Figure 112013113564299-pat00022
) May not have a negative value during the sequential discharge. Therefore, the voltage of the switch portion and the clover ring portion of the second pulse generation portion (
Figure 112013113564299-pat00023
,
Figure 112013113564299-pat00024
) And the voltage of the load (
Figure 112013113564299-pat00025
) May not generate surge voltage.

이상에서는 펄스발생부가 2개인 경우를 예를 들어 설명하였으나, 본 발명은 이에 한정되지 않고, 상기 펄스발생부를 복수로 구비할 수 있다. 즉, 도 4에서 도시된 바와 같이, 본 발명의 병렬형 대전류 펄스발생기는 N 개의 펄스발생부를 포함할 수 있다. 이때, 상기 N개의 펄스발생부에 각각 구비된 N개의 커패시터의 음의 단자에는 각각 N-1개의 저항이 직렬로 연결될 수 있다. In the above, the case of two pulse generators has been described as an example. However, the present invention is not limited thereto, and a plurality of pulse generators may be provided. That is, as shown in Figure 4, the parallel high current pulse generator of the present invention may include N pulse generators. In this case, N-1 resistors may be connected in series to negative terminals of N capacitors respectively provided in the N pulse generators.

도 5는 상기 N개의 펄스발생부를 구비한 병렬형 대전류 펄스발생기의 서지전압 발생여부를 실험한 그래프이다. 5 is a graph illustrating whether surge voltage is generated in a parallel type large current pulse generator having N pulse generators.

도 5의 (a)는 N개의 펄스발생부가 상기 연결부(300)로 연결되어 있지 않은 경우, N번째 펄스발생부에서 발생하는 서지전압을 나타낸 그래프이다. 도 5의 (a)에 도시된 바와 같이,

Figure 112013113564299-pat00026
에서 어느 하나의 펄스발생부의 방전이 종료되고, 다른 하나의 펄스발생부의 방전이 시작되는 경우, 서지전압이 발생됨을 알 수 있다. FIG. 5A is a graph illustrating surge voltages generated by the N-th pulse generator when the N pulse generators are not connected to the connection unit 300. As shown in (a) of FIG. 5,
Figure 112013113564299-pat00026
It can be seen that when the discharge of one of the pulse generator is terminated, and the discharge of the other pulse generator is started, the surge voltage is generated.

반면에, 도 5의 (b)에 도시된 바와 같이, 상기 연결부(300)로 연결된 병렬형 대전류 펄스발생기의 경우,

Figure 112013113564299-pat00027
에서 어느 하나의 펄스발생부의 방전이 종료되고, 다른 하나의 펄스발생부의 방전이 시작될 때, 서지전압이 발생되지 않음을 알 수 있다.On the other hand, as shown in (b) of Figure 5, in the case of a parallel type large current pulse generator connected to the connection portion 300,
Figure 112013113564299-pat00027
When the discharge of one of the pulse generator is terminated, and the discharge of the other pulse generator is started, it can be seen that no surge voltage is generated.

상기 살펴본 바와 같이, 본 발명은 각 펄스발생부에 구비된 커패시터 사이를 단락저항으로 연결시킴으로써, 복수의 펄스발생부의 순차 방전 시 발생하는 서지전압을 제거할 수 있다. 이를 통하여, 본 발명은 펄스발생부를 구성하는 소자의 손상 및 폭발을 예방할 수 있으며, 인덕턴스 부하에 보다 안정적으로 펄스전류를 공급할 수 있다.As described above, the present invention can remove the surge voltage generated during the sequential discharge of the plurality of pulse generators by connecting the capacitors provided in the pulse generators with a short circuit resistance. Through this, the present invention can prevent damage and explosion of the device constituting the pulse generator, it is possible to supply a stable pulse current to the inductance load.

100 : 제1펄스발생부
200 : 제2펄스발생부
300 : 연결부
400 : 인덕턴스 부하100: first pulse generator
200: second pulse generator
300: connection
400: inductance load

Claims (5)

제1커패시터를 구비하고, 펄스를 발생시키도록 형성된 제1펄스발생부;
상기 제1펄스발생부와 병렬로 연결되며, 제2캐피시터를 구비하며, 펄스를 발생시키도록 형성된 제2펄스발생부;
상기 제1커패시터와 제2커패시터를 전기적으로 연결하며, 상기 제1펄스발생부 및 제2펄스발생부가 순차적으로 방전시 상기 제2펄스발생부에서 발생하는 서지전압을 제거하기 위하여 저항을 구비하는 연결부를 포함하는 병렬형 대전류 펄스발생기.A first pulse generator having a first capacitor and configured to generate a pulse;
A second pulse generator connected in parallel with the first pulse generator and having a second capacitor and configured to generate a pulse;
A connection part electrically connected to the first capacitor and the second capacitor, and having a resistance to remove the surge voltage generated in the second pulse generator when the first pulse generator and the second pulse generator sequentially discharge. Parallel large current pulse generator comprising a. 제1항에 있어서,
상기 저항은 기 설정된 값 이하의 저항값을 갖는 것을 특징으로 하는 대전류 펄스발생기.The method of claim 1,
The resistance is a large current pulse generator, characterized in that having a resistance value less than a predetermined value. 제1항에 있어서,
상기 저항은
상기 제1커패시터의 음의 단자와 상기 제2커패시터의 음의 단자에 전기적으로 연결되는 것을 특징으로 하는 병렬형 대전류 펄스발생기.The method of claim 1,
The resistor
And the negative terminal of the first capacitor and the negative terminal of the second capacitor are electrically connected to each other. 제1항에 있어서,
상기 연결부는
상기 병렬형 대전류 펄스발생기의 부하측 감쇠비를 증가시키도록 형성된 것을 특징으로 하는 병렬형 대전류 펄스발생기.The method of claim 1,
The connecting portion
And a parallel type high current pulse generator, configured to increase the load side attenuation ratio of the parallel type high current pulse generator. 제1항에 있어서,
상기 연결부는
상기 병렬형 대전류 펄스발생기의 전원측 감쇠비를 감소시키도록 형성된 것을 특징으로 하는 병렬형 대전류 펄스 발생기. The method of claim 1,
The connecting portion
And a power source side attenuation ratio of the parallel type high current pulse generator.
KR1020130154146A 2013-12-11 2013-12-11 Method to eliminate the surge voltage generated at parallel-type high current pulse generator which is sequentially triggered and device thereof KR101368402B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130154146A KR101368402B1 (en) 2013-12-11 2013-12-11 Method to eliminate the surge voltage generated at parallel-type high current pulse generator which is sequentially triggered and device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130154146A KR101368402B1 (en) 2013-12-11 2013-12-11 Method to eliminate the surge voltage generated at parallel-type high current pulse generator which is sequentially triggered and device thereof

Publications (1)

Publication Number Publication Date
KR101368402B1 true KR101368402B1 (en) 2014-02-28

Family

ID=50272126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130154146A KR101368402B1 (en) 2013-12-11 2013-12-11 Method to eliminate the surge voltage generated at parallel-type high current pulse generator which is sequentially triggered and device thereof

Country Status (1)

Country Link
KR (1) KR101368402B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105696B2 (en) * 1986-09-10 1995-11-13 ニチコン株式会社 Pulse high current generator
JPH10215151A (en) * 1997-01-31 1998-08-11 Takuma Co Ltd High voltage pulse power supply unit
KR101217637B1 (en) * 2011-08-17 2012-12-31 이엔테크놀로지 주식회사 Apparatus for generating impulse with multiple power supply and method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105696B2 (en) * 1986-09-10 1995-11-13 ニチコン株式会社 Pulse high current generator
JPH10215151A (en) * 1997-01-31 1998-08-11 Takuma Co Ltd High voltage pulse power supply unit
KR101217637B1 (en) * 2011-08-17 2012-12-31 이엔테크놀로지 주식회사 Apparatus for generating impulse with multiple power supply and method thereof

Similar Documents

Publication Publication Date Title
CA2865447C (en) Control circuit
EP2747267B1 (en) Electrical apparatus including chain-link converter and protection circuit
JP7121512B2 (en) Power converters and power systems
US10256626B2 (en) Methods and systems of impedance source semiconductor device protection
CN110352558B (en) Switching device for separating current paths
KR101890253B1 (en) Multilevel converter
JP2020511101A (en) Method for converting input voltage, voltage multiplier, and separation circuit
EP3349357A1 (en) Power switching assembly and method
Xi et al. Design, modelling, and test of a solid-state main breaker for hybrid DC circuit breaker
WO2015177286A1 (en) Control circuit
EP2852040A1 (en) Module
EP3355456A1 (en) A protection arrangement for an mmc-hvdc sub-module
EP3563473B1 (en) Electrical pulse generating module with storage capacitor, freewheeling diode and transformer reset during charging
JP2019530411A (en) Solar module, solar power generation system, and voltage limiting method
KR101368402B1 (en) Method to eliminate the surge voltage generated at parallel-type high current pulse generator which is sequentially triggered and device thereof
CN111771314B (en) Fault clearing circuit
Sack et al. Design of a semiconductor-based bipolar Marx generator
US11394200B2 (en) Device and method for coupling two DC grids
CN215934494U (en) Protection circuit for hundred kilojoule level capacitor energy storage
RU176085U1 (en) High-voltage switch of powerful bipolar current pulses
JP2007312467A (en) Snubber circuit
CN112204867A (en) Output rectifier and device comprising same
JPS6244064A (en) Overvoltage suppressor

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200204

Year of fee payment: 7