KR101366024B1 - 액정표시장치의 공통전압회로 및 이의 구동방법 - Google Patents

액정표시장치의 공통전압회로 및 이의 구동방법 Download PDF

Info

Publication number
KR101366024B1
KR101366024B1 KR1020070018617A KR20070018617A KR101366024B1 KR 101366024 B1 KR101366024 B1 KR 101366024B1 KR 1020070018617 A KR1020070018617 A KR 1020070018617A KR 20070018617 A KR20070018617 A KR 20070018617A KR 101366024 B1 KR101366024 B1 KR 101366024B1
Authority
KR
South Korea
Prior art keywords
offset
common voltage
data
control unit
liquid crystal
Prior art date
Application number
KR1020070018617A
Other languages
English (en)
Other versions
KR20080078454A (ko
Inventor
차승주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070018617A priority Critical patent/KR101366024B1/ko
Publication of KR20080078454A publication Critical patent/KR20080078454A/ko
Application granted granted Critical
Publication of KR101366024B1 publication Critical patent/KR101366024B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/404—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by control arrangements for compensation, e.g. for backlash, overshoot, tool offset, tool wear, temperature, machine construction errors, load, inertia
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Automation & Control Theory (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 프로그래머블IC를 사용하여 초기 설정된 최적공통전압이 소정시간 경과후에 변화함으로서 발생되는 불량을 개선한 액정표시장치의 공통전압회로 및 이의 구동방법에 관한 것이다.
본 발명에 따르면, 최적공통전압의 결정시 공통전압회로내에 시간의 흐름에 따라 변화하는 최적공통전압의 변화량인 오프셋데이터를 저장하고, 실제 구동시에는 상기 최적공통전압에 상기 오프셋데이터를 가산하여, 최적공통전압의 변화를 고려하여 공통전압을 생성하게 된다.
이에 따라, 공정시에 상기 오프셋데이터의 조정에 소요되는 공정시간을 줄일 수 있으며, 이에 따른 불량발생을 방지하는 효과가 있다.
공통전압(Vcom), 플리커(Flicker), 프로그래머블 IC(Programmable IC)

Description

액정표시장치의 공통전압회로 및 이의 구동방법{Circuit for common votage of LCD and driving method}
도 1은 일반적인 액정표시장치의 구성을 개략적으로 도시한 블록도이다.
도 2는 종래의 공통전압회로의 구조를 도시한 블록도이다.
도 3은 시간에 따른 최적공통전압의 변화를 개략적으로 도시한 그래프이다.
도 4는 본 발명의 실시예에 의한 액정표시장치의 공통전압회로의 구조를 개략적으로 도시한 블록도이다.
도 5는 본 발명의 실시예에 의한 액정표시장치 공통전압회로의 구동방법을 설명한 순서도이다.
<도면의 주요부분에 대한 부호의 설명>
171 : n-비트 레지스터부 172 : 제어부
173 : n-비트 메모리부 174 : 오프셋 컨트롤부
175 : 가산기 177 : 디코더부
178 : 스위칭부 SDA : 데이터
SCL : 클럭 offset_s : 오프셋활성신호
R1 내지 Rm : 저항소자 VH, VL: 제1 및 제2 전압
본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 프로그래머블IC를 사용하여 초기 설정된 최적공통전압이 소정시간 경과후에 변화함으로서 발생되는 불량을 개선한 액정표시장치의 공통전압회로 및 이의 구동방법에 관한 것이다.
액정표시장치는 소비전력이 낮고, 박막화 및 대화면 구현이 가능하기 때문에, 노트북 컴퓨터나 대화면 TV 같은 표시장치로서 부가가치가 높은 차세대 첨단 디스플레이(Display)소자로 각광받고 있다.
액정표시장치의 분야에서는 능동형 액정표시장치(Active Matrix Liquid Crystal Display, 이하 AMLCD)가 주류를 이루고 있는데, 이 AMLCD 에서는 박막트랜지스터(Thin Film Transistor, 이하 TFT) 하나가 한 개의 화소에 대응하고, 이 하나의 TFT가 스위칭 소자로써 화소의 전압레벨을 제어하여 화소의 광 투과율을 변화시켜서 영상을 표시한다.
도 1은 일반적인 액정표시장치의 구성을 개략적으로 도시한 블록도로써, 복수개의 게이트라인(GL) 및 데이터라인(DL)이 교차되는 지점에 박막트랜지스터(T)가 매트릭스 형태로 구비되어 영상을 표시하는 액정패널(10)과, 상기 액정패널(10)에 게이트신호를 공급하는 게이트드라이버(30) 및 데이터신호를 공급하는 데이터 드라이버(50)와, 외부로부터 제어신호 및 데이터신호를 공급받아, 이 신호들에 대응하여 상기 게이트드라이버(30) 및 데이터드라이버(50)를 제어하는 타이밍컨트롤 러(20)와, 구성되며, 또한 상기 데이터 드라이버(50)에 기준전압인 감마전압을 공급하는 감마회로(60)와, 상기 액정패널(10)에 공통전압(Vcom)을 공급하는 공통전압회로(70)를 포함한다.
특히, TN모드의 상기 액정패널(10)는 액정층을 사이에 두고 제1 및 제2 기판이 합착된 형태로써, 상기 두 기판의 전압차에 의해 형성되는 전계의 크기에 따라 액정의 광 투과율을 제어하여 화상을 표시하는 구조이며, 자세히는 상기 두 기판 중 하나에는 영상신호에 해당하는 계조전압을 인가하고 다른 기판에는 공통전압(Vcom)을 인가하여, 두 신호의 전압 차에 의해 전계를 형성하고, 액정의 광 투과율을 제어하게 된다.
또한, 일 기판에 상 영상신호와 공통전압(Vcom)이 둘 다 인가되는 IPS모드의 액정패널(100)의 경우에도 전극의 구조만 다를 뿐 구동원리는 동일하다.
이하, 일반적인 액정표시장치의 구동을 설명하면 다음과 같다.
먼저, 외부로부터 제어신호가 타이밍컨트롤러(20)로 공급되면, 타이밍 컨트롤러(20)는 이에 대응하여 게이트 드라이버(30)를 구동하기 위한 게이트제어신호와, 데이터 드라이버(50)를 구동하기 위한 데이터제어신호를 생성하여 각 구동회로에 공급하고, 외부로부터 데이터신호를 공급받아 이 데이터신호를 재배치하고 데이터 드라이버(50)에 공급한다.
상기 게이트제어신호를 공급받은 게이트 드라이버(30)는, 각 게이트라인(GL)을 통해 1 프레임동안 한 수평라인씩 순차적으로 게이트구동신호를 상기 액정패널(10)에 공급한다.
상기 데이터제어신호를 공급받은 데이터 드라이버(50)는, 디지털 형태의 상기 데이터신호를 감마전압에 대응하여 아날로그 형태의 영상신호로 변환하고, 한 수평라인의 영상신호를 모든 데이터라인(DL)을 통해 동시에 상기 액정패널(10)에 공급한다.
또한, 공통전압회로(70)는 공통전압(Vcom)을 생성하여, 상기 액정패널(1)의 공통전극에 공급한다.
이에 따라, 액정패널(10)은 데이터 드라이버(50)로부터 공급된 상기 영상신호와 공통전압(Vcom)의 전압차에 의하여 영상을 계조를 표시하게 된다. 따라서, 영상의 품질은 공통전압(Vcom)값에 많은 영향을 받는다.
도 2는 종래의 공통전압회로의 구조를 도시한 블록도로서, 도시한 바와 같이, 종래의 공통전압회로(70)는 외부로부터 데이터(SDA) 및 클럭(SCL)을 입력받는 n-비트 레지스터부(71)와, 입력된 데이터를 저장하는 n-비트 메모리부(73)와, n-비트 메모리부(73)를 제어하는 제어부(72)와, n-비트 레지스터부(71)로부터 입력되는 2진 데이터를 하나의 선택신호로 변환하는 디코더부(77)와, 상기 디코더부(77)의 선택에 따라 m개의 레벨을 가지는 전압중 하나를 공통전압(Vcom)으로 출력하는 스위칭부(78)와, 입력되는 제1 및 제2 전압(VH, VL)을 분압하는 다수의 저항(R1 내지 Rm)을 포함한다.
설정자는 소정의 테스트용 영상신호를 액정패널에 공급하여 소정의 화상을 표시하고, 이후 공통전압회로(70)에 임의의 적절한 임시공통전압을 입력하여 영상을 검사하여, 플리커(Flicker)가 최소가 되는 최적공통전압(FVcom)값을 찾는다.
그러나, 이러한 작업과정을 통해 초기에 설정되는 최적공통전압(FVcom)은 액정패널이 소정시간이 지나게 되면 그 값이 변화하는 특성이 있다. 즉, 초기 구동시액정패널은 불안정한 상태로서, 안정화 상태가 되기 위해서는 어느정도의 시간소요가 반드시 필요하다.
도 3은 시간에 따른 최적공통전압의 변화를 개략적으로 도시한 그래프이다.
도시한 바와 같이, 초기 구동시 최적공통전압(FVcom)은 약 6.75V 정도이나, 시간이 흐를수록 조금씩 감소하며, 10분 이상이 경과후에는 최적공통전압(FVcom)은 약 6.52V 정도로 감소하게 된다. 이렇게 상기 초기 구동시 최적공통전압(FVcom)과 소정시간 후 감소한 최적공통전압(FVcom)의 차를 오프셋(k)라고 하며, 도면을 참조하면 오프셋(k)은 대략 0.23V가 된다.
이러한 차이는 128계조를 표현하는 액정표시장치에 있어서, 10계조이상에 해당하는 전압차로써, 이는 DC전압누적에 의한 액정패널의 얼룩불량을 초래할 수 있다.
이에 따라, 기존에는 써미스터(Thermistor)를 사용하여, 공통전압(Vcom)을 낮아지도록 조절하거나, 또는 공정상에서 최적공통전압(FVcom)을 맞춘 후 임의의 전압레벨로 낮추어 작업하였다. 그러나 이러한 방법은 공정시간 연장 및 조정오차에 따른 불량을 초래하는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명은 최 적공통전압이 소정시간 지남에 따라 전압레벨이 낮아지는 현상으로 인하여 발생하는 문제점을 해결하는 액정표시장치의 공통전압회로를 제공하는 데 그 목적이 있다.
상기의 목적을 실현하기 위해 본 발명의 실시예에 의한 액정표시장치의 공통전압회로는, 액정표시장치에 공통전압을 공급하는 공통전압회로에 있어서, n 비트의 시리얼 형태의 데이터를 저장하는 n-비트 메모리부와; 상기 n-비트 메모리부의 데이터 입출력을 제어하는 제어부와; 오프셋데이터를 저장하는 오프셋 컨트롤부와; 상기 데이터와 상기 오프셋데이터를 덧셈연산하고, 그 결과를 상기 n-비트 레지스터부에 전달하는 가산기와; 상기 연산된 데이터를 임시저장하는 n-비트 레지스터부와; 상기 임시저장된 데이터를 디코딩하여 선택신호를 출력하는 디코더부와; 제1 및 제2 전압을 입력받아 다수의 전압레벨로 분압하는 저항소자와; 상기 선택신호에 대응하여 상기 다수의 전압레벨중 하나를 선택하는 스위칭부를 포함하는 것을 특징으로 한다.
상기 n-비트는 7-비트이며, 상기 액정표시장치는 128계조를 구현하는 것을 특징으로 한다.
상기 오프셋데이터는, 0 내지 31단계의 전압레벨을 가지는 신호인 것을 특징으로 한다.
상기 오프셋 컨트롤부는 5비트 메모리를 내장하는 것을 특징으로 한다.
상기 n-비트 레지스터부와, 상기 제어부와, 상기 오프셋컨트롤부는 외부와 I2C방식으로 연결되는 것을 특징으로 한다.
상기 오프셋 컨트롤부는 외부로부터 오프셋활성신호를 인가받으며, 상기 오프셋 활성신호가 로우(Low)레벨일 경우에는 상기 가산기로 상기 오프셋데이터를 출력하며, 상기 오프셋 활성신호가 하이(High)레벨일 경우에는 상기 가산기로 상기 오프셋데이터를 출력하지 않는 것을 특징으로 한다.
상기의 목적을 실현하기 위해 본 발명의 실시예에 의한 액정표시장치 공통전압회로의 구동방법은, 액정표시장치에 공통전압을 공급하는 공통전압회로에 있어서, n-비트 메모리부와, 상기 n-비트 메모리부의 데이터 입출력을 제어하는 제어부와, 오프셋데이터를 저장하는 오프셋 컨트롤부와, 가산기와, 데이터를 임시저장하는 n-비트 레지스터부와, 디코더부와, 제1 및 제2 전압을 입력받아 다수의 전압레벨로 분압하는 저항소자와, 스위칭부를 포함하는 것을 특징으로 하는 액정표시장치에 공통전압을 공급하는 공통전압회로에 있어서, 최적공통전압 및 상기 오프셋데이터를 결정하는 단계와; 상기 오프셋데이터를 상기 오프셋 컨트롤부에 저장하고, 출력하는 단계와; 상기 최적공통전압을 상기 n-비트 메모리부에 저장하는 단계와; 상기 최적공통전압과 상기 오프셋데이터를 가산하는 단계와; 상기 최적공통전압을 출력하는 단계를 포함하는 것을 특징으로 한다.
상기 오프셋데이터를 상기 오프셋 컨트롤부에 저장하고, 출력하는 단계는, 상기 오프셋 컨트롤부에 하이(High)레벨의 오프셋활성신호를 인가하는 단계와; 상 기 오프셋 컨트롤부에 상기 오프셋데이터를 저장하는 단계와; 상기 오프셋 컨트롤부에 로우(Low)레벨의 오프셋활성신호를 인가하는 단계와; 상기 오프셋 컨트롤부에 상기 오프셋데이터를 출력하는 단계를 포함하는 것을 특징으로 한다.
상기 최적공통전압과 상기 오프셋데이터를 가산하는 단계는, 상기 메모리부에 저장된 최적공통전압을 상기 가산기에 입력하는 단계와; 상기 오프셋 컨트롤부에 저장된 상기 오프셋데이터를 상기 가산기에 입력하는 단계를 포함하는 것을 특징으로 한다.
상기 최적공통전압을 출력하는 단계는, 상기 n-비트 레지스터에 임시저장된 데이터를 상기 디코더에 전달하는 단계와; 상기 디코더가 상기 임시저장된 데이터에 대응하여, 상기 스위칭소자를 통해 상기 저항소자로부터 분압되는 전압을 출력하는 단계를 포함하는 것을 특징으로 한다.
상기 n-비트는 7-비트이며, 상기 액정표시장치는 128계조를 구현하는 것을 특징으로 한다.
상기 오프셋데이터는, 0 내지 31단계의 전압레벨을 가지는 신호인 것을 특징으로 한다.
상기 오프셋 컨트롤부는 5비트 메모리를 내장하는 것을 특징으로 한다.
상기 n-비트 레지스터부와, 상기 제어부와, 상기 오프셋 컨트롤부는 외부와 I2C방식으로 연결되는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명의 실시예에 의한 액정표시장치의 공통전압회로를 설명하면 다음과 같다.
이하의 설명에서는 편의상 본 발명의 중요 특징인 공통전압을 생성하고, 이를 최적화하는 공통전압회로에 대해서만 설명하도록 한다. 이외의 구동회로는 일반적인 액정표시장치의 구동회로와 동일한 구성이며, 동일한 동작을 한다.
도 4는 본 발명의 실시예에 의한 액정표시장치의 공통전압회로의 구조를 개략적으로 도시한 블록도이다.
도시한 바와 같이, 본 발명의 실시예에 의한 액정표시장치의 공통전압회로(170)는, 외부로부터 2개의 신호라인인 SCL(Serial Clock)와 SDA(Serial Data)을 통해 데이터 및 클럭을 입력받는 n-비트 레지스터부(171)와, 입력된 데이터를 저장하는 n-비트 메모리부(173)와, n-비트 메모리부(173)를 제어하는 제어부(172)와, 상기 데이터 및 클럭과 오프셋활성신호(offset_s)를 입력받아 임시저장하는 오프셋컨트롤부(174)와, 상기 오프셋활성신호(offset_s)와 상기 n-비트메모리부(172)에 저장된 데이터를 덧셈연산하는 가산기(175)와, 상기n-비트 레지스터부(171)로부터 입력되는 2진 데이터를 하나의 선택신호로 변환하는 디코더부(177)와, 상기 디코더부(177)의 선택에 따라 m개의 레벨을 가지는 전압중 하나를 공통전압(Vcom)으로 출력하는 스위칭부(178)와, 입력되는 제1 및 제2 전압(VH, VL)을 분압하는 다수의 저항소자(R1 내지 Rm)을 포함한다.
또한, 상기 데이터와 클럭을 전달하는 SCL신호라인(SCL) 및 SDA신호라인(SDA)은 상술한 n-비트레지스터부(171)와, 제어부(172)와, 오프셋 컨트롤부(174)와 연결된다.
보다 상세하게는, n-비트 레지스터부(171)는 n 비트의 시리얼 형태로 입력되 는 데이터를 디코더부(177)에 전달을 완료할 때까지 임시저장한다.
제어부(172)는 n 비트의 시리얼 형태로 입력되는 데이터를 n-비트 메모리부(173)에 저장하고, n-비트 메모리부(173)의 데이터 입출력을 제어한다.
n-비트 메모리부(173)는 제어부(172)의 제어에 따라, 저장된 데이터를 갱신하거나 n-비트 레지스터부(171)에 전달한다.
오프셋 컨트롤부(174)는 설정자에 의해 설정된 범위의 오프셋데이터(offset_d)를 저장하고, 오프셋활성신호(offset_s)에 대응하여 가산기(175)를 통해 오프셋데이터(offset_d)를 n-비트 메모리부(173)에 저장된 데이터에 덧셈연산하고, 그 결과를 n-비트 레지스터부(171)로 전달한다.
여기서, 상기 오프셋데이터(offset_d)는 설정자에 의해 임의로 설정된 소정범위의 공통전압보상신호로서 즉, 실험값에 의하여 결정되는 초기 최적공통전압(FVcom)과 안정화된 액정패널에서의 공통전압(Vcom)값의 차에 대응하는 신호이다.
상기 오프셋데이터(offset_d)의 크기는 128계조를 표현하는 액정표시장치에서 32단계의 전압레벨을 가지는 신호인 것이 바람직하며, 이에 따라 상기 오프셋콘트롤부(174)는 5비트 메모리를 내장하는 것이 바람직하다.
또한, 상기 오프셋활성신호(offset_s)는 상기 오프셋데이터와 n-비트 메모리부(173)에 저장된 데이터의 덧셈연산여부를 결정하는 신호로써, 오프셋 컨트롤부(174)는, 오프셋활성신호(offset_s)가 로우(Low)레벨일 경우에는 기 저장된 오프셋데이터를 가산기(175)로 출력하고, 오프셋활성신호(offset_s)가 하이(High)레벨 일 경우에는 기 저장된 오프셋데이터를 가산기(175)로 출력하지 않는다.
가산기(175)는 n-비트 메모리부(173)에 저장된 데이터와 상기 오프셋데이터의 뎃셈연산을 수행한다.
디코더부(177)는 n-비트 레지스터부(171)에 임시저장된 데이터를 전달받아 이에 대응하여 스위칭부(178)를 제어한다.
스위칭부(178)는 도시하지는 않았지만 상기 디코더부(177)의 출력에 일대일 대응하는 다수의 스위칭소자(미도시)를 포함하며, 상기 디코더부(177)로부터 제어를 받아 저항소자(R1 내지 Rm)로부터 분압된 전압을 공통전압(Vcom)으로서 출력한다.
이러한 동작은 n-비트 레지스터부(171)로부터 전달되는 데이터는 디지털형태의 신호이므로, 이를 디코딩(decoding)하여 스위칭부(178)의 상기 스위칭소자(미도시)중 하나를 턴-온하여 이에 접속된 저항소자(R1 내지 Rm)로부터 분압된 전압을 공통전압(Vcom)으로 출력하는 방식이다.
저항소자(R1 내지 Rm)는 외부로부터 공급되는 제1 및 제2 전압(VH, VL)을 m+1 개수만큼 다수의 레벨로 분압한다.
이러한 구조의 본 발명의 실시예에 의한 공통전압회로(170)는 외부 데이터입력수단(미도시)과 I2C방식으로 연결된다. 여기서 I2C방식은 2개의 신호라인 SCL와 SDA에 의해 디바이스 간의 정보전달을 하는 시리얼 인터페이스 방식으로서, 하드웨어 변경없이 소프트웨어적으로 기능을 변경할 수 있으며, 1대1 통신이 아닌 다대다 통신 기능을 지원한다.
상술한 I2C방식으로 공통전압회로(170)와 외부 데이터입력수단(미도시)을 연결하는 이유는 노이즈에 강하여 신뢰성이 높고, 소비전력이 적으며, 다양한 온도환경에서도 잘 동작할 뿐만 아니라, 다양한 전압레벨을 지원한다는 이점이 있기 때문이다.
여기서, 상기 n-비트 레지스터부(171)와, n-비트 메모리부(173)의 비트수(n)는 0 내지 127 단계의 전압레벨의 공통전압(Vcom)을 생성할 경우, 상기 비트수(n)는 7이 된다(n=7).
이하의 설명에서는 상기 비트수(n)가 7인 예로서 본 발명의 실시예에 의한 액정표시장치의 공통전압회로를 이용하여 최적공통전압을 설정하는 방법을 도 5를 참조하여 설명하도록 한다.
도 5는 본 발명의 실시예에 의한 액정표시장치 공통전압회로의 구동방법을 설명한 순서도이다.
도시한 바와 같이, S1단계는 설정자가 테스트하고자 하는 임의의 전압레벨을 데이터신호라인(SDA)과 클럭신호라인(SCL)을 통해 입력하여 최적공통전압(FVcom) 및 오프셋데이터(offset_d)를 결정하는 단계이다.
S2단계는 오프셋활성신호(offset_s)를 하이(High)레벨로 인가하고,SCL신호라인(SCL) 및 SDA신호라인(SDA)을 통해 테스트에 의하여 상기 결정된 오프셋데이터(offset_d)를 오프셋 컨트롤부(174)에 입력하는 단계이다.
S3단계는 상기 SCL신호라인(SCL) 및 SDA신호라인(SDA)을 통해 상기 최적공통전압(FVcom)을 입력하는 단계이다. 이때, 오프셋활성신호(Offset_s)가 하이(High) 이므로, 오프셋 컨트롤부(174)에 저장되는 오프셋데이터(Offset_d)는 가산기(173)로 전달되지 않아, 상기 최적공통전압(FVcom)에는 영향을 주지 않는다.
S4단계는 최적공통전압(FVcom)의 설정과정이 끝나면 상기 오프셋활성신호(offset_s)를 로우(Low)레벨로 유지하는 단계이다. 이에 따라 상기 오프셋컨트롤부(174)에 저장되는 오프셋데이터(offset_d)가 가산기(173)에 입력되어 초기 최적공통전압(FVcom)에 가산된다.
S5단계는 오프셋데이터(offset_d)가 최적공통전압(FVcom)에 가산되어 최종적으로 공통전압(Vcom)으로서 출력되는 단계이다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 실시예에 의한 액정표시장치의 공통전압회로 및 이의 구동방법은, 최적공통전압의 결정시 공통전압회로내에 시간의 흐름에 따라 변화하는 최적공통전압의 변화량인 오프셋데이터를 저장하고, 실제 구동시에는 상기 최적공통전압에 상기 오프셋데이터를 가산하여, 최적공통전압의 변화를 고려하여 공통전압을 생성하게 된다.
이에 따라, 공정시에 상기 오프셋데이터의 조정에 소요되는 공정시간을 줄일 수 있으며, 이에 따른 불량발생을 방지하는 효과가 있다.

Claims (14)

  1. 액정표시장치에 공통전압을 공급하는 공통전압회로에 있어서,
    n 비트의 시리얼 형태로 입력되는 데이터를 저장하는 n-비트 메모리부와;
    상기 n-비트 메모리부의 데이터 입출력을 제어하는 제어부와;
    오프셋데이터를 저장하는 오프셋 컨트롤부와;
    상기 데이터와 상기 오프셋데이터를 덧셈연산하고, 그 결과를 상기 n-비트 레지스터부에 전달하는 가산기와;
    상기 연산된 데이터를 임시저장하는 n-비트 레지스터부와;
    상기 임시저장된 데이터를 디코딩하여 선택신호를 출력하는 디코더부와;
    제1 및 제2 전압을 입력받아 다수의 전압레벨로 분압하는 저항소자와;
    상기 선택신호에 대응하여 상기 다수의 전압레벨중 하나를 선택하는 스위칭부
    를 포함하는 것을 특징으로 하는 액정표시장치의 공통전압회로.
  2. 제 1 항에 있어서,
    상기 n-비트는 7-비트이며, 상기 액정표시장치는 128계조를 구현하는 것을 특징으로 하는 액정표시장치의 공통전압회로.
  3. 제 2 항에 있어서,
    상기 오프셋데이터는, 0 내지 31단계의 전압레벨을 가지는 신호인 것을 특징으로 하는 액정표시장치의 공통전압회로.
  4. 제 3 항에 있어서,
    상기 오프셋 컨트롤부는 5비트 메모리를 내장하는 것을 특징으로 하는 액정표시장치의 공통전압회로.
  5. 제 1 항에 있어서,
    상기 n-비트 레지스터부와, 상기 제어부와, 상기 오프셋컨트롤부는 외부와 I2C방식으로 연결되는 것을 특징으로 하는 액정표시장치의 공통전압회로.
  6. 제 1 항에 있어서,
    상기 오프셋 컨트롤부는 외부로부터 오프셋활성신호를 인가받으며, 상기 오프셋 활성신호가 로우(Low)레벨일 경우에는 상기 가산기로 상기 오프셋데이터를 출력하며, 상기 오프셋 활성신호가 하이(High)레벨일 경우에는 상기 가산기로 상기 오프셋데이터를 출력하지 않는 것을 특징으로 하는 액정표시장치의 공통전압회로.
  7. 액정표시장치에 공통전압을 공급하는 공통전압회로에 있어서, n-비트 메모리부와, 상기 n-비트 메모리부의 데이터 입출력을 제어하는 제어부와, 오프셋데이터를 저장하는 오프셋 컨트롤부와, 가산기와, 데이터를 임시저장하는 n-비트 레지스터부와, 디코더부와, 제1 및 제2 전압을 입력받아 다수의 전압레벨로 분압하는 저항소자와, 스위칭부를 포함하는 것을 특징으로 하는 액정표시장치에 공통전압을 공급하는 액정표시장치 공통전압회로의 구동방법에 있어서,
    최적공통전압 및 상기 오프셋데이터를 결정하는 단계와;
    상기 오프셋데이터를 상기 오프셋 컨트롤부에 저장하고, 출력하는 단계와;
    상기 최적공통전압을 상기 n-비트 메모리부에 저장하는 단계와;
    상기 최적공통전압과 상기 오프셋데이터를 가산하는 단계와;
    상기 최적공통전압을 출력하는 단계
    를 포함하는 것을 특징으로 하는 액정표시장치 공통전압회로의 구동방법.
  8. 제 7 항에 있어서,
    상기 오프셋데이터를 상기 오프셋 컨트롤부에 저장하고, 출력하는 단계는;
    상기 오프셋 컨트롤부에 하이(High)레벨의 오프셋활성신호를 인가하는 단계 와;
    상기 오프셋 컨트롤부에 상기 오프셋데이터를 저장하는 단계와;
    상기 오프셋 컨트롤부에 로우(Low)레벨의 오프셋활성신호를 인가하는 단계와;
    상기 오프셋 컨트롤부에 상기 오프셋데이터를 출력하는 단계
    를 포함하는 것을 특징으로 하는 액정표시장치 공통전압회로의 구동방법.
  9. 제 7 항에 있어서,
    상기 최적공통전압과 상기 오프셋데이터를 가산하는 단계는,
    상기 메모리부에 저장된 최적공통전압을 상기 가산기에 입력하는 단계와;
    상기 오프셋 컨트롤부에 저장된 상기 오프셋데이터를 상기 가산기에 입력하는 단계
    를 포함하는 것을 특징으로 하는 액정표시장치 공통전압회로의 구동방법.
  10. 제 7 항에 있어서,
    상기 최적공통전압을 출력하는 단계는,
    상기 n-비트 레지스터에 임시저장된 데이터를 상기 디코더에 전달하는 단계와;
    상기 디코더가 상기 임시저장된 데이터에 대응하여, 상기 스위칭부의 스위칭소자를 통해 상기 저항소자로부터 분압되는 전압을 출력하는 단계
    를 포함하는 것을 특징으로 하는 액정표시장치 공통전압회로의 구동방법.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제 7 항에 있어서,
    상기 n-비트는 7-비트이며, 상기 액정표시장치는 128계조를 구현하는 것을 특징으로 하는 액정표시장치 공통전압회로의 구동방법.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제 7 항에 있어서,
    상기 오프셋데이터는, 0 내지 31단계의 전압레벨을 가지는 신호인 것을 특징으로 하는 액정표시장치 공통전압회로의 구동방법.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제 7 항에 있어서,
    상기 오프셋 컨트롤부는 5비트 메모리를 내장하는 것을 특징으로 하는 액정표시장치 공통전압회로의 구동방법.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    상기 n-비트 레지스터부와, 상기 제어부와, 상기 오프셋 컨트롤부는 외부와 I2C방식으로 연결되는 것을 특징으로 하는 액정표시장치 공통전압회로의 구동방법.
KR1020070018617A 2007-02-23 2007-02-23 액정표시장치의 공통전압회로 및 이의 구동방법 KR101366024B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070018617A KR101366024B1 (ko) 2007-02-23 2007-02-23 액정표시장치의 공통전압회로 및 이의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070018617A KR101366024B1 (ko) 2007-02-23 2007-02-23 액정표시장치의 공통전압회로 및 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20080078454A KR20080078454A (ko) 2008-08-27
KR101366024B1 true KR101366024B1 (ko) 2014-02-21

Family

ID=39880637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070018617A KR101366024B1 (ko) 2007-02-23 2007-02-23 액정표시장치의 공통전압회로 및 이의 구동방법

Country Status (1)

Country Link
KR (1) KR101366024B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101641692B1 (ko) * 2009-12-10 2016-07-21 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101668261B1 (ko) * 2009-12-15 2016-10-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN105895041B (zh) * 2016-06-06 2018-08-24 深圳市华星光电技术有限公司 公共电极驱动模块以及液晶显示面板
KR102538875B1 (ko) 2016-07-20 2023-06-02 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040047689A (ko) * 2002-11-28 2004-06-05 샤프 가부시키가이샤 액정 구동 장치
KR20050050883A (ko) * 2003-11-26 2005-06-01 삼성전자주식회사 공통 전압 조절 장치 및 방법
KR20060110523A (ko) * 2005-04-20 2006-10-25 삼성전자주식회사 공통전압 발생장치 및 이를 갖는 표시장치
KR20060130303A (ko) * 2005-06-14 2006-12-19 삼성전자주식회사 액정 표시 장치 및 그것의 공통 전압 보상 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040047689A (ko) * 2002-11-28 2004-06-05 샤프 가부시키가이샤 액정 구동 장치
KR20050050883A (ko) * 2003-11-26 2005-06-01 삼성전자주식회사 공통 전압 조절 장치 및 방법
KR20060110523A (ko) * 2005-04-20 2006-10-25 삼성전자주식회사 공통전압 발생장치 및 이를 갖는 표시장치
KR20060130303A (ko) * 2005-06-14 2006-12-19 삼성전자주식회사 액정 표시 장치 및 그것의 공통 전압 보상 방법

Also Published As

Publication number Publication date
KR20080078454A (ko) 2008-08-27

Similar Documents

Publication Publication Date Title
US20180158397A1 (en) Power control circuit for display device
US9389621B2 (en) Compensation circuit for common voltage according to gate voltage
US9865217B2 (en) Method of driving display panel and display apparatus
KR100929680B1 (ko) 액정 표시 장치 및 영상 신호 보정 방법
KR101254030B1 (ko) 표시 장치와 이의 구동 장치 및 구동 방법
KR102539963B1 (ko) 감마 전압 생성 회로 및 이를 포함하는 디스플레이 구동 장치
KR20080034573A (ko) 액정표시장치의 구동회로 및 이의 구동방법
US10467978B2 (en) Display device and method for driving the same
KR101589183B1 (ko) 계조 전압 제공 장치 및 이를 이용한 표시 장치
KR101366024B1 (ko) 액정표시장치의 공통전압회로 및 이의 구동방법
KR101438586B1 (ko) 액정표시장치와, 이의 감마커브 보상방법
US20130321494A1 (en) Liquid crystal display
KR101347207B1 (ko) 액정표시장치의 구동회로
KR101386569B1 (ko) 액정표시장치의 응답속도 개선 장치 및 방법
KR20090060042A (ko) 액정표시장치 및 그 구동방법
KR20090058055A (ko) 구동회로 및 이를 포함하는 액정표시장치
KR101213858B1 (ko) 구동 회로 및 구동 방법
KR101407295B1 (ko) 액정 표시 장치의 구동 장치 및 방법
KR20080000143A (ko) 감마발생회로, 이를 이용하는 액정표시장치 및감마발생회로의 구동방법
KR100984347B1 (ko) 액정 표시 장치 및 그 구동 방법
KR101336084B1 (ko) 액정표시장치 구동방법
TWI423237B (zh) 液晶顯示面板的驅動方法
KR20060010127A (ko) 액정 표시 장치 및 영상 신호 보정 방법
KR20050052767A (ko) 액정 표시 장치 및 그 구동 방법
KR20090028869A (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 7