KR101358491B1

KR101358491B1 - Led 패키지 및 led 패키지 제조방법

Info

Publication number: KR101358491B1
Application number: KR1020120124289A
Authority: KR
Inventors: 김재건
Original assignee: 희성전자 주식회사
Priority date: 2012-11-05
Filing date: 2012-11-05
Publication date: 2014-02-07

Abstract

LED 패키지 및 LED 패키지 제조방법이 제공된다. LED 패키지는 상부면에 제1 함몰부가 형성되며 하부면에 제2 함몰부가 형성된 베이스 기판과, 베이스 기판의 상부면에 형성된 상부면 절연층과, 베이스 기판의 하부면에 형성된 하부면 절연층과, 베이스 기판을 관통하며 상부면 절연층의 상부와 하부면 절연층의 하부에 형성되는 제1 전극 및 제2 전극과, 제1 전극 및 제2 전극과 전기적으로 연결되며 제1 함몰부에 형성되는 LED 칩 및 제1 함몰부를 밀봉하는 몰드를 포함한다.

Description

LED 패키지 및 LED 패키지 제조방법{LED PACKAGE AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 LED 패키지 및 LED 패키지 제조방법에 관한 것으로서, 보다 상세하게는 내구성 및 방열 효율을 향상시키는 LED 패키지 및 LED 패키지 제조방법에 관한 것이다.

LED(Light Emitting Diode; 발광 다이오드)는 GaAs, AlGaAs, GaN, InGaN 및 AlGaInP 등의 화합물 반도체 재료를 이용하여 발광원을 구성함으로써 다양한 색을 구현할 수 있는 소자를 말한다. 최근 LED는 여러 제품에 광범위하게 사용되며, 그 응용 분야 또한 점차 확대되고 있다.

또한, TV, LCD, Cell-Phone, PC (Notebook) 등 휴대용 기기 또는 생활 가전 기기 등의 전자 기기들이 고성능화, 소형화, 집적화, 모듈화 등이 급속히 진행되고 있다. 고성능화는 전자 제품 안에 실장되는 LED에 소비되는 전력량을 더 많이 필요로 하게 되었고, 반면에 소형화 및 집적화는 제품화할 수 있는 크기에 한계를 가져오게 되었다.

시장은 전자 제품 안에 실장되는 LED에서 소비되는 전력량이 높아지는 방향을 요구하는데 반해, 이를 소화해낼 수 있는 LED 패키지의 디자인 마진은 급격히 줄고 있다. 즉, 모듈화는 열의 문제가 이제 더 이상 LED 제품 하나의 문제만이 아닌 전체 시스템의 문제임을 시사한다.

즉, LED 패키지 내부의 LED 칩(chip)에서 발생한 열을 효율적으로 관리하는 문제는 제품의 전기적/광학적 특성뿐 아니라, 제품의 수명, 제품의 신뢰성, 제조 원가 등에 영향을 미치는 요인이 되었다.

LED 패키지(Package)란, 내부에 LED를 실장하고 LED와 리드(lead)를 연결하며 인쇄 회로 기판(Printed Circuit Board; PCB)에 부착이 가능하도록 제작된 소자이다. 정보 통신 기기의 경박 단소화 추세에 따라 LED 패키지는 인쇄 회로 기판에 직접 장착된 표면 실장(Surface Mount Devicel; SMD)형으로 만들어지고 있다. 최근에는, 실리콘 반도체 공정 기술과 LED 기술을 융합한 패키징 기술인 웨이퍼 수준 패키지(Wafer Level Package; WLP)기술이 소개되었다.

웨이퍼 수준 패키지는, 기존에 행해지던 LED 패키징 방식(즉, 인쇄 회로 기판 형태의 패키지 프레임에 LED를 넣어 패키징하거나 리드 프레임을 달고 콤파운드로 LED 칩을 패키징하는 방식)과 달리 실리콘 웨이퍼에 구멍을 내고 LED 칩을 넣어 패키징하는 방식으로 리드 프레임이 필요 없어져 두께를 크게 줄일 수 있으며, 한번에 많은 수량의 LED를 동시에 패키징할 수 있는 기술이다.

웨이퍼 수준 패키지는 열전도율이 높은 실리콘 웨이퍼를 사용하기 때문에 LED의 구조적인 문제점인 발열을 어느 정도 줄일 수 있었으나, 고출력 LED에서의 발열 문제는 여전히 해결되지 않고 있다.
[관련기술문헌]
1. 금속 기판을 이용한 LED 패키지 및 그 제조 방법 (등록특허 제 10-0616692 호)

이에, 본 발명이 해결하고자 하는 과제는 웨이퍼 수준 패키지 기술 및 멤브레인(membrane) 적층 구조를 활용하여 LED 패키지 자체 구조로서 내구성 및 방열 효율을 향상시키는 LED 패키지 및 LED 패키지 제조 방법을 제공하는 것이다.

본 발명이 해결하고자 하는 다른 과제는 경박단소화 및 고휘도 발광이 가능한 LED 패키지 및 LED 패키지 어레이(array)를 제공하는 것이다.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 LED 패키지는, 상부면에 제1 함몰부가 형성되며 하부면에 제2 함몰부가 형성된 베이스 기판과, 베이스 기판의 상부면에 형성된 상부면 절연층과, 베이스 기판의 하부면에 형성된 하부면 절연층과, 베이스 기판을 관통하며 상부면 절연층의 상부와 하부면 절연층의 하부에 형성되는 제1 전극 및 제2 전극과, 제1 전극 및 제2 전극과 전기적으로 연결되며 제1 함몰부에 형성되는 LED 칩 및 제1 함몰부를 밀봉하는 몰드를 포함한다.

바람직하게는, 본 발명의 다른 실시예에 따른 LED 패키지에서, 제1 함몰부 및 제2 함몰부는 수직방향으로 대응하는 위치에 형성되며, 제1 전극 및 제2 전극은 제1 함몰부 및 제2 함몰부 사이의 베이스 기판을 각각 관통한다.

바람직하게는, 본 발명의 다른 실시예에 따른 LED 패키지에서, 몰드는 인광물질을 포함할 수 있을 것이다.

바람직하게는, 본 발명의 다른 실시예에 따른 LED 패키지에서, 베이스 기판은 실리콘 기판일 수 있다.

상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 LED 패키지 제조방법은, 베이스 기판의 상부면에 제1 함몰부를 형성하고 베이스 기판의 하부면에 제2 함몰부를 형성하는 함몰부 형성단계와, 베이스 기판의 상부면 및 하부면에 상부면 절연층 및 하부면 절연층을 형성하는 절연층 형성단계와, 상부면 절연층의 상부 및 하부면 절연층의 하부에 전도층을 형성하는 전도층 형성단계와, 전도층을 제1 전극 및 제2 전극으로 형성하는 전극 형성단계 및 제1 함몰부에 LED 칩을 형성하고 제1 함몰부를 몰드로 밀봉하는 LED칩 봉입단계를 포함한다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.

즉, 본 발명의 다양한 실시예들에 따른 LED 패키지는 그 자체 구조를 통해 내구성 및 방열효율이 향상된 효과를 갖는다.

또, 본 발명의 다양한 실시예들에 따른 LED 패키지는 반도체 웨이퍼를 이용하여 제작되므로, 다량의 LED 패키지 내지는 LED 패키지 어레이를 신속하게 제조할 수 있다.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 LED 패키지를 설명하기 위한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 LED 패키지를 설명하기 위한 단면도이다.
도 3은 본 발명의 다양한 실시예들(일 실시예 및 다른 실시예)에서 함몰부를 형성하는 방법을 설명하기 위한 단면도들이다.
도 4는 본 발명의 일 실시예에 따른 LED 패키지를 이용하여 LED 패키지 어레이를 형성한 모습을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 LED 패키지를 인쇄 회로 기판에 표면 실장한 모습을 설명하기 위한 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 LED 패키지를 인쇄 회로 기판에 표면 실장한 모습을 설명하기 위한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 LED 패키지 제조방법을 설명하기 위한 순서도이다.
도 8은 본 발명의 일 실시예에 따른 LED 패키지의 함몰부를 형성하는 과정을 설명하기 위한 도면이다.
도 9 및 도 10은 본 발명의 일 실시예에 따른 LED 패키지의 제1 및 제2 전극을 형성하는 과정을 설명하기 위한 도면이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접촉되어"있다고 기재된 경우, 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접촉되어 있을 수도 있지만, 중간에 또 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 또한, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접촉되어"있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "~사이에"와 "직접 ~사이에" 또는 "~에 인접하는"과 "~에 직접 인접하는" 등도 마찬가지로 해석될 수 있다.

본 명세서에서 사용되는 용어는 단지 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도는 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다", "구비하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지는 않는다.

소자(elements) 또는 층이 다른 소자 또는 층"위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.

이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.

도 1은 본 발명의 일 실시예에 따른 LED 패키지를 설명하기 위한 단면도이다. 도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 LED 패키지(10)는 베이스 기판(100), 상부면 절연층(131), 하부면 절연층(132), 제1 전극(141), 제2 전극(142), LED 칩(900) 및 몰드(150)를 포함한다.

베이스 기판(100)은 LED 패키지(10)의 바디(body)가 되는 부분으로, 실리콘(Si)으로 형성할 수 있다. 그러나, 베이스 기판(100)이 실리콘으로만 형성되는 것으로 제한하는 것은 아니다. 베이스 기판(100)은 LED 패키지(10)를 지지하는 기능을 수행함과 동시에, 후술할 LED 칩(900)에서 발생하는 열을 전도하는 방열 기능을 수행한다. 특히, 상술한 방열 기능은 후술하겠지만, 베이스 기판(100)을 실리콘(Si)으로 형성하고, 이 베이스 기판을 금속 물질로 커버하여 방열 효과를 극대화 할 수 있다.

또한, 본 발명의 일 실시예에 따른 LED 패키지(10)는 제1 함몰부(121)와 제2 함몰부(122)를 포함한다. 제1 함몰부(121)는 베이스 기판(100)의 상부면에 형성되며, 제2 함몰부(122)는 베이스 기판(100)의 하부면에 형성된다.

이하, 도 3을 참조하여 제1 함몰부(121) 및 제2 함몰부(122)의 형성방법에 대해 설명한다.

도 3은 본 발명의 다양한 실시예들(일 실시예 및 다른 실시예)에서 함몰부를 형성하는 방법을 설명하기 위한 단면도들이다. 여기서는 도 3(a)를 참조하여 본 발명의 일 실시예에서의 함몰부 형성 방법을 설명한다.

제1 함몰부(121)는 베이스 기판(100)의 상부면에 포토레지스트(501)를 패터닝한 후 식각하여 형성한다. 특히, 본 발명의 일 실시예에서는 이방성 에칭을 사용할 수 있다. 이방성 에칭은 깊이 및 너비 방향의 식각 정도의 차이가 큰 에칭 방법이며 에칭 대상의 결정면 중 일정 방향의 면을 식각하게 된다. 따라서. 식각 시작 시 최초 제1 함몰부(1121)를 형성함을 시작으로 식각 종료 후 제1 함몰부(121)가 형성된다. 이러한 이방성 에칭에 의해 형성된 제1 함몰부(121)는 수평 절단된 원뿔, 즉 하나의 원뿔을 수평으로 절단하였을 때, 완전한 원뿔(cone)을 제외한 나머지 부분의 형상을 갖는다. 제1 함몰부(121)의 형상에 대한 상기 설명은 예시적인 것일 뿐이고, 제1 함몰부(121)의 형상은 이에 제한되지 않음에 유의해야 한다.

제2 함몰부(122)의 형성은 제1 함몰부(121)의 형성과 실질적으로 동일하므로, 중복 설명을 생략한다.

제1 함몰부(121) 및 제2 함몰부(122)는 시간의 차이를 두고 형성하거나, 동시에 형성함이 가능하다.

다시, 도 1을 참조하면, 상부면 절연층(131) 및 하부면 절연층(132)은 각각 베이스 기판(100)의 상부면 및 하부면에 형성된다.

본 발명의 일 실시예에서 상부면 절연층(131) 및 하부면 절연층(132)은 베이스 기판(100)에 이산화규소(SiO2)층을 증착하여 형성한다. 이들 상부면 절연층(131) 및 하부면 절연층(132)은 후술할 제1 전극(141)과 제2 전극(142)이 베이스 기판(100)과 통전되는 것을 방지한다.

다음으로, 제1 전극(141)과 제2 전극(142)은 베이스 기판(100)을 관통하고, 상부면 절연층(131)의 상부와 하부면 절연층(132)의 하부에 형성되는 것으로, 제1 전극(141)과 제2 전극(142)은 서로 전기적으로 연결되지 않는다. 즉, 제1 전극(141)은 베이스 기판(100)의 제1 비아홀(via hole, 191)을 통해 상부면 절연층(131)의 상부에 형성된 제1 전극(141)과 하부면 절연층(132)의 하부에 형성된 제1 전극(141)이 일체로 형성된다.

마찬가지로, 제2 전극(142)은 베이스 기판(100)의 제2 비아홀(192)을 통해 상부면 절연층(132)의 상부에 형성된 제2 전극(142)과 하부면 절연층(132)의 하부에 형성된 제2 전극(142)이 일체로 형성된다.

제1 전극(141)과 제2 전극(142)은 서로 도통되어서는 안된다. 따라서, 제1 전극(141)과 제2 전극(142)은 상부면 절연층(131) 상부에서, 미리 결정된 부분(181)에 의해 물리적으로 연결되지 않는다. 또한, 제1 전극(141)과 제2 전극(142)은 하부면 절연층(132)에서, 제1 비아홀(191)과 제2 비아홀(192) 사이에 통전물질을 두지 않음으로 인해 물리적으로 연결되지 않는다. 여기서 미리 결정된 부분이라 함은 상부면 절연층(131)의 상부에 형성된 제1 전극(141)과 제2 전극(142)을 물리적으로 분리하여 통전되지 않도록 한 부분 또는 영역을 지칭하며, 그 위치는 고정된 것은 아니고 변경 가능하다.

제1 전극(141)과 제2 전극(142)은 각각 후술할 기판 전극(도 5의 601, 602 참조)과 연결되어 기판 전극(도 5의 601, 602 참조)과 동일한 극성을 띠며, LED 칩(900)과 각각 전기적으로 LED 칩(900)에 전원을 공급한다. 즉, 제1 전극(141)이 기판 전극(도 5의 601)과 연결되고 제2 전극(142)이 기판 전극(도 5의 602)과 연결되면, 제1 전극(141)은 (-)극, 제2 전극(142)은 (+)극을 나타낸다.

제1 전극(141)과 제2 전극(142)은 전기 및 열 전도도가 좋은 금속 재료를 사용하여 형성함이 가능하다. 본 발명의 일 실시예에서는 은(Ag)을 사용하여 제1 전극(141)과 제2 전극(142)을 형성하였으나, 이들 전극의 재료는 이에 제한되지 않는다.

다음으로, LED 칩(900)은 제1 함몰부(121)에 형성되는데, 구체적으로는 상부면 절연층(131) 상부에 형성된 제1 전극(141) 또는 제2 전극(142)의 상부에 형성된다. 본 발명의 일 실시예에서는 LED 칩(900)을 제2 전극(142)의 상부에 형성하였다.

LED 칩(900)은 제1 본딩 라인(801)을 통해 제1 전극(141)과 연결되며, 제2 본딩 라인(802)을 통해 제2 전극(142)과 연결된다. 상술한 바와 같이, LED 칩(900)은 제1 전극(141)과 제2 전극(142)을 통해 전원이 공급되어 발광한다. 본 발명의 일 실시예에서 LED 칩(900)은 제1 전극(141) 및 제2 전극(142)과 와이어 본딩되나, LED 칩(900)과 제1 전극(141) 및 제2 전극(142)과의 본딩 방법에 어떤 제한이 있는 것은 아니다.

몰드(150)는 제1 함몰부(121)에 형성된 LED 칩(900)을 포함하여 제1 함몰부(121)를 전체적으로 밀봉한다. 몰드(150)는 LED 칩(900)과 제1 본딩 라인(801)과 제2 본딩 라인(802)을 커버하여 밀봉하므로, LED 칩(900)과 제1 본딩 라인(801)과 제2 본딩 라인(802)을 외부 환경으로부터 보호함과 동시에 발광된 빛을 집광하는 렌즈 역할을 한다. 본 발명의 일 실시예에서 몰드(150)는 통상 플라스틱의 일종인 에폭시 수지를 사용함이 가능하나, 이에 제한되는 것은 아니다.

특히, 본 발명의 일 실시예에서 몰드(150)는 인광 물질(phosphorescence material)을 포함하는 것이 바람직하다. 인광 물질이란 인광 효과를 갖는 물질로, 인광 물질 내의 전자는 들뜬 상태에서 바로 바닥 상태로 가지 않고, 중간에 준안정 상태를 거쳐 에너지를 잃으므로, 형광에 비해 발광 지속 시간을 높일 수 있다.

이와 같이, 본 발명의 일 실시예에 따른 LED 패키지(10)는 LED 칩(900)의 발광 시 발생되는 열을 효율적으로 방열할 수 있는데, 이하에서는 이를 상세히 설명한다.

LED 칩(900)이 발광되면 고열이 발생하는데, 여기서 발생된 열은 먼저 LED 칩(900)과 직접 접촉 및 제2 본딩 라인(802)을 통해 접촉하고 있는 제2 전극(142)으로 전달된다. 물론, LED 칩(900)과 직접 접촉하고 있지는 않으나, 제1 본딩 라인(801)을 통해 LED 칩(900)에 전원을 공급하는 제1 전극(141)에도 열이 전달된다.

제1 전극(141) 및 제2 전극(142)은 열 전도성이 좋은 금속 재료가 사용되므로 발생된 열은 제1 전극(141) 및 제2 전극(142) 전체를 타고 흐르게 된다. 특히, 제1 전극(141) 및 제2 전극(142)은 전체적으로 베이스 기판(100)의 상부면과 하부면을 커버하고 제1 비아홀(191) 및 제2 비아홀(192)을 통해 제1 전극(141)이 일체로 형성되고, 제2 전극(142)도 일체로 형성되어 있어, 열전도가 빠르고 효과적으로 일어난다.

또한, 실리콘으로 형성된 베이스 기판(100)을 사용하므로 실리콘을 통해 상부면 절연층(131)의 상부에 형성된 제1 전극(141) 및 제2 전극(142)에 전달되는 열은 신속히 베이스 기판(100)의 하부 쪽으로 전달된다.

다음으로, 베이스 기판(100)의 하부 쪽으로 전달된 열은 제2 함몰부(122)를 통해 공중으로 방사된다. 제2 함몰부(122)는 통상 빈 공간으로 형성되므로 제1 전극(141) 및 제2 전극(142)이 끌어온 열을 흡수한다. 경우에 따라서는, 보다 효과적으로 LED 칩(900)의 방열을 달성하기 위해 제2 함몰부(122)에 별도의 방열 기구 내지 방열 물질을 형성하는 것도 가능하다.

도 2는 본 발명의 다른 실시예에 따른 LED 패키지를 설명하기 위한 단면도이다. 도 2에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 LED 패키지(20)는 베이스 기판(100), 상부면 절연층(131), 하부면 절연층(132), 제1 전극(141), 제2 전극(142), LED 칩(900) 및 몰드(150)를 포함한다. 이들 요소들은 모두 본 발명의 일 실시예에 관한 설명에서 설명된 바 있으므로, 중복 설명을 생략한다. 다만, 본 발명의 일 실시예와 비교할 때 베이스 기판(100)에 형성된 제1 함몰부(121) 및 제2 함몰부(122)에 차이점이 있으므로, 이를 상세히 설명한다.

제1 함몰부(121)는 베이스 기판(100)의 상부면에 형성되며, 제2 함몰부(122)는 베이스 기판(100)의 하부면에 형성된다. 이하, 도 3을 참조하여 제1 함몰부(121) 및 제2 함몰부(122)의 형성방법에 대해 설명한다.

도 3은 본 발명의 다양한 실시예들(일 실시예 및 다른 실시예)에서 함몰부를 형성하는 방법을 설명하기 위한 단면도들이다. 여기서는 도 3(b)를 참조하여 본 발명의 다른 실시예에서의 함몰부 형성방법을 설명한다.

제1 함몰부(121)는 베이스 기판(100)의 상부면에 포토레지스트(501)를 패터닝한 후 식각하여 형성한다. 특히, 본 발명의 다른 실시예에서는 등방성 에칭을 사용한다. 등방성 에칭이란 깊이 방향으로 식각되는 양과 너비 방향으로 식각되는 양이 실질적으로 동일한 것을 말한다. 따라서, 식각 시작 시 최초 제1 함몰부(1121)를 형성함을 시작으로 식각 종료 후 제1 함몰부(121)가 형성된다. 이러한 등방성 에칭에 의해 형성된 제1 함몰부(121)는 반구의 형상, 즉, 하나의 구을 이등분하여 절단하여 생기는 형상을 가질 수도 있고, 반타원의 형상, 즉, 하나의 타원을 이등분하여 절단하여 생기는 형상을 가질 수도 있다. 상술한 제1 함몰부(121)의 형상에 대한 설명은 예시적인 것일 뿐, 이에 제한되지 않는다.

이하, 도 4를 참조하여 LED 패키지 어레이의 형성에 대해 설명한다.

도 4는 본 발명의 일 실시예에 따른 LED 패키지를 이용하여 LED 패키지 어레이를 형성한 모습을 설명하기 위한 도면이다.

도 4에 도시된 바와 같이, LED 패키지(10)는 어레이를 형성할 수 있는데, 즉, 반도체 웨이퍼(300)를 가공하여 LED 패키지(10)들의 어레이(array)를 형성할 수 있다. 여기서, 반도체 웨이퍼(300)는 실리콘 웨이퍼임이 바람직하나, 반도체 웨이퍼(300)를 구성하는 물질을 실리콘으로 한정한다는 의미는 아니다.

본 발명의 일 실시예에 따른 LED 패키지 어레이는 웨이퍼 수준 패키지를 이용한다. 즉, 웨이퍼를 식각하고 상부면 절연층(도 1의 131참조), 하부면 절연층(도 1의 132 참조), 제1 전극(도 1의 141참조), 제2 전극(도 1의 142참조)을 적층하여 LED 패키지(10)를 형성한다. 이렇게 하여, 웨이퍼의 일부 영역 또는 전 영역에 대해 동시에 다량의 LED 패키지(10)를 형성할 수 있다.

본 발명의 일 실시예에 따른 LED 패키지 어레이는 또한 LED 패키지를 인쇄 회로 기판에 표면 실장한 구조도 포함하는 데, 이하에서는 도 5 및 도 6을 이용하여 이에 대해 설명한다.

도 5는 본 발명의 일 실시예에 따른 LED 패키지를 인쇄 회로 기판에 표면 실장한 모습을 설명하기 위한 단면도이다. 도 6은 본 발명의 다른 실시예에 따른 LED 패키지를 인쇄 회로 기판에 표면 실장한 모습을 설명하기 위한 단면도이다.

도 5를 참조하면, 본 발명의 일 실시예에 따른 LED 패키지(10)는 인쇄 회로 기판(600)에 형성되는 기판 전극(601, 602)과 전기적으로 접속된다. 기판 전극(601, 602)은 서로 반대되는 극성을 갖는데, 도 5에서는 기판 전극(601)을 (-)전극으로, 기판 전극(602)을 (+)전극으로 형성하였다. 각 기판 전극(601, 602)은 LED 패키지(10)의 제1 전극(141) 및 제2 전극(142)과 접촉하여 도통되며, LED 칩(900)에 전원이 공급된다.

도 6을 참조하면, 본 발명의 다른 실시예에 따른 LED 패키지(20)는 인쇄 회로 기판(600)에 형성되는 기판 전극(601, 602)과 전기적으로 접속된다. 기판 전극(601, 602)은 서로 반대되는 극성을 갖는데, 도 6에서는 기판전극(601)을 (-)전극으로, 기판 전극(602)을 (+)전극으로 형성하였다. 각 기판 전극(601, 602)은 LED 패키지(10)의 제1 전극(141) 및 제2 전극(142)과 접촉하여 도통되며, LED 칩(900)에 전원이 공급된다.

LED 패키지(10)를 인쇄 회로 기판에 표면 실장하는 구체적인 방법은 공지된 기술을 자유롭게 사용할 수 있고, 당업자에게 자명한 사항이므로 상세한 설명을 생략한다.

이하에서는 도 7 내지 도 10을 참조하여 본 발명의 다양한 실시예들에 따른 LED 패키지 제조방법에 대해 상세히 설명한다.

도 7은 본 발명의 일 실시예에 따른 LED 패키지 제조방법을 설명하기 위한 순서도이다. 도 8은 본 발명의 일 실시예에 따른 LED 패키지의 함몰부를 형성하는 과정을 설명하기 위한 도면이다. 도 9 및 도 10은 본 발명의 일 실시예에 따른 LED 패키지의 제1 및 제2 전극을 형성하는 과정을 설명하기 위한 도면이다.

도 7에 도시된 바와 같이, LED 패키지 제조방법은, 함몰부 형성단계(S100), 절연층 형성단계(S200), 전도층 형성단계(S300), 전극 형성단계(S400) 및 LED 칩 봉입단계(S500)를 포함한다.

함몰부 형성단계(S100)는 베이스 기판(100)의 상부면에 제1 함몰부(121)를 형성하고, 베이스 기판(100)의 하부면에 제2 함몰부(122)를 형성하는 단계이다. 함몰부 형성단계(S100)를 도 8을 참조하여 상세하게 설명한다.

먼저, 도 8(a)와 같이, 베이스 기판(100)의 상부면 및 하부면에 각각 상부면 절연층(131)과 하부면 절연층(132)을 형성한다. 여기서 베이스 기판(100)은 상술한 바와 같이 실리콘 기판인 것이 바람직하며, LED 패키지 어레이를 제작하기 위해서는 실리콘 웨이퍼를 이용할 수 있다. 그러나, 베이스 기판(100)의 재료는 실리콘만으로 한정되는 것은 아니다. 예시적으로, 상부면 절연층(131) 및 하부면 절연층(132)은 이산화규소(SiO2)를 증착할 수 있다.

이어서, 도 8(b)와 같이, 후술할 제1 함몰부(121)및 제2 함몰부(122)가 형성되도록 식각되어야 할 부분을 제외하고 상부면 절연층(131)의 상부와 하부면 절연층(132)의 하부에 포토레지스트를 형성한다.

이어서, 도 8(c)와 같이, 에칭을 시행하면 포토레지스트가 형성되지 않은 부분의 상부면 절연층(131)과 하부면 절연층(132)이 식각된다. 다음 도 8(d)와 같이 계속적인 에칭에 의해 베이스 기판(100)이 식각되어 제1 함몰부(121) 및 제2 함몰부(122)가 형성된다.

도 8(d)에서는 본 발명의 일 실시예에서 설명한 것과 같이 이방성 에칭에 의해 생성된 제1 함몰부(121) 및 제2 함몰부(122)가 도시되었으나, 등방성을 에칭을 시행하여 본 발명의 다른 실시예에서 설명한 것과 같은 형상의 제1 함몰부(121) 및 제2 함몰부(122)를 형성하는 것도 가능하다. 여기서, 제1 함몰부(121) 및 제2 함몰부(122)는 베이스 기판(100)을 사이에 두고 서로 수직한 방향으로 대응하는 위치에 형성됨이 바람직하다.

다음으로 도 9 및 도 10을 참조하여 절연층 형성단계(S200), 전도층 형성단계(S300), 전극 형성단계(S400) 및 LED 칩 봉입단계(S500)에 대해 설명한다.

도 9(a)에 도시된 바와 같이, 절연층 형성단계(S200)는 베이스 기판(100)의 상부면 및 하부면에 상부면 절연층(131) 및 하부면 절연층(132)을 형성하는 단계이다.

에칭에 의해 제1 함몰부(121) 및 제2 함몰부(122)를 형성한 베이스 기판(100)의 상부면 및 하부면에 다시 절연층을 형성한다. 즉, 도 8(d)의 도시에서 보듯이, 제1 함몰부(121)와 제2 함몰부(122)가 형성된 후 남아있는 포토레지스트(501, 502)와 절연층(131, 132)을 제거한 다음 새롭게 상부면 절연층(131) 및 하부면 절연층(132)을 베이스 기판(100)의 상부면 전체와 하부면 전체에 증착한다. 여기의 상부면 절연층(131)과 하부면 절연층(132)은 이산화규소로 형성할 수 있다.

이어서, 전도층 형성단계(S300)는 상술한 상부면 절연층(131) 및 하부면 절연층(132)에 전도층을 형성하는 단계이다. 전도층(1141, 1142)의 재료는 특별히 제한되지 않으나, 열 전도성이 우수한 은(Ag)을 사용함이 바람직하다.

이어서, 전극 형성단계(S400)는 상술한 전도층을 제1 전극(141) 및 제2 전극(142)으로 형성하는 단계이다. 도 9(b)에 도시된 바와 같이, 베이스 기판(100)의 상부면에는 상부면 절연층(131)과 전도층(1141)이 형성되어 있으며, 베이스 기판(100)의 하부면에는 하부면 절연층(132)과 전도층(1142)이 형성되어 있다. 이들 전도층(1141, 1142)을 제1 전극(141) 및 제2 전극(142)으로 형성하기 위해 도 9(c)에 도시된 바와 같이 포토레지스트(501, 502)를 전도층(1141, 1142)에 형성한다.

이어서, 도 9(d)에 도시된 바와 같이, 포토레지스트(502)의 일부, 전도층(1142)의 일부, 하부면 절연층(132)의 일부, 베이스 기판(100)의 일부 및 상부면 절연층(131)의 일부를 에칭하여 두 개의 비아홀, 즉, 제1 비아홀(191) 및 제2 비아홀(192)을 형성한다.

이어서, 도 10(e)에 도시된 바와 같이, 형성된 제1 비아홀(191) 및 제2 비아홀(192)에 금속 물질을 충진하여 베이스 기판(100)의 상부 및 하부에 형성된 전도층이 전기적으로 연결될 수 있도록 한다. 제1 비아홀(191) 및 제2 비아홀(192)에 충진되는 물질은 제한이 있는 것은 아니나, 열 전도성이 우수한 은(Ag)으로 형성함이 바람직하다. 제1 비아홀(191) 및 제2 비아홀(192)에 은(Ag)을 충진하는 방법은 당업자가 자유롭게 선택할 수 있다.

이어서, 도 10(f)에 도시된 바와 같이, 상부면 절연층(131)의 상부에 형성된 전도층(1141)의 미리 결정된 영역(181)을 식각하여 전도층(1141)이 물리적으로 연결되지 않은 영역을 형성한다. 이와 동시에 또는 시간적으로 차등을 두어, 제1 비아홀(191)과 제1 비아홀(192) 사이에 형성된 포토레지스트(502), 전도층(1142)을 제거하여 전도층(1142)이 물리적으로 연결되어 있지 않은 영역(182)을 형성한다. 이러한 방식으로 물리적으로 분리되어 서로 통전되지 않는 제1 전극(141)과 제2 전극(142)이 형성된다.

이어서, 도 10(g)에 도시된 바와 같이 포토레지스트(501, 502)를 제거한다. 다음, 도 10(h)에 도시된 바와 같이, LED 칩(900)을 제2 전극(142)의 상부에 부착하고 제1 본딩 라인(801)으로 제1 전극(141)과 연결하고, 제2 본딩 라인(802)으로 제2 전극(142)과 연결한다. 여기서는 LED 칩(900)을 제2 전극(142)의 상부에 부착하였으나, LED 칩(900)을 제1 전극(141)의 상부에 부착함도 가능하고, 또는 상술한 미리 결정된 영역(181)이 LED 칩(900)을 수용할 정도로 넓게 형성되도록 하여 LED 칩(900)을 미리 결정된 영역(181) 내부에 수용함도 가능할 것이다.

이어서, 제1 본딩 라인(801), 제2 본딩 라인(802), LED 칩(900)이 외부 환경으로부터 보호되도록 몰드(150)로 밀봉하여 LED 패키지(10)를 형성한다. 필요에 따라 상기와 같은 방법으로 제조된 LED 패키지(10)를 인쇄 회로 기판에 표면 실장할 수 있음은 물론이고, 그 방법은 LED 패키지(10)에 대해 설명한 내용을 참조하는 것으로 중복 설명을 생략한다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

100: 베이스 기판
121: 제1 함몰부
122: 제2 함몰부
131: 상부면 절연층
132: 하부면 절연층
141: 제1 전극
142: 제2 전극
150: 몰드
191: 제1 비아홀
192: 제2 비아홀
801: 제1 본딩라인
802: 제2 본딩라인
900: LED

Claims

상부면에 제1 함몰부가 형성되며 하부면에 제2 함몰부가 형성된 베이스 기판;
상기 베이스 기판의 상부면에 형성된 상부면 절연층;
상기 베이스 기판의 하부면에 형성된 하부면 절연층;
상기 베이스 기판을 관통하며 상기 상부면 절연층과 상기 하부면 절연층에 형성되는 제1 전극 및 제2 전극;
상기 제1 전극 및 상기 제2 전극과 전기적으로 연결되며 상기 제1 함몰부에 형성되는 LED 칩; 및
상기 제1 함몰부를 밀봉하는 몰드를 포함하는 LED 패키지.
제1항에 있어서,
상기 제1 함몰부 및 상기 제2 함몰부는 수직 방향으로 대응하는 위치에 형성되며, 상기 제1 전극 및 상기 제2 전극은 상기 제1 함몰부 및 상기 제2 함몰부 사이의 상기 베이스 기판을 각각 관통하는 LED 패키지.
제1항에 있어서,
상기 몰드는 인광 물질을 포함하는 LED 패키지.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 베이스 기판은 실리콘 기판인 LED 패키지.
베이스 기판의 상부면에 제1 함몰부를 형성하고 상기 베이스 기판의 하부면에 제2 함몰부를 형성하는 함몰부 형성단계;
상기 베이스 기판의 상부면 및 상기 베이스 기판의 하부면 각각에 상부면 절연층 및 하부면 절연층을 형성하는 절연층 형성단계;
상기 상부면 절연층 및 상기 하부면 절연층에 전도층을 형성하는 전도층 형성단계;
상기 전도층을 제1 전극 및 제2 전극으로 형성하는 전극 형성단계; 및
상기 제1 함몰부에 LED 칩을 형성하고 상기 제1 함몰부를 몰드로 밀봉하는 LED칩 봉입단계를 포함하는 LED 패키지 제조방법.