KR101351987B1 - Compound semiconductor substrate using lattice mismatching reducing layer and manufacturing method thereof - Google Patents

Compound semiconductor substrate using lattice mismatching reducing layer and manufacturing method thereof Download PDF

Info

Publication number
KR101351987B1
KR101351987B1 KR1020120118229A KR20120118229A KR101351987B1 KR 101351987 B1 KR101351987 B1 KR 101351987B1 KR 1020120118229 A KR1020120118229 A KR 1020120118229A KR 20120118229 A KR20120118229 A KR 20120118229A KR 101351987 B1 KR101351987 B1 KR 101351987B1
Authority
KR
South Korea
Prior art keywords
layer
alsb
substrate
compound semiconductor
forming
Prior art date
Application number
KR1020120118229A
Other languages
Korean (ko)
Inventor
송진동
이은혜
배민환
한일기
최원준
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020120118229A priority Critical patent/KR101351987B1/en
Application granted granted Critical
Publication of KR101351987B1 publication Critical patent/KR101351987B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

The present invention is a manufacturing method including a step of forming a first AlSb layer on a Si substrate and a compound semiconductor layer on the first AlSb layer. A compound semiconductor substrate is manufactured by using various lattice mismatch removal layers such as various kinds of AaGa sacrificial layer, AlSb/AlGaSb SPS, etc. The compound semiconductor substrate may be a GaSb layer.

Description

격자 부정합 해소층을 이용한 화합물 반도체 기판 및 그 제조방법{COMPOUND SEMICONDUCTOR SUBSTRATE USING LATTICE MISMATCHING REDUCING LAYER AND MANUFACTURING METHOD THEREOF}COMPOUND SEMICONDUCTOR SUBSTRATE USING LATTICE MISMATCHING REDUCING LAYER AND MANUFACTURING METHOD THEREOF

본 발명은 화합물 반도체 기판의 제조방법에 관한 것으로, 보다 상세하게는 Si 기판에 다양한 형태의 격자 부정합 해소층을 이용하여 GaSb 층이 형성된 기판을 제작하는 방법에 대한 것이다.The present invention relates to a method for manufacturing a compound semiconductor substrate, and more particularly, to a method of manufacturing a substrate having a GaSb layer formed on a Si substrate using various types of lattice mismatch elimination layers.

Ⅲ-Ⅴ족 화합물 반도체인 GaSb는 300 K에서 0.3 eV의 밴드갭을 가지며 높은 캐리어 이동도 (전자; 4000 cm2/Vs, 전공; 1400 cm2/Vs) 를 갖기 때문에 장파장 광통신 소자 및 초저전력 전자 소자들을 제작하기 유용한 물질이다 [P. S. Dutta, H. L. Bhat, and V. Kumar, J. Appl. Phys. 81, 5821 (1997) 참조].GaSb, a III-V compound semiconductor, has a bandgap of 0.3 eV at 300 K and has a high carrier mobility (electrons; 4000 cm 2 / Vs, major; 1400 cm 2 / Vs). Materials useful for fabricating devices [PS Dutta, HL Bhat, and V. Kumar, J. Appl. Phys. 81, 5821 (1997).

하지만, 직접적으로 GaSb기판을 사용하기에는 실제 공정 라인에서 많이 사용되고 있는 Si 및 GaAs, InP기판에 비해 고가이고, 대면적 기판을 구득할 수 없어 문제가 된다. 이에 Si과 같은 저가 기판 위에 고품질의 GaSb 물질을 형성하면 GaSb 관련 소자의 생산 단가를 낮출 수 있어 장파장 소자 및 초저전력 소자의 산업적 대량 생산을 가능하게 해 줄 수 있다.However, the use of GaSb substrates directly is more expensive than Si, GaAs, and InP substrates, which are widely used in actual process lines, and it is problematic because a large area substrate cannot be obtained. Forming a high quality GaSb material on a low-cost substrate such as Si can lower the production cost of GaSb-related devices, thereby enabling industrial mass production of long-wavelength devices and ultra-low power devices.

Si 기판상 GaSb 물질 성장 시 극복해야 하는 문제점이 있는데, 두 물질 간의 격자 부정합이 ~13%로 에피층을 이루지 못할 정도로 크다는 것에 있다. 이에 관해 선행 연구자들은 다양한 방법을 사용하여 격자 부정합 차이를 해소하고자 하였는데, 대부분의 방법들이 GaSb 층을 형성하기 전 앞으로 발생할 격자 부정합을 미리 해소하는 방식에 기초하고 있다. 최근까지 많이 쓰인 대표적인 방법은 Si과 ~13% 이상의 큰 격자 부정합을 갖는 AlSb 물질을 희생층으로 사용하는 방법이다 [Y. K. Noh, M. D. Kim, J. E. Oh, and W. C. Yang, J. Korean Phys. Soc. 57, 173 (2010) 참조]. 하지만, AlSb 물질을 희생층으로 사용하는 방법만으로는 ~1nm 수준의 낮은 RMS 거칠기의 고품질 GaSb 층을 만드는 것이 쉽지 않다.There is a problem to be overcome when growing a GaSb material on a Si substrate, in which the lattice mismatch between the two materials is large enough not to form an epitaxial layer at ~ 13%. In this regard, previous researchers have attempted to solve the lattice mismatch difference using various methods, and most methods are based on the method of eliminating the lattice mismatch which will occur before the formation of the GaSb layer. A typical method used until recently is a method using AlSb material having a large lattice mismatch with Si of 13% or more as a sacrificial layer [Y. K. Noh, M. D. Kim, J. E. Oh, and W. C. Yang, J. Korean Phys. Soc. 57, 173 (2010)]. However, using AlSb as a sacrificial layer alone is not easy to produce a high quality GaSb layer with low RMS roughness of ~ 1 nm.

이에 기존 선행 연구에서 더욱 진화되고, 다양화된 Si 기판 위 GaSb 성장 방법의 개발이 요구된다.Therefore, it is required to develop GaSb growth method on Si substrate which has been further evolved and diversified from previous studies.

본 발명의 일 측면에 따르면 다양한 형태의 격자 부정합 해소층을 이용하여 Si 상에 고품질의 GaSb층을 형성하는 기판 제조 방법을 제공한다.According to an aspect of the present invention, there is provided a substrate manufacturing method for forming a high quality GaSb layer on Si using various types of lattice mismatch elimination layers.

본 발명의 일 실시예에 따른 격자 부정합 해소층을 이용한 화합물 반도체 기판의 제조방법은 Si 기판상에 제1 AlSb 층을 형성하는 단계 및 상기 제1 AlSb 층 상에 화합물 반도체층을 형성하는 단계를 포함할 수 있다.A method of manufacturing a compound semiconductor substrate using a lattice mismatch removing layer according to an embodiment of the present invention includes forming a first AlSb layer on a Si substrate and forming a compound semiconductor layer on the first AlSb layer. can do.

또한, 상기 화합물 반도체층은 GaSb층인 것을 특징으로 할 수 있다.In addition, the compound semiconductor layer may be characterized in that the GaSb layer.

또한, 상기 Si 기판상에 제1 AlSb 층을 형성하는 단계는, 상기 Si 기판은 표면 산화막이 제거되고, 상기 표면 산화막이 제거된 Si 기판상에 GaAs 층을 형성하고, 상기 GaAs층 상에 상기 제1 AlSb 층을 형성하는 단계를 포함 할 수 있다.The forming of the first AlSb layer on the Si substrate may include forming a GaAs layer on the Si substrate from which the surface oxide film is removed, removing the surface oxide film, and forming the GaAs layer on the GaAs layer. 1 may include forming an AlSb layer.

또한, 상기 제1 AlSb 층은0.5 um 내지 1 um 이고, 상기 제1 AlSb 층은 500°C 내지650°C에서 형성될 수 있다.In addition, the first AlSb layer is 0.5 um to 1 um, the first AlSb layer may be formed at 500 ° C to 650 ° C.

또한, 상기 제1 AlSb 층 상에 화합물 반도체층을 형성하는 단계는, 상기 제1 AlSb 층 상에 AlSb/AlGaSb 단주기 초격자층을 형성하는 단계, 상기 AlSb/AlGaSb 단주기 초격자층 상에 제2 AlSb 층을 형성하는 단계 및The forming of the compound semiconductor layer on the first AlSb layer may include forming an AlSb / AlGaSb short-period superlattice layer on the first AlSb layer, and forming a compound semiconductor layer on the AlSb / AlGaSb short-period superlattice layer. 2 forming an AlSb layer, and

상기 제2 AlSb 층 상에 상기 GaSb층을 형성하는 단계를 포함 할 수 있다.And forming the GaSb layer on the second AlSb layer.

또한, 상기 AlSb/AlGaSb 단주기 초격자층을 형성하는 단계는, AlxGa1 - xSb층 및 제3 AlSb 층을 포함하는 유닛 단주기 초격자층을 복수개 형성하는 단계를 포함하되, 상기 유닛 단주기 초격자층은 1개 내지5개 미만이고, 상기 x는 0보다 크고 1보다 작은 실수인 것을 특징으로 할 수 있다.The forming of the AlSb / AlGaSb short-period superlattice layer may include forming a plurality of unit short-period superlattice layers including an Al x Ga 1 - x Sb layer and a third AlSb layer. The short-period superlattice layer may be one to less than five, and x may be a real number greater than zero and less than one.

또한, 상기 x는 0.66 일 수 있다.In addition, x may be 0.66.

본 발명의 다른 일 실시예에 따른 격자 부정합 해소층을 이용한 화합물 반도체 기판은, Si 기판 상에 형성된 제1 AlSb 층, 상기 제1 AlSb 층 상에 형성된 AlSb/AlGaSb 단주기 초격자층, 상기 AlSb/AlGaSb 단주기 초격자층 상에 형성된 제2 AlSb 층, 상기 제2 AlSb 층 상에 형성된 GaSb층을 포함할 수 있다.The compound semiconductor substrate using the lattice mismatch elimination layer according to another embodiment of the present invention includes a first AlSb layer formed on a Si substrate, an AlSb / AlGaSb short-period superlattice layer formed on the first AlSb layer, and the AlSb / A second AlSb layer formed on the AlGaSb short-period superlattice layer and a GaSb layer formed on the second AlSb layer may be included.

또한, AlSb/AlGaSb 단주기 초격자층은, AlxGa1 - xSb층 및 제3 AlSb 층을 포함하는 유닛 단주기 초격자층을 복수개 포함하되, 상기 유닛 단주기 초격자층은 1개 내지 10개 미만이고, 상기 x는 0.66일 수 있다.The AlSb / AlGaSb short-period superlattice layer may include a plurality of unit short-period superlattice layers including an Al x Ga 1 - x Sb layer and a third AlSb layer. Less than 10 and x may be 0.66.

본 발명의 일 측면에 따르면 광학 소자에 응용될 수 있는 고품질의 GaSb 물질을 저가의 Si 기판 위에 형성할 수 있다.According to one aspect of the present invention, a high quality GaSb material that can be applied to an optical device can be formed on a low-cost Si substrate.

도 1은 본 발명의 일 실시예에 따른 격자 부정합 해소층을 이용한 화합물 반도체 기판의 단면도이다.
도 2a는 Si 기판상에 GaSb층을 형성한 기판의 단면도를 보여준다.
도 2b는 각기 다른 미스컷을 가진 Si기판 상에 형성된 GaSb 표면의 원자력현미경(AFM; atomic force microscope)영상이다.
도 2c는 도 2b에 대한 RMS 거칠기 통계 그래프를 보여준다.
도 3a 는 희생층을 이용하여 Si기판상에 GaSb층을 형성한 단면도이다.
도 3b는 희생층의 AFM 이미지이다.
도 4a는 1um 두께의 AlSb 층의 성장 온도 및 희생층의 종류에 따른 표면 이미지를 보여준다.
도 4b는 AlSb층의 성장 온도에 대한 표면 RMS 거칠기 통계 그래프이다. 내부 그림은 550~630도 사이의 성장온도 부분을 확대하여 보여 준다.
도 4c는 희생층의 성장 온도 및 희생층 종류에 대한 표면 RMS 거칠기 통계 그래프이다.
도 5a는 다른 일 실시예에서 단주기 초격자 층을 이용하여 Si 기판상에 AlSb층을 형성한 기판의 단면도이다.
도 5b는 도5a의 단주기 초격자층의 구체화된 단면도이다.
도 6은 다중 양자 우물 부분을 포함하는 AlSb 기판의 단면도이다.
도 7는 도 6의 양자 우물 구조에서 상온(RT) 및 저온(LT) PL을 평가한 그래프이다.1 is a cross-sectional view of a compound semiconductor substrate using a lattice mismatch elimination layer according to an embodiment of the present invention.
2A shows a cross-sectional view of a substrate on which a GaSb layer is formed on a Si substrate.
2B is an atomic force microscope (AFM) image of a GaSb surface formed on a Si substrate with different miscuts.
FIG. 2C shows an RMS roughness statistics graph for FIG. 2B.
3A is a cross-sectional view of a GaSb layer formed on a Si substrate using a sacrificial layer.
3B is an AFM image of a sacrificial layer.
Figure 4a shows the surface image according to the growth temperature and the type of sacrificial layer of 1um thick AlSb layer.
4B is a surface RMS roughness statistics graph of the growth temperature of the AlSb layer. The internal figure shows an enlarged portion of the growth temperature between 550 and 630 degrees.
4C is a graph of surface RMS roughness statistics for growth temperature and sacrificial layer type of the sacrificial layer.
FIG. 5A is a cross-sectional view of a substrate in which an AlSb layer is formed on a Si substrate using a short period superlattice layer in another embodiment.
FIG. 5B is a detailed cross-sectional view of the short-period superlattice layer of FIG. 5A.
6 is a cross-sectional view of an AlSb substrate including multiple quantum well portions.
FIG. 7 is a graph evaluating room temperature (RT) and low temperature (LT) PL in the quantum well structure of FIG. 6.

이하에서, 도면을 참조하여 본 발명의 실시예들에 대하여 상세히 살펴본다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 격자 부정합 해소층을 이용한 화합물 반도체 기판의 단면도이다.1 is a cross-sectional view of a compound semiconductor substrate using a lattice mismatch elimination layer according to an embodiment of the present invention.

Si기판(10) 상에 AlSb층(20)을 형성하고, AlSb층(20) 상에 화합물 반도체층(30, GaSb 층)을 형성할 수 있다. An AlSb layer 20 may be formed on the Si substrate 10, and a compound semiconductor layer 30 (a GaSb layer) may be formed on the AlSb layer 20.

0.54nm 격자상수의 Si 및 0.61nm 격자상수의 AlSb 계열 화합물 반도체는 대략 13%에 가까운 격자 부정합을 보이기 때문에, Si 기판상에 0.61nm 격자상수 물질을 성상시키면 SK 모드가 아닌 VW 모드로 나노 구조를 형성한다. 이 때, 대부분 디펙트(defect)를 흡수하여 Si 상에 고품질의 GaSb 기판을 형성할 수 있다.Since Si of 0.54nm lattice constant and AlSb-based compound semiconductors of 0.61nm lattice constant show lattice mismatches of nearly 13%, the formation of 0.61nm lattice constant material on a Si substrate results in nanostructures in VW mode rather than SK mode. Form. At this time, most defects can be absorbed to form a high quality GaSb substrate on Si.

격자 부정합을 해소하기 위하여, 일 실시예에서는 Si기판(10) 과 화합물 반도체층(30) 사이에 격자 부정합 해소층을 이용하여 화합물 반도체층(30)을 Si(10) 기판 상에 형성할 수 있다.In order to eliminate the lattice mismatch, in one embodiment, the compound semiconductor layer 30 may be formed on the Si (10) substrate by using the lattice mismatch elimination layer between the Si substrate 10 and the compound semiconductor layer 30. .

본 발명의 일 실시예에서 화합물 반도체층(30)은 GaSb층일 수 있다. In one embodiment of the present invention, the compound semiconductor layer 30 may be a GaSb layer.

도 2a는 Si 기판상에 GaSb층을 형성한 기판의 단면도를 보여준다. GaSb층을 형성하기 위해 다음과 같은 과정이 수행될 수 있다. 우선, MBE 챔버를 이용하여 대략 750°C 내지 850°C에서 Si기판(100)의 산화막을 제거할 수 있다(실험에서는 800°C에서 제거함). 그리고 500°C 내지 650°C 에서 AlSb 버퍼층(120)을 형성하고(실험에서는 530°C에서 형성함), 약 500°C에서 GaSb층(150)을 형성할 수 있다. AlSb 버퍼층(120)은 대략 1um 이고, GaSb층(150)은 대략 1um일 수 있다.2A shows a cross-sectional view of a substrate on which a GaSb layer is formed on a Si substrate. To form the GaSb layer, the following process may be performed. First, an oxide film of the Si substrate 100 may be removed at approximately 750 ° C. to 850 ° C. using an MBE chamber (removed at 800 ° C. in the experiment). In addition, the AlSb buffer layer 120 may be formed at 500 ° C to 650 ° C (formed at 530 ° C in the experiment), and the GaSb layer 150 may be formed at about 500 ° C. The AlSb buffer layer 120 may be approximately 1 μm, and the GaSb layer 150 may be approximately 1 μm.

도 2b는 각기 다른 미스컷을 가진 Si기판 상에 형성된 GaSb 표면을 관찰한 원자력현미경 (AFM; atomic force microscope) 영상이고, 도2c는 도 2b로부터 측정된 RMS 거칠기 통계 그래프를 보여준다. 미스컷이 0°(exact) 인 경우뿐만 아니라 미스컷이 5° 또는 7° 인 경우등 다양한 미스컷 각도가 적용된 Si 기판이 본 발명의 일 실시예에 적용될 수 있다.FIG. 2B is an atomic force microscope (AFM) image of a GaSb surface formed on a Si substrate having different miscuts, and FIG. 2C shows an RMS roughness statistical graph measured from FIG. 2B. Si substrates to which various miscut angles are applied, such as when the miscut is 0 ° (exact) as well as when the miscut is 5 ° or 7 °, may be applied to an embodiment of the present invention.

도 3a는 희생층을 이용하여 Si기판상에 GaSb층을 형성한 단면도 이고 도 3b는 희생층의 AFM 이미지이다. 도 3b에서 HT는 580°C일 수 있다. 미스컷이 0°인 Si(100) 기판의 표면 산화막을 제거하고, Si(100) 상에 희생층(110)을 형성할 수 있다. 일 예에서, 희생층(110)은 GaAs층일 수 있다. 희생층(110) 상에 AlSb층(120)을 형성할 수 있고, AlSb층(120)은 0.5um 내지 1um의 두께를 가질 수 있다. AlSb층(120) 상에 5nm 두께의 GaSb(150)을 형성할 수 있다. 여기서 GaAs가 AlSb와 Si의 격자상수의 중간값의 격자상수를 갖기 때문에 희생층(110)으로 GaAs가 적합할 수 있다. 3A is a cross-sectional view of a GaSb layer formed on a Si substrate using a sacrificial layer, and FIG. 3B is an AFM image of the sacrificial layer. HT in Figure 3b may be 580 ° C. The surface oxide film of the Si (100) substrate having a miscut of 0 ° may be removed, and the sacrificial layer 110 may be formed on the Si (100). In one example, the sacrificial layer 110 may be a GaAs layer. The AlSb layer 120 may be formed on the sacrificial layer 110, and the AlSb layer 120 may have a thickness of about 0.5 μm to about 1 μm. A 5 nm thick GaSb 150 may be formed on the AlSb layer 120. Here, GaAs may be suitable as the sacrificial layer 110 because GaAs has a lattice constant of a median lattice constant between AlSb and Si.

실리콘 위에 AlSb 층을 쌓기 위해 GaAs를 희생층으로 사용한 것은 종래에 알려지지 않은 방식이고, 희생층 자체에 초점을 맞추어 희생층 성장 조건에 따라 박막질을 바꾼 것도 본 발명의 특징으로 볼 수 있다. The use of GaAs as a sacrificial layer for stacking an AlSb layer on silicon is not known in the art, and it is also a feature of the present invention to focus on the sacrificial layer itself and change the film quality according to the sacrificial layer growth conditions.

도 4a는 1um 두께의 Alsb 층의 성장 온도 및 희생층의 종류에 따른 표면 형상을 보여준다. 도 4b에서 HT-GaAs 희생층을 사용한 경우, AlSb 의 성장 온도가 500°C에서 올라감에 따라 표면 RMS 거칠기는 점점 줄어든다. 그리고 550°C 내지 630°C 주변에서 낮은 값을 보이고, 650°C 이상에서는 값이 커짐을 알 수 있다. 즉, AlSb 층의 성장 온도는 550°C 와 610°C에서 가장 낮은 RMS 거칠기(3nm)를 나타냄을 알 수 있다.Figure 4a shows the surface shape according to the growth temperature and the type of sacrificial layer of 1um thick Alsb layer. In the case where the HT-GaAs sacrificial layer is used in FIG. 4B, the surface RMS roughness gradually decreases as the growth temperature of AlSb is increased at 500 ° C. And it shows a low value around 550 ° C to 630 ° C, it can be seen that the value is larger than 650 ° C. That is, it can be seen that the growth temperature of the AlSb layer shows the lowest RMS roughness (3 nm) at 550 ° C and 610 ° C.

도 4c는 550°C 와 610°C에서 희생층의 종류에 따른 RMS 거칠기의 변화를 보여준다. 즉, RMS 거칠기는 희생층의 온도가 낮을 때, 희생층이 없을 때 감소함을 알 수 있다. 본 실시 예에서는 희생층이 없을 때 RMS거칠기가 감소한 것으로 조건화 되었으나, 사용 기판 및 성장 조건에 따라 고품질 표면 형성을 위한 희생층의 다양한 활용이 가능하다.Figure 4c shows the change in RMS roughness according to the type of sacrificial layer at 550 ° C and 610 ° C. That is, it can be seen that the RMS roughness decreases when the temperature of the sacrificial layer is low and when there is no sacrificial layer. In the present embodiment, the RMS roughness is conditioned when there is no sacrificial layer, but various applications of the sacrificial layer for forming a high quality surface are possible according to the substrate and growth conditions.

도 5a는 다른 일 실시예에서 단주기 초격자 층을 이용하여 Si 기판상에 AlSb층을 형성한 기판의 단면도이다. 단주기 초격자층은 표면의 거칠기를 감소하고, 광특성을 강화시킬 수 있다.FIG. 5A is a cross-sectional view of a substrate in which an AlSb layer is formed on a Si substrate using a short period superlattice layer in another embodiment. The short-period superlattice layer can reduce surface roughness and enhance optical properties.

일 실시예에서, Si기판(100) 상에 AlSb층(120)을 형성할 수 있다. AlSb층(120) 상에 단주기 초격자층(130)을 형성하고, 단주기 초격자층(130) 상에 AlSb층(150)을 형성할 수 있다. In an embodiment, the AlSb layer 120 may be formed on the Si substrate 100. The short period superlattice layer 130 may be formed on the AlSb layer 120, and the AlSb layer 150 may be formed on the short period superlattice layer 130.

도 5a에서, Si기판(100)은 미스컷이 0°일 수 있고, AlSb층(120)은 약 1um의 두께를 가질 수 있다. AlSb층(150)은 500nm의 두께를 가질수 있고, AlSb층(120), 단주기 초격자층(130) 및 AlSb층(150)은 550°C 내지 650°C에서 형성될 수 있으며 바람직하게는 약 610°C 에서 형성될 수 있다.In FIG. 5A, the Si substrate 100 may have a miscut of 0 °, and the AlSb layer 120 may have a thickness of about 1 μm. AlSb layer 150 may have a thickness of 500nm, AlSb layer 120, short-period superlattice layer 130 and AlSb layer 150 may be formed at 550 ° C to 650 ° C and preferably about It may be formed at 610 ° C.

도5b는 도5a의 단주기 초격자층의 구체화된 단면도이다. 단주기 초격자층(130)은 복수개의 단위층으로 형성될 수 있다. 단위층은 AlxGa1 - xSb층 및 AlSb 층으로 형성될 수 있고, x는 0.66일 수 있다.FIG. 5B is a detailed cross-sectional view of the short-period superlattice layer of FIG. 5A. The short period superlattice layer 130 may be formed of a plurality of unit layers. The unit layer may be formed of an Al x Ga 1 - x Sb layer and an AlSb layer, and x may be 0.66.

예를 들어, 단주기 초격자층(130)은 Al0 .66Ga0 .33Sb층(131), AlSb 층(132), Al0.66Ga0.33Sb층(133), AlSb 층(134), Al0 .66Ga0 .33Sb층(135), AlSb 층(136), Al0.66Ga0.33Sb층(137), AlSb 층(138), Al0 .66Ga0 .33Sb층(139), AlSb 층(140)을 포함할 수 있다. 단주기 초격자층은 1개 내지 5개 층으로 이루어 질 수 있다.For example, the short-period superlattice layer 130 is Al 0 .66 Ga 0 .33 Sb layer (131), AlSb layer (132), Al 0.66 Ga 0.33 Sb layer (133), AlSb layer (134), Al 0 .66 Ga 0 .33 Sb layer (135), AlSb layer (136), Al 0.66 Ga 0.33 Sb layer (137), AlSb layer (138), Al 0 .66 Ga 0 .33 Sb layer (139), AlSb It may include layer 140. The short-period superlattice layer may consist of one to five layers.

도 6은 다중 양자 우물 부분을 포함하는 AlSb 기판의 단면도이다.6 is a cross-sectional view of an AlSb substrate including multiple quantum well portions.

다중 양자우물 부분(2000)에서 GaSb층 및 Al0 .33Ga0 .67Sb에 x5 가 표시된것은 상기 두 층이 5번 반복하여 형성됨을 의미한다. 즉 AlSb기판부분(1000)이 본 발명의 일 측면에 해당하는 부분이고 다중 양자우물 부분(2000)은 다중 양자 우물 구조를 테스트하기 위한 것이다.It is x5 the multiple quantum well section (2000) GaSb layer, and Al 0 .33 Ga 0 .67 Sb shown in means formed by repeating the two layers 5. That is, the AlSb substrate portion 1000 corresponds to one aspect of the present invention, and the multi quantum well portion 2000 is for testing a multi quantum well structure.

다중 양자우물 부분(2000)에서 GaSb 성장온도는 566°C로 표시되어 있으나, 이는 예시적인 것으로 450°C 내지 600°C에서 성장될 수 있다. 또한, 이는 양자 우물 구조인 AlGaSb/GaSb 층 형성 시 AlGaSb와 GaSb 성장 온도 균형을 맞추기 위한 것이고, 실제 GaSb 기판을 만들기 위한 목적이라면 더욱 저온 (460°C 정도) 에서 성장하여 표면 거칠기를 훨씬 줄일 수 있다.GaSb growth temperature in the multi-quantum well part 2000 is indicated as 566 ° C, which is an example, it can be grown at 450 ° C to 600 ° C. In addition, this is to balance AlGaSb and GaSb growth temperature when forming AlGaSb / GaSb layer, which is a quantum well structure, and it is possible to grow at a lower temperature (about 460 ° C) to reduce surface roughness even if the purpose is to make an actual GaSb substrate. .

AlSb기판 부분(1000) 에서Si 기판의 oxide를 850°C까지 가열(heating)하여 제거하고, 초당 2 옹스트롱의 속도의 Al과 그것에 1:1 비율로 대응되는 Sb2 빔을 샘플에 주사하여 AlSb를 610°C 기판에서 성장한다. 그 다음 Al0 .66Ga0 .34Sb에 해당하는 Ga빔을 주사하여 층을 성장한 뒤 다시 AlSb 층을 성장한다. 단주기 초격자 층을 형성하고 단주기 초격자 층이 끝나면 다시 AlSb 층을 쌓고, 온도를 내려서 GaSb 층을 쌓아 GaSb 기판을 만든다.In the AlSb substrate portion 1000, the oxide of the Si substrate is removed by heating to 850 ° C., and AlSb is scanned by scanning Al with a speed of 2 Angstroms per second and a Sb 2 beam corresponding to a 1: 1 ratio thereof. Grow on a 610 ° C substrate. Then grow back again AlSb layer grown the layer by scanning the Ga beam that corresponds to the Al 0 .66 Ga 0 .34 Sb. After forming the short-period superlattice layer, when the short-period superlattice layer is finished, the AlSb layer is stacked again, and the temperature is lowered to stack the GaSb layer to form a GaSb substrate.

도 7는 도 5의 기판에 다중 양자우물을 형성한 도 6에 대한 상온(RT) 및 저온(LT)에서 PL을 평가하여 양자우물 형성을 확인한 그래프이다. 도 7 의 상온 및 저온 PL 에서 약 1600 ~ 1700 nm 부근에서 PL 방출 peak가 측정됨을 알 수 있다.FIG. 7 is a graph illustrating PL formation at room temperature (RT) and low temperature (LT) of FIG. 6 in which multiple quantum wells are formed on the substrate of FIG. 5. It can be seen that PL emission peaks are measured at about 1600-1700 nm at room temperature and low temperature PL of FIG. 7.

일 예에서 1um 두께로 AlSb를 성장한 후 AlSb/AlGaSb SPS를 넣고 GaSb/AlGaSb 다중 양자우물을 566°C에서 성장하면 최종적으로 RMS 거칠기는 10nm 정도로 측정되었다. 그러나 거칠기 10 nm의 결과는 간혹 발견되는 defect의 영향으로 의한 평균적인 거칠기 상승을 의미할 뿐, 전체적인 웨이퍼 표면의 거칠기를 나타내지 않는다. 이러한 것들을 제거한 후 측정한 RMS 거칠기는 2nm 이하로 아주 낮은 수준의 거칠기를 보였다.In one example, when AlSb was grown to a thickness of 1 μm, AlSb / AlGaSb SPS was added, and when the GaSb / AlGaSb multi-quantum well was grown at 566 ° C, the RMS roughness was finally measured to about 10 nm. However, a result of roughness of 10 nm only means an average increase in roughness due to the effects of defects found occasionally, and does not indicate the roughness of the entire wafer surface. After removing these, the RMS roughness measured showed a very low level of roughness of 2 nm or less.

본 명세서에 설명된 본발명의 일 실시예들에 대한 예시적인 실험은 Riber 사의 MBE를 이용하였으며, 21E 모델로 이온 게터 펌프(ion getter pump) 및 크라이어제닉 펌프(cryogenic pump)를 주 펌프로 사용하고 액체 질소 충전 후 대기시 진공은 ~10-10torr 대역이다. 또한, 기판의 회전수는 7rpm을 이용하였다. 또한 본 발명의 실시예에서 Si는 n-Si(100)을 사용하였다.Exemplary experiments on one embodiment of the invention described herein used Riber's MBE, with ion getter pump and cryogenic pump as main pumps in 21E model. And the atmospheric vacuum after filling with liquid nitrogen is in the range of -10 -10 torr. In addition, the rotation speed of the board | substrate used 7 rpm. In addition, Si in the embodiment of the present invention used n-Si (100).

이상에서 살펴본 본 발명은 도면에 도시된 실시예들을 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 그러나, 이와 같은 변형은 본 발명의 기술적 보호범위 내에 있다고 보아야 한다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.While the invention has been shown and described with reference to certain embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. However, it should be understood that such modifications are within the technical scope of the present invention. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (9)

Si 기판상에 제1 AlSb 층을 형성하는 단계; 및
상기 제1 AlSb 층 상에 화합물 반도체층을 형성하는 단계를 포함하되,
상기 화합물 반도체층은 GaSb층이고,
상기 제1 AlSb 층은 0.5 μm 내지 1 μm 이고,
상기 제1 AlSb 층은 550℃ 내지 610℃에서 형성되는 것을 특징으로 하는 격자 부정합 해소층을 이용한 화합물 반도체 기판 제조방법.
Forming a first AlSb layer on the Si substrate; And
Forming a compound semiconductor layer on the first AlSb layer;
The compound semiconductor layer is a GaSb layer,
The first AlSb layer is 0.5 μm to 1 μm,
The first AlSb layer is a compound semiconductor substrate manufacturing method using a lattice mismatch elimination layer, characterized in that formed at 550 ℃ to 610 ℃.
삭제delete 제1항에 있어서,
상기 Si 기판상에 제1 AlSb 층을 형성하는 단계는,
상기 Si 기판은 표면 산화막이 제거되고, 상기 표면 산화막이 제거된 Si 기판상에 GaAs 층을 형성하고, 상기 GaAs층 상에 상기 제1 AlSb 층을 형성하는 단계를 포함하는 것을 특징으로 하는 격자 부정합 해소층을 이용한 화합물 반도체 기판 제조방법.
The method of claim 1,
Forming a first AlSb layer on the Si substrate,
The Si substrate includes removing a surface oxide film, forming a GaAs layer on the Si substrate from which the surface oxide film is removed, and forming the first AlSb layer on the GaAs layer. Compound semiconductor substrate manufacturing method using the layer.
삭제delete 제1항에 있어서,
상기 제1 AlSb 층 상에 화합물 반도체층을 형성하는 단계는,
상기 제1 AlSb 층 상에 AlSb층 및 AlGaSb층으로 구성된 단주기 초격자층을 형성하는 단계;
상기 단주기 초격자층 상에 제2 AlSb 층을 형성하는 단계; 및
상기 제2 AlSb 층 상에 상기 GaSb층을 형성하는 단계를 포함하는 것을 특징으로 하는 격자 부정합 해소층을 이용한 화합물 반도체 기판 제조방법.
The method of claim 1,
Forming the compound semiconductor layer on the first AlSb layer,
Forming a short-period superlattice layer composed of an AlSb layer and an AlGaSb layer on the first AlSb layer;
Forming a second AlSb layer on the short period superlattice layer; And
And forming said GaSb layer on said second AlSb layer.
제5항에 있어서,
상기 단주기 초격자층을 형성하는 단계는,
AlxGa1-xSb층 및 제3 AlSb 층을 포함하는 유닛 단주기 초격자층을 복수개 형성하는 단계를 포함하되,
상기 유닛 단주기 초격자층은 1개 내지5개 미만이고, 상기 x는 0보다 크고 1보다 작은 실수인 것을 특징으로 하는 격자 부정합 해소층을 이용한 화합물 반도체 기판 제조방법.
The method of claim 5,
Forming the short period superlattice layer,
Forming a plurality of unit short-period superlattice layers comprising an Al x Ga 1-x Sb layer and a third AlSb layer,
Wherein the unit short-period superlattice layer is one to less than five, and x is a real number greater than zero and less than one.
제6항에 있어서,
상기 x는 0.66 인 것을 특징으로 하는 격자 부정합 해소층을 이용한 화합물 반도체 기판 제조방법.
The method according to claim 6,
Wherein x is 0.66 method for producing a compound semiconductor substrate using a lattice mismatch resolution layer.
Si 기판 상에 형성된 제1 AlSb 층;
상기 제1 AlSb 층 상에 형성된 AlSb층 및 AlGaSb층으로 구성된 단주기 초격자층;
상기 단주기 초격자층 상에 형성된 제2 AlSb 층;
상기 제2 AlSb 층 상에 형성된 GaSb층을 포함하되,
상기 제1 AlSb층은 상기 제1 AlSb 층은 550℃내지 610℃에서 형성된 것을 특징으로 하는 격자 부정합 해소층을 이용한 화합물 반도체 기판.
A first AlSb layer formed on the Si substrate;
A short period superlattice layer composed of an AlSb layer and an AlGaSb layer formed on the first AlSb layer;
A second AlSb layer formed on the short period superlattice layer;
Including a GaSb layer formed on the second AlSb layer,
The first AlSb layer is a compound semiconductor substrate using a lattice mismatch solving layer, characterized in that the first AlSb layer is formed at 550 ℃ to 610 ℃.
제8항에 있어서,
상기 단주기 초격자층은,
AlxGa1-xSb층 및 제3 AlSb 층을 포함하는 유닛 단주기 초격자층을 복수개 포함하되,
상기 유닛 단주기 초격자층은 1개 내지 10개 미만이고, 상기 x는 0.66인 것을 특징으로 하는 화합물 반도체 기판.9. The method of claim 8,
The short period superlattice layer,
A plurality of unit short-period superlattice layer including an Al x Ga 1-x Sb layer and a third AlSb layer,
Wherein the unit short-period superlattice layer is one to less than ten, and x is 0.66.
KR1020120118229A 2012-10-24 2012-10-24 Compound semiconductor substrate using lattice mismatching reducing layer and manufacturing method thereof KR101351987B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120118229A KR101351987B1 (en) 2012-10-24 2012-10-24 Compound semiconductor substrate using lattice mismatching reducing layer and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120118229A KR101351987B1 (en) 2012-10-24 2012-10-24 Compound semiconductor substrate using lattice mismatching reducing layer and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR101351987B1 true KR101351987B1 (en) 2014-01-17

Family

ID=50145665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120118229A KR101351987B1 (en) 2012-10-24 2012-10-24 Compound semiconductor substrate using lattice mismatching reducing layer and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101351987B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019472A (en) * 2003-06-23 2005-01-20 Hamamatsu Photonics Kk Semiconductor device, terahertz wave generating device, and their manufacturing methods
JP2005085916A (en) * 2003-09-08 2005-03-31 National Institute Of Information & Communication Technology Method of forming compound semiconductor thin film on si substrate
JP2005093553A (en) * 2003-09-12 2005-04-07 National Institute Of Information & Communication Technology Method of forming quantum dot in low lattice mismatching system and quantum dot semiconductor element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019472A (en) * 2003-06-23 2005-01-20 Hamamatsu Photonics Kk Semiconductor device, terahertz wave generating device, and their manufacturing methods
JP2005085916A (en) * 2003-09-08 2005-03-31 National Institute Of Information & Communication Technology Method of forming compound semiconductor thin film on si substrate
JP2005093553A (en) * 2003-09-12 2005-04-07 National Institute Of Information & Communication Technology Method of forming quantum dot in low lattice mismatching system and quantum dot semiconductor element

Similar Documents

Publication Publication Date Title
US8237175B2 (en) Optical devices featuring textured semiconductor layers
KR101144466B1 (en) Method for manufacturing nitride semiconductor crystal layer
US9190565B2 (en) Light emitting diode
JP5097291B2 (en) Epitaxial substrate having fine uneven surface and method of manufacturing
JP2007533164A (en) Optical device featuring a textured semiconductor layer
US20190228969A1 (en) Stacking fault-free semipolar and nonpolar gan grown on foreign substrates by eliminating the nitrogen polar facets during the growth
CN1825534A (en) Quantum point making method
Hong et al. Structural and optical characteristics of GaN/ZnO coaxial nanotube heterostructure arrays for light-emitting device applications
EP2748838B1 (en) Method for growing iii-v materials on a silicon substrate comprising steps improving dislocation fault density of a finished material structure suitable for use in transistors, lasers and solar cells
Qian et al. Uniform InGaAs quantum dot arrays fabricated using nanosphere lithography
US7687379B2 (en) Method of manufacturing In(As)Sb semiconductor on lattice-mismatched substrate and semiconductor device using the same
KR101351987B1 (en) Compound semiconductor substrate using lattice mismatching reducing layer and manufacturing method thereof
Semenova et al. Epitaxial growth of quantum dots on InP for device applications operating in the 1.55 µm wavelength range
WO2012029216A1 (en) Method for manufacturing compound semiconductor
Gong et al. Corrugated surfaces formed on GaAs (331) A substrates: the template for laterally ordered InGaAs nanowires
KR101471608B1 (en) Nitride based light emitting diode including nanorods and method for manufacturing the same
Zhao et al. Direct integration of III–V compound semiconductor nanostructures on silicon by selective epitaxy
CN103794694A (en) Silicon-based germanium film with tensile strain and manufacturing method thereof
TW202107734A (en) Light-emitting diode and fabrication method thereof
US20140202378A1 (en) METHOD FOR PRODUCING AN ORGANISED NETWORK OF SEMICONDUCTOR NANOWIRES, IN PARTICULAR MADE OF ZnO
TW201718930A (en) Method of manufacturing a substrate with reduced threading dislocation density
Liu et al. Microstructure and crystallinity of porous silicon and epitaxial silicon layers fabricated on p+ porous silicon
Ohlsson et al. Anti-domain-free GaP, grown in atomically flat (001) Si sub-μm-sized openings
KR102504967B1 (en) Manufacturing method of semiconductor device for high sensitivity sensor
Dovidenko et al. Structure and optoelectronic properties of Si/O superlattice

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 7