KR101350669B1 - 액정 표시 장치 및 이의 제조 방법 - Google Patents
액정 표시 장치 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR101350669B1 KR101350669B1 KR1020070010083A KR20070010083A KR101350669B1 KR 101350669 B1 KR101350669 B1 KR 101350669B1 KR 1020070010083 A KR1020070010083 A KR 1020070010083A KR 20070010083 A KR20070010083 A KR 20070010083A KR 101350669 B1 KR101350669 B1 KR 101350669B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- substrate
- pixel
- pixel electrode
- liquid crystal
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 238000003860 storage Methods 0.000 claims abstract description 55
- 239000010408 film Substances 0.000 claims description 34
- 239000010409 thin film Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 11
- 230000001681 protective effect Effects 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 11
- 238000002161 passivation Methods 0.000 description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
Abstract
본 발명은 액정표시장치 및 이의 제조 방법에 관한 것으로, 액정표시장치는 화소영역을 구비하는 제 1 기판, 화소영역에 배치되며 서로 이격된 스토리지 전극부들, 제 1 기판상에 배치되어 스토리지 전극부들을 덮는 절연막, 절연막상에 배치되며 상기 스토리지 전극부들과 중첩되는 화소전극부들을 갖는 화소전극, 절연막상에 배치되며 각 화소전극부와 교대로 배치된 공통전극부들을 갖는 공통전극, 제 1 기판의 화소전극과 마주하는 제 2 기판 및 제 1 기판과 상기 제 2 기판 사이에 개재된 액정층을 포함함에 따라 개구율과 충전 용량을 동시에 확보할 수 있다.
충전 용량, 개구율, 횡전계, 스토리지 전극부, 화소전극
Description
도 1a는 본 발명의 제 1 실시예에 따른 액정표시장치의 평면도이다.
도 1b는 도 1a에 도시된 I-I'선을 따라 절단한 단면도이다.
도 2는 본 발명의 제 2 실시예에 따른 액정표시장치의 단면도를 도시한 단면도이다.
도 3a 내지 도 3d는 본 발명의 제 3 실시예에 따른 액정표시장치의 제조 방법을 설명하기 위해 도시한 평면도들이다.
도 4a 내지 도 4d는 본 발명의 제 3 실시예에 따른 액정표시장치의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도 5a 내지 도 5c는 본 발명의 제 4 실시예에 따른 액정표시장치의 제조방법을 설명하기 도시한 단면도들이다.
(도면의 주요 부분에 대한 부호의 설명)
100 : 제 1 기판 110 : 화소전극
110a : 화소전극부 110b : 연결전극
120 : 공통전극 120a : 제 1 공통전극부
120b : 제 2 공통전극부 120c : 제 3 공통전극부
130 : 스토리지 전극부 140 : 게이트 절연막
150a, 150b : 보호막 200 : 제 2 기판
300 : 액정층
본 발명은 액정 표시 장치에 관한 것으로서, 더욱 구체적으로 충전용량을 감소시키지 않으며 개구율을 향상시킬 수 있는 액정 표시 장치 및 이의 제조 방법에 관한 것이다.
오늘날, 액정 표시 장치(Liquid Crystal Display device ; LCD)는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며 부가가치가 높은 차세대 첨단 디스플레이(display) 소자로 각광받고 있다.
이와 같은 액정 표시 장치의 구동원리는 액정의 광학적, 유전적 이방성을 이용하는 것으로, 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정이 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
이러한 액정표시장치는 TN 모드(Twisted Nematic Mode), OCB 모드(Optically Compensated Birefringence Mode), 횡전계방식(In-Plane Switching Mode), VA 모드(Vertical Alignment)등 다양한 형태로 분류될 수 있다.
이들 중, 상기 횡전계방식 액정표시장치는 액정의 특성상 발생할 수 있는 시야각을 개선하기 위한 일환으로 등장하였다. 여기서, 상기 횡전계방식 액정표시장치의 액정은 화소영역내에 서로 교대로 배치된 화소 전극 및 공통 전극간에서 발생하는 횡전계에 의해 구동된다. 즉, 상기 액정은 횡방향으로 배향하게 되어 시야각 문제를 개선할 수 있게 된다.
그러나, 이와 같은 횡전계방식 액정표시장치는 화소영역내에는 불투명 금속으로 이루어진 화소전극 및 공통전극이 하나의 기판에 배치되므로, 횡전계방식 액정표시장치의 개구율이 낮아지는 문제점을 가진다. 이에 더하여, 상기 화소영역내에는 불투명 금속으로 이루어진 캐패시터 전극이 더 배치되어 횡전계방식 액정표시장치의 개구율은 더욱 감소하게 된다. 여기서, 상기 개구율을 향상시키기 위해 상기 캐패시터 전극의 면적을 감소시킬 수 있으나, 상기 캐패시터 전극의 면적이 감소할 경우, 화소전극의 전압 변동을 효과적으로 제어할 수 없게 된다. 결과적으로 횡전계방식 액정표시장치는 화면에 플리커 현상과 같은 화질 저하문제를 발생시킬 수 있다.
본 발명은 충전용량을 감소시키지 않으며 개구율을 향상시킬 수 있는 액정 표시 장치 및 이의 제조 방법을 제공하는데 그 목적이 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 액정표시장치를 제공한다. 상기 액정표시장치는 화소영역을 구비하는 제 1 기판, 상기 화소영역에 배치되며 서로 이격된 스토리지 전극부들, 상기 제 1 기판상에 배치되어 상기 스토리지 전극부들을 덮는 절연막, 상기 절연막상에 배치되며 상기 스토리지 전극부들과 중첩되는 화소전극부들을 갖는 화소전극, 상기 절연막상에 배치되며 상기 각 화소전극부와 교대로 배치된 공통전극부들을 갖는 공통전극, 상기 제 1 기판의 상기 화소전극과 마주하는 제 2 기판 및 상기 제 1 기판과 상기 제 2 기판 사이에 개재된 액정층을 포함한다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 액정표시장치의 제조 방법을 제공한다. 상기 제조 방법은 화소영역을 구비하는 제 1 기판을 제공하는 단계, 상기 화소영역의 제 1 기판상에 서로 이격된 스토리지 전극부들을 형성하는 단계, 상기 제 1 기판상에 상기 스토리지 전극부들을 덮는 절연막을 형성하는 단계, 상기 절연막상에 상기 스토리지 전극부들과 중첩되는 화소전극부들을 갖는 화소전극과, 상기 제 1 기판상에 상기 각 화소전극부와 교대로 배치된 공통전극부들을 갖는 공통전극을 형성하는 단계, 상기 제 1 기판의 상기 화소전극과 마주하는 제 2 기판을 제공하는 단계 및 상기 제 1 기판과 상기 제 2 기판 사이에 액정층을 형성하는 단계를 포함한다.
이하, 본 발명에 의한 액정표시장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
실시예
1
도 1a 및 도 1b는 본 발명의 제 1 실시예에 따른 액정 표시 장치를 설명하기 위해 도시한 도면들이다. 여기서, 도 1a는 본 발명의 제 1 실시예에 따른 액정표시장치의 평면도이고, 도 1b는 도 1a에 도시된 I-I'선을 따라 절단한 단면도이다.
도 1a 및 도 1b를 참조하면, 본 발명의 액정표시장치는 서로 마주하는 제 1 기판(100), 제 2 기판(200) 및 제 1 및 제 2 기판(100, 200)사이에 개재된 액정층(300)을 포함한다.
제 1 기판(100)은 다수의 화소영역들이 정의되어 있다. 화소영역은 영상을 표시하기 위한 최소한의 단위일 수 있다. 여기서, 화소영역은 제 1 기판(100)상에 서로 교차하는 게이트 배선(101)과 데이터 배선(102)에 의해 정의될 수 있다. 즉, 다수의 게이트 배선(101)들과 다수의 데이터 배선(102)들이 서로 교차하며 다수의 셀을 형성하게 된다. 여기서, 화소영역은 상기 다수의 셀들을 이루는 각 셀일 수 있다.
제 1 기판(100)의 각 화소영역에는 박막트랜지스터(Tr), 상기 박막트랜지스터(Tr)와 전기적으로 연결된 화소전극(110), 화소전극(110)과 횡전계를 형성하기 위한 공통전극(120)이 배치되어 있다.
이에 더하여, 화소전극(110)의 적어도 소정 부분과 중첩되는 스토리지 전극(130)이 배치되어 있다. 여기서, 스토리지 전극(130)과 화소전극(110)이 절연막을 사이에 두고 중첩됨에 따라 충전용량을 형성한다. 이로써, 완성된 액정표시장치의 화질이 저하되는 것을 방지할 수 있다. 이때, 상기 소정부분은 액정층(300)의 액정을 구동하는데 영향을 미치지 않는 영역이다. 여기서, 상기 소정부분은 광을 투과할 수 있는 영역이지만, 액정이 구동되지 않으므로 비개구 영역일 수 있다. 즉, 비개구 영역은 액정이 구동되지 않아 광의 투과율이 제어되지 않는 역역으로 정의될 수 있다. 따라서, 액정표시장치의 개구율에 영향을 미치지 않으며 화소전극의 변동을 방지할 수 있는 충분한 충전용량을 확보할 수 있다.
자세하게, 제 1 기판(100)상에 게이트 배선(101)과 게이트 배선(101)으로부터 분기된 게이트 전극(112)이 배치되어 있다. 제 1 기판(100)상에 게이트 배선(101)과 평행하는 공통배선(103)이 배치되어 있다. 제 1 기판(100)상에 서로 이격된 적어도 2 개의 스토리지 전극부(130)들을 포함한다. 여기서, 각 스토리지 전극부(130)들은 공통배선(103)과 전기적으로 연결되어 있다. 따라서, 스토리지 전극부(130)들은 공통배선(103)에 의해 서로 전기적으로 연결된다. 이때, 공통배선(103) 및 스토리지 전극부(130)들은 서로 일체로 형성되어 있을 수 있다. 여기서, 게이트 배선(101)은 공통배선(103)과 동일한 도전물질로 형성될 수 있다. 따라 서, 스토리지 전극부(130)들은 게이트 배선(101)과 동일한 도전물질로 형성될 수 있다.
이에 더하여, 후술 될 데이터 배선(102)과 인접하는 제 1 기판(100)상에 배치된 제 1 공통전극부(120a)가 배치되어 있다. 여기서, 제 1 공통전극부(120a)는 공통배선(103)과 전기적으로 연결되어 있다. 이때, 제 1 공통전극부(120a)는 공통배선(103)과 일체로 형성되어 있을 수 있다. 이로써, 제 1 공통전극부(120a)는 후술 될 화소전극(110)과 횡전계를 형성할 뿐만 아니라, 데이터 배선(102)의 주변에서 광이 누설되는 것을 방지하는 광차단 부재의 역할을 하게 된다.
게이트 전극(112) 및 스토리지 전극부(130)들을 포함하는 제 1 기판(100)상에 게이트 절연막(140)이 배치되어 있다. 게이트 절연막(140)은 무기계의 절연막일 수 있다. 예를 들면, 게이트 절연막(140)은 산화 실리콘막, 질화 실리콘막 및 이들의 적층막일 수 있다.
게이트 전극(112)과 대응하는 게이트 절연막(140)상에 반도체층(122)이 배치되어 있다. 반도체층(122)은 적층된 비정질 실리콘층(122a) 및 불순물을 함유한 비정질 실리콘층(122b)을 포함할 수 있다. 여기서, 불순물이 도핑된 비정질 실리콘층(122b)은 비정질 실리콘층(122a)과 후술 될 소스전극(132)사이와 비정질 실리콘층(122a)과 후술 될 드레인 전극(142)사이에 배치된다.
게이트 절연막(140)상에 게이트 배선(101)과 교차하는 데이터 배선(102)이 배치되어 있다. 또한, 데이터 배선(102)과 분기된 소스 전극(132)이 반도체층(122)상에 배치된다. 소스전극(132)은 박막트랜지스터(Tr)의 특성을 향상시키기 위해 'U'자 형상을 가질 수 있다. 그러나, 본 발명의 실시예에서는 소스전극(132)의 형태를 한정하는 것은 아니다. 또한, 소스전극(132)과 이격되며 반도체층(122)상에 드레인 전극(142)이 배치되어 있다. 이때, 드레인 전극(142)의 주변을 소스전극(132)이 감싸게 된다.
따라서, 제 1 기판(100)상에 게이트 전극(112), 반도체층(122), 소스 전극(132) 및 드레인 전극(142)을 포함하는 박막트랜지스터(Tr)가 배치되어 있다.
박막트랜지스터(Tr)를 포함하는 제 1 기판(100)상에 보호막(150a)이 배치되어 있다. 이때, 보호막(150a)은 드레인 전극(142)의 적어도 일부를 노출하는 콘택홀을 구비한다.
화소영역과 대응하는 보호막(150a)상에 횡전계를 형성하는 화소전극(110) 및 공통전극(120)이 배치되어 있다.
화소전극(110)은 서로 이격된 적어도 2개의 화소전극부(110a)들과 화소전극부(110a)들을 서로 전기적으로 연결시키는 연결전극(110b)을 포함한다. 연결전극(110b)은 콘텍홀을 통해 노출된 드레인 전극(142)과 전기적으로 연결되어 있다. 따라서, 화소전극(110)은 드레인 전극(142)과 전기적으로 연결되어 있다.
또한, 화소전극부(110a)는 스토리지 전극부(130)들과 중첩되어 있다. 즉, 화소전극부(110a)는 스토리전극부(130)와 대응한 형상을 가진다. 여기서, 화소전극부(110a)와 스토리지 전극부(130)사이에는 절연막 즉, 게이트 절연막(140)과 보호막(150a)이 개재됨에 따라 화소전극(110)의 화소전압의 변동을 방지할 수 있는 충전용량이 형성된다. 이때, 화소전극부(110a)의 중앙부와 대응해서는 액정이 구동되 기 위한 횡전계가 발생되지 않는다. 즉, 화소전극부(110a)의 중앙부는 액정표시장치의 개구율에 영향을 미치지 않는 비개구 영역이다. 따라서, 스토리지 전극부(130)는 화소전극부(110a)의 중앙부와 대응한다. 이때, 스토리지 전극부(130)의 폭은 화소전극부(110a)의 폭보다 작게 형성하여, 스토리지 전극부(130)에 의해 개구율이 저하되는 것을 방지한다.
공통전극(120)은 서로 이격된 적어도 2개의 제 2 공통전극부(120b)들과 제 2 공통전극부(120b)들을 서로 전기적으로 연결하는 제 3 공통전극부(120c)들을 포함한다. 여기서, 제 2 공통전극부(120b)들 중 데이터 배선(102)과 인접한 제 2 공통전극부(120b)는 제 1 공통전극부(120a)와 일부 중첩되어 있을 수 있다. 이때, 제 3 공통전극부(120c)는 공통배선(103)과 전기적으로 연결되어 있다. 또한, 제 2 및 제 3 공통전극부(120b, 120c)는 일체로 형성되어 있을 수 있다.
여기서, 액정표시장치의 개구율을 확보하기 위해 제 2 및 제 3 공통전극부(120b, 120c)는 투명한 도전물질로 이루어질 수 있다. 또한, 제 2 및 제 3 공통전극부(120b, 120c)는 화소전극(110)과 동일한 도전물질로 이루어질 수 있다. 예를 들면, 제 2 및 제 3 공통전극부(120b, 120c)는 ITO 또는 IZO등일 수 있다.
한편, 제 2 기판(200)은 개구부가 구비된 블랙 매트릭스(220)와, 상기 개구부에 구비된 컬러필터층이 배치되어 있을 수 있다. 여기서, 블랙매트릭스(220)는 제 1 기판(100)의 게이트 배선(101), 데이터 배선(102), 박막 트랜지스터(Tr)와 대응된다.
따라서, 본 발명의 실시예에서는 화소전극부(110a)의 비개구 영역과 스토리 지 전극부(130)를 중첩되게 형성함에 따라 개구율에 영향을 미치지 않으며 캐패시턴스를 확보할 수 있다.
실시예
2
도 2는 본 발명의 제 2 실시예에 따른 액정표시장치의 단면도를 도시한 단면도이다. 본 발명의 제 2 실시예에서는 보호막을 제외하고 앞서 설명한 제 1 실시예의 액정표시장치와 동일한 구성을 갖는다. 따라서, 동일한 구성요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 참조번호를 부여하기로 한다.
도 2를 참조하면, 액정표시장치는 서로 마주하는 제 1 기판(100), 제 2 기판(200) 및 제 1 및 제 2 기판(100, 200)사이에 개재된 액정층(300)을 포함한다.
제 1 기판(100)은 다수의 화소영역들을 구비한다. 여기서, 화소영역에는 게이트 전극(112), 반도체층(122), 소스 전극(132) 및 드레인 전극(142)을 포함하는 박막트랜지스터(Tr)가 배치되어 있다. 또한, 상기 화소영역에는 이격된 스토리지 전극부(130)들이 배치되어 있다.
스토리지 전극부(130)들 및 박막트랜지스터(Tr)를 포함하는 제 1 기판(100)상에 보호막(150b)이 배치되어 있다. 여기서, 보호막(150b)은 박막트랜지스터(Tr)의 드레인 전극을 노출하는 콘택홀과 화소영역과 대응하는 게이트 절연막(140)을 노출하는 개구부를 구비한다. 상기 개구부에 횡전계를 형성하기 위한 화소전극(110)과 공통전극(120)이 배치되어 있다. 즉, 화소전극(110)과 공통전극(120)은 게이트 절연막(140)상에 배치된다.
이때, 화소전극(110)의 화소전극부(110a)는 게이트 절연막(140)을 사이에 두고 스토리지 전극부(130)와 중첩된다. 이로써, 화소전극부(110a) 및 스토리지 전극부(130)사이에는 절연막 즉, 게이트 절연막(140)이 개재되어, 화소전극(110)의 화소전압 변동을 최소화하기 충전용량을 형성할 수 있다.
따라서, 본 발명의 실시예에서는 화소전극부(110a) 및 스토리지 전극부(130)사이에 게이트 절연막(140)을 개재시킴에 따라 충전용량을 향상시킬 수 있다. 이는 충전용량은 두 전극사이에 개재된 절연막의 두께에 반비례하기 때문이다. 이로써, 완성된 액정표시장치의 개구율을 확보하며, 더욱 향상된 충전용량을 얻을 수 있다.
실시예
3
도 3a 내지 도 3d는 본 발명의 제 3 실시예에 따른 액정표시장치의 제조 방법을 설명하기 위해 도시한 평면도들이다.
도 4a 내지 도 4d는 본 발명의 제 3 실시예에 따른 액정표시장치의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도 3a 및 도 4a를 참조하면, 액정표시장치를 제조하기 위해 먼저, 화소영역이 정의된 제 1 기판(100)을 제공한다.
제 1 기판(100)상에 도전물질을 증착하여 도전막을 형성한다. 이후, 상기 도전막을 패터닝하여 게이트 배선(101)과 게이트 배선(101)과 평행하는 공통배선(103)을 형성한다. 여기서, 상기 도전막을 패터닝할 때에 게이트 배선(101)에서 분기된 게이트 전극(112)을 더 형성할 수 있다. 이에 더하여, 공통배선(103)과 연결되고 후술 될 데이터 배선(102)의 형성영역과 인접하는 제 1 공통전극부(120a)를 형성할 수 있다. 즉, 제 1 공통전극부(120a)는 화소영역의 양측에 형성된다.
또한, 화소영역에 서로 이격된 스토리지 전극부(130)들을 형성한다. 이때, 스토리 전극부(130)들은 공통배선(103)과 전기적으로 연결되어 있다.
이후, 게이트 전극 및 스토리지 전극부(130)들을 포함하는 제 1 기판(100)상에 게이트 절연막(140)을 형성한다. 이때, 게이트 절연막(140)은 화학기상증착법을 통해 형성할 수 있다. 여기서, 게이트 절연막(140)은 무기계 절연막일 수 있다. 예를 들면, 게이트 절연막(140)은 질화실리콘막, 산화실리콘막 및 이들의 적층막일 수 있다.
도 3b 및 도 4b를 참조하면, 게이트 절연막(140)을 형성한 후, 게이트 전극(112)과 대응한 게이트 절연막(140)상에 반도체층(122)을 형성한다. 반도체층(122)을 형성하기 위해, 게이트 절연막(140)상에 비정질 실리콘과 불순물이 함유된 비정질 실리콘을 순차적으로 증착한 후, 패터닝하여 비정질 실리콘층(122a) 및 불순물이 도핑된 비정질 실리콘층(122b)을 형성한다.
반도체층(122)을 형성한 후, 게이트 절연막(140)상에 도전막을 형성한 뒤 상기 도전막을 패터닝하여 게이트 배선(101)과 교차하는 데이터 배선(102)을 형성한다. 이때, 데이터 배선(102)에서 분기되며 반도체층(122)상에 배치된 소스 전극(132)이 형성될 수 있다. 또한, 반도체층(122)상에 배치되고 소스전극(132)과 이격된 드레인 전극(142)이 더 형성될 수 있다. 이로써, 제 1 기판(100)상에 박막트 랜지스터(Tr)가 형성될 수 있다.
도 3c 및 도 4c를 참조하면, 박막트랜지스터(Tr)를 형성한 후, 박막트랜지스터(Tr)를 포함하는 제 1 기판(100)상에 보호막(150a)을 형성한다. 보호막(150a)은 화학기상증착법을 통해 형성할 수 있다. 이때, 보호막(150a)은 무기계 절연막일 수 있다. 예를 들면, 보호막(150a)은 산화 실리콘막, 질화 실리콘막 및 이들의 적층막일 수 있다.
이후, 보호막(150a)에 드레인 전극(142)을 일부 노출하는 제 1 콘택홀(C1)과 공통배선(103)을 노출하는 제 2 콘택홀(C2)을 형성한다.
도 3d 및 도 4d를 참조하면, 제 1 및 제 2 콘택홀(C1, C2)을 구비하는 보호막(150a)을 형성한 후, 화소영역과 대응하는 보호막(150a)상에 화소전극(110)과 공통전극(120)을 형성한다.
화소전극(110)과 공통전극(120)을 형성하기 위해, 보호막(150a)상에 투명한 도전막을 형성한 뒤, 상기 투명한 도전막을 패터닝한다. 여기서, 화소전극(110)은 스토리지 전극부(130)와 대응한 형상을 가지는 화소전극부(110a)들 및 화소전극부(110a)들을 서로 전기적으로 연결하는 연결전극(110b)을 형성한다. 연결전극(110 b)은 제 1 콘택홀(C1)에 의해 노출된 드레인 전극(142)과 전기적으로 연결된다. 이때, 화소전극부(110a)들과 연결전극(110b)은 일체로 형성된다. 따라서, 화소전극(110)은 박막트랜지스터(Tr)와 전기적으로 연결된다.
또한, 스토리지 전극부(130)와 화소전극부(110a)는 서로 중첩된다. 이때, 완성된 액정표시장치의 개구율에 영향을 미치지 않기 위해, 스토리지 전극부(130)는 화소전극부(110a)의 폭보다 작게 형성한다.
공통전극(120)은 화소전극부(110a)들과 각각 교대로 배치된 제 2 공통전극부(120b)들과, 제 2 공통전극부(120b)들을 서로 전기적으로 연결하고 제 2 콘택홀(C1)에 의해 공통배선(103)과 전기적으로 연결된 제 3 공통전극부(120c)를 형성한다. 이때, 제 2 및 제 3 공통전극부(120b, 120c)는 일체로 형성할 수 있다.
화소전극(110), 제 2 및 제 3 공통전극부(120b, 120c)는 동일한 도전물질로 이루어질 수 있다. 이때, 완성된 액정표시장치의 개구율 확보를 위해, 상기 도전물질은 투명한 도전물질일 수 있다. 예를 들면, 화소전극(110), 제 2 및 제 3 공통전극부(120b, 120c)는 ITO 또는 IZO로 형성할 수 있다.
이후, 제 1 기판(100)과 마주하도록 제 2 기판(200)을 합착하고 상기 제 1 및 제 2 기판(100, 200)사이에 액정층을 형성하여 액정표시장치를 제조할 수 있다.
따라서, 본 발명의 실시예에서는 화소전극부(110a)의 비개구부와 스토리지 전극부(130)를 중첩시킴에 따라, 개구율 및 충전용량을 동시에 확보할 수 있는 액정표시장치를 제조할 수 있었다.
실시예
4
도 5a 내지 도 5c는 본 발명의 제 4 실시예에 따른 액정표시장치의 제조방법을 설명하기 도시한 단면도들이다. 본 발명의 제 4 실시예에서는 보호막을 제외하고 앞서 설명한 제 3 실시예의 액정표시장치의 동일한 제조방법을 갖는다. 따라서, 동일한 제조방법에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해 서는 동일한 명칭 및 참조번호를 부여하기로 한다.
도 5a를 참조하면, 액정표시장치를 제조하기 위해 화소영역이 정의된 제 1 기판(100)을 제공한다. 화소영역의 제 1 기판(100)상에 서로 이격된 스토리지 전극부(130)를 형성한다. 또한, 제 1 기판(100)상에 박막트랜지스터를 형성한다.
이후, 스토리지 전극부(130) 및 박막트랜지스터(Tr)를 포함하는 제 1 기판(100)상에 예비 보호막(160)을 형성한다.
도 5b를 참조하면, 예비 보호막(160)을 형성한 후, 예비 보호막(160)을 패터닝하여 박막트랜지스터(Tr)의 드레인 전극(142)을 노출하는 제 1 콘택홀(C1)을 형성한다. 이와 동시에, 화소영역과 대응하는 게이트 절연막을 노출하는 개구부를 형성한다.
도 5c를 참조하면, 개구부에 노출된 게이트 절연막상에 화소전극(110) 및 제 2 및 제 3 공통전극부(120b, 120c)를 형성한다. 이로써, 화소전극(110)의 화소전극부(110a) 및 스토리지 전극부(130)사이에 게이트 절연막(140)이 개재된다.
따라서, 본 발명의 실시예에서는 별도의 공정을 추가하지 않고, 개구율 및 충전용량을 더욱 향상된 액정표시장치를 제조할 수 있었다.
상기한 바와 같이 본 발명에 따르는 액정표시장치는 화소전극의 비개구영역과 스토리지 전극을 중첩시킴에 따라 액정표시장치의 개구율 및 충전용량을 동시에 향상시킬 수 있다.
또한, 보호막에 화소영역과 대응하는 개구부를 형성하고, 상기 개구부내에 화소전극을 형성함에 따라, 화소전극과 스토리지 전극사이에 개재된 절연막의 두께를 감소시킬 수 있어 충전용량을 더욱 향상시킬 수 있다.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (17)
- 화소영역을 구비하는 제 1 기판;상기 제1 기판상에 형성된 게이트 배선;상기 게이트 배선과 이격된 공통 배선;상기 화소영역에 배치되며 상기 공통배선에서 분기되어 서로 이격된 스토리지 전극부들;상기 제 1 기판상에 배치되어 상기 스토리지 전극부들을 덮는 절연막;상기 절연막상에 배치되며 박막트랜지스터와 전기적으로 연결되는 연결전극 및 상기 연결전극에서 분기되며 서로 이격된 화소전극부들을 갖는 화소전극;상기 절연막상에 배치되며 상기 각 화소전극부와 교대로 배치된 상부 공통전극부들을 갖는 공통전극;상기 제 1 기판의 상기 화소전극과 마주하는 제 2 기판; 및상기 제 1 기판과 상기 제 2 기판 사이에 개재된 액정층을 포함하며,상기 스토리지 전극부들과 상기 화소전극의 화소전극부들은 서로 대응하는 형상을 갖고 중첩되며,상기 스토리지 전극부들은 상기 박막트랜지스터의 게이트 전극과 동일한 도전물질로 형성된 것을 특징으로 하는 액정표시장치.
- 삭제
- 제 1 항에 있어서,상기 스토리지 전극부의 폭은 상기 화소전극부의 폭보다 작은 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 상부 공통전극부들은 투명한 도전물질로 형성된 것을 특징으로 하는 액정표시장치.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 절연막은 박막트랜지스터의 게이트 전극과 반도체층사이에 개재된 게이트 절연막을 포함하는 것을 특징으로 하는 액정표시장치.
- 제 7 항에 있어서,상기 절연막은 상기 게이트 절연막 상에 구비된 보호막을 더 포함하는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 화소전극과 상기 공통전극은 동일한 도전물질로 형성된 것을 특징으로 하는 액정표시장치.
- 화소영역을 구비하는 제 1 기판을 제공하는 단계;상기 화소영역의 제 1 기판상에 게이트 배선, 상기 게이트 배선과 이격된 공통배선 및 상기 공통배선에서 분기되어 서로 이격된 스토리지 전극부들을 형성하는 단계;상기 제 1 기판상에 상기 스토리지 전극부들을 덮는 절연막을 형성하는 단계;상기 절연막상에 박막트랜지스터와 연결되는 연결전극 및 상기 연결전극으로부터 분기되며 서로 이격된 화소전극부들을 갖는 화소전극과 상기 각 화소전극부와 교대로 배치된 상부 공통전극부들을 갖는 공통전극을 형성하는 단계;상기 제 1 기판의 상기 화소전극과 마주하는 제 2 기판을 제공하는 단계; 및상기 제 1 기판과 상기 제 2 기판 사이에 액정층을 형성하는 단계를 포함하고, 상기 스토리지 전극부들과 상기 화소전극의 화소전극부들은 서로 대응하는 형상을 갖고 중첩되며,상기 스토리지 전극부는 상기 박막트랜지스터의 게이트전극과 동시에 형성되는 것을 특징으로 하는 액정표시장치의 제조 방법.
- 삭제
- 제 10 항에 있어서,상기 스토리지 전극부의 폭은 상기 화소전극부의 폭보다 작게 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
- 제 10 항에 있어서,상기 상부 공통전극부들 및 상기 화소전극부들은 동일한 마스크를 이용한 포토공정을 수행하여 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
- 제 10 항에 있어서,상기 스토리지 전극부들은 상기 상부 공통전극부들과 전기적으로 연결되어 있는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 14 항에 있어서,상기 스토리지 전극부들을 형성하는 단계에서, 상기 화소영역의 양측에 데이터 배선 형성영역과 인접하여 배치되는 하부 공통전극부를 상기 스토리지 전극부들과 일체로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 1 항에 있어서,상기 스토리지 전극부들은 상기 상부 공통전극부들과 전기적으로 연결되어 있는 것을 특징으로 하는 액정표시장치.
- 제 16 항에 있어서,상기 스토리지 전극부들과 일체로 형성되며, 상기 화소영역의 양측에 데이터 배선 형성영역과 인접하여 배치되는 하부 공통전극부를 더 구비하는 것을 특징으로 하는 액정표시장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070010083A KR101350669B1 (ko) | 2007-01-31 | 2007-01-31 | 액정 표시 장치 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070010083A KR101350669B1 (ko) | 2007-01-31 | 2007-01-31 | 액정 표시 장치 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080071784A KR20080071784A (ko) | 2008-08-05 |
| KR101350669B1 true KR101350669B1 (ko) | 2014-01-10 |
Family
ID=39882394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070010083A KR101350669B1 (ko) | 2007-01-31 | 2007-01-31 | 액정 표시 장치 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101350669B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130105777A (ko) * | 2012-03-16 | 2013-09-26 | 삼성디스플레이 주식회사 | 입체 표시장치 |
| KR102254503B1 (ko) * | 2014-11-19 | 2021-05-21 | 엘지디스플레이 주식회사 | 액정표시장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030058334A (ko) * | 2001-12-31 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR20050001951A (ko) * | 2003-06-28 | 2005-01-07 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그의 제조방법 |
| KR20050105026A (ko) * | 2004-04-30 | 2005-11-03 | 엘지.필립스 엘시디 주식회사 | 단선방지층을 포함하는 액정표시장치 및 그 제조방법 |
-
2007
- 2007-01-31 KR KR1020070010083A patent/KR101350669B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030058334A (ko) * | 2001-12-31 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR20050001951A (ko) * | 2003-06-28 | 2005-01-07 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그의 제조방법 |
| KR20050105026A (ko) * | 2004-04-30 | 2005-11-03 | 엘지.필립스 엘시디 주식회사 | 단선방지층을 포함하는 액정표시장치 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080071784A (ko) | 2008-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7924385B2 (en) | Wide viewing angle liquid crystal display comprising at least one floating electrode in locations directly facing a corresponding one or more pixel electrodes thereby inducing an electric field in the liquid crystal layer | |
| CN1908789B (zh) | 液晶显示装置 | |
| US6459465B1 (en) | Liquid crystal panel for IPS mode liquid crystal display device and method for fabricating the same | |
| CN102062976B (zh) | 边缘场开关模式液晶显示装置及其制造方法 | |
| KR101396943B1 (ko) | 액정표시장치 및 제조방법 | |
| US9269818B2 (en) | Array substrate for liquid crystal display device and method for fabricating the same | |
| CN102809855B (zh) | 薄膜晶体管基板及其制造方法 | |
| US7683987B2 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| CN101017302B (zh) | 液晶显示装置及其制造方法 | |
| US20050099569A1 (en) | Substrate for in-plane switching mode liquid crystal display device and method for fabricating the same | |
| US6924864B2 (en) | Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same | |
| US8378944B2 (en) | Array substrate for in-plane switching mode liquid crystal display device | |
| KR101109978B1 (ko) | 고개구율 액정표시소자 | |
| US8755014B2 (en) | Liquid crystal display and a display panel therefor | |
| CN101750823A (zh) | 显示装置 | |
| KR100760940B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| US7136122B2 (en) | Liquid crystal display and manufacturing method thereof | |
| KR101499241B1 (ko) | 액정 표시 장치 | |
| CN108490705B (zh) | 阵列基板、液晶显示面板与显示装置 | |
| US20090027609A1 (en) | Substrate for display panel and liquid crystal display panel with the same | |
| US6822716B2 (en) | In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same | |
| KR101423909B1 (ko) | 표시 기판 및 이를 구비하는 액정 표시 장치 | |
| US7538842B2 (en) | Liquid crystal display panel with aligning members parallel to data lines that are either electrically floating or at substantially the same voltage as the data lines | |
| KR101350669B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR20080041015A (ko) | 박막 트랜지스터 기판 및 이의 수리 방법, 이를 포함하는액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20191212 Year of fee payment: 7 |