KR101348330B1 - 영역 실장형 반도체 장치의 제조 방법 - Google Patents

영역 실장형 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101348330B1
KR101348330B1 KR1020137005519A KR20137005519A KR101348330B1 KR 101348330 B1 KR101348330 B1 KR 101348330B1 KR 1020137005519 A KR1020137005519 A KR 1020137005519A KR 20137005519 A KR20137005519 A KR 20137005519A KR 101348330 B1 KR101348330 B1 KR 101348330B1
Authority
KR
South Korea
Prior art keywords
resin
semiconductor element
resin composition
resin film
film
Prior art date
Application number
KR1020137005519A
Other languages
English (en)
Other versions
KR20130041998A (ko
Inventor
히로노리 오스가
다카시 야기사와
히로유키 야스다
Original Assignee
스미토모 베이클라이트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클라이트 가부시키가이샤 filed Critical 스미토모 베이클라이트 가부시키가이샤
Publication of KR20130041998A publication Critical patent/KR20130041998A/ko
Application granted granted Critical
Publication of KR101348330B1 publication Critical patent/KR101348330B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

본 발명에 의하면, 무연 땜납을 사용한 표면 실장에 있어서도, 높은 신뢰성을 가지는 영역 실장형 반도체 장치, 및 이에 이용하는 다이 본딩용 수지 조성물 및 밀봉용 수지 조성물을 제공할 수 있다. 본 발명은, 다이 본딩용 수지 조성물을 개재시켜서 기판의 편면에 반도체 소자가 탑재되며, 밀봉용 수지 조성물에 의해 실질적으로 상기 기판의 상기 반도체 소자가 탑재된 면만이 밀봉되는, 반도체 소자 또는 적층 소자가 탑재된 영역 실장형 반도체 장치로서, 상기 다이 본딩용 수지 조성물의 경화물의 260℃에서의 탄성율이 1MPa∼120MPa이며, 상기 밀봉용 수지 조성물의 경화물의 260℃에서의 탄성율이 400MPa∼1200MPa이며 260℃에서의 열팽창 계수가 20ppm∼50ppm 인 것을 특징으로 하는 영역 실장형 반도체 장치이다.

Description

영역 실장형 반도체 장치의 제조 방법{METHOD OF MANUFACTURING AREA MOUNTING SEMICONDUCTOR DEVICE}
본 발명은, 영역 실장형(area mount type) 반도체 장치 및 이에 이용되는 다이 본딩용 수지 조성물, 밀봉용 수지 조성물에 관한 것이다.
근래, 전자 기기가 소형화, 경량화, 고기능화되는 시장 동향에 있어서, 반도체(집적 회로(IC)라고도 지칭함)의 고집적화가 계속 진행되고 있으며, 또한 반도체 장치(이하, 패키지라고도 지칭함)의 표면 실장화가 촉진되고 있는 가운데, 신규한 영역 실장형 반도체 장치가 개발되어, 바람직하게 사용되는 반도체 장치로서, 종래 구조의 반도체 장치로부터 상기 영역 실장형 반도체 장치로의 이행이 시작되고 있다. 구체적으로는, 영역 실장형 반도체 장치로서는, 볼 그리드 어레이(이하, BGA라 지칭함), 또는 더욱 소형화를 추구한 칩 사이즈 패키지(이하, CSP라 지칭함)가 대표적이다. 이들 영역 실장형 반도체 장치는, 쿼드 플랫 패키지(이하, QFP라 지칭함), 스몰 아웃 라인 패키지(이하, SOP라 지칭함)로 대표되는 종래의 표면 실장형 반도체 장치에서는, 전극 배열이 IC의 주변 구조인 실장 방식이므로, 전극을 lC의 주변으로부터 인출할 수밖에 없어서 한계에 봉착한 다핀화 및 고속화에 대한 요구에 대응하기 위하여 개발되었다.
영역 실장형 반도체 장치의 구조는, 비스말레이미드·트리아진(이하, BT라 지칭함) 수지/동박 회로 기판으로 대표되는 경질 회로 기판 또는 폴리이미드 수지 필름/동박 회로 기판으로 대표되는 플렉서블 회로 기판 등의 기판의 편면 위에 반도체 소자를 탑재하고, 그 소자 탑재면, 즉 상기 기판의 편면에만 수지 조성물 등이 성형·밀봉되어 있다. 상기 기판의 소자 탑재면의 반대면에는 땜납 볼이 격자형 또는 주변형으로 병렬로 형성되어 있으며, 상기 반도체 장치를 반도체 장치용 회로 기판에 실장할 때는, 상기 땜납 볼이 형성된 면과 상기 회로 기판을 접합한다. 이러한 실장 방식은 전극 배열이 매트릭스 구조이기 때문에, IC 탑재 영역 내를 이용하여 전극을 인출할 수 있어서, 입력 단자의 증대, 소형화에 유리하다. 또한, 반도체 소자를 탑재하는 기판으로서, 상기 유기 회로 기판 이외에도 리드 프레임 등의 금속 기판을 이용하는 구조도 제안되어 있다.
전술한 바와 같이, 이들 영역 실장형 반도체 장치의 구조는 기판의 소자 탑재면만을 수지 조성물로 밀봉하고, 땜납 볼 형성면은 밀봉하지 않는, 편면 밀봉의 형태를 취하고 있다. 상당히 드물게, 리드 프레임 등의 금속 기판 등에서는, 땜납 볼 형성면에도 수십μm 정도의 밀봉 수지층이 존재할 수 있지만, 소자 탑재면에는 수백μm 내지 수mm 정도의 밀봉 수지층이 형성되어 있으므로, 이러한 금속 기판 등도 실질적으로 편면 밀봉이다. 편면 밀봉인 유기 기판이나 금속 기판과 수지 조성물의 경화물 사이에서의 열팽창 및 열수축의 불균일 또는 수지 조성물의 성형 및 경화시의 경화 수축에 의한 영향으로 인하여, 이들 반도체 장치는 성형 직후에 휨이 발생하기 쉽다. 또한, 이들 반도체 장치를 실장하는 회로 기판 위에 땜납 접합을 행할 경우, 수지 조성물의 경화물의 흡습에 의해 반도체 장치 내부에 존재하는 수분이, 땜납 리플로우(refolw) 처리 중에 고온 상황에 처했을 때, 급격하게 기화함으로써 발생하는 응력으로 인하여 반도체 장치에 크랙이 발생한다.
상기 문제를 해결하기 위하여, 내열성, 밀착성이 우수한 레진을 적용한 밀봉재(예를 들면, 특허 문헌 1 참조)나, 접착 강도를 높인 다이 본딩재(예를 들면, 특허 문헌 2 참조)가 검토되고 있다. 그러나, 근래에는, 환경 문제를 고려하여 융점이 높은 무연(lead free) 땜납의 사용이 증가하고 있으므로, 이러한 무연 땜납을 적용하기 위해서는 실장 온도를 종래보다 약 20℃ 높일 필요가 있으며, 실장 후의 반도체 장치의 신뢰성이 현재보다 현저하게 저하되는 문제가 있다. 이러한 점에서 수지 조성물의 개선에 의한 반도체 장치의 신뢰성을 향상시킬 필요가 있으며, 리플로우 크랙 내성이 더욱 우수한 반도체 장치의 등장이 요망되고 있다.
특히 최근에는, 반도체 장치의 고성능화로 인하여, 기능 등이 상이한 소자를 동일 장치에 탑재하는 반도체 장치(패키지)가 등장하였다. 일례로서, 스택드·패키지(stacked package; 이하, 적층 소자 탑재 영역 실장형 반도체 장치라 지칭함)가 있다. 스택드·패키지는, 기능 등이 상이한 복수의 반도체 소자(예를 들면, 로직 소자, 메모리 소자 등)를 접착제 등을 개재시켜서 적층하여, 각각의 소자를 전기적으로 접합하여, 기능을 보다 효율적으로 발현시키는 패키지이다. 이 경우, 적층에 의해 패키지의 두께가 두꺼워지는 것을 피하기 위하여, 적층 소자에 이용하는 반도체 소자 자체의 두께는 얇게, 예를 들면 200μm 미만으로, 설계될 경우가 많고, 반도체 소자(칩) 자체의 취약성이 증대된다. 또한, 패키지의 소형화와 더불어, 기판과 직접 접착하는 반도체 소자의 칩 면적의, 상기 반도체 소자가 탑재되는 기판 면적에 대한 비가 증대되고, 기판과 직접 접착하는 반도체 소자에 가해지는 응력이 커진다. 또한, 반도체 소자는 상술한 적층 구조이기 때문에, 대단히 많은 계면이 존재한다. 이러한 이유에 의해, 상기 스택드·패키지 전체의 신뢰성을 유지 또는 향상시키기 곤란하였다.
특허 문헌 1: 특개 2000-302842호 공보(제2∼6페이지)
특허 문헌 2: 특개 2001-123013호 공보(제2∼8페이지)
본 발명의 목적은, 무연 땜납을 사용하는 표면 실장에 있어서도 높은 신뢰성을 나타내는 반도체 소자 또는 적층 소자를 탑재한 영역 실장형 반도체 장치, 및 이에 이용하는 다이 본딩용 수지 조성물 및 밀봉용 수지 조성물을 제공하는 것이다.
본 발명은,
[1] 다이 본딩용 수지 조성물을 개재시켜서 기판의 편면에 반도체 소자가 탑재되며, 밀봉용 수지 조성물에 의해 실질적으로 상기 기판의 상기 반도체 소자가 탑재된 면만이 밀봉되는 영역 실장형 반도체 장치로서, 상기 다이 본딩용 수지 조성물의 경화물의 260℃에서의 탄성율이 1MPa∼120MPa이며, 상기 밀봉용 수지 조성물의 경화물의 260℃에서의 탄성율이 400MPa∼1200MPa이면서 260℃에서의 열팽창 계수가 20ppm∼50ppm인 것을 특징으로 하는 영역 실장형 반도체 장치,
[2] 상기 다이 본딩용 수지 조성물을 개재시켜서 기판의 편면에 탑재된 반도체 소자 위에, 상기 반도체 소자와 동일하거나 상이한 1 또는 2 이상의 반도체 소자가 더욱 적층된 적층 소자 구조를 가지는 것을 특징으로 하는 영역 실장형 반도체 장치,
[3] 다이 본딩용 수지 조성물을 개재시켜서 기판의 편면에 반도체 소자가 탑재되며, 밀봉용 수지 조성물에 의해 실질적으로 상기 기판의 상기 반도체 소자가 탑재된 면만이 밀봉되는 영역 실장형 반도체 장치에 이용되는 다이 본딩용 수지 조성물로서, 상기 다이 본딩용 수지 조성물의 경화물의 260℃에서의 탄성율이 1MPa∼120MPa인 것을 특징으로 하는 다이 본딩용 수지 조성물,
[4] 상기 영역 실장형 반도체 장치는, 상기 다이 본딩용 수지 조성물을 개재시켜서 기판의 편면에 탑재된 반도체 소자 위에, 상기 반도체 소자와 동일하거나 상이한 1 또는 2 이상의 반도체 소자가 더욱 적층된 적층 소자 구조를 가지는 것을 특징으로 하는 다이 본딩용 수지 조성물,
[5] 다이 본딩용 수지 조성물을 개재시켜서 기판의 편면에 반도체 소자가 탑재되며, 밀봉용 수지 조성물에 의해 실질적으로 상기 기판의 상기 반도체 소자가 탑재된 면만이 밀봉되는 영역 실장형 반도체 장치에 이용할 수 있는 밀봉용 수지 조성물로서, 상기 밀봉용 수지 조성물의 경화물의 260℃에서의 탄성율이 400MPa∼1200MPa이며, 260℃에서의 열팽창 계수가 20ppm∼50ppm인 것을 특징으로 하는 밀봉용 수지 조성물,
[6] 상기 영역 실장형 반도체 장치는, 상기 다이 본딩용 수지 조성물을 개재시켜서 기판의 편면에 탑재된 반도체 소자 위에, 상기 반도체 소자와 동일하거나 상이한 1 또는 2 이상의 반도체 소자가 더욱 적층된 적층 소자 구조를 가지는 것을 특징으로 하는 밀봉용 수지 조성물,
이다.
본 발명에 의하면, 종래보다 높은 실장 온도에서도, 저응력성이 우수하고, 땜납 크랙 내성이 양호한 다이 본딩용 수지 조성물 및 밀봉용 수지 조성물을 얻을 수 있다. 또한, 본 발명의 다이 본딩용 수지 조성물 및 밀봉용 수지 조성물을 적용하면, 종래보다 높은 실장 온도에서 무연 땜납을 사용하여 표면 실장을 행하여도 신뢰성 높은 반도체 소자 또는 적층 소자를 탑재한 영역 실장형 반도체 장치를 얻을 수 있다.
도 1은 1개의 반도체 소자를 탑재한 영역 실장형 반도체 장치의 단면도이다.
도 2는 2개의 반도체 소자를 포함하는 적층 소자를 탑재한 영역 실장형 반도체 장치의 단면도이다.
[발명을 실시하기 위한 최선의 형태]
본 발명의 영역 실장형 반도체 장치는, 다이 본딩용 수지 조성물을 개재시켜서 기판의 편면에 반도체 소자가 탑재되며, 밀봉용 수지 조성물에 의해 실질적으로 상기 기판의 상기 반도체 소자가 탑재된 면만이 밀봉된 반도체 장치로서, 상기 다이 본딩용 수지 조성물의 경화물의 260℃에서의 탄성율이 1MPa∼120MPa이며, 상기 밀봉용 수지 조성물의 경화물의 260℃에서의 탄성율이 400MPa∼1200MPa이며 260℃에서의 열팽창 계수가 20ppm∼50ppm인 것을 특징으로 하는 재료를 적용함으로써, 무연 땜납을 사용하는 표면 실장에서도 높은 신뢰성을 가지는 본 발명의 영역 실장형 반도체 장치가 얻어진다.
또한, 본 발명의 영역 실장형 반도체 장치는, 상기 다이 본딩용 수지 조성물을 개재시켜서 기판의 편면에 탑재된 반도체 소자 위에 해당 반도체 소자와 동일하거나 상이한 1 또는 2 이상의 반도체 소자가 더욱 적층된 적층 소자 구조를 가지는 영역 실장형 반도체 장치일 수도 있다.
이하, 본 발명에 대하여 상세하게 설명한다.
다이 본딩용 수지 조성물은, 반도체 장치를 제조하기 위한 반도체 소자와 기판을 접착하는 수지 조성물이며, 본 발명에서 이용할 수 있는 다이 본딩용 수지 조성물은, 그 경화물의 260℃에서의 탄성율이 1MPa∼120MPa인 것이 필수적이지만, 그 형태는 특별히 한정되지 않으며, 예를 들면 수지 페이스트 또는 수지 필름 등을 들 수 있다.
본 발명의 다이 본딩용 수지 조성물로서 이용할 수 있는 수지 페이스트(이하, 다이 본딩용 수지 페이스트라 지칭함)는, 열경화성 수지와 충전재를 주성분으로 하며, 그 경화물의 260℃에서의 탄성율이 1MPa∼120MPa인 것을 특징으로 하는 것이다. 상기 수지 페이스트에 이용하는 열경화성 수지는, 수지, 경화제, 경화 촉진제 등으로 이루어지는 일반적인 열경화성 수지이며, 특별히 한정되지는 않지만 페이스트를 형성하는 재료이므로 실온에서 액상인 것이 바람직하다.
여기에서, 탄성율은 다음 방법으로 구해진다. 테프론(등록 상표) 시트 위에 수지 페이스트를 폭 4mm, 길이 약 50mm, 두께 200μm로 도포하고, 소정 온도(예를 들면, 175℃)의 오븐에서 소정 시간(예를 들면, 30분) 경화한 후, 수지 페이스트 경화물을 테프론(등록 상표) 시트로부터 벗겨내어, 동적 점탄성 측정 장치를 이용하여 시험 길이 20mm, -100℃에서 330℃까지의 승온 속도 5℃/분, 주파수 10Hz에서 측정하여, 260℃에서의 탄성율(이하, 저장 탄성율이라고 지칭함)을 산출한다.
상기 수지 페이스트에 이용하는 열경화성 수지의 예로서는, 액상 에폭시 수지, 각종 아크릴 수지, 말레이미드 수지, 아릴기를 가지는 트리아릴이소시아누레이트 등의 라디칼 중합성 작용기를 가지는 화합물, 액상 시아네이트 수지 등을 들 수 있고, 이들은 모두 1종 또는 복수를 병용하여 사용할 수 있다.
액상의 에폭시 수지로서는, 예를 들면, 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, 비스페놀E형 에폭시 수지, 지환식 에폭시 수지, 지방족 에폭시 수지, 글리시딜아민형 액상 에폭시 수지 등을 들 수 있다.
상기 라디칼 중합성 작용기를 가지는 화합물의 예로서는, 지환식 (메타)아크릴산에스테르, 지방족 (메타)아크릴산에스테르, 방향족 (메타)아크릴산에스테르, 지방족 디카르복시산(메타)아크릴산에스테르, 방향족 디카르복시산(메타)아크릴산에스테르, 말레이미드, 알릴 화합물 등을 들 수 있다.
상기 액상 시아네이트 수지의 예로서는, 3,3',5,5'-테트라메틸-4,4'-디시아네이트디페닐메탄, 2,2-비스(4-시아네이트페닐)프로판, 2,2-비스(4-시아네이트페닐)에탄, 노볼락형 시아네이트 수지, 비스페놀A형 시아네이트 수지, 비스페놀E형 시아네이트 수지, 비스페놀F형 시아네이트 수지 등을 들 수 있다.
본 발명에서는, 수지 페이스트에 이용하는 열경화성 수지로서, 실온에서 고체인 열경화성 수지도, 수지 페이스트의 특성 저하가 일어나지 않을 정도로 혼합하여 이용할 수도 있다. 병용할 수 있는 실온에서 고체인 열경화성 수지의 예로서는, 특별히 한정되는 것은 아니지만, 에폭시 수지로서는 예를 들면, 비스페놀A, 비스페놀F, 페놀노볼락, 크레졸노볼락류와 에피크로하이드린과의 반응에 의해 얻어지는 폴리글리시딜에테르, 비페닐형 에폭시 수지, 스틸벤형 에폭시 수지, 하이드로퀴논형 에폭시 수지, 트리페놀메탄형 에폭시 수지, 페놀아랄킬형(페닐렌, 디페닐렌 골격을 포함함) 에폭시 수지, 나프탈렌 골격을 포함하는 에폭시 수지, 디시클로펜타디엔형 에폭시 수지 등을 들 수 있다. 또한, n-부틸글리시딜에테르, 베르사트산(versatic acid)글리시딜에스테르, 스티렌옥사이드, 에틸헥실글리시딜에테르, 페닐글리시딜에테르, 크레실글리딜에테르, 부틸페닐글리시딜에테르 등의 모노에폭시 수지도 이용할 수 있다. 말레이미드 수지로서는 예를 들면, N,N'-(4,4'-디페닐메탄)비스말레이미드, 비스(3-에틸-5-메틸-4-말레이미드페닐)메탄, 2,2-비스[4-(4-말레이미드페녹시)페닐]프로판 등의 비스말레이미드 수지를 들 수 있다.
상기 열경화성 수지의 함유량은, 전체 수지 페이스트 중의 20% 이하인 것이 바람직하다. 상기 열경화성 수지의 함유량이 상기 범위 이외이면 수지 페이스트의 점도가 증가하여 디스펜싱 등의 도포 작업에서 지장을 초래한다.
수지 페이스트에 이용하는 열경화성 수지로서 에폭시 수지를 이용할 경우의 경화제로서는, 예를 들면, 페놀 수지, 지방족 아민, 방향족 아민, 디시안디아미드, 디카르복시산디히드라지드 화합물, 카르복시산 무수물 등을 예로 들 수 있다. 상기 경화제의 함유량은, 「에폭시 수지의 총 에폭시기의 수/경화제의 총 활성 수소의 수」로 규정되며(단, 경화제가 산 무수물 등인 경우에는 가수분해한 후의 경화제의 총 활성 수소의 수로 함), 그 범위는 0.8∼1.2인 것이 바람직하다. 상기 함유량이 상기 상한값을 초과하면 내열성이 현저하게 저하되고, 또한 상기 하한값 미만이면 내열성 및 흡수율의 악화가 수반되므로 바람직하지않다.
수지 페이스트에 이용하는 열경화성 수지로서 에폭시 수지를 이용할 경우의 경화 촉진제겸 경화제로서는, 예를 들면, 각종 이미다졸 화합물이 있으며, 그 예로서는, 2-메틸이미다졸, 2-에틸이미다졸, 2-페닐-4-메틸-5-히드록시메틸이미다졸, 2-C11H23-이미다졸 등의 일반적인 이미다졸, 트리아진이나 이소시아누르산을 부가한 이미다졸인 2,4-디아미노-6-{2-메틸이미다졸-(1)}-에틸-S-트리아진, 또한 그 이소시아네이트 부가물 등이 있으며, 이들은 모두 1종 또는 복수로 병용하여 사용할 수 있다. 상기 경화 촉진제겸 경화제의 함유량은, 전체 수지 페이스트 중에 0.01중량%∼10중량%인 것이 바람직하다. 함유량이 상기 범위 이외이면 경화성의 저하, 포트 라이프(pot life)의 악화를 초래한다.
수지 페이스트에 이용하는 열경화성 수지로서 라디칼 중합성 작용기를 가지는 화합물을 이용할 경우의 중합 개시제로서는, 통상 라디칼 중합에 이용되는 촉매라면 특별히 한정되지 않지만, 예를 들면 유기 과산화물 등의 열라디칼 중합 개시제를 들 수 있다. 상기 중합 개시제의 함유량은, 전체 수지 페이스트 중에 0.001중량%∼2중량%인 것이 바람직하다. 함유량이 상기 범위 이외이면 경화성의 저하, 포트 라이프의 악화가 초래된다.
수지 페이스트에 이용하는 열경화성 수지로서 시아네이트 수지를 이용할 경우의 경화 촉매로서는, 예를 들면, 구리아세틸아세토네이트, 아연아세틸아세토네이트 등의 금속착물을 들 수 있다. 상기 경화 촉매의 함유량은 시아네이트 수지 100중량부에 대하여 0.1중량부∼1.0중량부인 것이 바람직하다. 함유량이 상기 범위 이외이면 경화성, 포트 라이프 등에 영향을 미친다.
수지 페이스트에 이용할 수 있는 충전재에는, 무기 충전재와 유기 충전재가 있다. 무기 충전재로서는, 예를 들면, 금 분말, 은 분말, 구리 분말, 알루미늄 분말 등의 금속 분말이나, 용융 실리카, 결정 실리카, 질화규소, 알루미나, 질화알루미늄, 탈크 등이 있다. 유기 충전재로서는, 예를 들면, 실리콘 수지, 폴리테트라플루오로에틸렌 등의 플루오르 수지, 폴리메틸메타크릴레이트 등의 아크릴 수지, 벤조구아나민이나 멜라민과 포름알데히드와의 가교물 등이 있다. 이 중에서, 금속 분말은 주로 도전성이나 열 전도성을 부여하기 위하여 이용할 수 있지만, 입경이나 형상 등의 종류가 많고, 동시에 입수가 용이한 은 분말이 특히 바람직하다.
수지 페이스트에 사용하는 충전재는, 할로겐 이온, 알칼리 금속 이온 등의 이온성 불순물의 함유량이 1Oppm 이하인 것이 바람직하다. 이온성 불순물은 수지 페이스트의 경화물에 대하여 열수(熱水) 추출하여 이온 크로마토그래피법 등에 의해 측정할 수 있다. 또한, 충전재의 형상으로서는 플레이크형, 인편(鱗片)형, 나뭇가지형이나 구형 등의 충전재를 이용할 수 있다. 필요로 하는 수지 페이스트의 점도에 따라서, 사용하는 충전재의 입경은 상이하지만, 통상 평균 입경은 0.3∼20μm, 최대 입경은 50μm 정도 이하가 바람직하다. 평균 입경이 상기 범위 이내이면, 점도의 상승이나, 도포 또는 경화시의 수지 성분 유출에 의한 블리딩(bleeding)의 발생을 억제할 수 있다. 또한, 최대 입경이 상기 범위이면, 수지 페이스트를 도포할 때, 수지 페이스트에 의해 니들의 출구를 막혀서 연속적으로 사용할 수 없게 되는 사태를 방지할 수 있다. 또한, 비교적 거친 충전재와 미세한 충전재를 혼합하여 이용할 수도 있고, 종류, 형상 또한 여러 가지의 것을 적절하게 혼합할 수도 있다. 여기에서, 입경을 측정하는 방법으로서는 레이저 입도 분포계 등이 있다.
필요한 특성을 부여하기 위하여, 수지 페이스트에 이용하는 충전재로서, 예를 들면, 입경 1nm∼1OOnm 정도의 나노 스케일 충전재, 실리카와 아크릴의 복합 재료, 유기 충전재의 표면에 금속 코팅을 실시한 것 등의 유기와 무기 복합 충전재 등을 첨가할 수도 있다.
또한, 수지 페이스트에 이용하는 충전재는, 미리 표면을 알콕시실란, 알릴옥시실란, 실라잔, 오르가노아미노실란 등의 실란 커플링제 등으로 처리한 것을 사용할 수도 있다.
그리고, 본 발명에서 이용할 수 있는 다이 본딩용 수지 페이스트의 점도는, 바람직하게는 10Pa·s∼50Pa·s, 보다 바람직하게는 15Pa·s∼35Pa·s이다. 점도는, E형 점도계(3°콘)를 이용하여, 25℃, 2.5rpm에서의 값을 수지 페이스트 제조 후에 측정할 수 있다. 다이 본딩용 수지 페이스트의 점도가 상기 범위 이외이면 도포시에 실처럼 늘어나거나 늘어뜨려지므로 바람직하지않다.
본 발명에서 이용할 수 있는 다이 본딩용 수지 페이스트에는, 필요에 따라 용도에 따른 특성을 해치지 않은 범위 내에서, 실란 커플링제, 티타네이트 커플링제, 저응력화제, 안료, 염료, 소포제, 계면활성제, 용제 등의 첨가제를 이용할 수 있다.
본 발명에서 이용할 수 있는 다이 본딩용 수지 페이스트의 제조 방법으로서는, 예를 들면 각 성분을 예비 혼합하고, 3개의 롤을 이용하는 방법, 습식 비즈 밀 등을 이용, 혼련하여 수지 페이스트를 얻은 후, 진공하에서 탈포하는 등이 있다.
본 발명에서 이용할 수 있는 다이 본딩용 수지 페이스트의 경화물의 260℃에서의 탄성율을 1MPa∼120MPa로 하기 위해서는, 예를 들면, 열경화성 수지로서 수소 첨가 비스페놀A형 에폭시 수지, 1,4-시클로헥산디메탄올디글리시딜에테르, 1,4-부탄디올디글리시딜에테르, 1,6-헥산디올디글리시딜에테르 등의 액상 에폭시 수지, 디시클로펜타디엔형 에폭시 수지 등의 고형 에폭시 수지, 분자 내에 라디칼 중합 가능한 작용기(아크릴로일기, 메타크릴로일기, 아크릴아미드기, 말레이미드기, 비닐에스테르기, 비닐에테르기 등)를 가지는 폴리부타디엔, 폴리이소프렌, 폴리알킬렌옥시드, 지방족 폴리에스테르, 폴리노르보르넨 등의 화합물을 이용함으로써, 수지 골격에 지방 사슬(탄화수소 사슬)또는 지방환 골격 등, 방향환을 포함하지 않는 골격을 많이 도입하는 것이 바람직하다. 또한, 카르복시기 말단 부타디엔-아크릴로니트릴 공중합체, 프탈산에스테르 등의 저응력화제를 이용하는 것도 효과적이다.
본 발명에서 이용할 수 있는 다이 본딩용 수지 페이스트를 이용하고, 반도체 소자를 프린트 배선판, 금속 리드 프레임, 유리 섬유에 에폭시 수지를 함침한 기판, 폴리이미드 기판, 비스말레이미드-트리아진 수지 기판 등의 반도체 소자 탑재용 기판에 접착하는 방법은, 다점(多点) 니들이나 1점 니들에 의한 점(点) 도포, 1점 니들에 의한 선 도포, 스크린 인쇄나 스탬핑 등에 의하여 수지 페이스트를 기판에 도포한 후, 반도체 소자를 탑재하고, 오븐이나 핫플레이트, 인라인 큐어 장치 등으로 가열하여 수지 페이스트를 경화하는 등의 공지된 방법을 사용하면 된다. 또한, 본 발명의 다이 본딩용 수지 페이스트는, 동일한 방법으로 적층 소자를 구성하는 반도체 소자와 반도체 소자 사이의 접합에 적용할 수도 있다.
본 발명의 다이 본딩용 수지 조성물로서 이용할 수 있는 수지 필름(이하, 다이 본딩용 수지 필름으로도 지칭함)은, 열가소성 수지와 경화성 수지를 주성분으로하고, 그 경화물의 260℃에서의 탄성율이 1MPa∼120MPa인 것을 특징으로 한다.
여기에서, 탄성율은 다음 방법으로 측정한다. 상기 수지 필름을, 소정 온도(예를 들면, 180℃)의 오븐에서 소정 시간(예를 들면, 60분간) 가열 경화시킨 후, 동적 점탄성 측정 장치를 이용하여 시험 길이 20mm, -100℃에서 330℃까지 승온 속도 5℃/분, 주파수 10Hz에서 측정하여, 260℃에서의 탄성율(저장 탄성율)을 산출한다.
그리고, 경화 후의 수지 필름의 두께는 5μm∼50μ인 것이 바람직하다. 상기 수지 필름의 두께가 상기 하한값 미만이면 접착시에 공극(void)이 남기 쉽고, 상기 상한값을 초과하면 패키지 전체의 두께가 두꺼워지므로 바람직하지않다.
상기 수지 필름으로 이용할 수 있는 열가소성 수지로서는, 폴리이미드 수지, 폴리에테르이미드 수지 등의 폴리이미드계 수지, 폴리아미드 수지, 폴리아미드이미드 수지 등의 폴리아미드계 수지, 아크릴계 수지 등을 들 수 있다. 이들 중에서도, 상기 수지 필름의 초기 밀착성을 향상시키기 위하여, 아크릴계 수지가 바람직하다. 여기에서, 초기 밀착성은, 다이 본딩용 수지 필름으로 반도체 소자와 기판을 접착할 경우의 초기 단계에 있어서의 밀착성으로서, 다이 본딩용 수지 필름을 경화 처리하기 전의 밀착성을 의미한다.
상기 아크릴계 수지는, 아크릴산 및 그 유도체를 의미하고, 구체적으로는 아크릴산, 메타크릴산, 아크릴산메틸, 아크릴산에틸 등의 아크릴산에스테르, 메타크릴산메틸, 메타크릴산에틸 등의 메타크릴산에스테르, 아크릴로니트릴, 아크릴아미드 등의 중합체 및 상기의 단량체와 다른 단량체와의 공중합체 등을 들 수 있다.
또한, 상기 아크릴계 수지로서는, 에폭시기, 수산기, 카르복시기, 니트릴기 등의 작용기를 가지는 화합물을 함유하는 아크릴계 수지(특히, 아크릴산에스테르 공중합체)가 바람직하다. 이러한 작용기를 가지는 화합물을 가지는 아크릴계 수지를 이용함으로써, 반도체 소자의 피착체에 대한 밀착성을 더욱 향상시킬 수 있다. 상기 작용기를 가지는 화합물을 가지는 아크릴계 수지로서, 구체적으로는 글리시딜에테르기를 가지는 글리시딜메타크릴레이트, 수산기를 가지는 히드록시메타크릴레이트, 카르복시기를 가지는 카르복시메타크릴레이트, 니트릴기를 가지는 아크릴로니트릴 등을 들 수 있다. 이들 중에서도 특히 니트릴기를 가지는 화합물을 포함하는 아크릴산 공중합체가 바람직하다. 이에 의하면, 피착체에 대한 밀착성을 특히 향상시킬 수 있다.
상기 작용기를 가지는 화합물을 함유하는 아크릴계 수지의 함유량은, 특별히 한정되지는 않지만, 상기 아크릴계 수지의 함유량 전체의 0.5중량%∼40중량%가 바람직하고, 특히 5중량%∼30중량%가 바람직하다. 함유량이 상기 범위이면, 다이 본딩용 수지 필름이 적당한 밀착성을 가지며, 다이 본딩용 수지 필름의 제조에 있어서 양호한 작업성을 얻을 수 있다.
상기 수지 필름으로 이용할 수 있는 열가소성 수지(특히 아크릴계 수지)의 중량 평균 분자량은, 특별히 한정되지는 않지만, 10만 이상이 바람직하고, 특히 15만∼100만이 바람직하다. 중량 평균 분자량이 상기 범위이면, 특히 다이 본딩용 수지 필름의 성막성을 향상시킬 수 있다.
상기 수지 필름으로 이용할 수 있는 경화성 수지로서는, 열경화성 수지, 자외선 경화성 수지, 전자선 경화성 수지 등을 들 수 있다. 한편, 경화성 수지로서는, 후술하는 바와 같은 경화제로서의 기능을 가지는 것 등을 포함해도 된다.
상기 경화성 수지는, 상기 수지 필름의 내열성(특히 260℃에서의 땜납 리플로우 내성)을 특히 향상시키기 위하여, 열경화성 수지를 포함하는 것이 바람직하다.
상기 열경화성 수지로서는, 예를 들면 페놀노볼락 수지, 크레졸노볼락 수지, 비스페놀A노볼락 수지 등의 노볼락형 페놀 수지, 레졸페놀 수지 등의 페놀 수지, 비스페놀A에폭시 수지, 비스페놀F에폭시 수지 등의 비스페놀형 에폭시 수지, 노볼락에폭시 수지, 크레졸노볼락에폭시 수지 등의 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 스틸벤형 에폭시 수지, 트리페놀메탄형 에폭시 수지, 알킬 변성 트리페놀메탄형 에폭시 수지, 트리아진핵 함유 에폭시 수지, 디시클로펜타디엔 변성 페놀형 에폭시 수지 등의 에폭시 수지, 요소 수지, 멜라민 수지 등의 트리아진환을 가지는 수지, 불포화 폴리에스테르 수지, 비스말레이미드 수지, 폴리우레탄 수지, 디알릴프탈레이트 수지, 실리콘 수지, 벤즈옥사딘환을 가지는 수지, 시아네이트에스테르 수지 등을 들 수 있고, 이들은 단독 또는 혼합하여 이용할 수도 있다. 이들 중에서도, 상기 수지 필름의 내열성 및 밀착성을 더욱 향상시키기 위하여, 에폭시 수지가 특히 바람직하다.
상기 에폭시 수지로서는, 특별히 한정되지는 않지만, 결정성 에폭시 수지가 바람직하다. 이러한 결정성 에폭시 수지로서는, 비페닐 골격, 비스페놀 골격, 스틸벤 골격 등의 강직한 구조를 주사슬에 가지고, 비교적 저분자량인 것을 들 수 있다. 결정성 에폭시 수지가 바람직한 이유는, 상온에서는 결정화되어 있는 고체이지만, 융점 이상의 온도 영역에서는 급속히 융해되어 저점도의 액상으로 변화되기 때문이다. 이에 따라 상기 수지 필름의 초기 밀착성을 더욱 향상시킬 수 있다.
상기 결정성 에폭시 수지의 융점은, 특별히 한정되지는 않지만, 50℃∼150℃가 바람직하고, 특히 60℃∼140℃가 바람직하다. 상기 결정성 에폭시 수지의 융점이 상기 범위이면, 특히 상기 수지 필름의 저온 접착성을 향상시킬 수 있다.
상기 융점은, 예를 들면 시차 주사 열량계를 이용하여, 상온에서 승온 속도 5℃/분으로 승온한 결정 융해의 흡열 피크의 정점 온도로 평가할 수 있다.
상기 열경화성 수지의 함유량은, 특별히 한정되지는 않지만, 상기 열가소성 수지 1OO중량부에 대하여 10중량부∼100중량부가 바람직하고, 특히 30중량부∼70중량부가 바람직하다. 상기 열경화성 수지의 함유량이 상기 범위이면, 수지 필름의 내열성과 인성을 함께 향상시킬 수 있다.
상기 수지 필름으로 이용할 수 있는 경화성 수지는, 자외선 경화성 수지를 더욱 포함하는 것이 바람직하다. 이에 의하면, 상기 수지 필름의 초기 밀착성을 더욱 향상시킬 수 있다.
상기 자외선 경화성 수지로서는, 예를 들면 아크릴계 화합물을 주성분으로 하는 자외선 경화성 수지, 우레탄아크릴레이트 올리고머 또는 폴리에스테르우레탄아크릴레이트 올리고머를 주성분으로 하는 자외선 경화성 수지, 에폭시계 수지, 비닐페놀계 수지로 이루어진 군에서 선택되는 적어도 1종을 주성분으로 하는 자외선 경화성 수지 등을 들 수 있다.
이들 중에서도, 상기 수지 필름의 초기 밀착성을 더욱 향상시키기 위하여, 아크릴계 화합물을 주성분으로 하는 자외선 경화성 수지가 바람직하다. 상기 아크릴계 화합물로서는, 아크릴산에스테르 또는 메타크릴산에스테르의 모노머 등을 들 수 있고, 구체적으로는 디아크릴산에틸렌글리콜, 디메타크릴산에틸렌글리콜, 디아크릴산1,6-헥산디올, 디메타크릴산1,6-헥산디올, 디아크릴산글리세린, 디메타크릴산글리세린, 디아크릴산1,10-데칸디올, 디메타크릴산1,10-데칸디올 등의 2관능성 아크릴레이트, 트리아크릴산트리메틸올프로판, 트리메타크릴산트리메틸올프로판, 트리아크릴산펜타에리스리톨, 트리메타크릴산펜타에리스리톨, 헥사아크릴산디펜타에리스리톨, 헥사메타크릴산디펜타에리스리톨 등의 다작용성 아크릴레이트 등을 들 수 있다. 이들 중에서도 아크릴산에스테르가 바람직하고, 특히 바람직하게는 에스테르 부위의 탄소수가 1∼15인 아크릴산에스테르 또는 메타크릴산알킬에스테르가 바람직하다.
상기 자외선 경화성 수지의 함유량은, 특별히 한정되지는 않지만, 상기 열가소성 수지 100중량부에 대하여 20중량부∼55중량부가 바람직하고, 특히 30중량부∼40중량부가 바람직하다. 상기 자외선 경화성 수지의 함유량이 상기 범위이면, 상기 수지 필름의 접착성의 저하나, 상기 수지 필름과 지지 기재의 밀착력이 지나치게 높은데 따른 상기 수지 필름의 지지 기재로부터의 박리성의 저하를 억제할 수 있다.
상기 자외선 경화성 수지에, 분자 내에 수산기를 가지는 자외선 경화성 수지의 아크릴산에스테르 또는 메타크릴산에스테르를 병용함으로써, 상기 수지 필름의 피착체와의 밀착성이나 점접착제의 특성을 용이하게 제어할 수 있다.
또한, 상기 자외선 경화성 수지는, 특별히 한정되지는 않지만, 상온에서 액상인 것이 바람직하다. 이에 따라, 최저 용융 점도를 특히 저하시킬 수 있고, 저온 접착성을 더욱 향상시킬 수 있다. 상온에서 액상인 자외선 경화성 수지로서는, 전술한 아크릴 화합물을 주성분으로 하는 자외선 경화성 수지 등을 들 수 있다.
또한, 상기 자외선 경화성 수지에는, 광중합 개시제를 병용하는 것이 바람직하다. 이에 따라, 지지 기재로부터 다이 본딩용 수지 필름을 박리하기 어려울 경우에는, 자외선을 조사함으로써 다이 본딩용 수지 필름의 표면을 경화시켜서 박리를 용이하게 할 수 있다.
상기 광중합 개시제로서는, 예를 들면 벤조페논, 아세토페논, 벤조인, 벤조인이소부틸에테르, 벤조인벤조산메틸, 벤조인벤조산, 벤조인메틸에테르, 벤질페닐술파이드, 벤질, 디벤질, 디아세틸 등을 들 수 있다.
상기 광중합 개시제의 함유량은, 특별히 한정되지는 않지만, 상기 자외선 경화성 수지 100중량부에 대하여 1중량부∼30중량부가 바람직하고, 특히 3중량부∼15중량부가 바람직하다. 상기 광중합 개시제의 함유량이 상기 범위이면, 확실하게 광중합을 개시할 수 있고, 또한 반응성이 지나치게 높아져서 보존성이 저하되는 것을 억제할 수 있다.
상기 수지 필름은, 특별히 한정되지는 않지만, 상기 수지 필름의 피착체에 대한 밀착성과 내열성을 더욱 향상시키기 위하여, 기타 성분으로서 시아네이트기를 가지는 유기 화합물을 포함하는 것이 바람직하다.
상기 시아네이트기를 가지는 유기 화합물로서는, 예를 들면 비스페놀A디시아네이트, 비스페놀F디시아네이트, 비스(4-시아네이트페닐)에테르, 비스페놀E디시아네이트, 시아네이트노볼락 수지 등을 들 수 있다.
상기 시아네이트기를 가지는 유기 화합물의 함유량은, 특별히 한정되지는 않지만, 상기 열가소성 수지 100중량부에 대하여 1중량부∼50중량부가 바람직하고, 특히 3중량부∼30중량부가 바람직하다. 상기 시아네이트기를 가지는 유기 화합물의 함유량이 상기 범위이면, 특히 상기 수지 필름의 밀착성 및 내열성을 향상시키는 효과가 얻어진다.
상기 경화성 수지가 에폭시 수지일 경우, 상기 수지 필름은 경화제(특히, 페놀계 경화제)를 포함하는 것이 바람직하다.
상기 경화제로서는, 예를 들면 디에틸렌트리아민(DETA), 트리에틸렌테트라민(TETA), 메타크실렌디아민(MXDA) 등의 지방족 폴리아민, 디아미노디페닐메탄(DDM), m-페닐렌디아민(MPDA), 디아미노디페닐술폰(DDS)등의 방향족 폴리아민 이외에도, 디시안디아미드(DICY), 유기산 디히드라지드 등을 포함하는 폴리아민 화합물 등의 아민계 경화제, 헥사하이드로 무수프탈산(HHPA), 메틸테트라하이드로 무수 프탈산(MTHPA) 등의 지환족 산무수물(액상 산무수물), 무수 트리메리트산(TMA), 피로멜리트산 2무수물(PMDA), 벤조페논테트라카르복시산 2무수물 (BTDA) 등의 방향족 산무수물 등의 산무수물계 경화제, 페놀 수지 등의 페놀계 경화제를 들 수 있다. 이들 중에서도 페놀계 경화제가 바람직하고, 구체적으로는 비스(4-히드록시-3,5-디메틸페닐)메탄(통칭, 테트라메틸비스페놀F), 4,4'-술포닐디페놀, 4,4'-이소프로필리덴디페놀(통칭, 비스페놀A), 비스(4-히드록시페닐)메탄, 비스(2-히드록시페닐)메탄, (2-히드록시페닐)(4-히드록시페닐)메탄 및 이들 중 비스(4-히드록시페닐)메탄, 비스(2-히드록시페닐)메탄, (2-히드록시페닐)(4-히드록시페닐)메탄의 3종의 혼합물(예를 들면, 本州化學工業(株) 제품, 비스페놀F-D) 등의 비스페놀류, 1,2-벤젠디올, 1,3-벤젠디올, 1,4-벤젠디올 등의 디히드록시벤젠류, 1,2,4-벤젠트리올 등의 트리히드록시벤젠류, 1,6-디히드록시나프탈렌 등의 디히드록시나프탈렌류의 각종 이성체, 2,2'-비페놀, 4,4'-비페놀 등의 비페놀류의 각종 이성체 등의 화합물을 들 수 있다.
상기 에폭시 수지의 경화제(특히 페놀계 경화제)의 함유량은, 특별히 한정되지는 않지만, 상기 에폭시 수지 100중량부에 대하여 1중량부∼30중량부가 바람직하고, 특히 3중량부∼10중량부가 바람직하다. 상기 에폭시 수지의 경화제의 함유량이 상기 범위이면, 상기 수지 필름의 내열성을 향상시킬 수 있으며, 보존성의 저하를 억제할 수 있다.
상기 수지 필름은, 특별히 한정되지는 않지만, 상기 수지 필름의 내열성을 더욱 향상시키기 위하여, 충전재를 더욱 포함하는 것이 바람직하다.
상기 충전재로서는, 예를 들면 은, 산화티탄, 실리카, 마이카 등의 무기 충전재, 실리콘 고무, 폴리이미드 등의 미립자의 유기 충전재를 들 수 있다. 이들 중에서도, 상기 수지 필름의 내열성을 더욱 향상시키기 위하여, 무기 충전재(특히 실리카 필러)가 바람직하다.
상기 충전재(특히, 무기 충전재)의 함유량은, 특별히 한정되지는 않지만, 상기 열가소성 수지 100중량부에 대하여 1중량부∼100중량부가 바람직하고, 특히 10중량부∼50중량부가 바람직하다. 상기 충전재의 함유량이 상기 범위이면, 상기 수지 필름의 내열성 및 밀착성을 향상시킬 수 있다.
상기 충전제(특히, 무기 충전제)의 평균 입경은, 특별히 한정되지는 않지만, 평균 입경 0.1μm∼25μm인 것이 바람직하고, 특히 0.5μm∼20μm가 바람직하다. 평균 입경이 상기 범위이면, 상기 수지 필름의 내열성을 향상시킬 수 있고, 수지 필름의 접착성의 저하를 억제할 수 있다. 여기에서, 평균 입경은 레이저 입도 분포계 등에 의해 측정할 수 있다.
본 발명에서 이용할 수 있는 다이 본딩용 수지 필름은, 예를 들면 상기 열가소성 수지와 상기 경화성 수지를 주성분으로 하고 필요에 따라 전술한 각 성분을 적절하게 배합한 수지 조성물을, 메틸에틸케톤, 아세톤, 톨루엔, 디메틸포름알데히드 등의 용제에 용해하여, 수지 바니시의 상태로 한 후, 콤마 코터(coater), 다이 코터, 그라비아 코터 등을 이용하여 상기 수지 바니시를 지지 기재에 도포하고, 건조한 후, 지지 기재를 제거함으로써 얻을 수 있다. 상기 지지 기재로서는, 특별히 한정되지는 않지만, 폴리이미드, 폴리에틸렌테레프탈레이트, 테프론(등록 상표) 등을 들 수 있다.
상기 다이 본딩용 수지 필름의 두께는, 특별히 한정되지는 않지만, 3μm∼1OOμm가 바람직하고, 특히 5μm∼75μm가 바람직하다. 상기 다이 본딩용 수지 필름의 두께가 상기 범위이면, 특히 상기 다이 본딩용 수지 필름의 두께 정밀도를 용이하게 제어할 수 있다.
본 발명에서 이용할 수 있는 다이 본딩용 수지 필름의 경화물의 260℃에서의 탄성율을 1MPa∼120MPa로 하기 위해서는, 열시(熱時) 저탄성 및 밀착성이 우수한 상기 열가소성 수지(특히, 아크릴계 수지)와 내열성 및 밀착성이 우수한 상기 열경화성 수지(특히, 에폭시 수지)를 병용하는 것이 바람직하다. 사용하는 열가소성 수지 및 열경화성 수지의 종류에 따라서 병용 비율을 적절하게 조정함으로써, 상기 다이 본딩용 수지 필름의 내열성, 밀착성을 저하시키지 않고, 열시 저탄성을 가지는 상기 다이 본딩용 수지 필름의 경화물을 얻을 수 있으며, 상기 다이 본딩용 수지 필름 내에서 발생하는 응력의 저감을 도모할 수 있다.
이어서, 다이 본딩용 수지 필름을 이용한 반도체 소자의 접착 방법에 대하여 설명한다.
얻어진 수지 필름은, 반도체 소자와 프린트 배선판, 금속 재질 리드 프레임, 유리 섬유에 에폭시 수지를 함침시킨 기판, 폴리이미드 기판, 비스말레이미드-트리아진 수지 기판 등의 반도체 소자 탑재용 기판의 접착에 이용할 수 있다.
상기 반도체 소자의 접착 조건으로서는 반도체 소자와 상기 반도체 소자 탑재용 기판을, 상기 수지 필름을 개재시켜서 온도 80℃∼200℃, 시간 0.1초∼30초로 압착한다. 이어서, 필요에 따라 와이어 본딩하고, 밀봉재에 의해 봉입 후 반도체 장치를 얻을 수 있다. 또한, 본 발명의 다이 본딩용 수지 필름은, 동일하게 적층 소자를 구성하는 반도체 소자와 반도체 소자 사이의 접합에 적용할 수도 있다.
밀봉용 수지 조성물(이하, 밀봉재라고도 지칭함)은, 기판에 탑재된 반도체 소자 등의 전자 부품을 밀봉하여 반도체 장치를 형성하는 수지 조성물을 말하며, 본 발명에서 이용할 수 있는 밀봉용 수지 조성물은, 에폭시 수지, 페놀 수지 경화제, 경화 촉진제, 무기 충전재를 주성분으로 하며, 상기 밀봉용 수지 조성물의 경화물의 260℃에서의 탄성율이 400MPa∼1200MPa이며, 260℃에서의 열팽창 계수가 20ppm∼50ppm인 것을 특징으로 한다.
여기에서, 탄성율은 다음 방법으로 측정한다. JlS K 6911에 준하여, 트랜스퍼 성형기를 이용하고, 금형 온도 175℃, 주입 압력 6.9MPa, 경화 시간 90초로, 80mm×10mm×4mm(두께)의 밀봉용 수지 조성물의 시험편을 성형하고, 175℃, 2시간 동안 후경화하여, 260℃에서 탄성율(굴곡 탄성값라고도 지칭함)을 측정한다.
또한, 열팽창 계수는 다음 방법으로 측정한다. 트랜스퍼 성형기를 이용하고, 금형 온도 175℃, 주입 압력 6.9MPa, 경화 시간 90초로, 10mm×4mm×4mm(두께)의 밀봉용 수지 조성물의 시험편을 성형하고, 175℃, 2시간 동안 후경화하고, 승온 속도 5℃/분으로 TMA 분석(열기계 분석)을 행하여, TMA 곡선으로부터 260℃에서의 열팽창 계수를 얻는다.
본 발명의 밀봉용 수지 조성물에 이용할 수 있는 에폭시 수지로서는, 에폭시기를 가지는 모노머, 올리고머, 폴리머 전반을 들 수 있고, 예를 들면, 비스페놀형 에폭시 수지, 비페닐형 에폭시 수지, 스틸벤형 에폭시 수지, 하이드로퀴논형 에폭시 수지, 오르토크레졸노볼락형 에폭시 수지, 트리페놀메탄형 에폭시 수지, 페놀아랄킬형(페닐렌, 디페닐렌 골격을 포함함) 에폭시 수지, 나프탈렌 골격을 포함하는 에폭시 수지, 디시클로펜타디엔형 에폭시 수지 등을 들 수 있고, 이들은 단독 또는 혼합하여 이용할 수도 있다. 열시 저탄성을 목표로 하기 위해서는, 디시클로펜타디엔형 에폭시 수지와 같이 유연한 구조를 가지는 수지가 바람직하다. 그러나, 이러한 열시 저탄성 수지는 동시에 열시 고열팽창성을 가지므로, 크랙성이 저하된다. 이로 인하여, 무기 충전재의 증량에 의한 저열팽창화도 필요하게 되고, 에폭시 수지의 저점도화도 중요해진다. 따라서, 열시 저탄성과 동시에 열시 저열팽창을 얻기 위해서는, 비페닐형 에폭시 수지, 비스페놀형 에폭시 수지, 페놀아랄킬형 에폭시 수지 등의, 열시의 유연성과 유동성의 밸런스가 우수한 에폭시 수지를 이용하는 것이 바람직하다. 또한, 단독이 아니라 복수의 에폭시 수지를 혼합하여, 유연성과 유동성의 밸런스를 기할 수도 있다.
본 발명의 밀봉용 수지 조성물에 경화제로서 이용할 수 있는 페놀 수지로서는, 상기의 에폭시 수지와 경화 반응하여 가교 구조를 형성할 수 있는 적어도 1분자에 2개 이상의 페놀성 수산기를 가지는 모노머, 올리고머, 폴리머 전반을 들 수 있고, 예를 들면, 페놀노볼락 수지, 크레졸노볼락 수지, 페놀아랄킬(페닐렌, 비페닐렌 골격을 포함함) 수지, 나프톨아랄킬 수지, 트리페놀메탄 수지, 디시클로펜타디엔형 페놀 수지 등을 들 수 있고, 이들은 단독 또는 혼합하여 사용할 수도 있다. 에폭시 수지와 마찬가지로, 열시 저탄성과 열시 저열팽창을 얻기 위해서는, 페놀아랄킬 수지, 나프톨아랄킬 수지 등의, 열시의 유연성과 유동성의 밸런스가 우수한 페놀 수지를 이용하는 것이 바람직하다. 또한, 단독이 아니라 복수의 페놀 수지를 혼합하여, 유연성과 유동성의 밸런스를 기할 수도 있다.
본 발명의 밀봉용 수지 조성물에 이용할 수 있는 전체 에폭시 수지의 에폭시기의 수(a) 및 전체 페놀 수지의 페놀성 수산기의 수(b)의 당량비(a/b)는, 바람직하게는 O.5∼2이며, 특히 0.7∼1.5가 보다 바람직하다. 당량비가 상기 범위이면, 내습성, 경화성 등의 저하를 억제할 수 있다.
상기 에폭시 수지 및 페놀 수지 경화제의 함유량은, 전체 밀봉용 수지 조성물 중에 5중량%∼20중량%인 것이 바람직하다. 함유량이 상기 범위이면, 열시 열팽창 계수의 증대에 의한 균열 내성의 저하나, 유동성의 저하를 억제할 수 있다.
본 발명의 밀봉용 수지 조성물에 이용할 수 있는 경화 촉진제로서는, 상기 에폭시 수지와 페놀 수지의 가교 반응의 촉매가 될 수 있는 것을 들 수 있고, 예를 들면, 1,8-디아자비시클로(5,4,0)운데센-7, 트리부틸아민 등의 아민 화합물, 트리페닐포스핀, 테트라페닐포스포늄·테트라페닐보레이트염 등의 유기 인계 화합물, 2-메틸이미다졸 등의 이미다졸 화합물 등을 들 수 있다. 그러나, 이들에 한정되는 것은 아니며, 단독 또는 병용할 수도 있다. 상기 경화제의 함유량은, 전체 밀봉용 수지 조성물 중 0.05중량%∼2중량%인 것이 바람직하다. 함유량이 상기 범위 이외이면 경화성이 저하되거나, 또는 유동성, 포트 라이프 등이 저하된다.
본 발명의 밀봉용 수지 조성물에 이용할 수 있는 무기 충전재의 종류는 특별한 제한은 없고, 일반적으로 밀봉 재료로 이용되는 것을 사용할 수 있다. 예를 들면, 용융 실리카, 결정 실리카, 2차 응집 실리카, 알루미나, 티타늄 화이트, 수산화알루미늄, 탈크, 클레이, 유리 섬유 등의 무기 충전재를 들 수 있고, 이들은 1종 단독 또는 2종 이상을 병용할 수도 있다. 특히, 용융 실리카가 바람직하다. 용융 실리카는, 파쇄형, 구형의 어느 것이라도 사용가능하지만, 배합량을 높이고, 밀봉용 수지 조성물의 용융 점도의 상승을 억제하기 위해서는, 구형 실리카를 주로 이용하는 것이 더욱 바람직하다. 또한, 구형 실리카의 배합량을 높이기 위해서는, 구형 실리카의 입도 분포는 폭넓게 하는 것이 바람직하다.
전체 무기 충전재의 배합량은, 성형성, 신뢰성의 밸런스를 위하여 전체 밀봉용 수지 조성물 중에 80중량%∼95중량%가 바람직하다. 무기 충전재의 배합량이 상기 범위이면, 열시 열팽창 계수의 증대에 의한 균열 내성의 저하나, 유동성의 저하를 억제할 수 있다. 충전재의 증량에 의해, 열시 탄성율은 증대, 열시 열팽창 계수는 감소하는 경향이 있으므로, 열시 저탄성과 열시 저열팽창에 의한 내크랙성을 향상시키기 위해서는, 충전재의 량, 에폭시 수지, 및 페놀 수지 경화제의 조합에 의한 배합의 밸런스를 기하는 것이 중요하다.
본 발명의 밀봉용 수지 조성물은, 에폭시 수지, 페놀 수지 경화제, 경화 촉진제, 무기 충전재 이외에도 필요에 따라 브롬화에폭시 수지, 산화안티몬, 인 화합물 등의 난연제, 산화비스무트 수화물 등의 무기 이온 교환체, γ-글리시드옥시프로필트리메톡시실란 등의 커플링제, 카본블랙, 뱅가라 등의 착색제, 실리콘 오일, 실리콘 고무 등의 저응력 성분, 천연 왁스, 합성 왁스, 고급 지방산 및 그 금속염류 또는 파라핀 등의 이형제, 산화 방지제 등의 각종 첨가제를 적절하게 배합할 수도 있다.
또한, 필요에 따라서 무기 충전재를 커플링제나 에폭시 수지 또는 페놀 수지로 미리 처리하여 사용할 수도 있으며, 처리 방법으로서는, 무기 충전재와 상기 커플링제 등을 용매를 이용하여 혼합한 후에 용매를 제거하는 방법이나, 상기 커플링제 등을 직접 무기 충전재에 첨가하고, 혼합기를 이용하여 처리하는 방법 등이 있다. 이들 첨가제 중에서도, 실리콘 오일, 실리콘 고무 등의 저응력 성분은, 첨가에 의해, 열시 탄성율은 감소, 열시 열팽창 계수가 증대되는 경향이 있으므로, 저응력 성분의 배합량을 적절하게 조정함으로써, 크랙성을 향상시킬 수 있지만, 이때는, 충전재의 량, 에폭시 수지, 및 페놀 수지 경화제의 조합에 의한 밸런스를 기하는 것이 중요하다.
본 발명에서 이용할 수 있는 밀봉용 수지 조성물의 경화물의 260℃에서의 탄성율율 400MPa∼1200MPa로 하고, 260℃에서의 열팽창 계수를 20ppm∼50ppm으로 하기 위해서는, 비페닐형 에폭시 수지, 비스페놀형 에폭시 수지, 페놀아랄킬형 에폭시 수지 등의 열시 유연성과 유동성의 밸런스가 우수한 에폭시 수지, 및/또는 페놀아랄킬 수지, 나프톨아랄킬 수지 등의 열시 유연성과 유동성의 밸런스가 우수한 페놀 수지를 이용하고, 또한 보다 넓은 입도 분포를 가지는 구형 실리카를 이용함으로써, 전체 충전재의 배합량을 전체 밀봉용 수지 조성물에 대하여 80중량%∼95중량% 정도로 고충전하는 것이 바람직하다. 또한, 본 발명에서 특정한 260℃에서의 열팽창 계수의 상한값을 초과하지 않는 범위에서, 실리콘 오일, 실리콘 고무 등의 저응력 성분을 첨가하여, 밀봉용 수지 조성물의 경화물의 260℃에서의 탄성율을 낮출 수도 있다.
반도체 소자 등의 밀봉재로서 이용할 수 있는 본 발명의 밀봉용 수지 조성물은, 에폭시 수지, 페놀 수지, 경화 촉진제, 무기 충전재, 그 밖의 첨가제 등을 믹서를 이용하여 상온 혼합하고, 롤, 반죽기 또는 압출기 등의 혼련기로 용융 혼련하고, 냉각한 후 분쇄하여 얻어진다.
본 발명의 밀봉용 수지 조성물을 이용하여, 반도체 소자 등의 전자 부품을 밀봉, 반도체 장치를 제조하기 위해서는, 트랜스퍼 몰딩, 압축 몰딩, 인젝션 몰딩 등의 종래의 성형 방법으로 경화 성형하면 된다. 특히 본 발명의 밀봉용 수지 조성물은, 저응력성이 우수하고, 땜납 크랙 내성이 양호하기 때문에, 반도체 소자 또는 적층 소자를 탑재한 영역 실장형 반도체 장치용으로 최적이다.
이어서, 본 발명의 영역 실장형 반도체 장치에 대하여 설명한다. 본 발명의 영역 실장형 반도체 장치는, 다이 본딩용 수지 조성물을 개재시켜서 기판의 편면에 반도체 소자가 탑재되며, 밀봉용 수지 조성물에 의해 실질적으로 상기 기판의 상기반도체 소자가 탑재된 면만이 밀봉된 영역 실장형 반도체 장치이며, 상술한 다이 본딩용 수지 조성물 및 밀봉용 수지 조성물을 이용한다. 본 발명의 반도체 소자를 탑재한 영역 실장형 반도체 장치의 일례를 도 1에 나타낸다. 도 1에서는, 반도체 장치(8)에 레지스트층(7) 및 땜납 볼(6)이 형성되어 있지만, 특히 이러한 태양에 한정되지 않는다.
또한, 본 발명의 영역 실장형 반도체 장치는, 상기 반도체 소자 위에 해당 반도체 소자와 동일하거나 상이한 1 또는 2 이상의 반도체 소자가 더욱 적층된 적층 소자 구조를 가지는 적층 소자를 탑재한 영역 실장형 반도체 장치라도 된다. 본 발명의 적층 소자를 탑재한 영역 실장형 반도체 장치의 일례를 도 2에 나타낸다. 도 2에서는, 반도체 장치(8)에 레지스트층(7) 및 땜납 볼(6)이 형성되어 있지만, 특히 이러한 태양에 한정되지 않는다.
본 발명의 영역 실장형 반도체 장치에 이용하는 반도체 소자는, 특별히 한정되지는 않으며, 예를 들면 로직 소자, 메모리 소자 등의 통상의 반도체 장치에 이용할 수 있는 반도체 소자를 의미한다. 또한, 적층 소자에 있어서의 해당 반도체 소자와 상이한 반도체 소자는, 기능, 구조 등이 상이한 반도체 소자를 의미한다.
이러한 반도체 소자 또는 적층 소자를 탑재한 영역 실장형 반도체 장치의 제조 방법은 특별히 한정되지는 않지만, 예를 들면 다음의 방법을 예시할 수 있다. 또한, 반도체 소자를 탑재한 영역 실장형 반도체 장치의 제조 방법은 도 1, 적층 소자를 탑재한 영역 실장형 반도체 장치의 제조 방법은 도 2를 참조하여 설명한다.
<반도체 소자를 탑재한 영역 실장형 반도체 장치의 제조 방법>
(수지 페이스트에 의한 반도체 소자의 탑재 방법)
반도체 소자(4)(반도체 소자의 사이즈 9mm×9mm, 반도체 소자의 두께 0.20mm)를, 기판(2)인 비스말레이미드·트리아진 수지/유리 크로스 기판(두께 0.36mm, 비스말레이미드·트리아진 수지는 155pFPBGA(상품명, 三菱가스化學社 제품), 솔더 레지스트는 PSR 4000 AUS 308(상품명, 太陽잉크(株) 제품)에 접착제층(3)이 되는 다이 본딩용 수지 페이스트를 개재시켜서 탑재하고, 오븐에서 경화하여 반도체 소자를 탑재한 기판을 얻는다. 다이 본딩용 수지 페이스트의 경화 조건은 실온에서 175℃까지 30분간 승온 후, 175℃에서 30분간 유지한다.
(수지 필름에 의한 반도체 소자의 탑재 방법)
수지 필름의 편면에, 두께 0.20mm의 반도체 소자가 형성되어 있는 반도체 웨이퍼의 이면(IC가 형성되어 있지 않은 면)을 60℃에서 부착하여, 수지 필름이 접합된 반도체 웨이퍼를 얻는다. 이어서, 다이싱 필름을 상기 수지 필름의 윗면에 접착시킨다. 그리고, 다이싱 소어를 이용하여, 상기 수지 필름 및 다이싱 필름이 접합된 반도체 웨이퍼를 반도체 소자의 사이즈가 9mm×9mm가 되도록 스핀들 회전수 30,000rpm, 절단 속도 50mm/sec로 다이싱(절단)한다. 계속해서, 상기 다이싱 필름의 수지 필름이 접착되어 있지 않은 면에서 대응하는 반도체 소자의 중심 부분을 들어올려서 다이싱 필름을 수지 필름으로부터 박리하여, 수지 필름만이 접합된 반도체 소자를 얻는다.
접착제층(3)이 되는 상기 수지 필름이 접합된 반도체 소자(4)를, 기판(2)인 비스말레이미드·트리아진 수지/유리 크로스 기판(두께 0.36mm, 비스말레이미드·트리아진 수지는 155pFPBGA(상품명, 三菱가스化學社 제품), 솔더 레지스트는 PSR 4000 AUS 308(상품명, 太陽잉크(株) 제품)에 130℃, 1MPa에서 1.0초간 압착하여 다이 본딩하고, 오븐에서 경화하여 반도체 소자를 탑재한 기판을 얻는다. 수지 필름의 경화 조건은 실온에서 180℃까지 30분간 승온 후, 180℃에서 60분간 유지한다.
(밀봉용 수지 조성물에 의한 패키지 성형 방법)
필요에 따라 금선(5) 등에 의해 와이어 본딩 등을 행한 후, 트랜스퍼 성형기를 이용하여, 금형 온도 175℃, 주입 압력 6.9MPa, 경화 시간 90초로, 상기 수지 페이스트 또는 수지 필름으로 반도체 소자(4)을 탑재한 기판(2)을, 밀봉 수지(1)가 되는 밀봉용 수지 조성물에 의해 16mm×16mm, 두께 0.7mm의 사이즈로 밀봉 성형한 후, 175℃, 2시간 동안 후경화하여 본 발명의 반도체 소자(4)를 탑재한 영역 실장형 반도체 장치(8)(패키지)를 얻는다.
본 발명의 다이 본딩용 수지 조성물 및 밀봉용 수지 조성물을 이용하여 제조한 반도체 소자를 탑재한 영역 실장형 반도체 장치는, 회로 기판 위에 상기 영역 실장형 반도체 소자를 땜납 접합할 경우 실장 온도가 종래보다 높은 260℃일지라도, 저응력성이 우수하고, 리플로우 크랙 내성이 우수하다.
<적층 소자를 탑재한 영역 실장형 반도체 장치의 제조 방법>
(수지 페이스트 또는 수지 필름에 의한 반도체 소자의 탑재 방법)
본 발명의 적층 소자를 탑재한 영역 실장형 반도체 장치(8)를 제조하기 위해서는, 먼저, 제1 반도체 소자(4a)를 기판(2)에 탑재한다. 구체적으로는, 반도체 소자의 사이즈를 10mm×1Omm 및 두께 1OOμm으로 하는 것 이외에는, 상술한 「반도체 소자를 탑재한 영역 실장형 반도체 장치의 제조 방법」의 「수지 페이스트에 의한 반도체 소자의 탑재 방법」 또는 「수지 필름에 의한 반도체 소자의 탑재 방법」과 동일한 방법으로, 제1 반도체 소자(4a)를 기판(2)에 탑재한다. 여기에서 이용되는 다이 본딩용 수지 조성물은 경화 후에 제1 접착제층(3a)이 된다.
별도로 반도체 소자의 사이즈를 8mm×8mm 및 두께 100μm으로 한 것 이외에는, 상술한 「수지 필름에 의한 반도체 소자의 탑재 방법」과 동일하게, 적층 소자를 형성하기 위한 수지 필름이 접합된 제2 반도체 소자(4b)를 제조한다. 여기에서, 제2 반도체 소자(4b)는 제1 반도체 소자(4a)와 동일하거나 상이해도 된다.
이어서, 상술한 「수지 필름에 의한 반도체 소자의 탑재 방법」과 동일한 압착 조건으로, 상기 제1 반도체 소자(4a) 위에, 제2 반도체 소자(4b)를 압착하여, 적층 소자(9)를 탑재한 기판을 얻는다. 여기에서 이용되는 수지 필름은 경화 후에 제2 접착제층(3b)이 된다.
(밀봉용 수지 조성물에 의한 패키지 성형 방법)
상기 적층 소자(9)가 탑재된 기판(2)을, 상술한 「반도체 소자를 탑재한 영역 실장형 반도체 장치의 제조 방법」의 「밀봉용 수지 조성물에 의한 패키지 성형 방법」과 동일하게 밀봉 수지 조성물을 이용하여 16mm×16mm, 두께 0.7mm 사이즈로 밀봉 성형 및 후경화하여, 본 발명의 적층 소자(9)를 탑재한 영역 실장형 반도체 장치(8)를 얻는다.
그리고, 제2 반도체 소자(4b)를 제1 반도체 소자(4a) 위에 탑재하는 방법으로서는, 본 발명의 수지 페이스트를 사용할 수도 있지만, 수지 페이스트가 적층 소자로부터의 돌출되어 나오거나 블리딩이 발생함으로써, 와이어 본딩에 의한 제1 반도체 소자와 제2 반도체 소자의 전기적 접합 또는 제2 반도체 소자와 기판과의 전기적 접합에 지장을 초래하는 우려가 있으므로, 적층 소자의 구성이 제한된다. 따라서, 제2 반도체 소자를 탑재할 경우에는, 수지 필름을 접착에 이용하는 것이 바람직하다.
또한, 본 발명에서는, 패키지의 기능 설계에 의해, 2개 이상의 반도체 소자가 적층된 적층 소자를 형성할 수도 있다. 제1 반도체 소자(4a)와 제2 반도체 소자(4b)에 이용하는 접착제, 및, 제2의 반도체 소자에 이어지는 반도체 소자의 접착에 이용하는 접착제의 물성은, 특별히 한정되지 않기 때문에, 본 발명의 수지 페이스트 또는 수지 필름과 상이한 것을 이용할 수도 있다. 여기에서, 적층 소자의 구성 때문에 와이어 본딩에 의한 반도체 소자와 기판과의 전기적 접합에 지장을 초래할 우려가 있을 경우에는, 수지 페이스트가 돌출되어 나오거나 블리딩이 잘 발생하지 않는 수지 필름 등을 이용하는 것이 바람직하다.
본 발명의 적층 소자가 탑재된 영역 실장형 반도체 장치에서는, 기판(2)과 제1 접착제층(3a)을 개재시켜서 접합되는 제1 반도체 소자(4a)에 응력이 높아지기 때문에, 적어도 제1 반도체 소자(4a)를 기판(2)에 접착시키는데 이용할 수 있는 수지 페이스트 또는 수지 필름의 경화물의 260℃에서의 탄성율이 1MPa∼120MPa인 것이 필요하다.
또한, 본 발명의 적층 소자를 탑재한 영역 실장형 반도체 장치는, 복수의 반도체 소자를 탑재하고 있기 때문에, 반도체 소자를 탑재한 영역 실장형 반도체 장치보다, 요구되는 실장 조건이 엄격해진다. 예를 들면, 1개의 반도체 소자를 탑재한 반도체 장치보다 반도체 소자의 두께가 얇아짐에 의한 반도체 소자의 취약화, 및 기판 면적에 대한 제1 반도체 소자의 점유 면적의 증대에 따른 응력의 증대 등의 문제가 있다. 그러나, 본 발명의 다이 본딩용 수지 조성물 및 밀봉용 수지 조성물을 이용하여 제조한 적층 소자를 탑재한 영역 실장형 반도체 장치는, 회로 기판상에 상기 영역 실장형 반도체 소자를 땜납 접합할 경우의 실장 온도가 종래보다 높은 260℃일지라도, 저응력성이 우수하고, 리플로우 크랙 내성이 우수하다. 이러한, 본 발명의 적층 소자를 탑재한 영역 실장형 반도체 장치는, 반도체 장치의 소형화 및 고기능화의 요구에 더욱 적절히 대응할 수 있다.
[실시예]
이하, 본 발명을 실시예를 구체적으로 설명하지만, 본 발명이 이들 실시예에 한정되는 것은 아니다. 배합 비율은 중량부로 한다.
(1) 수지 페이스트의 제조
표 1의 배합량으로, 다음 각 성분을 상온에서 혼합한 후, 3개의 롤(롤 간격 50μm/30μm)을 이용하여 실온에서 5회 혼련하여, 수지 페이스트 P1∼P5를 제조하였다. 이 수지 페이스트를 진공 쳄버에서 2mmHg에서 30분간 탈포한 후, 다음 방법에 의해 각종 특성을 평가하였다. 평가 결과를 표 1에 나타낸다.
<원료 성분>
*이용한 원료 성분은 다음과 같다.
·비스페놀A형 에폭시 수지(저팬에폭시레진(株) 제품, 에피 코트 828, 에폭시 당량 190, 이하, BPA)
·수첨 비스페놀A형 에폭시 수지(저팬에폭시레진(株) 제품, YX-8000, 에폭시 당량 206, 이하, 수첨 BPA)
·크레실글리시딜에테르(阪本藥品工業(株) 제품, m, p-CGE, 에폭시 당량 165, 이하, m, p-CGE)
·하기 식(1)으로 표시되는 반복 단위가 테트라메틸렌옥사이드인 디아크릴레이트(新中村化學工業(株) 제품, NK 에스테르 A-PTMG65, 이하, A-PTMG65)
Figure 112013018757411-pat00001
·하기 식(2)으로 표시되는 비스페놀A의 프로필렌옥사이드 부가물의 디아크릴레이트(共榮社化學(株) 제품, 라이트아크릴레이트 BP-4PA, 이하, BP-4PA)
Figure 112013018757411-pat00002
·1,6-헥산디올디아크릴레이트(共榮社化學(株) 제품, 라이트에스테르 1,6 HX-A, 이하, 1,6 HX-A)
·4,4'-비페놀(本州化學工業(株) 제품, 비페놀, 수산기 당량 93, 이하, BP)
·디시안디아미드(이하, DDA)
·2-페닐-4-메틸-5-히드록시메틸이미다졸(四國化成工業(株) 제품, 큐어졸 2P4MHZ, 이하, 2P4MHZ)
·디크밀퍼옥사이드(日本油脂(株) 제품, 파크밀 D, 이하, 개시제)
·글리시딜기를 가지는 실란 커플링제(信越化學工業(株) 제품, KBM-403E, 이하, 에폭시실란)
·은 분말: 평균 입경 3μm이며, 최대 입경 30μm의 플레이크형 은 분말
·실리카: 평균 입경 2μm이며, 최대 입경 20μm의 구형 실리카
<평가 방법>
·점도: E형 점도계(3° 콘)를 이용하여 25℃, 2.5rpm에서의 값을 수지 페이스트 제조 후에 측정하였다. 점도가 15∼25Pa·s인 경우를 합격으로 하였다. 점도의 단위는 Pa·s이다.
·탄성율: 테프론(등록 상표) 시트 위에 수지 페이스트를 폭 4mm, 길이 약 50mm, 두께 200μm로 도포하고, 175℃의 오븐에서 30분간 경화한 후, 수지 페이스트 경화물을 테프론(등록 상표) 시트로부터 벗겨내어, 동적 점탄성 측정 장치를 이용하여 시험 길이 20mm, -100℃에서 330℃까지 승온 속도 5℃/분, 주파수 10Hz에서 측정하여, 260℃에서의 저장 탄성율을 산출하였다.
(2) 수지 필름의 제조
<다이 본딩용 수지 필름의 수지 바니시의 조제>
표 2의 배합량으로, 다음 각 성분을 상온에서 MEK에 용해하여, 수지 고형분 40%인 수지 바니시를 얻었다.
<원료 성분>
이용한 원료 성분은 다음과 같다.
·아크릴산에스테르 공중합체(N,N-디메틸아크릴아미드-아크릴로니트릴-에틸아크릴레이트-글리시딜메타크릴레이트 공중합체, 나가세켐텍스(株) 제품, SG-80HDR, Tg: 10℃, 중량 평균 분자량: 350,000, 이하, SG-80HDR)
·크레졸노볼락에폭시 수지(日本化藥(株) 제품, EOCN-1020-80, 에폭시 당량 200g/eq, 융점 80℃, 이하, EOCN-1020-80)
·시아네이트 수지(반티코(株) 제품, L-10, 이하, L-10)
·실란 커플링제(信越化學(株), KBM-403E, 이하, KBM-403E)
·실란 커플링제(信越化學(株), KBM-573, 이하, KBM-573)
·실란 커플링제(信越化學(株), KBM-5103, 이하, KBM-5103)
·자외선 경화성 수지(共榮社化學(株) 제품, 1,6-헥산디올디메타크릴레이트, 라이트에스테르 1,6 HX, 이하, 1,6 HX)
·광중합 개시제(치바·스페셜티·케미컬즈(株) 제품, 2,2디메톡시-디페닐에탄-1-온, IG651, 이하, IG651)
·경화 촉진제(四國化成(株) 제품, 이미다졸 화합물, 1B2MZ, 이하, 1B2MZ)
·용제(메틸에틸케톤, 이하, MEK)
·실리카((株)애드마텍스 제품, SE-2050, 평균 입경 0.5μm, 최대 입경 5μm, 이하, SE-2050)
<다이 본딩용 수지 필름의 제조>
콤마 코터를 이용하여 전술한 수지 바니시를, 지지 기재인 폴리에틸렌테레프탈레이트 필름(王子製紙社 제품, 제품 번호 38RL-07(L), 두께 38μm)에 도포한 후, 70℃에서 10분간 건조하고, 지지 기재인 폴리에틸렌테레프탈레이트 필름을 박리하여, 두께 25μm의 다이 본딩용 수지 필름 F1∼F3을 얻었다. 다음 방법에 의해 얻어진 다이 본딩용 수지 필름 F1∼F3의 특성을 평가하였다. 평가 결과를 표 2에 나타낸다.
<평가 방법>
·탄성율: 상기 수지 필름을, 180℃의 오븐에서 60분간 가열 경화한 후, 동적 점탄성 측정 장치를 이용하여 시험 길이 20mm, -100℃에서 330℃까지 승온 속도 5℃/분, 주파수 10Hz에서 측정하여, 260℃에서의 저장 탄성율을 산출하였다.
(3) 밀봉재용 수지 조성물의 제조
표 3의 배합으로, 다음 각 성분을 상온에서 믹서로 혼합한 후, 70∼120℃에서 2개의 롤(롤 간격: 1mm)에 의해 혼련하고, 냉각한 후 분쇄하여 밀봉재용 수지 조성물을 제조하였다. 이용한 주된 원료 성분과 얻어진 수지 조성물의 특성 평가방법을 다음에 나타낸다. 평가 결과를 표 3에 나타낸다.
<밀봉재용 수지 조성물에 이용한 원료>
·에폭시 수지 1: 비페닐형 에폭시 수지(저팬에폭시레진(株) 제품, YX4000K, 융점 105℃, 에폭시 당량 185)
·에폭시 수지 2: 비페닐렌 골격을 가지는 페놀아랄킬형 에폭시 수지(日本化藥(株) 제품, NC3000P, 연화점 58℃, 에폭시 당량 274)
·페놀 수지 1: 비페닐렌 골격을 가지는 페놀아랄킬 수지(明和化成(株) 제품, MEH-7851SS, 연화점 65℃, 수산기 당량 203)
·페놀 수지 2: 페놀노볼락 수지(연화점 80℃, 수산기 당량 105)
·구형 용융 실리카: 평균 입경 20μm
·커플링제: γ-글리시딜프로필트리메톡시실란
·카본블랙
·카르나우바 왁스
·실리콘 고무: 평균 입경 3μm(토레·다우코닝·실리콘(株) 제품, 토레필 E-500)
<밀봉재용 수지 조성물의 특성 평가 방법>
·나선 플로우: 저압 트랜스퍼 성형기를 이용하고, EMMl-1-66에 준한 나선 플로우 측정용 금형에, 금형 온도 175℃, 주입 압력 6.9MPa, 경화 시간 120초의 조건으로 밀봉재용 수지 조성물을 주입하고, 유동 길이를 측정하였다. 단위는 cm.
·TMA(열기계 분석): 트랜스퍼 성형기를 이용하고, 금형 온도 175℃, 주입 압력 6.9MPa, 경화 시간 90초로, 10mm×4mm×4mm(두께)의 밀봉용 수지 조성물의 경화물을 성형하고, 175℃, 2시간 동안 후경화하여, 승온 속도 5℃/분으로 TMA 분석하였다. 얻어진 TMA 곡선의 60℃ 및 260℃에서의 열팽창 계수를 각각 α1, α2, 또한 60℃ 및 260℃에서의 TMA 곡선과 접선의 교점 온도를 읽어서, 이 온도를 유리 전이 온도(Tg)로 하였다.
·굴곡 강도, 굴곡 탄성율(260℃): JIS K 6911에 준하여, 트랜스퍼 성형기를 이용하고, 금형 온도 175℃, 주입 압력 6.9MPa, 경화 시간 90초로, 80mm×10mm×4mm(두께)의 밀봉재용 수지 조성물의 시험편을 성형하여, 175℃, 2시간 동안 후경화하여, 260℃에서 굴곡 강도, 굴곡 탄성율을 측정하였다.
(4) 패키지 평가 방법
(실시예 1∼19, 비교예 1∼19)
표 4∼7을 따라 패키지(반도체 장치)를 조립하고, 각종 특성을 평가하였다. 평가 결과를 표 4∼7에 나타낸다. 실시예 1∼8 및 비교예 1∼11은 반도체 소자를 탑재한 영역 실장형 반도체 장치이며, 실시예 9∼19 및 비교예 12∼19는 적층 소자를 탑재한 영역 실장형 반도체 장치이다.
패키지를 조립하는 방법과 패키지의 평가 방법을 다음에 나타낸다.
<반도체 소자를 탑재한 영역 실장형 반도체 장치의 제조 방법>
(수지 페이스트에 의한 반도체 소자의 탑재 방법)
반도체 소자(반도체 소자의 사이즈 9mm×9mm, 반도체 소자의 두께 0.20mm)를, 비스말레이미드·트리아진 수지/유리 크로스 기판(두께 0.36mm, 비스말레이미드·트리아진 수지는 155pFPBGA(상품명, 三菱가스化學社 제품), 솔더 레지스트는 PSR 4000 AUS 308(상품명, 太陽잉크(株) 제품)에 다이 본딩용 수지 페이스트를 개재시켜서 탑재하고, 오븐에서 경화하여 반도체 소자를 탑재한 기판을 얻었다. 다이 본딩용 수지 페이스트의 경화 조건은 실온에서 175℃까지 30분 동안 승온한 후, 175℃에서 30분간 유지하였다. 경화 후의 수지 페이스트의 두께는 약 20μm였다.
(수지 필름에 의한 반도체 소자의 탑재 방법)
수지 필름의 편면에, 두께 0.20mm의 반도체 소자가 형성되어 있는 반도체 웨이퍼의 이면(IC가 형성되어 있지 않은 면)을 60℃에서 접착시켜서, 수지 필름이 접합된 반도체 웨이퍼를 얻었다. 이어서, 다이싱 필름을 상기 수지 필름의 상면에 접착시켰다. 그리고, 다이싱 소어를 이용하고, 상기 수지 필름 및 다이싱 필름이 접합된 반도체 웨이퍼를 반도체 소자의 사이즈가 9mm×9mm가 되도록 스핀들 회전수 30,000rpm, 절단 속도 50mm/sec으로, 다이싱(절단)하였다. 계속해서, 상기 다이싱 필름의 수지 필름이 접착되어있지 않는 면에서 대응하는 반도체 소자의 중앙 부분을 들어올려서 다이싱 필름을 수지 필름으로부터 박리하여, 수지 필름만이 접합된 반도체 소자를 얻었다.
상기 수지 필름이 접합된 반도체 소자를, 비스말레이미드·트리아진 수지/유리 크로스 기판(두께 0.36mm, 비스 말레이미드·트리아진 수지는 155pFPBGA(상품명, 三菱가스化學社 제품), 솔더 레지스트는 PSR 4000 AUS 308(상품명, 太陽잉크(株) 제품)에 130℃, 1MPa에서 1.0초 동안 압착하여 다이 본딩하고, 오븐에서 경화하여 반도체 소자를 탑재한 기판을 얻었다. 수지 필름의 경화 조건은 실온에서 180℃까지 30분 동안 승온하고, 180℃에서 60분간 유지하였다.
(밀봉용 수지 조성물에 의한 패키지 성형 방법)
트랜스퍼 성형기를 이용하고, 금형 온도 175℃, 주입 압력 6.9MPa, 경화 시간 90초로, 상기 수지 페이스트 또는 수지 필름으로 반도체 소자를 탑재한 기판을, 밀봉용 수지 조성물에 의해, 16mm×16mm, 두께 0.7mm 사이즈로 밀봉 성형한 후, 175℃, 2시간 동안 후경화하여 반도체 소자를 탑재한 영역 실장형 반도체 장치(패키지)의 샘플을 얻었다. 동일한 방법으로 상기 샘플을 2세트(16개×2) 준비하였다.
<적층 소자를 탑재한 영역 실장형 반도체 장치의 제조 방법>
(수지 페이스트 또는 수지 필름에 의한 반도체 소자의 탑재 방법)
반도체 소자의 사이즈를 1Omm×1Omm 및 두께 1OOμm로 한 것 이외에는, 상술한 「반도체 소자를 탑재한 영역 실장형 반도체 장치의 제조 방법」의 「수지 페이스트에 의한 반도체 소자의 탑재 방법」또는 「수지 필름에 의한 반도체 소자의 탑재 방법」과 동일한 방법으로, 제1 반도체 소자를 기판에 탑재하였다.
별도로, 반도체 소자의 사이즈를 8mm×8mm 및 두께 100μm로 한 것 이외에는, 상술한 「수지 필름에 의한 반도체 소자의 탑재 방법」과 동일하게, 적층 소자를 형성하기 위한 수지 필름이 접합된 제2 반도체 소자를 제조하였다. 여기에서, 제2 반도체 소자는 제1 반도체 소자와 동일한 반도체 소자이다.
이어서, 상술한 「수지 필름에 의한 반도체 소자의 탑재 방법」과 동일한 압착 조건으로, 상기 제1 반도체 소자 위에, 제2 반도체 소자를 압착하여, 적층 소자를 탑재한 기판을 얻었다.
(밀봉용 수지 조성물에 의한 패키지 성형 방법)
상기 적층 소자가 탑재된 기판을, 상술한 「반도체 소자를 탑재한 영역 실장형 반도체 장치의 제조 방법」의 「밀봉용 수지 조성물에 의한 패키지 성형 방법」과 동일하게 밀봉 수지 조성물을 이용하여 16mm×16mm, 두께 0.7mm의 사이즈로 밀봉 성형 및 후경화하여, 적층 소자를 탑재한 영역 실장형 반도체 장치(패키지)의 샘플을 얻었다. 동일한 방법으로 상기 샘플을 2세트(16개×2) 준비하였다.
<리플로우 크랙 내성 평가 방법>
각 1세트(16개)의 샘플을 60℃, 상대 습도 60%의 환경하에서 120시간 가습 처리하고, 이어서 IR 리플로우(260℃)에 의해 10초간 처리하였다. 또한, 다른 1세트(16개)의 샘플을 85℃, 상대 습도 60%의 환경하에서 168시간 가습 처리하고, 이어서 IR 리플로우(260℃)에 의해 10초간 처리하였다. 처리한 각 샘플을 초음파 탐상 장치로 관찰하여, 내부 크랙 및 계면 박리 유무를 조사하였다. 내부 크랙 또는 계면의 박리가 1개라도 발견된 것은 불량으로 하여, 불량 패키지의 개수(n개)를 「n/16」으로 하여 표 4∼7에 표시하였다.
[표 1]
Figure 112013018757411-pat00003

[표 2]
Figure 112013018757411-pat00004

[표 3]
Figure 112013018757411-pat00005

[표 4]
Figure 112013018757411-pat00006

[표 5]
Figure 112013018757411-pat00007

[표 6]
Figure 112013018757411-pat00008

[표 7]
Figure 112013018757411-pat00009

본 발명에 의해 얻어지는 다이 본딩용 수지 조성물 및 밀봉용 수지 조성물을 이용한 반도체 장치는, 저응력성이 우수하고, 땜납 크랙 내성이 양호하다. 이로 인하여, 프린트 배선판이나 금속 리드 프레임 등의 기판의 편면에 반도체 소자 또는 적층 소자를 탑재하고, 실질적으로 상기 반도체 소자 또는 적층 소자의 탑재면만이 수지 밀봉된 소위 영역 실장형 반도체 장치에 대하여, 본 발명에 의해 얻어지는 다이 본딩용 수지 조성물 및 밀봉용 수지 조성물을 적용함으로써, 반도체 소자 또는 적층 소자를 탑재한 영역 실장형 반도체 장치의 신뢰성을 향상시킬 수 있다.
[부호의 설명]
1: 밀봉 수지(밀봉용 수지 조성물의 경화물) 2: 기판
3: 접착제층(다이 본딩용 수지 조성물의 경화물)
3a: 제1 접착제층(다이 본딩용 수지 조성물의 경화물)
3b: 제2 접착제층 4: 반도체 소자
4a: 제1 반도체 소자 4b: 제2 반도체 소자 5: 금선
6: 땜납 볼 7: 레지스트층 8: 반도체 장치
9: 적층 소자

Claims (4)

  1. 제1 반도체 소자를, 경화 후 260℃에서의 탄성률이 1MPa 이상, 120MPa 이하인 제1 다이 본딩용 수지 조성물로 이루어지는 수지 페이스트 또는 수지 필름을 개재하여 기판의 편면에 탑재하는 제1 단계,
    중량 평균 분자량이 10만 이상, 35만 이하인 아크릴계 수지를 함유하고, 경화 후 260℃에서의 탄성률이 1MPa 이상, 120MPa 이하인 제2 다이 본딩용 수지 조성물로 이루어지는 수지 필름 및 다이싱 필름이, 상기 수지 필름 및 다이싱 필름의 순서로 일면에 접합되어 있는 반도체 웨이퍼를 준비하는 제2 단계,
    상기 수지 필름 및 다이싱 필름이 접합되어 있는 반도체 웨이퍼를 소정의 사이즈로 다이싱함으로써, 상기 제1 반도체 소자와 동일하거나 상이한 제2 반도체 소자로 되는 제3 단계,
    상기 제2 반도체 소자를 다이싱 필름으로부터 박리함으로써, 상기 수지 필름 만이 접합된 제2 반도체 소자를 얻는 제4 단계,
    상기 제1 단계에서 얻어진 기판의 제1 반도체 소자 상에 상기 제4 단계에서 얻어진 제2 반도체 소자를 상기 수지 필름으로 이루어지는 제2 다이 본딩용 수지 조성물 층을 개재하여 적층하는 제5 단계,
    경화 후 260℃에서의 탄성률이 400MPa 이상, 1200MPa 이하이고, 또한 260℃에서의 열팽창 계수가 20ppm 이상, 50ppm 이하인 밀봉용 수지 조성물로 상기 제5 단계에서 얻어진 기판의 제1 및 제2 반도체 소자가 탑재된 면만을 봉지하는 제6 단계를 포함하는,
    영역 실장형 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제2 단계에서 반도체 웨이퍼의 일면에 제2 다이 본딩용 수지 조성물로 이루어지는 수지 필름을 접합한 후, 상기 수지 필름 상에 다이싱 필름을 접합하는, 영역 실장형 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 단계에서 중량 평균 분자량이 10만 이상, 35만 이하인 아크릴계 수지를 함유하고, 경화 후 260℃에서의 탄성률이 1MPa 이상, 120MPa 이하인 제1 다이 본딩용 수지 조성물로 이루어지는 수지 필름 및 다이싱 필름이, 상기 수지 필름 및 다이싱 필름의 순서로 일면에 접합되어 있는 반도체 웨이퍼를 준비하는 제1 (1) 단계,
    상기 수지 필름 및 다이싱 필름이 접합되어 있는 반도체 웨이퍼를 소정의 사이즈로 다이싱함으로써 제1 반도체 소자로 되는 제1 (2) 단계,
    상기 제1 반도체 소자를 다이싱 필름으로부터 박리함으로써 상기 수지 필름만이 접합된 제1 반도체 소자를 얻는 제1 (3) 단계,
    기판의 편면에 상기 제1 (3) 단계에서 얻어진 제1 반도체 소자를 상기 수지 필름으로 이루어지는 제1 다이 본딩용 수지 조성물 층을 개재하여 적층하는, 영역 실장형 반도체 장치의 제조 방법
  4. 제3항에 있어서,
    상기 제1 (1) 단계에서 반도체 웨이퍼의 일면에 제1 다이 본딩용 수지 조성물로 이루어지는 수지 필름을 접합한 후, 상기 수지 필름 상에 다이싱 필름을 접합하는, 영역 실장형 반도체 장치의 제조 방법.


KR1020137005519A 2005-03-24 2006-03-24 영역 실장형 반도체 장치의 제조 방법 KR101348330B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2005-085279 2005-03-24
JP2005085279 2005-03-24
PCT/JP2006/305981 WO2006101199A1 (ja) 2005-03-24 2006-03-24 エリア実装型半導体装置並びにそれに用いるダイボンド用樹脂組成物、及び封止用樹脂組成物

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020077018302A Division KR20070118071A (ko) 2005-03-24 2006-03-24 영역 실장형 반도체 장치 및 이에 이용되는 다이 본딩용수지 조성물, 및 밀봉용 수지 조성물

Publications (2)

Publication Number Publication Date
KR20130041998A KR20130041998A (ko) 2013-04-25
KR101348330B1 true KR101348330B1 (ko) 2014-01-06

Family

ID=37023852

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020077018302A KR20070118071A (ko) 2005-03-24 2006-03-24 영역 실장형 반도체 장치 및 이에 이용되는 다이 본딩용수지 조성물, 및 밀봉용 수지 조성물
KR1020137005519A KR101348330B1 (ko) 2005-03-24 2006-03-24 영역 실장형 반도체 장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020077018302A KR20070118071A (ko) 2005-03-24 2006-03-24 영역 실장형 반도체 장치 및 이에 이용되는 다이 본딩용수지 조성물, 및 밀봉용 수지 조성물

Country Status (6)

Country Link
US (1) US7560821B2 (ko)
JP (1) JP5315690B2 (ko)
KR (2) KR20070118071A (ko)
CN (1) CN101120440A (ko)
TW (1) TWI355720B (ko)
WO (1) WO2006101199A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721669B2 (en) 2019-09-24 2023-08-08 Samsung Electronics Co, Ltd. Semiconductor package including a first semiconductor stack and a second semiconductor stack of different widths

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4250996B2 (ja) * 2003-03-28 2009-04-08 住友ベークライト株式会社 エポキシ樹脂組成物及び半導体装置
US7816487B2 (en) * 2004-09-30 2010-10-19 Intel Corporation Die-attach films for chip-scale packaging, packages made therewith, and methods of assembling same
KR101036728B1 (ko) * 2005-03-25 2011-05-24 스미토모 베이클라이트 가부시키가이샤 반도체장치, 버퍼 코트용 수지 조성물, 다이 본딩용 수지 조성물 및 봉지용 수지 조성물
TW200727446A (en) * 2005-03-28 2007-07-16 Toshiba Kk Stack type semiconductor device manufacturing method and stack type electronic component manufacturing method
JP2007294488A (ja) * 2006-04-20 2007-11-08 Shinko Electric Ind Co Ltd 半導体装置、電子部品、及び半導体装置の製造方法
US20080063871A1 (en) * 2006-09-11 2008-03-13 Jung Ki S Adhesive film composition for semiconductor assembly, associated dicing die bonding film and semiconductor package
KR100831153B1 (ko) * 2006-10-26 2008-05-20 제일모직주식회사 반도체 조립용 접착 필름 조성물, 이에 의한 접착 필름 및이를 포함하는 다이싱 다이본드 필름
KR100924543B1 (ko) * 2006-12-29 2009-11-02 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
US8592256B2 (en) * 2007-02-16 2013-11-26 Sumitomo Bakelite Co., Ltd. Circuit board manufacturing method, semiconductor manufacturing apparatus, circuit board and semiconductor device
US8008124B2 (en) * 2007-02-28 2011-08-30 Sumitomo Bakelite Co., Ltd. Adhesive film for semiconductor and semiconductor device using the adhesive film
JP4732472B2 (ja) * 2007-03-01 2011-07-27 日東電工株式会社 熱硬化型ダイボンドフィルム
CN101641773B (zh) * 2007-04-10 2011-08-17 住友电木株式会社 用于半导体的粘合膜和使用该粘合膜的半导体器件
JP2009070891A (ja) * 2007-09-11 2009-04-02 Sumitomo Bakelite Co Ltd 半導体装置
WO2009058295A2 (en) * 2007-10-30 2009-05-07 Henkel Ag & Co. Kgaa Epoxy paste adhesives resistant to wash-off
JP5228453B2 (ja) * 2007-11-26 2013-07-03 住友ベークライト株式会社 半導体装置及び封止樹脂組成物
KR20090055316A (ko) * 2007-11-28 2009-06-02 삼성전자주식회사 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
KR100962936B1 (ko) * 2007-12-20 2010-06-09 제일모직주식회사 반도체 조립용 접착 필름 조성물 및 접착 필름
WO2009142900A1 (en) * 2008-05-22 2009-11-26 Dow Global Technologies Inc. Epoxy resin reactive diluent compositions
JP5177763B2 (ja) * 2009-06-04 2013-04-10 日東電工株式会社 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
JP5174092B2 (ja) * 2009-08-31 2013-04-03 日東電工株式会社 ダイシングシート付き接着フィルム及びその製造方法
KR20170088448A (ko) * 2009-11-19 2017-08-01 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치
JP2012094586A (ja) * 2010-10-25 2012-05-17 Hitachi Chem Co Ltd 半導体装置の製造方法
JP5547132B2 (ja) * 2011-06-24 2014-07-09 株式会社東芝 半導体装置、その製造方法及び製造装置
JP5853944B2 (ja) * 2012-12-25 2016-02-09 住友ベークライト株式会社 半導体装置の製造方法
US9515011B2 (en) 2014-05-28 2016-12-06 Cree, Inc. Over-mold plastic packaged wide band-gap power transistors and MMICS
US9641163B2 (en) 2014-05-28 2017-05-02 Cree, Inc. Bandwidth limiting methods for GaN power transistors
US9472480B2 (en) * 2014-05-28 2016-10-18 Cree, Inc. Over-mold packaging for wide band-gap semiconductor devices
US9269647B2 (en) * 2014-05-29 2016-02-23 Samsung Electronics Co., Ltd. Semiconductor package having heat dissipating member
JP6356582B2 (ja) * 2014-11-25 2018-07-11 日東電工株式会社 接着シート、ダイシングシート付き接着シート及び半導体装置の製造方法
JP6458721B2 (ja) * 2015-12-07 2019-01-30 株式会社オートネットワーク技術研究所 ワイヤーハーネス
US9704767B1 (en) * 2015-12-23 2017-07-11 Intel Corporation Mold compound with reinforced fibers
WO2017156502A1 (en) * 2016-03-10 2017-09-14 Carnegie Mellon University Integrated electronic device with flexible and stretchable substrate
EP3451804B1 (en) * 2017-08-28 2020-04-01 Goodrich Actuation Systems Limited Potting method
KR102313621B1 (ko) * 2017-12-29 2021-10-18 셍기 테크놀로지 코. 엘티디. 수지 조성물, 프리프레그, 적층판 및 금속박적층판
JP7136200B2 (ja) * 2018-05-15 2022-09-13 昭和電工マテリアルズ株式会社 半導体装置、並びに、その製造に使用する熱硬化性樹脂組成物及びダイシングダイボンディング一体型テープ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110898A (ja) 2000-09-28 2002-04-12 Oki Electric Ind Co Ltd 半導体装置
JP2002284961A (ja) * 2001-03-22 2002-10-03 Toray Ind Inc エポキシ系樹脂組成物およびそれを用いた半導体装置
JP2003060127A (ja) * 1996-10-08 2003-02-28 Hitachi Chem Co Ltd 半導体装置、半導体チップ搭載用基板、それらの製造法、接着剤、および、両面接着フィルム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1288731C (zh) 1996-10-08 2006-12-06 日立化成工业株式会社 半导体装置、粘合剂和粘合膜
JP2000302842A (ja) 1999-04-19 2000-10-31 Toshiba Chem Corp エポキシ樹脂組成物および半導体封止装置
JP4419227B2 (ja) 1999-10-25 2010-02-24 日立化成工業株式会社 樹脂ペースト組成物及びこれを用いた半導体装置
JP2002322343A (ja) * 2001-04-24 2002-11-08 Hitachi Chem Co Ltd 熱硬化性樹脂組成物及びその製造方法
US6665205B2 (en) * 2002-02-20 2003-12-16 Hewlett-Packard Development Company, Lp. Shared global word line magnetic random access memory
JP2003318360A (ja) * 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置およびその製造方法
CN1650413A (zh) * 2002-09-30 2005-08-03 株式会社瑞萨科技 半导体器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060127A (ja) * 1996-10-08 2003-02-28 Hitachi Chem Co Ltd 半導体装置、半導体チップ搭載用基板、それらの製造法、接着剤、および、両面接着フィルム
JP2002110898A (ja) 2000-09-28 2002-04-12 Oki Electric Ind Co Ltd 半導体装置
JP2002284961A (ja) * 2001-03-22 2002-10-03 Toray Ind Inc エポキシ系樹脂組成物およびそれを用いた半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721669B2 (en) 2019-09-24 2023-08-08 Samsung Electronics Co, Ltd. Semiconductor package including a first semiconductor stack and a second semiconductor stack of different widths

Also Published As

Publication number Publication date
US20060226525A1 (en) 2006-10-12
KR20070118071A (ko) 2007-12-13
CN101120440A (zh) 2008-02-06
WO2006101199A1 (ja) 2006-09-28
US7560821B2 (en) 2009-07-14
JPWO2006101199A1 (ja) 2008-09-04
TWI355720B (en) 2012-01-01
KR20130041998A (ko) 2013-04-25
TW200642055A (en) 2006-12-01
JP5315690B2 (ja) 2013-10-16

Similar Documents

Publication Publication Date Title
KR101348330B1 (ko) 영역 실장형 반도체 장치의 제조 방법
JP4137827B2 (ja) 導電性接着フィルムおよびこれを用いた半導体装置
US9169425B2 (en) Adhesive film and electronic device including the same
JP2017197620A (ja) 半導体封止用エポキシ樹脂組成物および半導体装置の製造方法
JP7327416B2 (ja) 接着剤組成物、フィルム状接着剤、接着シート、及び半導体装置の製造方法
JP7472954B2 (ja) 接着剤組成物、フィルム状接着剤、接着シート、及び半導体装置の製造方法
KR20100049499A (ko) 반도체용 접착제 조성물 및 그것을 이용하여 제조한 반도체 장치
KR101995601B1 (ko) 수지 조성물 및 반도체 장치
KR20190057400A (ko) 열전도성 페이스트 및 전자 장치
WO2020184490A1 (ja) 接着剤組成物、フィルム状接着剤、接着シート、及び半導体装置の製造方法
JP2021059741A (ja) 半導体封止用エポキシ樹脂組成物および半導体装置の製造方法
WO2000034032A9 (en) Underfill film compositions
JP4635412B2 (ja) 導電性接着フィルムおよびこれを用いた半導体装置
JP2011129717A (ja) 半導体パッケージおよび半導体装置
JP5564782B2 (ja) 接着剤組成物、フィルム状接着剤、接着シート及び半導体装置
KR102214138B1 (ko) 열전도성 페이스트 및 전자 장치
JP7395979B2 (ja) 導電性ペーストおよび半導体装置
KR102213775B1 (ko) 반도체 몰딩용 에폭시 수지 조성물, 몰딩 필름 및 반도체 패키지
KR20210143720A (ko) 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치
JP2002138270A (ja) 接着フィルム、基材付き接着フィルム及びそれらの製造法、半導体用接着フィルム、半導体素子、支持部材、半導体素子と支持部材の接着法並びに半導体装置
JP7371792B2 (ja) 導電性ペーストおよび半導体装置
JP2013006899A (ja) 接着フィルム及びこれを用いた半導体装置
JP2022111634A (ja) 導電性ペースト、高熱伝導性材料および半導体装置
JP2023142888A (ja) 半導体用接着フィルム、ダイシングダイボンディングフィルム、及び、半導体装置を製造する方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 7