KR101332078B1 - 전원리셋장치 - Google Patents

전원리셋장치 Download PDF

Info

Publication number
KR101332078B1
KR101332078B1 KR1020110141458A KR20110141458A KR101332078B1 KR 101332078 B1 KR101332078 B1 KR 101332078B1 KR 1020110141458 A KR1020110141458 A KR 1020110141458A KR 20110141458 A KR20110141458 A KR 20110141458A KR 101332078 B1 KR101332078 B1 KR 101332078B1
Authority
KR
South Korea
Prior art keywords
signal
reset
por
power
generator
Prior art date
Application number
KR1020110141458A
Other languages
English (en)
Other versions
KR20130073552A (ko
Inventor
김경욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110141458A priority Critical patent/KR101332078B1/ko
Publication of KR20130073552A publication Critical patent/KR20130073552A/ko
Application granted granted Critical
Publication of KR101332078B1 publication Critical patent/KR101332078B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 전원리셋장치에 관한 것으로, 전원인가가 개시되면 시스템 온 칩을 리셋하기 위한 리셋신호를 발생하는 것에 있어서, 전원전압을 감지하여 POR신호를 생성하는 전원 감지부; 일정한 주기의 클럭신호를 생성하는 클럭신호 생성부; 상기 전원 감지부 및 상기 클럭신호 생성부와 연결되는 리셋 제어부; 및 상기 전원 감지부 및 리셋 제어부에 연결되어 제1 신호를 생성하는 카운터;를 포함하며, 상기 리셋 제어부는, 상기 POR신호, 상기 클럭신호 및 상기 제1 신호를 이용해서 개시신호를 생성하여 상기 카운터에 제공하는 개시신호 생성부; 및 상기 POR신호 및 상기 제1 신호를 이용해서 상기 리셋신호를 생성하여 출력하는 리셋신호 생성부;를 포함할 수 있다.

Description

전원리셋장치{DEVICE FOR POWER ON RESET}
본 발명은 전원리셋장치에 관한 것으로, 더욱 상세하게는, 각종 시스템 반도체에 전원이 인가되기 시작할 때 시스템의 로직회로 등을 초기화하고 안정적인 작동이 가능하도록 리셋신호를 제공하는 전원리셋장치에 관련된다.
최근들어 전자기기의 소형화 추세에 따라 시스템 온 칩(System On Chip ; SOC)이 널리 사용되고 있다.
여기서, 시스템 온 칩은 연산, 기억, 데이터 전환 소자 등 주요 반도체 자가 구현된 칩을 의미한다. 예컨데, 컴퓨터의 중앙처리장치(CPU), 각종 모바일 장치에 널리 사용되고 있는 마이크로컨트롤러(MCU), 디지털신호처리칩(DSP) 등을 하나의 반도체 다이에 통합함으로써 칩 자체가 하나의 시스템이 되도록 하는 것이다.
한편, 마이크로컨트롤러나 디지털신호처리칩 등의 내부에는 로직회로가 포함되어 있는데, 이러한 로직회로들은 전원이 인가되기 시작할 때 초기화 됨으로써 추후 정상적인 동작을 수행할 수 있으며, 이러한 초기화를 위한 리셋신호를 일정한 시간 동안 시스템에 인가하기 위하여 전원리셋(Power On Reset ; POR) 장치가 널리 사용되고 있다.
그런데, 종래의 전원리셋장치들은 시스템 온 칩을 제조하는 반도체 공정에서 캐패시터와 저항 등으로 구현되는 시정수를 이용하여 리셋 타이밍을 결정하고 있었는데, 반도체 공정의 산포에 따라 캐패시터나 저항 값 등에 미세한 오차가 발생할 수 있으며, 이에 따라 리셋 타이밍의 오차가 발생하여 시스템의 불안정성을 유발한다는 문제가 있었다.
상기와 같은 문제점들을 해결하기 위하여 창안된 본 발명은 클럭 신호를 이용하여 리셋 신호를 생성함으로써 정밀한 리셋 타이밍 설정이 가능한 전원리셋장치를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여 창안된 본 발명의 일실시예에 따른 전원리셋장치는, 전원인가가 개시되면 시스템 온 칩을 리셋하기 위한 리셋신호를 발생하는 것에 있어서, 전원전압을 감지하여 POR신호를 생성하는 전원 감지부; 일정한 주기의 클럭신호를 생성하는 클럭신호 생성부; 상기 전원 감지부 및 상기 클럭신호 생성부와 연결되는 리셋 제어부; 및 상기 전원 감지부 및 리셋 제어부에 연결되어 제1 신호를 생성하는 카운터;를 포함하며, 상기 리셋 제어부는, 상기 POR신호, 상기 클럭신호 및 상기 제1 신호를 이용해서 개시신호를 생성하여 상기 카운터에 제공하는 개시신호 생성부; 및 상기 POR신호 및 상기 제1 신호를 이용해서 상기 리셋신호를 생성하여 출력하는 리셋신호 생성부;를 포함할 수 있다.
이때, 상기 개시신호는 일부 구간에서 상기 클럭신호의 주기와 동일한 주기를 갖도록 생성될 수 있다.
또한, 상기 카운터는, 상기 POR신호가 Low가 되는 순간부터 상기 제1 신호가 High를 유지하며, 상기 개시신호의 주기의 정수배 만큼의 시간이 경과된 후 상기 제1 신호가 Low가 되도록 제1 신호를 생성하는 것일 수 있다.
또한, 상기 카운터는 N(N은 양수)개의 플립플럽을 포함하며, 상기 제1 신호가 High 신호를 유지하는 시간은 상기 클럭신호의 주기의 N배가 되도록 할 수 있다.
또한, 상기 개시신호 생성부는, 상기 클럭신호, 상기 POR신호가 반전된 신호 및 상기 제1 신호가 모두 High인 경우에만 상기 개시신호가 High가 되도록 하는 것일 수 있다.
이때, 상기 개시신호 생성부는, 상기 클럭신호를 인가받는 제1 단자, 상기 POR신호를 반전하여 인가받는 제2 단자. 상기 제1 신호를 인가받는 제3 단자 및 상기 개시신호를 출력하는 출력단자를 포함하는 앤드(AND)게이트를 포함할 수 있다.
또한, 상기 리셋신호 생성부는, 상기 POR신호 또는 상기 제1 신호 중 어느 한 신호가 High인 경우 상기 리셋 신호가 High가 되게 하고, 상기 POR신호 및 상기 제1 신호가 모두 Low인 경우 상기 리셋 신호가 Low가 되도록 상기 리셋신호를 생성하는 것일 수 있다.
이때, 상기 리셋신호 생성부는, 상기 POR신호를 인가받는 제1 단자. 상기 제1 신호를 인가받는 제2 단자 및 상기 리셋신호를 출력하는 출력단자를 포함하는 오알(OR)게이트를 포함할 수 있다.
본 발명의 일실시예에 따른 전원리셋장치는, 전원인가가 개시되면 시스템 온 칩을 리셋하기 위한 리셋신호를 발생하는 것에 있어서, 전원전압을 감지하여 POR신호를 생성하는 전원 감지부; 일정한 주기의 클럭신호를 생성하는 클럭신호 생성부; 상기 전원 감지부 및 상기 클럭신호 생성부와 연결되는 리셋 제어부; 및 N(N은 양수)개의 플립플럽을 포함하고, 상기 전원 감지부 및 리셋 제어부에 연결되어, 상기 클럭신호의 주기의 N배에 해당하는 시간동안 High를 유지하다가 Low로 전환되는 제1 신호를 생성하는 카운터;를 포함하며, 상기 리셋 제어부는, 상기 클럭신호, 상기 POR신호가 반전된 신호 및 상기 제1 신호가 모두 High인 경우에만 High가 되는 개시신호를 생성하여 상기 카운터에 제공하는 개시신호 생성부; 및 상기 POR신호 또는 상기 제1 신호 중 어느 한 신호가 High인 경우에 High가 되고, 상기 POR신호 및 상기 제1 신호가 모두 Low인 경우에 Low가 되는 리셋신호를 생성하여 출력하는 리셋신호 생성부;를 포함할 수 있다.
이때, 상기 개시신호 생성부는, 상기 클럭신호를 인가받는 제1 단자, 상기 POR신호를 반전하여 인가받는 제2 단자. 상기 제1 신호를 인가받는 제3 단자 및 상기 개시신호를 출력하는 출력단자를 포함하는 앤드(AND)게이트를 포함할 수 있다.
또한, 상기 리셋신호 생성부는, 상기 POR신호를 인가받는 제1 단자. 상기 제1 신호를 인가받는 제2 단자 및 상기 리셋신호를 출력하는 출력단자를 포함하는 오알(OR)게이트를 포함할 수 있다.
상기와 같이 구성된 본 발명의 일실시예에 따른 전원리셋장치는, 클럭신호를 이용하여 리셋시간을 설정할 수 있으므로 종래의 방식에 따른 리셋 시간의 오차발생문제를 해결할 수 있다는 유용한 효과를 제공한다.
도 1은 본 발명의 일실시예에 따른 전원리셋장치를 개략적으로 예시한 블럭도이다.
도 2는 본 발명의 일실시예에 따른 카운터를 개략적으로 예시한 도면이다.
도 3은 본 발명의 일실시예에 따른 개시신호 생성부를 개략적으로 예시한 도면이다.
도 4는 본 발명의 일실시예에 따른 리셋신호 생성부를 개략적으로 예시한 회로도이다.
도 5는 본 발명의 일실시예에 따른 전원리셋장치의 타이밍도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용효과를 더욱 상세하게 설명한다.
도 1은 본 발명의 일실시예에 따른 전원리셋장치(100)를 개략적으로 예시한 블럭도이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 전원리셋장치(100)는 전원 감지부(110), 클럭신호 생성부(120), 리셋 제어부(130) 및 카운터(140)를 포함할 수 있다.
전원 감지부(110)는 인가된 전원전압을 감지하여 POR신호(POR)를 생성하는 기능을 수행한다. 이때, 전원 감지부(110)는 전원전압이 상승하는 것을 모니터링하여, 전원전압이 시스템의 리셋을 개시하기에 적절한 소정의 기준전압에 도달하면 POR신호(POR)가 Low가 되도록 할 수 있다.
다음으로, 클럭신호 생성부(120)는 오실레이터(Oscillator) 등으로 구현될 수 있으며, 정밀한 클럭신호(CLK)를 생성하여 리셋시간 설정에 반영되도록 함으로써, 종래의 소자특성에 따른 시정수에 의하여 결정되던 방식에 비하여 정밀하고 안정적인 리셋이 가능할 수 있는 것이다.
한편, 클럭신호 생성부(120)의 구동을 위한 전원으로써 전술한 전원 감지부(110)에서 생성되는 POR신호(POR)를 적용할 수도 있다.
다음으로, 리셋 제어부(130)는 전원 감지부(110), 클럭신호 생성부(120) 및 카운터(140)와 연결되며, 리셋신호(Sys_Reset)를 생성하여 시스템에 제공하는 기능을 수행할 수 있다. 이때, 리셋 제어부(130)는 개시신호 생성부(131) 및 리셋신호 생성부(135)를 포함할 수 있다.
다음으로, 카운터(140)는 전원 감지부(110), 리셋 제어부(130)와 연결되어 리셋시간을 결정하는 기능을 수행할 수 있다.
도 2는 본 발명의 일실시예에 따른 카운터(140)를 개략적으로 예시한 도면이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 전원리셋장치(100)에 구비되는 카운터(140)는 N개의 플립플럽이 연속적으로 연결되어 이루어질 수 있다.
이때, 제1 플립플럽(141-1)의 제2 입력단(2I)에는 개시신호 생성부(131)로부터 전달되는 개시신호(STR_CLK)가 인가될 수 있다.
또한, 제1 플립플럽(141-1)의 출력단(Out)에서 출력되는 신호는 제2 플립플럽(141-2)의 제2 입력단(2I)에 인가되고, 이와 동시에, 인버터에 의하여 반전되어 제1 플립플럽(141-1)의 제1 입력단(1I)으로 인가된다.
또한, 제1 플립플럽(141-1) 내지 제N 플립플럽(141-N)의 전원단(P)에는 POR신호(POR)가 반전되어 인가된다.
따라서, POR신호(POR)가 Low가 되는 시점에 제1 플립플럽(141-1) 내지 제N 플립플럽(141-N)은 High 상태로 초기화가 된다.
또한, 클럭신호(CLK)가 반영된 개시신호(STR_CLK)가 제1 플립플럽(141-1)의 제2 입력단(2I)에 인가됨에 따라 제1 플립플럽(141-1)부터 제N 플립플럽(141-N)까지 순차적으로 Low가 되면서, 제N 플립플럽(141-N)까지 Low가 되면 제1 신호(STOP) 역시 Low가 된다.
이에 따라, POR신호(POR)가 Low가 되는 순간부터 제1 신호(STOP)가 High를 유지하며, 클럭신호(CLK) 주기의 N배 만큼의 시간이 경과된 후 제1 신호(STOP)가 Low가 되도록 할 수 있다.
또한, 카운터(140)에서 생성되는 제1 신호(STOP)는 클럭신호(CLK)의 주기에 따라 결정되므로 종래보다 정밀한 리셋시간 제어가 가능하게 되는 것이다.
또한, 클럭신호(CLK)의 주기 및 카운터(140)에 포함되는 플립플럽의 갯수를 조절함에 따라 시스템 별로 최적화된 리셋시간을 적용할 수 있다.
도 3은 본 발명의 일실시예에 따른 개시신호 생성부(131)를 개략적으로 예시한 도면이다.
도 3을 참조하면, 개시신호 생성부(131)는 POR신호(POR), 클럭신호(CLK) 및 제1 신호(STOP)를 이용해서 개시신호(STR_CLK)를 생성하여 카운터(140)에 제공하는 기능을 수행한다.
이때, 클럭신호(CLK), POR신호(POR)가 반전된 신호 및 제1 신호(STOP)가 모두 High인 경우에만 상기 개시신호(STR_CLK)가 High가 되도록 할 수 있다.
이를 위하여, 개시신호 생성부(131) 앤드게이트(132)로 구현될 수 있으며, 이때, 앤드게이트(132)의 제1 단자(1T)에는 클럭신호(CLK)가 인가되고, 제2 단자(2T)에는 POR신호(POR)가 반전되어 입력되고, 제3 단자(3T)에는 제1 신호(STOP)가 인가되도록 할 수 있다.
이에 따라, 앤드게이트(132)의 출력단자를 통해 출력되는 개시신호(STR_CLK)는 일부 구간에서 클럭신호(CLK)의 주기와 동일한 주기를 같는 구형파 형태로 생성될 수 있다.
이렇게 생성된 개시신호(STR_CLK)는 카운터(140)에 제공되어 제1 신호(STOP)의 생성과정에 반영될 수 있다.
도 4는 본 발명의 일실시예에 따른 리셋신호 생성부(135)를 개략적으로 예시한 회로도이다.
도 4를 참조하면, 리셋신호 생성부(135)는 시스템에 인가되어 시스템의 리셋 개시 및 종료를 제어하는 리셋신호(Sys_Reset)를 생성하는 기능을 수행한다.
이때, 리셋신호 생성부(135)는 POR신호(POR) 또는 제1 신호(STOP) 중 어느 한 신호가 High인 경우 상기 리셋 신호가 High가 되게 하고, POR신호(POR) 및 제1 신호(STOP)가 모두 Low인 경우 리셋 신호가 Low가 되도록 하여 리셋신호(Sys_Reset)를 생성할 수 있다.
이를 위하여, 리셋신호 생성부(135)는 오알(OR)게이트(136)로 구현될 수 있으며, 이때, 오알게이트(136)의 제1 단자(1T)에는 POR신호(POR)가 인가되고, 제2 단자(2T)에는 제1 신호(STOP)가 인가될 수 있으며, 출력단자로는 리셋신호(Sys_Reset)가 출력될 수 있다.
한편, 도시되지는 않았지만, POR신호(POR) 및 제1 신호(STOP)를 인가받는 노알(NOR)게이트와 신호를 반전하는 인버터를 연결하여 리셋신호 생성부(135)를 구현할 수도 있다.
도 5는 본 발명의 일실시예에 따른 전원리셋장치(100)의 타이밍도이다.
도 5를 참조하면, 전원 감지부(110)에서 출력되는 POR신호(POR)가 Low로 떨어지는 순간부터 리셋이 개시된다.
구체적으로 살펴보면, 전원 감지부(110)에서 생성된 POR신호(POR)가 Low가 되면 카운터(140)의 플립플럽들이 모두 High로 초기화되며, Low와 High를 반복하는 개시신호(STR_CLK)가 카운터(140)에 반영되면 제1 플립플럽(141-1)부터 Low로 변경되어기 시작하여 제N 플립플럽(141-N)이 Low가 될때까지 High로 유지되는 제1 신호(STOP)를 생성한다.
제1 신호(STOP)는 리셋신호 생성부(135)에 의하여 POR신호(POR)와 조합됨으로써 리셋신호(Sys_Reset)를 생성하는데, 전술한 바와 같이, 리셋신호 생성부(135)가 오알게이트(136)로 구현된 경우 POR신호(POR) 또는 제1 신호(STOP) 가운데 어느 한 신호라도 High인 경우 High인 리셋신호(Sys_Reset)가 출력되므로 시스템의 리셋이 진행된다.
한편, 카운터(140)에서 미리 설정된 시간이 모두 경과되면 제1 신호(STOP)가 Low가 되는데, POR신호(POR)는 리셋 개시 시점부터 이미 Low상태로 유지되고 있으므로, 제1 신호(STOP)가 Low가 되면 리셋신호(Sys_Reset)도 Low가 되면서 리셋이 종료되는 것이다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
100 : 전원리셋장치
110 : 전원 감지부
120 : 클럭신호 생성부
130 : 리셋 제어부
131 : 개시신호 생성부
132 : 앤드게이트
135 : 리셋신호 생성부
136 : 오알게이트
140 : 카운터
141-N : 제N 플립플럽
POR : POR신호
CLK : 클럭신호
STR_CLK : 개시신호
Sys_Reset : 리셋신호
STOP : 제1 신호
1T, 2T, 3T : 제1 단자, 제2 단자, 제3 단자

Claims (11)

  1. 전원인가가 개시되면 시스템 온 칩을 리셋하기 위한 리셋신호를 발생하는 전원리셋장치에 있어서,
    전원전압을 감지하여 POR신호를 생성하는 전원 감지부;
    일정한 주기의 클럭신호를 생성하는 클럭신호 생성부;
    상기 전원 감지부 및 상기 클럭신호 생성부와 연결되는 리셋 제어부; 및
    상기 전원 감지부 및 리셋 제어부에 연결되어 제1 신호를 생성하는 카운터;
    를 포함하며,
    상기 리셋 제어부는,
    상기 POR신호, 상기 클럭신호 및 상기 제1 신호를 이용해서 개시신호를 생성하여 상기 카운터에 제공하는 개시신호 생성부; 및
    상기 POR신호 및 상기 제1 신호를 이용해서 상기 리셋신호를 생성하여 출력하는 리셋신호 생성부;
    를 포함하는
    전원리셋장치.
  2. 제1항에 있어서,
    상기 개시신호는 일부 구간에서 상기 클럭신호의 주기와 동일한 주기를 갖는
    전원리셋장치.
  3. 제2항에 있어서,
    상기 카운터는,
    상기 POR신호가 Low가 되는 순간부터 상기 제1 신호가 High를 유지하며, 상기 개시신호의 주기의 정수배 만큼의 시간이 경과된 후 상기 제1 신호가 Low가 되도록 제1 신호를 생성하는
    전원리셋장치.
  4. 제3항에 있어서,
    상기 카운터는 N(N은 양수)개의 플립플럽을 포함하며,
    상기 제1 신호가 High 신호를 유지하는 시간은 상기 클럭신호의 주기의 N배 인
    전원리셋장치.
  5. 제1항에 있어서,
    상기 개시신호 생성부는,
    상기 클럭신호, 상기 POR신호가 반전된 신호 및 상기 제1 신호가 모두 High인 경우에만 상기 개시신호가 High가 되도록 하는 것인
    전원리셋장치.
  6. 제5항에 있어서,
    상기 개시신호 생성부는,
    상기 클럭신호를 인가받는 제1 단자,
    상기 POR신호를 반전하여 인가받는 제2 단자.
    상기 제1 신호를 인가받는 제3 단자 및
    상기 개시신호를 출력하는 출력단자
    를 포함하는 앤드(AND)게이트를 포함하는
    전원리셋장치.
  7. 제1항에 있어서,
    상기 리셋신호 생성부는,
    상기 POR신호 또는 상기 제1 신호 중 어느 한 신호가 High인 경우 상기 리셋 신호가 High가 되게 하고,
    상기 POR신호 및 상기 제1 신호가 모두 Low인 경우 상기 리셋 신호가 Low가 되도록
    상기 리셋신호를 생성하는 것인
    전원리셋장치.
  8. 제7항에 있어서,
    상기 리셋신호 생성부는,
    상기 POR신호를 인가받는 제1 단자.
    상기 제1 신호를 인가받는 제2 단자 및
    상기 리셋신호를 출력하는 출력단자
    를 포함하는 오알(OR)게이트를 포함하는
    전원리셋장치.
  9. 전원인가가 개시되면 시스템 온 칩을 리셋하기 위한 리셋신호를 발생하는 전원리셋장치에 있어서,
    전원전압을 감지하여 POR신호를 생성하는 전원 감지부;
    일정한 주기의 클럭신호를 생성하는 클럭신호 생성부;
    상기 전원 감지부 및 상기 클럭신호 생성부와 연결되는 리셋 제어부; 및
    N(N은 양수)개의 플립플럽을 포함하고, 상기 전원 감지부 및 리셋 제어부에 연결되어, 상기 클럭신호의 주기의 N배에 해당하는 시간동안 High를 유지하다가 Low로 전환되는 제1 신호를 생성하는 카운터;
    를 포함하며,
    상기 리셋 제어부는,
    상기 클럭신호, 상기 POR신호가 반전된 신호 및 상기 제1 신호가 모두 High인 경우에만 High가 되는 개시신호를 생성하여 상기 카운터에 제공하는 개시신호 생성부; 및
    상기 POR신호 또는 상기 제1 신호 중 어느 한 신호가 High인 경우에 High가 되고, 상기 POR신호 및 상기 제1 신호가 모두 Low인 경우에 Low가 되는 리셋신호를 생성하여 출력하는 리셋신호 생성부;
    를 포함하는
    전원리셋장치.
  10. 제9항에 있어서,
    상기 개시신호 생성부는,
    상기 클럭신호를 인가받는 제1 단자,
    상기 POR신호를 반전하여 인가받는 제2 단자.
    상기 제1 신호를 인가받는 제3 단자 및
    상기 개시신호를 출력하는 출력단자
    를 포함하는 앤드(AND)게이트를 포함하는
    전원리셋장치.
  11. 제9항에 있어서,
    상기 리셋신호 생성부는,
    상기 POR신호를 인가받는 제1 단자.
    상기 제1 신호를 인가받는 제2 단자 및
    상기 리셋신호를 출력하는 출력단자
    를 포함하는 오알(OR)게이트를 포함하는
    전원리셋장치.
KR1020110141458A 2011-12-23 2011-12-23 전원리셋장치 KR101332078B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110141458A KR101332078B1 (ko) 2011-12-23 2011-12-23 전원리셋장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110141458A KR101332078B1 (ko) 2011-12-23 2011-12-23 전원리셋장치

Publications (2)

Publication Number Publication Date
KR20130073552A KR20130073552A (ko) 2013-07-03
KR101332078B1 true KR101332078B1 (ko) 2013-11-22

Family

ID=48987980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110141458A KR101332078B1 (ko) 2011-12-23 2011-12-23 전원리셋장치

Country Status (1)

Country Link
KR (1) KR101332078B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000011219A (ko) * 1998-07-17 2000-02-25 다니구찌 이찌로오, 기타오카 다카시 파워-온리셋트회로및반도체장치
US20060012409A1 (en) 2004-07-15 2006-01-19 Sanjay Wadhwa Power on reset circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000011219A (ko) * 1998-07-17 2000-02-25 다니구찌 이찌로오, 기타오카 다카시 파워-온리셋트회로및반도체장치
US20060012409A1 (en) 2004-07-15 2006-01-19 Sanjay Wadhwa Power on reset circuit

Also Published As

Publication number Publication date
KR20130073552A (ko) 2013-07-03

Similar Documents

Publication Publication Date Title
JP4288011B2 (ja) マルチプルコンポーネントシステムに対するリセットシステム
JP2011159873A (ja) 半導体集積回路及びそれを備えた電圧制御装置
US9537477B2 (en) Semiconductor apparatus capable of converting a frequency of an input clock
JP2012104048A (ja) 半導体装置及び半導体装置におけるリセット制御方法
JP2015530644A (ja) 遅延ロック・ループを使用するメモリ・デバイスのための省電力の装置及び方法
JP2003273716A (ja) パワーオンリセット回路
CN107645288B (zh) 用于产生脉冲的电子电路、方法及电子装置
KR101332078B1 (ko) 전원리셋장치
KR100996176B1 (ko) 반도체 메모리 장치 및 그에 구비되는 지연 고정 루프의 제어 방법
US8841954B2 (en) Input signal processing device
JP2009187258A (ja) 入出力端子共用クロック周波数選択発振回路
JP2007188213A (ja) 半導体集積回路装置
JP5743092B2 (ja) 情報処理システム
JP2014140107A (ja) パルス測定回路及びデータ処理装置
US8773180B2 (en) Device for generating reset signal having sufficient pulse width
US6166574A (en) Circuit for turning on and off a clock without a glitch
JP2964704B2 (ja) クロック停止回路
KR100592188B1 (ko) 에스디램 엑세스를 위한 데이터 인터페이스장치
JP2013182565A (ja) 情報処理装置、マイクロコントローラ、情報処理システム及び情報処理方法
WO2012059986A1 (ja) 遅延測定回路、および遅延測定方法
TWI663836B (zh) 振盪器裝置
TWI656742B (zh) 振盪器裝置
JP3557522B2 (ja) 割込信号生成装置
JP2007251603A (ja) 半導体集積回路
JP6185314B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 6