KR101326933B1 - 발광소자 구동장치 - Google Patents

발광소자 구동장치 Download PDF

Info

Publication number
KR101326933B1
KR101326933B1 KR1020120001994A KR20120001994A KR101326933B1 KR 101326933 B1 KR101326933 B1 KR 101326933B1 KR 1020120001994 A KR1020120001994 A KR 1020120001994A KR 20120001994 A KR20120001994 A KR 20120001994A KR 101326933 B1 KR101326933 B1 KR 101326933B1
Authority
KR
South Korea
Prior art keywords
voltage
light emitting
constant current
switch
emitting device
Prior art date
Application number
KR1020120001994A
Other languages
English (en)
Other versions
KR20130081041A (ko
Inventor
남형식
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Priority to KR1020120001994A priority Critical patent/KR101326933B1/ko
Publication of KR20130081041A publication Critical patent/KR20130081041A/ko
Application granted granted Critical
Publication of KR101326933B1 publication Critical patent/KR101326933B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B63—SHIPS OR OTHER WATERBORNE VESSELS; RELATED EQUIPMENT
    • B63C—LAUNCHING, HAULING-OUT, OR DRY-DOCKING OF VESSELS; LIFE-SAVING IN WATER; EQUIPMENT FOR DWELLING OR WORKING UNDER WATER; MEANS FOR SALVAGING OR SEARCHING FOR UNDERWATER OBJECTS
    • B63C11/00—Equipment for dwelling or working underwater; Means for searching for underwater objects
    • B63C11/02—Divers' equipment
    • B63C11/12—Diving masks
    • B63C11/16—Diving masks with air supply by suction from diver, e.g. snorkels

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Ocean & Marine Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 초기화 구간, 샘플링 구간, 보상 구간에 활성화되며 소스 단자가 데이터 라인에 연결되어 있는 데이터 스위치, 소스 단자, 드레인 단자, 게이트 단자를 구비하며, 정전류를 공급하기 위한 정전류 소자, 상기 데이터 스위치의 드레인 단자와 상기 정전류 소자의 게이트 단자 사이에 연결된 제1 저장소자, 초기화 구간에서 활성화되어 상기 정전류 소자의 드레인 단자에 접지전압을 인가하기 위한 초기화 스위치, 상기 정전류 소자의 게이트 단자와 드레인 단자 사이에 연결되어 있으며 샘플링 구간에서 활성화되는 샘플링 스위치, 샘플링 구간에서 활성화되어 상기 정전류 소자의 소스 단자에 제1 전압을 인가하기 위한 제1전압인가 스위치, 발광구간에서 활성화되어 상기 정전류 소자의 소스 단자에 제2 전압을 인가하기 위한 제2전압인가 스위치, 발광구간에서 활성화되어 상기 정전류 소자로부터의 전류를 발광소자에 인가하기 위한 발광소자 구동 스위치, 상기 발광소자 구동 스위치를 통해 흐르는 전류에 따라 빛을 발광하는 발광소자를 포함하는 발광소자 구동장치를 포함한다.

Description

발광소자 구동장치{OLED DRIVING DEVICE}
본 발명은 발광소자 구동장치에 관한 것으로서, 보다 구체적으로 설명하면, 면적이 작고 전력 소모를 줄일 수 있는 발광소자 구동장치에 관한 것이다.
최근, 정보화시대에 발맞추어, 대량의 정보를 처리하고 이를 표시하는 디스플레이(display) 분야가 급속도로 발전하고 있다. 근대까지 브라운관(cathode-ray tube, CRT)이 디스플레이 장치의 주류를 이루고 발전을 거듭해 왔으나, 현대에 들어 소형화, 경량화, 저소비 전력화 등의 시대상황에 부응하기 위해 평판표시소자(flat panel display)의 필요성이 대두 되었다. 이에 부응하여 개발된 것이 유기전계 발광소자(OLED)이다.
OLED는 형광 또는 인광 유기물 박막에 전류를 흘리면, 전자와 정공이 유기물층에서 결합하면서 빛이 발생하는 원리를 이용한 자체 발광형 디스플레이 장치를 말한다. OLED는 수동형 유기전계 발광소자(Passive Matrix OLED)와 능동형 유기전계 발광소자(Active Matrix OLED)로 나뉜다. PMOLED가 하나의 라인 전체가 한꺼번에 발광해 구동하는 라인 구동방식인데 비해, AMOLED는 발광소자를 개별로 제어하여 한 프레임 동안 유지하는 방식이다. 그래서, 현재는 AMOLED가 더 각광을 받고 있다.
도 1은 종래기술에 따른 AMOLED의 픽셀회로를 포함하는 발광소자 구동장치를 나타낸 구성도이다.
도 1에 도시한 바와 같이, AMOLED의 픽셀회로(1)는, 선택라인(SL, select line)이 게이트에 연결되고 데이터라인(DL, data line)이 소스에 연결되는 선택 트랜지스터(P2)와, 선택 트랜지스터(P2)의 드레인과 내부전압(EVDD) 사이에 배치된 저장캐패시터(Cst)와, 선택 트랜지스터(P2)의 드레인에 게이트가 연결되고 내부전압(EVDD)이 소스에 연결되는 구동 트랜지스터(P1), 및 구동 트랜지스터(P1)와 접지전압 사이에 배치된 발광 소자(D1)를 포함한다.
또한, AMOLED의 픽셀회로(1)를 구동하기 위한 데이터 드라이버(2)는 외부 또는 내부에서 생성된 어드레스(address), 커맨드 및 데이터 등의 제어신호에 응답하여 발광소자(D1)의 밝기를 제어하기 위한 데이터를 데이터라인(DL)에 전달한다. 보다 구체적으로 설명하면, 디지털 회로부(21)는 픽셀회로(1)의 밝기를 제어하기 위한 디지털 신호를 출력하고, 아날로그 회로부(22)는 이를 아날로그 신호로 변환한다. 아날로그 신호는 내부전압(EVDD)과 접지전압 사이의 전압을 가지며, 픽셀회로(1)의 밝기를 제어하기 위한 아날로그 신호가 데이터라인(DL)을 통해 픽셀회로(1)에 전달된다. 픽셀회로(1)에서는 이 아날로그 신호의 전압에 대응되는 전압이 트랜지스터(P1)의 게이트에 인가되어 발광소자(D1)에 흐르는 전류(ID1)를 제어함으로써 발광소자(D1)의 밝기를 제어하게 된다.
내부전압(EVDD)은 구동 트랜지스터(P1)의 문턱전압(threshold voltage)에 의해 결정되는데, 일반적으로 약 10V의 레벨을 갖는다. 한편, 디지털 회로부(21)에 공급되는 전원전압(VDD)은 내부전압(EVDD)보다 낮은 레벨이다.
이와 같은 AMOLED의 픽셀회로와 데이터 드라이버의 동작을 설명하면 다음과 같다. 먼저, 선택라인(SL)을 통해 로우레벨(low level)로 활성화된 선택신호(sel)가 선택 트랜지스터(P2)에 인가되면, 선택 트랜지스터(P2)가 턴온(turn on)하고 데이터라인(DL)으로 밝기 제어를 위한 아날로그 신호(데이터 신호) Vdata가 입력되어 저장 캐패시터(Cst)에 충전된다. 또한, 데이터 신호는 구동 트랜지스터(P1)의 게이트에 인가되어 구동 트랜지스터(P1)를 통해 흐르는 전류(ID1)를 제어하게 된다. 이에 따라 발광 소자(D1)의 밝기가 제어된다.
따라서, 데이터 구동부는 디지털 회로부를 위한 저전압 공정과 아날로그 회로부를 위한 고전압 공정이 필요하며, 특히 고전압 레벨이 높을 수록 같은 특성을 나타내기 위해 더 넓은 면적이 필요하다. 즉, 아날로그 회로부(22)는 전원(EVDD)의 레벨이 약 10V이기 때문에, 큰 사이즈(size, length, width)의 트랜지스터로 설계되어야 한다. 그렇지 않으면, 고전압의 데이터에 의해 트랜지스터가 파괴되기 때문이다. 트랜지스터의 사이즈가 커지면 그만큼 아날로그 회로부(22)의 면적이 커지는 것을 의미하며, 나아가 데이터 드라이버(2)의 면적이 증가하는 것을 의미한다. 또한, 회로가 높은 전원을 필요로 하다는 것은 전력 소모도 많다는 것을 의미한다.
따라서, 현재, 위와 같이 고전압의 데이터로 인한 데이터 드라이버(2)의 면적 증가를 방지하면서 전력 소모를 줄일 수 있는 기술이 필요한 실정이다.
본 발명은 데이터의 전압레벨을 감소시켜, 면적이 작고 전력 소모를 줄일 수 있는 발광소자 구동장치를 제공하는데 목적이 있다.
본 발명은 초기화 구간, 샘플링 구간, 보상 구간에 활성화되며 소스 단자가 데이터 라인에 연결되어 있는 데이터 스위치, 소스 단자, 드레인 단자, 게이트 단자를 구비하며, 제1 전압을 인가받아 정전류를 공급하기 위한 정전류 소자, 상기 데이터 스위치의 드레인 단자와 상기 정전류 소자의 게이트 단자 사이에 연결된 제1 저장소자, 상기 정전류 소자의 게이트 단자와 드레인 단자 사이에 연결되어 있으며 샘플링 구간에서 활성화되는 샘플링 스위치, 발광구간에서 활성화되어 상기 정전류 소자로부터의 전류를 발광소자에 인가하기 위한 발광소자 구동 스위치, 상기 발광소자 구동 스위치를 통해 흐르는 전류에 따라 빛을 발광하는 발광소자를 포함하는 발광소자 구동장치를 포함한다.
또한, 본 발명은 초기화 구간, 샘플링 구간, 보상 구간에 활성화되며 소스 단자가 데이터 라인에 연결되어 있는 데이터 스위치, 소스 단자, 드레인 단자, 게이트 단자를 구비하며, 정전류를 공급하기 위한 정전류 소자, 상기 데이터 스위치의 드레인 단자와 상기 정전류 소자의 게이트 단자 사이에 연결된 제1 저장소자, 초기화 구간에서 활성화되어 상기 정전류 소자의 드레인 단자에 접지전압을 인가하기 위한 초기화 스위치, 상기 정전류 소자의 게이트 단자와 드레인 단자 사이에 연결되어 있으며 샘플링 구간에서 활성화되는 샘플링 스위치, 샘플링 구간에서 활성화되어 상기 정전류 소자의 소스 단자에 제1 전압을 인가하기 위한 제1전압인가 스위치, 발광구간에서 활성화되어 상기 정전류 소자의 소스 단자에 제2 전압을 인가하기 위한 제2전압인가 스위치, 발광구간에서 활성화되어 상기 정전류 소자로부터의 전류를 발광소자에 인가하기 위한 발광소자 구동 스위치, 상기 발광소자 구동 스위치를 통해 흐르는 전류에 따라 빛을 발광하는 발광소자를 포함하는 발광소자 구동장치를 포함한다.
삭제
본 발명의 발광소자 구동장치는 데이터의 전압레벨을 감소시켜, 데이터 드라이버의 아날로그 회로부의 트랜지스터의 사이즈를 감소시킨다. 따라서, 아날로그 회로부의 트랜지스터의 사이즈 감소로, 데이터 드라이버의 면적도 감소시킬 수 있다. 더불어, 데이터의 전압레벨을 감소시켜도 발광소자의 구동전류는 감소되지 않기 때문에, 발광소자 구동장치의 전력 소모를 줄일 수 있는 효과가 있다.
도 1은 종래기술에 따른 AMOLED의 픽셀회로를 포함하는 발광소자 구동장치를 나타낸 구성도이다.
도 2는 본 발명의 일실시예에 따른 발광소자 구동장치를 나타낸 구성도이다.
도 3은 도 2의 선택신호, 샘플링신호, 에미션신호 및 데이터의 레벨을 나타낸 타이밍도이다.
도 4는 본 발명의 다른 실시예에 따른 발광소자 구동장치를 나타낸 구성도이다.
도 5는 도 4의 선택신호, 샘플링신호, 에미션신호, 초기화신호 및 데이터의 레벨을 나타낸 타이밍도이다.
도 6은 데이터의 전압레벨을 나타낸 도면이다.
도 7은 DA변환기의 일예를 나타낸 회로도이다.
도 8는 본 발명의 다른 실시예에 따른 발광소자 구동장치를 나타낸 구성도이다.
도 9는 도 8의 선택신호, 샘플링신호, 에미션신호, 초기화신호 및 데이터의 레벨을 나타낸 타이밍도이다.
도 10은 발광패널의 신호선 연결구조를 보여주는 개념도이다.
본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 2는 본 발명의 일실시예에 따른 발광소자 구동장치를 나타낸 구성도이다.
도 2에 도시된 바와 같이, 발광소자 구동장치는 데이터 드라이버(101)와 픽셀회로(102)를 포함한다.
데이터 드라이버(101)의 디지털 회로부(1011)는 픽셀회로(102)의 밝기를 제어하기 위한 디지털 신호를 출력하고, 아날로그 회로부(1012)는 이를 아날로그 신호로 변환한다. 아날로그 신호는 VDD과 접지전압 사이의 전압을 가지며, 픽셀회로(102)의 밝기를 제어하기 위한 아날로그 신호가 데이터라인(DL)을 통해 픽셀회로(102)에 전달된다.
본 실시예의 데이터 드라이버(101)는 종래기술의 데이터 드라이버보다 낮은 전압레벨 범위를 갖는 데이터(data)를 생성한다. 만약, 종래기술에서 본 실시예와 같이 낮은 전압레벨의 데이터를 생성한다면, 픽셀회로(102) 내 구동 p형(p-type) 트랜지스터의 낮은 전류값을 구현할 수 없다. 하지만, 본 실시예의 픽셀회로(102)는 구동 트랜지스터의 구동력을 보상하는 트랜지스터를 별도로 구성하여 이를 보완한다.
픽셀회로(102)는 제1 내지 제4 스위치 소자(P1~P4), 제1 및 제2 저장 소자(Cst, Cth) 및 발광 소자(D1)를 포함한다. 각 소자들의 구조를 보다 구체적으로 설명하면 다음과 같다.
제2 스위치 소자(P2)는 데이터 스위치로 동작하며, 초기화 구간, 샘플링 구간, 보상 구간에 활성화되며 소스 단자가 데이터 라인(DL)에 연결되어 있다. 구체적으로는 제2 스위치 소자(P2)는 데이터 스위치로서 동작하며, 데이터라인(DL)과 제1 노드(A) 사이에 배치되고, 샘플링 구간 및 보상 구간에 활성화되며 발광 구간에서 비활성화되는 선택신호(sel)에 응답하여 스위칭한다. 이를 위해, 제2 스위치 소자(P2)는 선택신호(sel)를 게이트로 입력받는 PMOS 박막 트랜지스터로 설계될 수 있다. 데이터라인(DL)에는 0V에서 αEVDD 사이의 전압이 인가될 수 있다. 여기에서 α는 1 이하의 값이다.
제1 스위치 소자(P1)는 정전류 전달 스위치로서 동작하며, 소스 단자, 드레인 단자, 게이트 단자를 구비한다. 구체적으로 제1 스위치 소자(P1)는 내부전압(EVDD)과 제3 노드(C) 사이에 배치되고, 제2 노드(B)의 전압레벨에 대응되는 전류가 흐르게 된다. 제1 스위치 소자(P1)는 제2 노드(B)와 게이트가 전기적으로 연결된 PMOS 박막 트랜지스터로 설계될 수 있다.
제3 스위치 소자(P3)는 샘플링 스위치로서 동작하며, 상기 정전류 소자의 게이트 단자와 드레인 단자 사이에 연결되어 있으며 샘플링 구간에서 활성화된다. 구체적으로 제3 스위치 소자(P3)는 제2 노드(B)와 제3 노드(C) 사이에 배치되고, 샘플링 구간에 활성화되며 보상 구간 및 발광 구간에 비활성화되는 샘플링신호(smpl)에 응답하여 스위칭한다. 이를 위해, 제3 스위치 소자(P3)는 샘플링신호(smpl)를 게이트로 입력받는 PMOS 박막 트랜지스터로 설계될 수 있다.
제4 스위치 소자(P4)는 구동 스위치로서 동작하며, 발광구간에서 활성화되어 상기 정전류 소자로부터의 전류를 발광소자에 인가한다. 구체적으로 제4 스위치 소자(P4)는 제3 노드(C)와 발광소자(D1) 사이에 배치되고, 샘플링 구간 및 보상 구간에 비활성화되며 발광 구간에 활성화되는 에미션신호(em)에 응답하여 스위칭한다. 이를 위해, 제4 스위치 소자(P4)는 에미션신호(em)를 게이트로 입력받는 PMOS 박막 트랜지스터로 설계될 수 있다.
제1 저장 소자(Cst)는 제1 노드(A)와 내부전압(EVDD) 사이에 배치되고, 캐패시터로 설계될 수 있다.
제2 저장 소자(Cth)는 제1 노드(A)와 제2 노드(B) 사이에 배치되고, 캐패시터로 설계될 수 있다.
도 3은 도 2의 선택신호(sel), 샘플링신호(smpl), 에미션신호(em) 및 데이터(data)의 레벨을 나타낸 타이밍도이다. 도 3은 설명의 편의를 위하여 T1과 T2 구간에서 각각 EVDD와 Vdata가 인가되는 경우를 보여주고 있으나, 본 실시예에서 실제로는 T1과 T2 구간에서 각각 αEVDD와 αVdata가 인가된다(0<α<1).
도 3에 도시된 바와 같이, 샘플링 구간(T1)에서 선택신호(sel)와 샘플링신호(smpl)는 로우레벨로 활성화되고, 에미션신호(em)는 하이레벨로 비활성화된다. 이어서, 보상 구간(T2)에서는 선택신호(sel)는 로우레벨로 활성화 상태를 유지하고, 샘플링신호(smpl)와 에미션신호(em)는 하이레벨로 비활성화된다. 마지막으로 발광 구간(T3)에서 선택신호(sel)와 샘플링신호(smpl)는 하이레벨로 비활성화되고, 에미션신호(em)는 하이레벨로 활성화된다. 데이터(data)의 레벨은 동작과 연계하여 설명한다.
이와 같은 발광소자 구동장치의 동작을 설명하면 다음과 같다. 이때, 설명의 편의를 위해 데이터라인(DL)에 인가되는 전압 범위는 종래기술과 동일한 내부전압(EVDD)인 것으로 가정한다. 그러나, 본 실시예에서는 내부전압(EVDD)의 α(0<α<1)배의 전압 범위가 데이터라인(DL)에 인가되며, 0~EVDD 범위의 전압이 인가되는 경우의 수식으로부터 α(0<α<1)배의 전압 범위가 인가되는 경우의 수식을 도출할 것이다.
먼저, 샘플링 구간(T1)에서 로우레벨의 선택신호(sel)에 의해 제2 스위치 소자(P2)가 인에이블되어 내부전압(EVDD)의 전압이 제1 노드(A)에 전달된다. 동시에, 로우레벨의 샘플링신호(smpl)에 의해 제3 스위치 소자(P3)가 인에이블되고, 하이레벨의 에미션신호(em)에 의해 제4 스위치 소자(P4)가 디스에이블된다. 이와 같은 각 스위치 소자(P1, P3, P4)의 동작에 의해 제2 노드(B)의 레벨은 EVDD-|Vth1|가 된다. 여기서, Vth1는 제1 스위치 소자(P1)의 문턱전압(threshold voltage)이다. 따라서, 제2 저장 소자(Cth)의 양단 전압은 |Vth1|가 된다.
다음으로, 보상 구간(T2)에서 하이레벨로 천이하는 샘플링신호(smpl)에 의해 제3 스위치 소자(P3)가 디스에이블되고, 데이터라인(DL)에는 원하는 구동전압 Vdata가 인가된다. 이에 따라 제1 노드(A)에는 제2 스위치 소자(P2)를 통해 구동전압 Vdata가 인가된다. 이때, 제2 저장 소자(Cth)의 전압 레벨이 |Vth1|이기 때문에, 제2 노드(B)는 Vdata - |Vth1|가 되어 제1 스위치 소자(P1)의 게이트-소스(gate-source) 전압은 EVDD - Vdata + |Vth1|가 된다.
다음으로, 발광 구간(T3)에서 하이레벨로 천이하는 선택신호(sel)에 의해 제2 스위치 소자(P2)가 디스에이블되고, 로우레벨로 천이하는 에미션 신호(em)에 의해 제4 스위치 소자(P4)는 인에이블되고, 발광 소자(D1)에는 구동전류(ID1)가 흐르게 된다.
구동전류(ID1)은 수학식1에 의해 도출된다.
Figure 112012001698034-pat00001
수학식 1에서 알 수 있는 것처럼, 구동전류(ID1)는 |Vth1|에 영향을 받지 않게 된다.
한편, 발광 소자(D1)를 구동하기 위해 공급된 데이터라인(DL)의 레벨을 각 구간별로 정리하면, 샘플링 구간(T1)에서 데이터(data)는 내부전압(EVDD) 레벨이고, 보상 구간(T2)에서는 Vdata 레벨이며, 발광 구간(T3)에서는 다시 내부전압(EVDD) 레벨이 된다.
이와 같은 본 실시예의 발광소자 구동장치와 종래기술의 발광소자 구동장치를 비교해 보면, 종래기술의 발광소자 구동장치는 데이터의 레벨에서 구동 트랜지스터의 문턱전압을 감한 값으로 발광 소자를 구동하였다. 때문에, 높은 데이터의 전압 레벨을 필요로 하였다. 하지만, 본 실시예의 발광소자 구동장치는 종래기술의 구동 트랜지스터에 대응하는 제1 스위치 소자(P1)의 문턱전압이 발광 소자(D1)를 구동하기 위한 구동전류(ID1)에 영향을 미치지 않기 때문에 데이터의 전압레벨을 하강시킬 수 있다. 즉, 본 실시예의 아날로그 회로부(1012)처럼 내부전압(EVDD)보다 낮은 레벨의 전원전압을 사용할 수 있다. 또한, 아날로그 회로부(1012)에 인가되는 전압을 디지털 회로부(1011)에 인가되는 전압과 동일한 전압으로 사용하면 하나의 공정으로 디지털 회로부와 아날로그 회로부를 구현할 수 있으므로 드라이버 IC의 제조원가를 더욱더 낮출 수 있다.
즉, 본 실시예에서는 도 2에서 볼 수 있는 것처럼 데이터라인(DL)에 인가되는 전압레벨을 내부전압(EVDD)보다 낮은 αEVDD로 인가한다. 이 경우에, 샘플링 구간(T1)에서 제2 저장 소자(Cth)는 |Vth1|-(1-α)EVDD를 저장한다. 이어서, 보상 구간(T2)에는 데이터라인(DL)에 종래기술의 Vdata가 아닌 αVdata가 인가되고, 제2 노드(B)의 레벨은 (1-α)EVDD + Vdata - |Vth1|가 된다. 결과적으로, 발광 구간(T3)에서 발광 소자(D1)에 흐르는 구동전류(I'D1)는 수학식2와 같이 되어, k'P1이 kP1과 동일하다면 발광 소자(D1)에 흐르는 구동전류(I'D1)는 종래기술에서의 구동전류(ID1)에 비해 α2배의 전류가 흐르게 된다. 또한, 앞서 설명한 바와 같이 제1 스위치 소자(P1)의 문턱전압(Vth1)에 영향을 받지 않게 된다.
Figure 112012001698034-pat00002
따라서, 본 실시예의 발광소자 구동장치는 데이터라인에 인가되는 전압레벨을 감소시킬 수 있기 때문에, 데이터 드라이버(101)의 아날로그 회로부(1012)의 트랜지스터의 사이즈를 감소시킬 수 있다. 그리고, 아날로그 회로부(1012)의 트랜지스터의 사이즈 감소로, 데이터 드라이버(101)의 면적도 감소시킬 수 있다.
한편, 수학식2에서, k'P1이 kP1과 동일하다면 발광 소자(D1)에 흐르는 구동전류(I'D1)는 종래기술에서의 구동전류(ID1)에 비해 α2배의 전류가 흐르게 되어, 종래기술에 비해 적은 양의 전류가 흐르게 된다. 따라서, 발광 소자(D1)에 종래기술과 동일한 구동전류(ID1)를 흘려주기 위해서는 제2 스위치 소자(P2)의 채널폭(channel width)를 1/α2배 만큼 증가시켜야 한다. 하지만, 아날로그 회로부(1012)의 트랜지스터 사이즈 감소라는 장점을 감안하면 제2 스위치 소자(P2) 하나의 채널폭 상승은 충분히 만회된다. 더불어, 데이터라인에 인가되는 전압레벨을 감소시켜도 발광 소자(D1)의 구동전류(I'D1)를 종래와 동일한 전류로 구현할 수 있으므로, 발광소자 구동장치의 전력 소모를 절감할 수 있는 효과가 있다.
도 4는 본 발명의 다른 실시예에 따른 발광소자 구동장치를 나타낸 구성도이다.
도 4에 도시된 바와 같이, 발광소자 구동장치는 데이터 드라이버(201)와 픽셀회로(202)를 포함한다.
데이터 드라이버(201)의 디지털 회로부(2011)는 픽셀회로(202)의 밝기를 제어하기 위한 디지털 신호를 출력하고, 아날로그 회로부(2012)는 이를 아날로그 신호로 변환한다. 아날로그 신호는 보상구간에서 EVDD/2과 접지전압(0V) 사이의 전압을 가지며, 픽셀회로(202)의 밝기를 제어하기 위한 아날로그 신호 Vdata가 보상구간에서 데이터라인(DL)을 통해 픽셀회로(202)에 전달된다. 또한, 초기화구간과 샘플링 구간에서는 데이터라인(DL)에 0V 또는 EVDD/2가 인가되어, 보상구간에서 제2 노드(B)에 인가되는 전압(VB)의 범위를 결정하게 된다.
이와 같이 본 실시예의 데이터 드라이버(201)는 종래기술의 데이터 드라이버보다 낮은 전압레벨 범위의 아날로그 신호를 생성한다. 즉, 종래기술의 내부전압(EVDD) 범위보다 낮은 제1 내부전압(EVDD/2) 범위의 아날로그 신호를 생성하여 데이터라인(DL)에 인가한다. 만약, 종래기술에서 본 실시예와 같이 낮은 전압레벨의 데이터를 생성할 경우, 픽셀회로(202) 내 구동 트랜지스터의 구동력이 떨어져 정상적으로 발광 소자를 구동시킬 수 없다. 하지만, 본 실시예의 픽셀회로(202)는 구동 트랜지스터의 구동력을 보상하는 회로를 별도로 구성하여 이를 보완한다.
픽셀회로(202)는 제1 내지 제7 스위치 소자(P1~P7), 제1 및 제2 저장 소자(Cst, Cth) 및 발광 소자(D1)를 포함한다. 각 소자들의 구조를 보다 구체적으로 설명하면 다음과 같다.
제2 스위치 소자(P2)는 데이터 스위치로 동작하며, 초기화 구간, 샘플링 구간, 보상 구간에 활성화되며 소스 단자가 데이터 라인에 되어 있다. 구체적으로, 제2 스위치 소자(P2)는 데이터라인(DL)과 제1 노드(A) 사이에 배치되고, 초기화 구간, 샘플링 구간 및 보상 구간에 활성화되며 발광 구간에서 비활성화되는 선택신호(sel)에 응답하여 스위칭한다. 이를 위해, 제2 스위치 소자(P2)는 선택신호(sel)를 게이트로 입력받는 PMOS 박막 트랜지스터로 설계될 수 있다.
여기서, 데이터 라인에는 초기화 구간 및 샘플링 구간에 0V 또는 제1 내부전압(EVDD/2)이 인가되고, 보상구간에 0V와 제1 내부전압(EVDD/2) 사이의 Vdata 전압이 인가되며, 발광구간에 상기 발광소자에 흐르는 전류는, 상기 샘플링 구간에서 데이터 라인(DL)에 0V가 인가된 경우에는 제1 내부전압(EVDD/2)에서 Vdata를 뺀 전압에 대응되는 전류가 흐르며, 상기 샘플링 구간에 상기 데이터 라인에 제1 내부전압(EVDD/2)이 인가된 경우에는 제2 내부전압(EVDD)에서 Vdata를 뺀 전압에 대응되는 전류가 흐른다. 제1 내부전압(EVDD/2)은 제2 내부전압(EVDD)의 1/2이다.
제5 스위치 소자(P5)는 제2 전압인가 스위치로 동작하며, 발광구간에서 활성화되어 정전류 소자(P1)의 소스 단자에 제2 내부전압(EVDD)을 인가한다. 구체적으로, 제5 스위치 소자(P5)는 제2 내부전압(EVDD)과 제4 노드(D) 사이에 배치되고, 초기화 구간, 샘플링 구간 및 보상 구간에 비활성화되며 발광 구간에서 활성화되는 에미션신호(em)에 응답하여 스위칭한다. 이를 위해, 제5 스위치 소자(P5)는 에미션신호(em)를 게이트로 입력받는 PMOS 박막 트랜지스터로 설계될 수 있다.
제6 스위치 소자(P6)는 제1 전압인가 스위치로 동작하며, 샘플링 구간에서 활성화되어 정전류 소자(P1)의 소스 단자에 제1 내부전압(EVDD/2)을 인가한다. 구체적으로는 제6 스위치 소자(P6)는 제1 내부전압(EVDD/2)과 제4 노드(D) 사이에 배치되고, 초기화 구간에 비활성화되고 샘플링 구간에 활성화되며 보상 구간 및 발광 구간에 비활성되는 샘플링 신호(smpl)에 응답하여 스위칭한다. 이를 위해, 제6 스위치 소자(P6)는 샘플링신호(smpl)를 게이트로 입력받는 PMOS 박막 트랜지스터로 설계될 수 있다.
제1 스위치 소자(P1)는 정전류 소자로 동작하며, 소스 단자, 드레인 단자, 게이트 단자를 구비하며, 정전류를 공급한다. 구체적으로는 제1 스위치 소자(P1)는 제4 노드(D)와 제3 노드(C) 사이에 배치되고, 제2 노드(B)의 전압레벨에 따라 스위칭한다. 이를 위해, 제1 스위치 소자(P1)는 제2 노드(B)에 게이트가 전기적으로 연결된 PMOS 박막 트랜지스터로 설계될 수 있다.
제3 스위치 소자(P3)는 샘플링 스위치로 동작하며, 정전류 소자(P1)의 게이트 단자와 드레인 단자 사이에 연결되어 있으며 샘플링 구간에서 활성화된다. 구체적으로는 제3 스위치 소자(P3)는 제2 노드(B)와 제3 노드(C) 사이에 배치되고, 샘플링신호(smpl)에 응답하여 스위칭한다. 이를 위해, 제3 스위치 소자(P3)는 샘플링신호(smpl)를 게이트로 입력받는 PMOS 박막 트랜지스터로 설계될 수 있다.
제4 스위치 소자(P4)는 구동 스위치로 동작하며, 발광구간에서 활성화되어 정전류 소자(P1)로부터의 전류를 발광소자(D1)에 인가한다. 구체적으로는 제4 스위치 소자(P4)는 제3 노드(C)와 발광소자(D1) 사이에 배치되고, 에미션신호(em)에 응답하여 스위칭한다. 이를 위해, 제4 스위치 소자(P4)는 에미션신호(em)를 게이트로 입력받는 PMOS 박막 트랜지스터로 설계될 수 있다.
제7 스위치 소자(P7)는 초기화 스위치로 동작하며, 초기화 구간에서 활성화되어 정전류 소자(P1)의 드레인 단자에 접지전압을 인가한다. 구체적으로는 제7 스위치 소자(P7)는 제3 노드(C)와 접지전압(VSS) 사이에 배치되고, 초기화구간에 활성화되며 샘플링 구간, 보상 구간 및 발광 구간에 비활성화되는 초기화신호(init)에 응답하여 스위칭한다. 이를 위해, 제7 스위치 소자(P7)는 초기화신호(init)를 게이트로 입력받는 PMOS 박막 트랜지스터로 설계될 수 있다.
제1 저장 소자(Cst)는 제1 노드(A)와 제2 내부전압(EVDD) 사이에 배치되고, 캐패시터로 설계될 수 있다.
제2 저장 소자(Cth)는 제1 노드(A)와 제2 노드(B) 사이에 배치되고, 캐패시터로 설계될 수 있다.
발광 소자(D1)는 제5 노드(nd5)와 접지전압(VSS) 사이에 배치되며, OLED(Organic Light Emitting Diode) 등의 발광 다이오드로 설계될 수 있다.
도 5는 도 4의 선택신호(sel), 샘플링신호(smpl), 에미션신호(em), 초기화신호(init) 및 데이터라인(DL)의 레벨을 나타낸 타이밍도이다.
도 5에 도시된 바와 같이, 초기화 구간(①)에서 선택신호(sel)와 초기화신호(init)는 로우레벨로 활성화되고, 샘플링신호(smpl)와 에미션신호(em)는 하이레벨로 비활성화된다. 이어서, 샘플링 구간(②)에서는 선택신호(sel)와 샘플링신호(smpl)는 로우레벨로 활성화되고, 초기화신호(init)와 에미션신호(em)는 하이레벨로 비활성화된다. 이어서, 보상 구간(③)에서는 선택신호(sel)는 로우레벨로 활성화 상태를 유지하고, 샘플링신호(smpl)와 초기화신호(init) 및 에미션신호(em)는 하이레벨로 비활성화된다. 마지막으로 발광 구간(④)에서 선택신호(sel)와 샘플링신호(smpl) 및 초기화신호(init)는 하이레벨로 비활성화되고, 에미션신호(em)는 하이레벨로 활성화된다. 데이터라인 신호(data)의 레벨은 구동동작과 연계하여 후술한다.
이와 같은 발광소자 구동장치의 동작을 설명하면 다음과 같다.
먼저, 초기화 구간(①)에서 로우레벨의 초기화신호(init)에 의해 제7 스위치 소자(P7)가 인에이블되어 제3 노드(C)를 접지전압(VSS)으로 초기화한다. 한편, 초기화 구간은 전 라인의 선택신호(sel)를 이용하여 구동할 수도 있다. 이에 대해서는 실시예 4에서 설명한다.
샘플링 구간(②)에서 로우레벨의 선택신호(sel)에 의해 제2 스위치 소자(P2)가 인에이블되어 데이터라인의 전압 Vds가 제1 노드(A)에 전달된다. 동시에, 로우레벨의 샘플링신호(smpl)에 의해 제6 스위치 소자(P6)와 제3 스위치 소자(P3)가 인에이블되고, 하이레벨의 에미션신호(em)에 의해 제5 스위치 소자(P5)와 제4 스위치 소자(P4)가 디스에이블된다. 이와 같은 각 스위치 소자의 동작에 의해 제2 노드(B)의 레벨은 EVDD/2-|Vth1|가 된다. 여기서, Vth1는 제1 스위치 소자(P1)의 문턱전압이다. 샘플링 구간(②)에서 데이터라인(DL)에는 Vds가 인가되므로 제1 노드(A)에는 Vds가 인가되어, 제2 저장 소자(Cth)에 저장되는 전압(VAB)는 수학식3과 같이 표현할 수 있다.
Figure 112012001698034-pat00003
다음으로, 보상 구간(③)에서 하이레벨로 천이하는 샘플링신호(smpl)에 의해 제6 스위치 소자(P6)와 제3 스위치 소자(P3)가 디스에이블된다. 보상 구간(③)에서 데이터라인(DL)에는 0V에서 EVDD/2 사이의 전압을 갖는 Vdata가 인가되며, 제1 스위치 소자(P1)의 게이트 전압(VB)은 샘플링 구간(②)에서 데이터라인(DL)에 인가된 전압 Vds에 따라 수학식 4와 같이 2종류의 값을 가지게 된다.
Figure 112012001698034-pat00004
즉, 샘플링 구간(②)에서 데이터라인(DL)에 인가된 전압 Vds가 OV인 경우, 도 6을 참조하면, 제2 노드(B)의 전압(VB)은 EVDD/2-|Vth1|에서 EVDD-|Vth1| 사이의 값을 갖게 된다. 즉, Vdata가 최저값인 0V라면 VB=EVDD/2-|Vth1|가 되고, Vdata가 최고값인 EVDD/2라면 VB=EVDD-|Vth1|이 되어 제2 노드(B)의 전압(VB)은 Vdata 값에 따라 EVDD/2-|Vth1|에서 EVDD-|Vth1| 사이의 값을 갖게 되는 것이다. 이는 수학식 4의 Vds=0인 경우에 해당하고, 이에 따라 수학식 5에서 Vds=0인 경우의 전류가 발광 소자(D1)에 흐르게 된다.
한편, 샘플링 구간(②)에서 데이터라인(DL)에 인가된 전압 Vds가 EVDD/2인 경우에는, 도 6을 참조하면, 제2 노드(B)의 전압(VB)은 -|Vth1|에서 EVDD/2-|Vth1| 사이의 값을 갖게 된다. 즉, Vdata가 최저값인 0V라면 VB=-|Vth1|이며, Vdata가 최고값인EVDD/2라면 VB=EVDD/2-|Vth1|이 되어 제2 노드(B)의 전압(VB)은 Vdata 값에 따라 -|Vth1|에서 EVDD/2-|Vth1| 사이의 값을 갖게 되는 것이다. 이는 수학식 4의 Vds=EVDD/2인 경우에 해당하고, 이에 따라 수학식 5에서 Vds=EVDD/2인 경우의 전류가 발광 소자(D1)에 흐르게 된다.
다음으로, 발광 구간(④)에서 하이레벨로 천이하는 선택신호(sel)에 의해 제2 스위치 소자(P2)가 디스에이블되고, 로우레벨로 천이하는 에미션 신호(em)에 의해 제4 스위치 소자(P4)는 인에이블된다. 따라서, 발광 소자(D1)에는 구동전류(ID1)가 흐르게 된다. 앞서, 보상 구간(③)에서 제1 스위치 소자(P1)의 게이트 전압(VB)이 2종류로 생성되기 때문에 구동전류(ID1)도 수학식 5와 같이 2종류로 주어진다.
Figure 112012001698034-pat00005
결과적으로, 본 실시예에서는 샘플링 구간에 인가되는 데이터라인의 전압(Vds)에 따라 도 6에서와 같이 제1 스위치 소자의 게이트 전압(VB)의 2가지의 변화 영역 중의 하나를 선택한 후에 Vdata를 이용하여 선택된 영역 내에서의 오프셋을 선택할 수 있으므로, 종래보다 좁은 데이터 전압의 범위, 즉 0~EVDD/2으로도 게이트 전압(VB)의 변화 범위를 0~EVDD 사이로 얻을 수 있으므로, 종래 기술에서 데이터 전압의 범위가 0~EVDD일 때와 동일한 효율로 발광 소자(D1)를 발광시킬 수 있다. 앞선 실시예는 제2 스위치 소자(P2)의 채널폭을 상승시켜야 하는 단점이 있으나, 본 실시예는 제2 스위치 소자(P2)의 채널폭을 키울 필요가 없는 구조이다.
또한, 본 실시예는 데이터라인에 인가되는 전압 레벨을 감소시켜, 데이터 드라이버(201) 내 아날로그 회로(2012)의 면적을 감소시킬 수 있다. 특히, 아날로그 회로(2012) 내 DA변환기(digital to analog convert)의 크기를 감소시킬 수 있다. 또한, 전압이 1/2로 낮아지기 때문에 전력 절감의 효과도 얻을 수 있다.
실시예 3에서는 픽셀회로로서 실시예 1에서의 픽셀회로(102)가 사용되며, 구동 타이밍도 실시예 1의 경우와 같다. 다만, 실시예 1의 샘플링 구간(T1)에서 데이터라인에는 Vds가 인가되며, 이때 제2 저장 소자(Cth)에 저장되는 VAB 전압은 수학식 6과 같다.
Figure 112012001698034-pat00006
따라서, 보상 구간(T2)에서 데이터라인(DL)에 Vdata가 인가될 때, 제2 노드(B)의 전압 VB는 다음과 같다.
Figure 112012001698034-pat00007
따라서, 샘플링 구간(T1)에 데이터라인(DL)에 인가되는 전압(Vds)으로 내부전압(EVDD) 범위 내에서의 다수의 영역 중의 하나를 결정하고, 결정된 영역 내에서의 전압 오프셋을 Vdata로 나타내면 - 즉, MSB(Most Significant Bit)는 Vds로, LSB(Least Significant Bit)는 Vdata로 나타내면 - DA변환기의 저항 개수는 감소될 수 있다. 또한, MSB 전압과 LSB 전압의 합을 발광소자 구동장치에서 구현할 수 있기 때문에, 드라이버 IC 내에 캐패시터가 필요 없으므로 드라이버 IC의 면적을 감소시킬 수 있다.
도 7은 DA변환기를 나타낸 회로도이다.
도 7에 도시된 바와 같이, DA변환기는 전압분배부(301), 선택부(302) 및 전압유지부(303)를 포함한다.
전압분배부(301)는 복수의 저항을 이용하여 내부전압을 레벨이 서로 다른 복수의 전압으로 출력하고, 선택부(302)는 선택신호(D(11:6), D(5:0))를 이용하여 상기 복수의 전압 중의 하나를 선택하며, 전압유지부(303)는 선택된 전압의 레벨을 유지하여 데이터라인(DL)으로 출력한다.
도 7에서 전압분배부(301)는 MSB 선택을 위하여 내부전압(EVDD)을 64 단계로 균등하게 나눈 64 종류의 MSB 전압(VM(0)~VM(63))을 출력하고 있다. 또한, 전압분배부(301)는 LSB 선택을 위하여 단위 MSB 전압(VM(63))(= EVDD/64)을 64단계로 균등하게 나눈 64 종류의 LSB 전압(VL(0)~VL(63))을 출력하고 있다.
선택부(302)는 상기 복수의 전압 중 어느 하나를 선택하기 위해, 제1 멀티플렉서 및 제2 멀티플렉서를 포함하고, 제1 멀티플렉서와 제2 멀티플렉서의 출력 중 어느 하나를 선택하기 위한 제1 및 제2 스위치(SW1, SW2)를 포함한다. 여기서, 제1 스위치(SW1)는 샘플링 구간(T1)에서 연결되어 Vds(MSB)의 값을 결정한다. 그리고, 제2 스위치(SW2)는 보상 구간(T2)에서 연결되어 Vdata(LSB)의 값을 결정한다.
그러면 보상구간(T2)에서 VB는 수학식 8과 같이 표현된다.
Figure 112012001698034-pat00008
이와 같이 샘플링 구간에서는 MSB에 해당하는 전압(VMSB)을 출력하고, 보상구간에서는 LSB에 해당하는 전압(VLSB)을 출력하도록 함으로써 정전류 소자의 게이트에 인가되는 전압(VB)을 정밀하게 제어할 수 있다.
한편, 종래 기술에서는 선택신호(D<0:11>)가 12비트(bit)일 경우, DA변환기는 212 = 4096개의 저항이 필요하지만, 본 실시예에서는 128개의 저항만이 필요하다.
다음으로 도 8 내지 도 10을 참조하여 본 발명의 실시예 4를 설명한다. 실시예 4는 실시예 2의 회로도(도 4 참조)에서 초기화신호(init) 대신에 전 라인의 선택신호(sel[n-1])를 이용하여 구동하는 경우이다.
도 8은 도 4와 회로 구성은 동일하지만, 제7 스위칭 소자(P7)에 초기화신호(init) 대신에 전 라인의 선택신호(sel[n-1])가 연결되어 있는 점이 다르다. 회로의 구성이 동일하므로 각 구성요소의 동작도 동일하며, 따라서 회로 동작에 관한 상세한 설명은 생략한다.
도 9는 도 8의 선택신호, 샘플링신호, 에미션신호, 초기화신호 및 데이터의 레벨을 나타낸 타이밍도이다.
도 9와 실시예 2의 도 5를 비교하면, 본 실시예에서는 실시예 2의 초기화신호(init) 대신에 전 라인의 선택신호(sel[n-1])가 사용되고 있음을 알 수 있다.
전 라인의 선택신호란, 매트릭스 형태로 구성된 발광패널에서 다수의 라인 단위로 데이터 구동이 일어나는데, 이러한 다수의 라인 중에서 바로 전에 구동이 된 라인을 말한다. 이를 도 10을 참조하여 좀더 상세히 설명한다. 도 10은 발광패널의 신호선 연결구조를 보여주는 개념도이다.
도 10에서 볼 수 있는 것처럼, 발광소자들이 매트릭스 형태로 배치된 발광패널(10)에는 세로(column)로는 데이터 드라이버(20)로부터의 데이터 라인이, 가로(line)로는 라인 드라이버(30)로부터의 구동라인들이 연결되며, 데이터 드라이버(20)에서 출력하는 데이터가 다수의 라인 중에서 라인 드라이버(30)에 의해 구동되는 라인 상의 발광소자들에게 인가됨으로써 해당 라인 상의 발광소자들이 구동되고, 이를 모든 라인에 대해서 반복함으로써 모든 발광소자들을 구동하도록 구성되어 있다.
본 실시예에서는 이러한 구성에서 초기화신호(init) 대신에 전 라인의 선택신호(sel[n-1])가 사용되는 것이다.
따라서, 도 9에서 전 라인의 선택신호(sel[n-1])와 현재 라인의 선택신호(sel[n])의 길이는 같다. 또한, 현재 라인이 현재 라인의 선택신호(sel[n])에 의해 선택되어 구동되는 동안에 동일한 신호가 다음 라인의 초기화신호로서 사용된다. 즉, 현 라인을 구동하는 동안에 동시에 다음 라인의 초기화가 진행되는 것이다. 즉, 도 9에서 초기화 구간(①)의 Vds 및 Vdata는 전 라인을 위한 데이터 신호이며, 샘플링 구간(②)의 Vds 및 보상구간(③)의 Vdata는 현재 라인을 위한 데이터 신호이다.
한편, 에미션신호(em[n])는 초기화 구간(①) 직전까지 로우(low) 상태를 유지하는데, 초기화 구간(①)은 전 라인의 구동 구간과 동일하므로 현 라인의 발광구간은 전 라인의 구동 전까지가 된다.
한편, 도 9에서는 초기화구간(①)과 샘플링 구간(②) 사이에 짧은 구간이 그려져 있는데, 이는 선택신호(sel[n]) 및 샘플링신호(smpl[n])를 인가하기 전에 Vds를 먼저 인가하는 것을 나타나기 위한 것이지만, 선택신호(sel[n]) 및 샘플링신호(smpl[n])의 인가와 동시에 Vds를 인가하도록 구성하는 것도 가능하다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
101, 201 데이터 드라이버
102, 202 픽셀회로
301 전압분배부
302 선택부
303 전압유지부

Claims (16)

  1. 초기화 구간, 샘플링 구간, 보상 구간에 활성화되며 소스 단자가 데이터 라인에 연결되어 있는 데이터 스위치;
    소스 단자, 드레인 단자, 게이트 단자를 구비하며, 제1 전압을 인가받아 정전류를 공급하기 위한 정전류 소자;
    상기 데이터 스위치의 드레인 단자와 상기 정전류 소자의 게이트 단자 사이에 연결된 제1 저장소자;
    상기 데이터 스위치의 드레인 단자와 제2전압 사이에 연결된 제2 저장 소자;
    상기 정전류 소자의 게이트 단자와 드레인 단자 사이에 연결되어 있으며 샘플링 구간에서 활성화되는 샘플링 스위치;
    발광구간에서 활성화되어 상기 정전류 소자로부터의 전류를 발광소자에 인가하기 위한 발광소자 구동 스위치;
    상기 발광소자 구동 스위치를 통해 흐르는 전류에 따라 빛을 발광하는 발광소자
    를 포함하는 발광소자 구동장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 데이터 라인을 통해 전달되는 데이터는 상기 제1 전압보다 레벨이 낮은 것을 특징으로 하는 발광소자 구동장치.
  4. 초기화 구간, 샘플링 구간, 보상 구간에 활성화되며 소스 단자가 데이터 라인에 연결되어 있는 데이터 스위치;
    소스 단자, 드레인 단자, 게이트 단자를 구비하며, 정전류를 공급하기 위한 정전류 소자;
    상기 데이터 스위치의 드레인 단자와 상기 정전류 소자의 게이트 단자 사이에 연결된 제1 저장소자;
    초기화 구간에서 활성화되어 상기 정전류 소자의 드레인 단자에 접지전압을 인가하기 위한 초기화 스위치;
    상기 정전류 소자의 게이트 단자와 드레인 단자 사이에 연결되어 있으며 샘플링 구간에서 활성화되는 샘플링 스위치;
    샘플링 구간에서 활성화되어 상기 정전류 소자의 소스 단자에 제1 전압을 인가하기 위한 제1전압인가 스위치;
    발광구간에서 활성화되어 상기 정전류 소자의 소스 단자에 제2 전압을 인가하기 위한 제2전압인가 스위치;
    발광구간에서 활성화되어 상기 정전류 소자로부터의 전류를 발광소자에 인가하기 위한 발광소자 구동 스위치;
    상기 발광소자 구동 스위치를 통해 흐르는 전류에 따라 빛을 발광하는 발광소자
    를 포함하는 발광소자 구동장치.
  5. 제 4 항에 있어서,
    상기 데이터 스위치의 드레인 단자와 제2전압 사이에 연결된 제2 저장 소자를 더 구비하는 발광소자 구동장치.
  6. 제 5 항에 있어서,
    상기 데이터 라인에는 초기화 구간 및 샘플링 구간에 0V 또는 제1 전압이 인가되고, 보상구간에 0V와 제1 전압 사이의 Vdata 전압이 인가되며, 발광구간에 상기 발광소자에 흐르는 전류는, 상기 샘플링 구간에 상기 데이터 라인에 0V가 인가된 경우에는 제1 전압에서 Vdata를 뺀 전압에 대응되는 전류가 흐르며, 상기 샘플링 구간에 상기 데이터 라인에 제1 전압이 인가된 경우에는 상기 제2 전압에서 Vdata를 뺀 전압에 대응되는 전류가 흐르는 것을 특징으로 하는 발광소자 구동장치.
  7. 제 4 항에 있어서,
    상기 데이터 라인을 통해 전달되는 데이터는 상기 제1 전압보다 레벨이 낮은 것을 특징으로 하는 발광소자 구동장치.
  8. 제 4 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제1 전압은 상기 제2 전압의 1/2인 것을 특징으로 하는 발광소자 구동장치.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 샘플링 구간과 보상 구간에 걸쳐 인에이블되는 선택신호에 의해 활성화되며 소스 단자가 데이터 라인에 연결되어 있는 데이터 스위치;
    소스 단자, 드레인 단자, 게이트 단자를 구비하며, 정전류를 공급하기 위한 정전류 소자;
    상기 데이터 스위치의 드레인 단자와 상기 정전류 소자의 게이트 단자 사이에 연결된 제1 저장소자;
    초기화 구간에서 전 라인의 선택신호에 의해 활성화되어 상기 정전류 소자의 드레인 단자에 접지전압을 인가하기 위한 초기화 스위치;
    상기 정전류 소자의 게이트 단자와 드레인 단자 사이에 연결되어 있으며 샘플링 구간에서 활성화되는 샘플링 스위치;
    샘플링 구간에서 활성화되어 상기 정전류 소자의 소스 단자에 제1 전압을 인가하기 위한 제1전압인가 스위치;
    발광구간에서 활성화되어 상기 정전류 소자의 소스 단자에 제2 전압을 인가하기 위한 제2전압인가 스위치;
    발광구간에서 활성화되어 상기 정전류 소자로부터의 전류를 발광소자에 인가하기 위한 발광소자 구동 스위치;
    상기 발광소자 구동 스위치를 통해 흐르는 전류에 따라 빛을 발광하는 발광소자
    를 포함하는 발광소자 구동장치.
  13. 제 12 항에 있어서,
    상기 데이터 스위치의 드레인 단자와 제2전압 사이에 연결된 제2 저장 소자를 더 구비하는 발광소자 구동장치.
  14. 제 13 항에 있어서,
    상기 데이터 라인에는 샘플링 구간에 0V 또는 제1 전압이 인가되고, 보상구간에 0V와 제1 전압 사이의 Vdata 전압이 인가되며, 발광구간에 상기 발광소자에 흐르는 전류는, 상기 샘플링 구간에 상기 데이터 라인에 0V가 인가된 경우에는 제1 전압에서 Vdata를 뺀 전압에 대응되는 전류가 흐르며, 상기 샘플링 구간에 상기 데이터 라인에 제1 전압이 인가된 경우에는 상기 제2 전압에서 Vdata를 뺀 전압에 대응되는 전류가 흐르는 것을 특징으로 하는 발광소자 구동장치.
  15. 제 12 항에 있어서,
    상기 데이터 라인을 통해 전달되는 데이터는 상기 제1 전압보다 레벨이 낮은 것을 특징으로 하는 발광소자 구동장치.
  16. 제 12 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 제1 전압은 상기 제2 전압의 1/2인 것을 특징으로 하는 발광소자 구동장치.
KR1020120001994A 2012-01-06 2012-01-06 발광소자 구동장치 KR101326933B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120001994A KR101326933B1 (ko) 2012-01-06 2012-01-06 발광소자 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120001994A KR101326933B1 (ko) 2012-01-06 2012-01-06 발광소자 구동장치

Publications (2)

Publication Number Publication Date
KR20130081041A KR20130081041A (ko) 2013-07-16
KR101326933B1 true KR101326933B1 (ko) 2013-11-11

Family

ID=48992907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120001994A KR101326933B1 (ko) 2012-01-06 2012-01-06 발광소자 구동장치

Country Status (1)

Country Link
KR (1) KR101326933B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110942743B (zh) 2019-12-26 2021-04-13 云谷（固安）科技有限公司 像素电路的驱动方法、显示面板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050007658A (ko) * 2003-07-11 2005-01-21 한국전자통신연구원 저전력/고집적 소스 드라이버 및 그를 구비한 전류형 능동구동 유기 ｅｌ장치
KR20110113333A (ko) * 2010-04-09 2011-10-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법
KR20110122410A (ko) * 2010-05-04 2011-11-10 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050007658A (ko) * 2003-07-11 2005-01-21 한국전자통신연구원 저전력/고집적 소스 드라이버 및 그를 구비한 전류형 능동구동 유기 ｅｌ장치
KR20110113333A (ko) * 2010-04-09 2011-10-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법
KR20110122410A (ko) * 2010-05-04 2011-11-10 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법

Also Published As

Publication number Publication date
KR20130081041A (ko) 2013-07-16

Similar Documents

Publication Publication Date Title
US9196225B2 (en) Electro-optic device and driving method thereof
KR102633409B1 (ko) 전계발광 표시장치와 그의 전기적 특성 센싱방법
KR101127582B1 (ko) 화소 회로, 유기 전계 발광 표시 장치 및 그 구동 방법
EP1939848B1 (en) Pixel of an organic light emitting diode display device and method of driving the same
KR102274740B1 (ko) 표시 장치
KR101346858B1 (ko) 유기발광 표시장치
KR100969770B1 (ko) 유기전계발광 표시장치와 그의 구동방법
US10013917B2 (en) Panel driving device and organic light emitting display device having the same
EP2801969A1 (en) Pixel of an organic light emitting display device and organic light emitting display device
US20150029171A1 (en) Organic light emitting display device and driving method thereof
KR20180029133A (ko) 표시장치 및 그의 구동방법
KR101706239B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법
KR102578715B1 (ko) 유기발광 표시장치
US9495906B2 (en) Pixel circuit for displaying gradation with accuracy and display device using the same
CN102063861A (zh) 像素电路、有机发光二极管显示器及其驱动方法
KR20210085514A (ko) 전계 발광 표시장치
KR20160033957A (ko) 유기 발광 표시 장치
KR20210017463A (ko) 표시 장치
KR102406609B1 (ko) 화소 및 이를 포함하는 유기전계발광 표시장치
KR102653575B1 (ko) 표시 장치
KR102199214B1 (ko) 유기 발광 표시 장치, 및 유기 발광 표시 장치의 구동 방법
KR101768473B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법
KR102348765B1 (ko) 유기발광 표시장치의 발광소자에 대한 열화 센싱 방법
TWI665653B (zh) 資料驅動器及有機發光顯示裝置
KR102415732B1 (ko) 서브 픽셀 회로, 유기전계발광표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 6