KR101324225B1 - Method of manufacturing a printed circuit board - Google Patents
Method of manufacturing a printed circuit board Download PDFInfo
- Publication number
- KR101324225B1 KR101324225B1 KR1020080092416A KR20080092416A KR101324225B1 KR 101324225 B1 KR101324225 B1 KR 101324225B1 KR 1020080092416 A KR1020080092416 A KR 1020080092416A KR 20080092416 A KR20080092416 A KR 20080092416A KR 101324225 B1 KR101324225 B1 KR 101324225B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal film
- printed circuit
- circuit board
- surface roughness
- manufacturing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/26—Cleaning or polishing of the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
Abstract
본 발명은 회로 패턴을 형성하기 위한 금속박과 폴리머막과의 접합력을 향상시키면서 동시에 금속박에 대한 도금 특성을 향상시키기 위한 것으로, 서로 대향된 제1면과 제2면을 갖는 제1금속막을 준비하는 단계와, 상기 제1금속막의 제2면의 표면 거칠기가 상기 제1면의 표면 거칠기보다 거칠게 되도록 하는 단계와, 상기 제1금속막의 제2면을 덮도록 폴리머막을 형성하는 단계와, 상기 폴리머막을 패터닝 해, 상기 제2면의 제1부분은 노출되고, 상기 제2면의 제2부분은 상기 폴리머막에 덮여 있도록 하는 단계와, 상기 개구를 통해 노출된 상기 제2면의 제1부분의 표면 거칠기가 상기 제2면의 제2부분의 표면 거칠기보다 덜 거칠게 되도록 하는 단계와, 상기 제2면의 제1부분 상에 제2금속막을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법을 제공한다.The present invention is to improve the bonding properties of the metal foil and the polymer film to form a circuit pattern and at the same time to improve the plating characteristics of the metal foil, preparing a first metal film having a first surface and a second surface facing each other And causing the surface roughness of the second surface of the first metal film to be rougher than the surface roughness of the first surface, forming a polymer film to cover the second surface of the first metal film, and patterning the polymer film. The first portion of the second surface is exposed and the second portion of the second surface is covered with the polymer film, and the surface roughness of the first portion of the second surface exposed through the opening is exposed. A method of manufacturing a printed circuit board, the method comprising: forming a second metal film on the first portion of the second surface and forming the second surface on the second surface of the second surface.
Description
본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 더욱 상세히는 금속박과 폴리머와의 접합성을 높이면서도 금속박에 대한 표면 품질을 향상시킬 수 있는 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a printed circuit board, and more particularly, to a method of manufacturing a printed circuit board that can improve the surface quality of the metal foil while improving the bonding between the metal foil and the polymer.
인쇄회로기판(Printed circuit board; PCB)은 각종 전자 및 기계 기구에 있어서 필수적인 부품의 하나이다. Printed circuit boards (PCBs) are one of the essential components in various electronic and mechanical devices.
이러한 인쇄회로기판은 동박을 에칭 또는 도금하여 필요한 회로를 구성한다. Such a printed circuit board is etched or plated copper foil to form the necessary circuit.
이 때, 동박 표면에 PSR과 같은 폴리머재를 형성하는 데, 동박과 폴리머재와의 접합력을 증대시키기 위한 노력들이 다양하게 있어 왔다.At this time, in forming a polymer material such as PSR on the surface of the copper foil, various efforts have been made to increase the bonding force between the copper foil and the polymer material.
이러한 접합력 증대를 위한 대표적인 예로는 동박 표면의 거칠기를 거칠게 하여 동박과 폴리머재와의 접착력을 강화하는 것이다.Representative examples for increasing the bonding strength is to roughen the surface of the copper foil to enhance the adhesion between the copper foil and the polymer material.
그런데, 이렇게 동박과 폴리머재와의 접합력 강화를 위해 형성시킨 표면 거칠기는 폴리머재와의 접합부위 뿐 아니라, 노출된 동박 표면에 도금되는 Ni/Au도금층에까지 표면 조도를 형성시켜 Ni/Au 도금 시에 동박과 Ni 계면에서의 부정 교합 및 결함을 발생시키고, 이는 Ni/Au 도금 품질 저하의 원인이 되었다.By the way, the surface roughness formed to enhance the bonding strength between the copper foil and the polymer material is formed not only at the joint portion of the polymer material but also at the Ni / Au plating layer plated on the exposed copper foil surface, thereby forming Ni / Au plating. Miscellaneous occlusion and defects were generated at the copper foil and Ni interface, which caused a reduction in Ni / Au plating quality.
또, 이러한 Ni/Au 도금층의 품질 저하는 이 Ni/Au 도금층 위에 본딩되는 와이어에도 영향을 미쳐 와이어 본딩 시에 불량이 원인이 된다.In addition, the deterioration of the quality of the Ni / Au plating layer also affects the wire bonded on the Ni / Au plating layer, which causes a defect in wire bonding.
본 발명은 상기와 같은 문제를 해결하기 위한 것으로, 회로 패턴을 형성하기 위한 금속박과 폴리머막과의 접합력을 향상시키면서 동시에 금속박에 대한 도금 특성을 향상시킬 수 있는 인쇄회로기판의 제조방법을 제공하는 데에 그 목적이 있다.The present invention is to solve the above problems, and to provide a method for manufacturing a printed circuit board that can improve the plating properties of the metal foil while improving the bonding force between the metal foil and the polymer film for forming a circuit pattern. Has its purpose.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 서로 대향된 제1면과 제2면을 갖는 제1금속막을 준비하는 단계와, 상기 제1금속막의 제2면의 표면 거칠기가 상기 제1면의 표면 거칠기보다 거칠게 되도록 하는 단계와, 상기 제1금속막의 제2면을 덮도록 폴리머막을 형성하는 단계와, 상기 폴리머막을 패터닝 해, 상기 제2면의 제1부분은 노출되고, 상기 제2면의 제2부분은 상기 폴리머막에 덮여 있도록 하는 단계와, 상기 개구를 통해 노출된 상기 제2면의 제1부분의 표면 거칠기가 상기 제2면의 제2부분의 표면 거칠기보다 덜 거칠게 되도록 하는 단계와, 상기 제2면의 제1부분 상에 제2금속막을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법을 제공한다.In order to achieve the above object, the present invention is to prepare a first metal film having a first surface and a second surface facing each other, the surface roughness of the second surface of the first metal film is the first surface Roughening the surface of the first metal film; forming a polymer film to cover the second surface of the first metal film; patterning the polymer film to expose the first portion of the second surface; Allowing the second portion of to be covered by the polymer film and causing the surface roughness of the first portion of the second surface exposed through the opening to be less rough than the surface roughness of the second portion of the second surface. And forming a second metal film on the first portion of the second surface.
상기 제1금속막은 구리 또는 구리 합금으로 구비될 수 있다.The first metal film may be formed of copper or a copper alloy.
상기 제2금속막은 니켈 또는 니켈 합금으로 구비된 층을 포함할 수 있다.The second metal film may include a layer made of nickel or a nickel alloy.
상기 제2금속막은 금 또는 금 합금으로 구비된 층을 포함할 수 있다.The second metal film may include a layer made of gold or a gold alloy.
상기 제1부분의 표면 거칠기가 상기 제2부분의 표면 거칠기보다 덜 거칠게 되도록 하는 단계는, 상기 제1부분을 산성 용액 내에서 8 내지 20 A/dm2의 전류밀도로 연마하는 단계를 포함할 수 있다.Enlarging the surface roughness of the first portion to be less rough than the surface roughness of the second portion may include polishing the first portion at an acid density of 8 to 20 A / dm 2 in an acidic solution. have.
상기 산성 용액은 총산의 농도가 60 내지 100 g/L일 수 있다.The acidic solution may have a concentration of 60 to 100 g / L of total acid.
상기 연마 단계는 40 내지 50℃에서 행해질 수 있다.The polishing step may be performed at 40 to 50 ℃.
상기 연마 단계는 5 내지 15초 동안 행해질 수 있다.The polishing step may be performed for 5 to 15 seconds.
상기 제1부분의 표면 거칠기가 상기 제2부분의 표면 거칠기보다 덜 거칠게 되도록 하는 단계는, 상기 제1부분을 산세 처리하는 단계를 더 포함할 수 있다.The step of causing the surface roughness of the first portion to be less rough than the surface roughness of the second portion may further include pickling the first portion.
상기와 같은 본 발명에 따르면, 제1금속막 표면의 거칠기를 통해 폴리머막과의 접합력을 향상시키면서 동시에 전해 연마를 통해 폴리머막의 개구를 통해 노출된 제1금속막의 부분에 대한 평활도를 더욱 높일 수 있고, 이 부분에 형성되어 있는 요철 구조를 없앨 수 있다.According to the present invention as described above, it is possible to further improve the smoothness of the portion of the first metal film exposed through the opening of the polymer film through electrolytic polishing while improving the bonding force with the polymer film through the roughness of the first metal film surface. The uneven structure formed in this part can be eliminated.
또한, 전해 연마를 한 부분에 대한 산세 처리에 따라 상기 제1금속막의 표면을 활성화시켜, 제1금속막 상에 도금되는 제2금속막간의 부정교합을 최소화할 수 있고, 결함이 없는 고품질의 제2금속막을 형성할 수 있으며, 이에 따라 제2금속막에 대한 와이어 본딩 품질도 더욱 높일 수 있다.In addition, the surface of the first metal film is activated in accordance with the pickling treatment on the electropolished portion, thereby minimizing the misalignment between the second metal films to be plated on the first metal film, and is free of defects. It is possible to form a bimetallic film, thereby further improving the wire bonding quality of the second metal film.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예들에 대하여 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1 내지 도 6은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조방법의 일 예를 순차적으로 도시한 단면도들이다.1 to 6 are cross-sectional views sequentially showing an example of a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.
먼저, 도 1에서 볼 수 있듯이, 제1금속막(20)을 준비한다. 이 제1금속막(20)은 구리 또는 구리 합금으로 구비되며, 코어재(10)에 결합되어 있다.First, as shown in FIG. 1, the
그리고, 상기 제1금속막(20)은 회로 패턴이 형성되어 있을 수 있다.In addition, a circuit pattern may be formed in the
상기 코어재(10)는 레진과 글라스 파이버 등을 포함하여 구비될 수 있다.The
본 발명에 있어, 이러한 코어재(10)와 제1금속막(20)의 조립체는 복수층이 적층되어 구비될 수 있으며, 이는 본 발명의 권리범위에 포함된다.In the present invention, the assembly of the
상기와 같은 제1금속막(20)은 코어재(10)를 향한 제1면(21)과 그 반대측에 제1면(21)과 대향된 제2면(22)이 구비되어 있다.The
다음으로, 도 2에서 볼 수 있듯이, 상기 제1금속막(20)의 제2면(22)의 표면 거칠기가 상기 제1면(21)의 표면 거칠기보다 거칠게 되도록 한다.Next, as shown in FIG. 2, the surface roughness of the
제2면(22)의 표면 거칠기를 더 거칠게 되도록 하는 방법은 다양하다.There are various ways to make the surface roughness of the
대표적인 방법으로는, 제1금속막(20)의 제2면(22)에 물리적 또는 화학적으로 노듈(Nodule)을 형성하는 방법이다. 제1금속막(20)의 제2면(22)에 노듈을 생성하기 위한 방법으로는 Jet Scrub 방식, 브러쉬 연마, Soft Etching 방법이 사용될 수 있다.As a representative method, a nodule is physically or chemically formed on the
Jet scrub은 미세 알루미나 입자 (약 25 ㎛ 정도의 크기)를 제1금속막(20)의 제2면(22)에 고압으로 분사하여 동박 표면의 노듈을 형성하는 방법이다. 브러시 연마 방법은, Buff 나이론 부직포에 실리콘, 알루미늄 미세입자로 형성된 브러쉬로 제1금속막(20)의 제2면(22)에 일정한 압력으로 마찰을 함으로써, 제1금속막(20)의 제2면(22)에 노듈을 형성하는 방법이다. 에칭법은 과산화 수소와 황산을 일정 비율로 섞인 에칭 약품을 제1금속막(20)의 제2면(22)에 노즐로 분사하여 제1금속막(20)의 입계 사이로 에칭을 하여 노듈을 형성하는 방법이다.Jet scrub is a method of forming a nodule on the surface of copper foil by spraying fine alumina particles (about 25 μm in size) on the
이 외에도 제1금속막(20)의 제2면(22) 상에 이종 금속을 거친 도금 방법에 의해 형성하여 거친 도금층(미도시)을 형성토록 할 수도 있다. 이러한 이종 금속으로는 아연, 크롬, 황동, 니켈, 코발트, 몰리브렌, 텅스텐, 주석, 철 등의 합금계가 사용될 수 있다.In addition, a rough plating layer (not shown) may be formed on the
이렇게 제1금속막(20)의 제2면(22)의 표면 거칠기가 거칠게 됨으로 인해 후술하는 바와 같이 제2면(22) 상에 형성되는 폴리머막(30)과 제1금속막(20) 간의 접합력이 더욱 향상될 수 있다.As such, the surface roughness of the
다음으로 도 3에서 볼 수 있듯이, 상기와 같은 제1금속막(20)의 제2면(22) 을 덮도록 폴리머막(30)을 형성한다.Next, as shown in FIG. 3, the
상기 폴리머막(30)은 PSR(Photo Solder Resist)로 구비될 수 있다.The
이러한 폴리머막(30)은 제1금속막(20)과 코어재(10)가 복수층이 적층된 구조에서는 최상층에 구비될 수 있다.The
도 4에서 볼 수 있듯이 이러한 폴리머막(30)을 패터닝해 제1금속막(20)에 대한 와이어 본딩을 위한 개구(32)를 형성한다.As shown in FIG. 4, the
상기 개구(32)를 통해 상기 제2면(22) 중 제1부분(23)은 노출되고, 제2면(22)의 제2부분(24)은 여전히 상기 폴리머막(30)에 덮여 있게 된다.Through the
다음으로, 도 5에서 볼 수 있듯이, 상기 개구(32)를 통해 노출된 상기 제2면(22)의 제1부분(23)의 표면 거칠기가 상기 제2부분(24)의 표면 거칠기보다 덜 거칠게 되도록 한다. Next, as can be seen in FIG. 5, the surface roughness of the
이렇게 제1부분(23)의 표면 거칠기가 상기 제2부분(24)의 표면 거칠기보다 덜 거칠게 되도록 하는 방법으로 본 발명에서는 전해 연마의 방법을 사용하였다. As such, the electrolytic polishing method was used in the present invention as a method for making the surface roughness of the
구체적으로, 상기 제1부분(23)을 산성 용액 내에서 8 내지 20 A/dm2의 전류밀도로 연마한다. 상기 산성 용액은 황산 및 인산의 혼합 용액이 될 수 있는 데, 이 때, 상기 산성 용액은 총산의 농도가 60 내지 100 g/L이 되도록 하는 것이 바람직하다.Specifically, the
그리고 이러한 전해 연마 단계는 40 내지 50℃에서 행해지도록 하고, 전해 연마의 시간은 5 내지 15초가 되도록 한다.The electropolishing step is performed at 40 to 50 ° C., and the electropolishing time is 5 to 15 seconds.
상기 전류밀도가 8 A/dm2보다 작게 되면 연마 강도가 너무 작아 제1부분(23)에 대한 연마 효과가 미미하게 될 수 있고, 20 A/dm2보다 크게 되면 연마 강도가 너무 커 제1부분(23)의 제1금속막(20)이 지나치게 식각될 수 있고, 제1금속막(20)에 형성된 미세 회로 패턴의 과연마로 인한 형상 이상이 발생될 수 있다.When the current density is less than 8 A / dm 2 , the polishing strength is too small, the polishing effect on the
또, 총산의 농도가 60 g/L보다 작으면 제1부분(23)의 요철 구조를 식각하는 데에 시간이 너무 많이 소요될 수 있고, 총산의 농도가 100g/L보다 크면 제1부분(23)의 제1금속막(20)이 지나치게 식각될 수 있다.In addition, if the concentration of the total acid is less than 60 g / L, it may take too much time to etch the uneven structure of the
전해 연마 온도가 40℃보다 낮으면 산성 용액의 점도가 너무 높아 산성 용액 이 제1부분(23)에 충분히 젖지 않게 되어 제1부분(23)에 대한 미처리 부분이 생기게 되므로, 전해 연마 온도를 40 내지 50℃로 관리함으로서 산성 용액의 점도를 낮추어 젖음성을 향상시킬 수 있다. 전해 연마 온도가 50℃보다 높으면 온도를 올리는 데 대한 에너지 소모 대비 효율이 낮고 폴리머막(30)이나 코어재(10)에 손상이 올 수 있다.If the electrolytic polishing temperature is lower than 40 ° C., the viscosity of the acidic solution is too high so that the acidic solution does not get wet enough in the
전해 연마 시간이 5초보다 짧으면 제1부분(23)에 대한 연마 효과가 미미하게 될 수 있고, 전해 연마 시간이 15초보다 길면 제1부분(23)의 제1금속막(20)이 지나치게 식각될 수 있다.If the electropolishing time is shorter than 5 seconds, the polishing effect on the
이렇게 전해 연마를 함으로써 본 발명에서는 제2면(22)의 제1부분(23)에 대한 평활도를 더욱 높일 수 있고, 제2면(22)의 제1부분(23)에 형성되어 있는 요철 구조를 없앨 수 있다.By electrolytic polishing in this way, in the present invention, the smoothness of the
이렇게 전해 연마를 상기 제1부분(23)을 산세 처리한다. 산세 처리는 산 농도가 20 내지 40 g/L인 용액에서 5 내지 30초 동안 침적시켜 처리할 수 있다. 이러한 산세에 따라 상기 제1금속막(10)의 제2면(22)의 제1부분(23)을 활성화시킬 수 있고, 후속 공정인 제2금속막(40)과의 부정교합을 최소화하여 결함이 없는 고품질의 제2금속막(40)을 형성할 수 있다. 특히, 상기 제1금속막(10)이 구리 또는 구리 합금으로 이루어질 경우, 상기 산세 처리는 황산 용액으로 처리함이 제1금속막(10)의 표면 활성화에 더욱 바람직하다.In this manner, the
상기와 같이 전해 연마 및 산세를 마친 후에는 상기 제1금속막(10)의 제2면(22)의 제1부분(23)에 제2금속막(40)을 형성한다. 상기 제2금속막(40)은 니켈 또 는 니켈 합금으로 구비된 층이 될 수 있고, 또는 금 또는 금 합금으로 구비된 층이 될 수도 있다. 또 이러한 니켈 층 및 금 층의 복합층이 될 수도 있다. 제2금속막(40)으로서 니켈층과 금층의 복합층을 적용할 경우, 니켈층의 형성과 금 층의 형성 사이에 산세 공정을 더 적용할 수 있다.After the electropolishing and pickling as described above, the
<실시예><Examples>
본 발명의 실시예로 BOC용 기판의 동박(제1금속막)에 Cu 배선을 형성한 후, 동박과 PSR과의 접착력 향상을 위하여 MEC Etching을 통해 동박 표면을 거칠게 하였다. 다음으로, 동박 상에 PSR을 형성한 후, PSR의 패터닝을 통해 동박 패드를 패터닝하였다. In the embodiment of the present invention, after Cu wiring was formed on the copper foil (first metal film) of the BOC substrate, the copper foil surface was roughened through MEC etching to improve adhesion between the copper foil and the PSR. Next, after forming PSR on copper foil, the copper foil pad was patterned through the patterning of PSR.
이러한 기판을 황산-인산의 혼합물(총산 농도80g/L)인 전해연마 용액에 침적하여 10 A/dm2 로 10초 동안 처리하였다. 이 때 공정 처리 온도는 45℃가 되도록 하였다. 다음으로, 이 기판을 황산 30g/L의 용액에 10초 동안 산세 처리하였다.This substrate was immersed in an electropolishing solution with a mixture of sulfuric acid-phosphoric acid (total acid concentration 80 g / L) and treated for 10 seconds at 10 A / dm 2 . At this time, the process treatment temperature was set to 45 ° C. Next, the substrate was pickled in a solution of 30 g / L sulfuric acid for 10 seconds.
다음, 상기 동박 패드 상에 7~8um 두께의 Ni 도금층을 형성한 후, 0.6~0.7um 두께의 Au 도금층을 형성한 다음, 이 동박 패드에 와이어 본딩하였다.Next, after forming a Ni plating layer of 7 ~ 8um thickness on the copper foil pad, an Au plating layer of 0.6 ~ 0.7um thickness was formed, and then wire bonded to the copper foil pad.
본 발명과 대비되는 비교예로는 표면이 거칠게 된 동박에 PSR을 형성한 후 PSR을 패터닝해 동박 패드를 형성한 다음, 옥손(Oxone)계의 Soft 에칭 용액을 이용하여 동박 패드 부분을 에칭하였다.As a comparative example, in contrast to the present invention, after forming PSR on the roughened copper foil, the PSR was patterned to form a copper foil pad, and then the copper foil pad portion was etched using an Oxone-based Soft etching solution.
하기 표 1은 상기 실시예와 비교예의 패드 표면의 품질을 비교한 것이다.Table 1 below compares the quality of the pad surface of the Examples and Comparative Examples.
(12/1197 wires)One%
(12/1197 wires)
(644/1197 wires)53.8%
(644/1197 wires)
상기 표 1에서 표면 Brightness의 측정은 미소면 색차계를 이용하였고, 니폰 덴쇼쿠(Nippon Denshoku)사의 VSR-400을 이용하여 측정한 것이다.In Table 1, the surface brightness was measured using a microsurface color difference meter, and was measured using a Nippon Denshoku Corporation VSR-400.
그리고, 힐 오프 개수는 동박 패드에 대한 와이어 본딩 품질을 나타내는 것으로, 힐 오프 개수가 작을수록 패드 표면 품질이 우수함을 나타낸다.The heel off number indicates wire bonding quality to the copper foil pad, and the smaller the heel off number, the better the pad surface quality.
위 표 1에서 볼 수 있듯이, 본 발명에 따른 실시예가 비교예에 비해 표면 Brightness가 더욱 높다. 이는 본 발명에 따른 실시예의 표면 거칠기가 비교예의 표면 거칠기보다 낮음을 나타낸다. As can be seen in Table 1 above, the embodiment according to the present invention has a higher surface brightness than the comparative example. This indicates that the surface roughness of the embodiment according to the present invention is lower than that of the comparative example.
이를 더욱 명확히 나타내는 것이 도 7 및 도 8이다. 도 7 및 도 8은 본 발명에 따른 실시예와 비교예의 표면에 대한 SEM 사진이다.7 and 8 illustrate this more clearly. 7 and 8 are SEM photographs of the surfaces of Examples and Comparative Examples according to the present invention.
도 7 및 도 8에서 볼 수 있듯이, 본 발명에 따른 실시예의 표면이 비교예의 표면보다 거칠기가 더욱 낮음을 알 수 있다.As can be seen in Figures 7 and 8, it can be seen that the surface of the embodiment according to the present invention has a lower roughness than the surface of the comparative example.
이처럼 본 발명의 경우, 제1금속막의 표면 거칠기가 낮게 되어 제1금속막 상에 형성되는 제2금속막의 도금 품질을 더욱 높일 수 있고, 이에 따라 와이어 본딩 품질도 더욱 높일 수 있다.As described above, in the present invention, the surface roughness of the first metal film is lowered to further increase the plating quality of the second metal film formed on the first metal film, thereby further increasing the wire bonding quality.
본 발명은 각종 전기, 기계 및 전자 장비에 사용되는 경질 인쇄회로기판 및 연질 인쇄회로기판의 제조에 적용될 수 있다. 특히, 파인 피치 패턴의 회로를 에칭 형성할 수 있는 캐스팅 타입 FCCL에 더욱 유용하다.The present invention can be applied to the manufacture of rigid printed circuit boards and flexible printed circuit boards used in various electrical, mechanical and electronic equipment. Particularly, it is more useful for a casting type FCCL capable of etching a circuit of a fine pitch pattern.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 실시 예가 가능하다는 점을 이해할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made without departing from the scope of the invention.
따라서 본 발명의 진정한 보호 범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.Therefore, the true scope of protection of the present invention should be defined only by the appended claims.
도 1 내지 도 6은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조방법을 순차적으로 도시한 단면도들,1 to 6 are cross-sectional views sequentially illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention;
도 7 및 도 8은 본 발명에 따른 실시예와 비교예의 동박 패드 표면에 대한 SEM 사진들이다.7 and 8 are SEM pictures of the copper foil pad surface of the Example and Comparative Example according to the present invention.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080092416A KR101324225B1 (en) | 2008-09-19 | 2008-09-19 | Method of manufacturing a printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080092416A KR101324225B1 (en) | 2008-09-19 | 2008-09-19 | Method of manufacturing a printed circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100033304A KR20100033304A (en) | 2010-03-29 |
| KR101324225B1 true KR101324225B1 (en) | 2013-11-06 |
Family
ID=42182292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080092416A KR101324225B1 (en) | 2008-09-19 | 2008-09-19 | Method of manufacturing a printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101324225B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104684266B (en) * | 2015-02-04 | 2018-03-09 | 江门崇达电路技术有限公司 | A kind of preparation method of the mute golden circuit of wiring board |
| KR102502200B1 (en) * | 2016-08-11 | 2023-02-20 | 에스케이넥실리스 주식회사 | Flexible Copper Clad Laminate Capable of Preventing Open/Short Circuit and Method for Manufacturing The Same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11261216A (en) * | 1998-03-09 | 1999-09-24 | Ibiden Co Ltd | Printed wiring board and its manufacture |
| JP2005226139A (en) * | 2004-02-13 | 2005-08-25 | Mitsui Mining & Smelting Co Ltd | Surface-smoothened copper foil, and its production method |
-
2008
- 2008-09-19 KR KR1020080092416A patent/KR101324225B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11261216A (en) * | 1998-03-09 | 1999-09-24 | Ibiden Co Ltd | Printed wiring board and its manufacture |
| JP2005226139A (en) * | 2004-02-13 | 2005-08-25 | Mitsui Mining & Smelting Co Ltd | Surface-smoothened copper foil, and its production method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100033304A (en) | 2010-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7802361B2 (en) | Method for manufacturing the BGA package board | |
| US8633400B2 (en) | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board | |
| US8661665B2 (en) | Method for manufacturing multilayer printed wiring board | |
| KR100942400B1 (en) | Multilayer printed wiring board and method for manufacturing same | |
| JP5209938B2 (en) | Circuit formation method | |
| JP5474500B2 (en) | Printed circuit board and manufacturing method thereof | |
| JP5248684B2 (en) | Electronic circuit, method for forming the same, and copper-clad laminate for forming electronic circuit | |
| JP2002506121A (en) | Electrolytic copper foil with improved glossy surface | |
| KR20140024906A (en) | Treatment solution for forming migration suppression layer, and production method for laminate having migration suppression layer | |
| JP5738964B2 (en) | Electronic circuit, method for forming the same, and copper-clad laminate for forming electronic circuit | |
| KR101324225B1 (en) | Method of manufacturing a printed circuit board | |
| KR20010102562A (en) | Surface treated copper foil and method for preparing the same and copper-clad laminate using the same | |
| JP4129665B2 (en) | Manufacturing method of substrate for semiconductor package | |
| KR100688755B1 (en) | Method for forming solder ball pad in BGA printed circuit board and BGA printed circuit board manufactured therefrom | |
| JP5647967B2 (en) | Printed wiring board manufacturing method, printed wiring board | |
| JP3911797B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP2004124110A (en) | Pretreatment method for electroless gold plating, wiring board, and method for manufacturing the same | |
| JP2849163B2 (en) | Manufacturing method of electronic circuit board | |
| JPH0575233A (en) | Manufacture of wiring board | |
| JP2011159695A (en) | Semiconductor element-mounting package substrate, and method for manufacturing the same | |
| JP2002026172A (en) | Flexible wiring board and its manufacturing method | |
| JPH02122690A (en) | Manufacture of printed circuit board | |
| JP2004103705A (en) | Tape carrier for semiconductor devices, and its manufacturing method | |
| JP2011210984A (en) | Copper foil for printed wiring board and layered body which have superior heating discoloration resistance and etching property |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161010 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20181001 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190925 Year of fee payment: 7 |