KR101320421B1 - 식각용액 및 이를 이용한 절연막의 패턴 형성방법 - Google Patents
식각용액 및 이를 이용한 절연막의 패턴 형성방법 Download PDFInfo
- Publication number
- KR101320421B1 KR101320421B1 KR1020110141002A KR20110141002A KR101320421B1 KR 101320421 B1 KR101320421 B1 KR 101320421B1 KR 1020110141002 A KR1020110141002 A KR 1020110141002A KR 20110141002 A KR20110141002 A KR 20110141002A KR 101320421 B1 KR101320421 B1 KR 101320421B1
- Authority
- KR
- South Korea
- Prior art keywords
- weight
- etching
- etching solution
- film
- silicon oxide
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K13/00—Etching, surface-brightening or pickling compositions
- C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K13/00—Etching, surface-brightening or pickling compositions
- C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
- C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/80—Etching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2041—Exposure; Apparatus therefor in the presence of a fluid, e.g. immersion; using fluid cooling means
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2041—Exposure; Apparatus therefor in the presence of a fluid, e.g. immersion; using fluid cooling means
- G03F7/2043—Exposure; Apparatus therefor in the presence of a fluid, e.g. immersion; using fluid cooling means with the production of a chemical active agent from a fluid, e.g. an etching agent; with meterial deposition from the fluid phase, e.g. contamination resists
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Weting (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 식각용액에 관한 것으로, 본 발명의 실시예에 따른 식각용액은 전체 조성물 총 중량에 대하여 불화암모늄(NH4F) 1 내지 20 중량%, 인산(H3PO4) 0.1 내지 10 중량%, 불화수소암모늄(NH4HF2) 0.1 내지 5 중량% 및 나머지는 탈이온수를 포함할 수 있다.
Description
본 발명은 식각용액 및 이를 이용한 절연막의 패턴 형성방법에 관한 것으로, 보다 상세하게는 실리콘산화막 및 실리콘질화막을 균일하게 식각할 수 있는 식각용액 및 이를 이용한 절연막의 패턴 형성 방법에 관한 것이다.
실리콘산화막(SiO2) 및 실리콘질화막(SiNx)은 반도체 제조공정에서 사용되는 대표적인 절연막으로 사용되며, 각각 단독으로 사용되거나 혹은 1층 이상의 실리콘산화막 및 1층 이상의 실리콘질화막이 교대로 적층되어 사용되기도 한다. 또한 상기 실리콘산화막 및 실리콘질화막은 금속 배선과 같은 도전성 패턴을 형성하기 위한 하드마스크(Hard mask)로서도 사용된다.
종래에는 실리콘산화막 및 실리콘질화막이 적층된 절연막을 식각하여 패턴을 형성하는 방법인 건식식각 방법으로 상부의 실리콘질화막을 식각한 후, BOE(Buffered Oxide Etchant)와 같은 실리콘산화막 식각용 식각액으로 하부의 실리콘 산화막을 식각하여 절연막 패턴을 형성하였다.
종래에 실리콘산화막 식각액으로 널리 사용되는 BOE(Buffered Oxide Etchant)는 불화수소(HF) 및 불화암모늄(NH4F)을 함유하는 식각액으로서, 상기 BOE로는 실리콘산화막 및 실리콘질화막을 동등한 수준으로 식각하는 특성을 나타내지 못하였을 뿐 아니라 실리콘질화막 보다 실리콘산화막에 대한 식각속도가 매우 높아 실리콘산화막의 측면으로 과다하게 식각되는 언더컷(undercut) 현상이 발생하는 문제점을 가지고 있었다.
상기와 같이 언더컷 현상이 발생은 후속 공정에서 증착되는 금속 막의 스텝커버리지(step coverage) 불량을 유발하게 되고, 심한 경우에는 증착 금속막의 단락(short)의 유발케 하여 크게 문제화 되고 있다.
한편, 대한민국 등록특허 제10-0823461호에서는 실리콘산화막 및 실리콘질화막 식각용 용도를 가지며, 불화수소(HF) 0.5 ~ 3중량%, 불화암모늄(NH4F) 20 ~ 40중량% 및 아졸계 화합물 0.1 ~ 10 중량% 및 나머지는 탈이온수로 이루어지며, 부가적으로 불화수소암모늄(NH4HF2) 0.1 ~ 10중량%를 이루어진 조성물을 개시하고 있다.
그러나 상기 불화암모늄(NH4F)의 함유량이 20 ~ 40 중량%로 인하여 공정 진행 중 석출 발생하며, a-Si, ITO막에 가해지는 손상발생으로 인한 문제점 부각되고 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 신뢰성을 갖추고 우수한 식각 프로파일과 균일도를 가지며 공정시간을 단축할 수 있는 식각 특성을 지닌 새로운 조성비의 식각용액을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 식각용액을 이용한 절연막의 패턴 형성방법을 제공하는 것이다.
본 발명에 따른 식각용액은 전체 조성물 총 중량에 대하여 불화암모늄(NH4F) 1 내지 20 중량%, 인산(H3PO4) 0.1 내지 10 중량%, 불화수소암모늄(NH4HF2) 0.1 내지 5 중량% 및 나머지는 탈이온수를 포함한다.
본 발명의 실시예에 따르면, 상기 용액은 염산을 더 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 염산은 전체 조성물 총 중량에 대하여 0.01 내지 0.5 중량%로 포함될 수 있다.
본 발명의 실시예에 따르면, 상기 불화암모늄(NH4F)은 5 내지 15 중량%으로 조절되고, 상기 불화수소암모늄(NH4HF2)은 0.3 내지 3 중량%으로 조절될 수 있다.
본 발명에 따른 절연막의 패턴 형성방법은 전체 조성물 총 중량에 대하여 불화암모늄(NH4F) 1 내지 20 중량%, 인산(H3PO4) 0.1 내지 10 중량%, 불화수소암모늄(NH4HF2) 0.1 내지 5 중량% 및 나머지는 탈이온수를 포함하는 식각용액을 준비하는 단계, 기판을 준비하는 단계, 상기 기판 상에 이종 절연막을 적층하여 절연막을 형성시키는 단계, 상기 절연막 상에 포토레지스트 패턴을 형성시키는 단계, 상기 포토레지스트 패턴에 의해 선택적으로 노출되는 상기 절연막을 건식 식각하는 단계, 그리고 상기 건식 식각이 수행된 상기 기판에 대해 상기 절연막을 상기 식각용액으로 식각하는 단계를 포함한다.
본 발명의 실시예에 따르면, 상기 기판을 준비하는 단계는 비정형실리콘(α-Si)층, ITO 전도막 또는 이들의 순차로 적층된 도전층을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 절연막을 형성시키는 단계는 상기 도전층 상에 실리콘산화막 및 실리콘질화막을 순차적으로 적층시키는 단계를 포함할 수 있다.
본 발명에 따른 식각용액은 실리콘산화막 및 실리콘질화막을 동시에 식각할 수 있는 특성을 가지고 있어, 우수한 절연막 패턴을 형성할 수 있을 뿐 아니라 실리콘산화막 및 실리콘질화막으로 이루어진 절연막 하부에 위치한 도전층의 부식 역시 유발하지 않는 장점이 있다.
또한, 본 발명에 따른 식각용액은 실리콘산화막과 실리콘질화막의 식각속도의 차이를 감소시킬 뿐 아니라 우수한 식각 프로파일과 균일도를 가지며, 기판에 가해지는 손상(damage)을 현저히 줄이고, 공정시간을 단축시킬 수 있어 최종적으로는 소자의 신뢰성을 높일 수 있는 장점이 있다.
도 1은 실리콘산화막 및 실리콘질화막이 각각 1층식 교대로 이중으로 적층되어 형성된 기판에서, 포토리소그라피 공정으로 패턴을 형성하고 건식 식각한 상태를 주사전자현미경(SEM)으로 확인한 사진이다.
도 2는 실리콘산화막 및 실리콘질화막이 각각 1층식 교대로 이중으로 적층되어 형성된 기판에서, 비교예 1(A) 및 실시예 6(2)의 조성으로 제조된 식각액으로 실리콘산화막 및 실리콘질화막을 습식식각한 상태를 주사전자현미경(SEM)으로 확인한 사진이다.
도 3은 비정형실리콘(α-Si)층이 형성된 기판을 주사전자현미경(SEM)으로 확인한 사진이다.
도 4는 비정형실리콘(α-Si)층이 형성된 기판에서, 비교예 1(A) 및 실시예 6(2)의 조성으로 제조된 식각액으로 비정형실리콘(α-Si)층을 습식식각한 상태를 주사전자현미경(SEM)으로 확인한 사진이다.
도 5는 ITO 전도막이 형성된 기판을 주사전자현미경(SEM)으로 확인한 사진이다.
도 6은 ITO 전도막이 형성된 기판에서 비교예 1(A) 및 실시예 6(2)의 조성으로 제조된 식각액으로, 비정형실리콘(α-Si)층을 습식 식각한 상태를 주사전자현미경(SEM)으로 확인한 사진이다.
도 2는 실리콘산화막 및 실리콘질화막이 각각 1층식 교대로 이중으로 적층되어 형성된 기판에서, 비교예 1(A) 및 실시예 6(2)의 조성으로 제조된 식각액으로 실리콘산화막 및 실리콘질화막을 습식식각한 상태를 주사전자현미경(SEM)으로 확인한 사진이다.
도 3은 비정형실리콘(α-Si)층이 형성된 기판을 주사전자현미경(SEM)으로 확인한 사진이다.
도 4는 비정형실리콘(α-Si)층이 형성된 기판에서, 비교예 1(A) 및 실시예 6(2)의 조성으로 제조된 식각액으로 비정형실리콘(α-Si)층을 습식식각한 상태를 주사전자현미경(SEM)으로 확인한 사진이다.
도 5는 ITO 전도막이 형성된 기판을 주사전자현미경(SEM)으로 확인한 사진이다.
도 6은 ITO 전도막이 형성된 기판에서 비교예 1(A) 및 실시예 6(2)의 조성으로 제조된 식각액으로, 비정형실리콘(α-Si)층을 습식 식각한 상태를 주사전자현미경(SEM)으로 확인한 사진이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어들은 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 따른 식각용액 및 이를 이용한 절연막의 패턴 형성방법에 대해 상세히 설명한다.
본 발명의 실시예에 따른 식각용액은 전체 조성물 총 중량에 대하여 불화암모늄(NH4F) 1 내지 20 중량%, 인산(H3PO4) 0.1 내지 10 중량%, 불화수소암모늄(NH4HF2) 0.1 내지 5 중량%, 및 전체 조성물 총 중량이 100%가 되도록 하는 탈이온수를 포함한다.
또한, 본 발명에 실시예에 따른 식각용액은 전체 조성물 총 중량에 대하여 불화암모늄(NH4F) 1 내지 20 중량%, 인산(H3PO4) 0.1 내지 10 중량%, 불화수소암모늄(NH4HF2) 0.1 내지 5 중량%, 염산 0.01 내지 10 중량%, 및 전체 조성물 총 중량이 100%가 되도록 하는 탈이온수를 포함한다.
보다 바람직하게는 본 발명의 실시예에 따른 식각용액은 전체 조성물 총 중량에 대하여 상기 불화암모늄(NH4F) 5 내지 15 중량%, 상기 인산(H3PO4) 0.1 내지 10 중량%, 상기 불화수소암모늄(NH4HF2) 0.3 내지 3 중량%, 상기 염산 0.05 내지 0.5 중량% 및 전체 조성물 총 중량이 100%가 되도록 하는 탈이온수를 포함할 수 있다.
상기 본 발명의 실시예에 따른 식각용액의 조성비는 반도체 소자에 대한 특수성으로 인해 기존 식각액의 문제점을 극복한 것으로, 소자의 신뢰성을 높이고, 기존 식각액에 비하여 기판에 가해지는 손상(damage)을 현저히 줄이고, 우수한 식각 프로파일과 균일도를 가지며 공정시간을 고려하여 조성된 것으로, 본 발명의 목적에 중요한 의미를 가질 수 있다.
상기 불화암모늄의 함량은 1 내지 20 중량%, 보다 바람직하게는 5 내지 15 중량%으로 조절될 수 있다. 이는 상기 함량이 1 중량% 미만인 경우에는 실리콘산화막과 실리콘질화막의 식각속도 차이가 커지고, 상기 함량이 20 중량%를 초과하는 경우에는 실리콘산화막의 식각속도가 너무 낮아질 수 있다.
상기 불화수소암모늄(NH4HF2)의 함량은 0.1 내지 5 중량%, 보다 바람직하게는 0.3 내지 3 중량%인 것이 바람직할 수 있다. 상기 불화수소암모늄의 함량이 증가될수록 실리콘산화막 및 실리콘질화막의 식각속도가 증가하나, 상기 함량이 5 중량%를 초과하는 경우에는 실리콘산화막의 식각속도가 상대적으로 더욱 높아져서 실리콘산화막과 실리콘질화막의 식각속도 차이가 커지게 되어 바람직하지 않을 수 있다. 이에 반해, 상기 불화수소암모늄의 함량이 0.1중량% 미만인 경우에는 상기 불화수소암모늄의 첨가에 따른 효과가 미미할 수 있다.
본 발명의 실시예에 따른 식각용액은 기존의 불산을 대신하여 염산을 사용함으로써 실리콘산화막과 실리콘질화막의 식각속도의 차이를 감소시킬 뿐 아니라 우수한 식각 프로파일과 균일도를 부여하며, 폴리실리콘(Poly-Si) 또는 비정형실리콘(α-Si)의 손상(damage)를 현저히 줄이며, 인산의 함량을 0.1 내지 10 중량%로 포함함으로써 ITO전도막 기판에 가해지는 손상(damage)을 현저히 줄이고, 우수한 식각 프로파일과 균일도를 부여하며, 공정시간을 단축시킬 수 있으며, 최종적으로는 소자의 신뢰성을 높일 수 있다.
보다 구체적으로, 상기 염산의 함량이 0.05중량% 미만인 경우 폴리실리콘 또는 비정형실리콘에 데미지(damage)를 발생시킬 수 있으며, 이와 같은 데미지는 상기 염산의 함량이 0.01중량% 미만에서 더 크게 발생될 수 있다. 이에 반해, 상기 염산의 함량이 0.5중량% 초과시에는 식각속도에 영향을 주어 프로파일이 악화되어 기판에 가해지는 손상이 발생되고, ITO 도전막에도 손상을 발생시킬 수 있으며, 폴리실리콘 또는 비정형실리콘의 손상 또한 발생될 수 있다. 이와 같은 데미지는 상기 염산의 함량이 10중량%를 초과하는 경우 더 크게 발생될 수 있다.
상기 인산의 함량이 10 중량%를 초과하는 경우 실리콘산화막의 식각속도가 급격히 증가하는 것을 확인할 수 있었고, 인산의 함량이 0.1 중량% 미만인 경우 실리콘산화막과 실리콘질화막의 식각속도 차이가 350(Å/min) 이상으로 나타나 바람직하지 않을 수 있다.
계속해서, 상술한 본 발명의 실시예에 따른 식각용액을 이용한 절연막의 패턴 형성 방법에 대해 구체적으로 설명한다. 여기서, 앞서 살펴본 식각 용액에 대해 중복되는 내용은 생략하거나 간소화될 수 있다.
본 발명의 실시예에 따른 절연막의 패턴 형성방법은 기판을 준비하는 단계, 상기 기판 상에 실리콘산화막 및 실리콘질화막을 순차적으로 적층하여 절연막을 형성하는 단계, 포토리소그라피 공정으로 상기 실리콘질화막 상에 포토레지스트 패턴을 형성하는 단계, 상기 실리콘질화막을 건식 식각하는 단계 및 상기 실리콘산화막을 앞서 살펴본 식각 용액으로 식각하는 단계를 포함할 수 있다.
상기 절연막을 형성하는 단계는 상기 기판 상에 실리콘 산화막 및 실리콘 질화막 각각을 적어도 1층 이상 적층 형상하는 단계를 포함할 수 있다. 상기 포토레지스트 패턴을 형성하는 단계는 상기 절연막 상에 레지스트막을 형성하는 단계 및 상기 레지스트막에 대해 포토리소그래피 공정을 수행하여 라인(line) 또는 홀(hole) 모양을 갖는 레지스트 패턴을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 식각 용액으로 상기 절연막을 식각하는 단계는 식각 용액의 온도를 20 내지 40℃로 유지한 상태에서 30초 내지 10분 동안 진행하는 공정 조건으로 진행하는 것이 바람직할 수 있다. 상기 공정 조건에서 상기 온도가 20℃ 보다 낮은 경우에는 실리콘질화막에 대한 식각속도가 저하되어 바람직하지 않을 수 있다. 이에 반해, 상기 온도가 40℃를 초과하는 경우에는 흄(fume) 발생되어 바람직하지 않을 수 있다.
상기 기판은 실리콘산화막 하부에 비정형실리콘(α-Si)층, ITO 전도막 또는 이들이 순차로 적층된 도전층을 포함하는 것을 특징으로 한다. 본 발명에 따른 식각용액은 실리콘산화막 및 실리콘질화막을 동시에 식각할 수 있는 특성을 가지고 있어 우수한 절연막 패턴을 형성할 수 있을 뿐 아니라 실리콘산화막 및 실리콘질화막으로 이루어진 절연막 하부에 위치한 도전층(예컨대,Indium Tin Oxide: ITO)의 부식 역시 유발하지 않는 장점이 있다. 이러한 ITO의 부식 억제 효과는 도 5 및 도 6에 도시된 바와 같으며, 이는 본 발명의 식각 용액에 함유된 인산은 아이티오(Indium Tin Oxide:ITO)와 같은 도전층에 대한 부식 데미지를 억제 시켜주는 역할을 하기 때문일 수 있다. 다만, 인산의 함량이 0.1 중량% 미만이 경우, 상기와 같은 도전층에 대한 부식 데미지 억제 효과는 미비할 수 있다. 이에 반해, 인산의 함량이 10 중량%를 초과하는 경우, 상기와 같은 도전층에 대한 부식 데미지 억제 효과를 뛰어날 수 있으나, 산화막과 질화막의 이종 절연막의 식각 속도비 차이로 인한, 불균일한 식각이 발생될 수 있다.
이하에서는, 본 발명의 구체적인 실시예 및 비교예들을 이용한 식각 특성 평가를 통하여 본 발명에 대하여 보다 구체적으로 설명하기로 한다.
[
비교예
]
Bare Glass 기판에 실리콘산화막 3000Å/실리콘질화막 2000Å을 화학기상증착법(CVD)으로 형성된 기판을 준비하였다.
하기 표 1의 비교예 1 내지 4의 구성 성분으로 함량을 조절하면서 실리콘산화막 및 실리콘질화막의 식각용액을 제조하였다.
[
실시예
]
Bare Glass 기판에 실리콘산화막 3000Å/실리콘질화막 2000Å을 화학기상증착법(CVD)으로 형성된 기판을 준비하였다.
상기 표 1의 실시예 1 내지 6의 구성 성분으로 함량을 조절하면서 실리콘산화막 및 실리콘질화막의 식각용액을 제조하였다.
[
시험예
1] 성분별 함량에 따른
식각속도
상기 비교예 및 실시예에서 제조된 식각용액을 이용하여 실리콘산화막 및 실리콘질화막에 대한 식각 속도를 평가하였다.
상기 표 2의 결과 즉, 비교예 2 및 실시예 5의 식각용액을 이용한 식각속도의 결과에서도 확인할 수 있듯이, 불산(HF)을 대신하여 염산(HCl)을 첨가함에 따라 실리콘산화막과 실리콘질화막의 식각속도 차이가 획기적으로 줄어듦을 확인할 수 있었다.
뿐만 아니라 실시예 4 및 실시예 5의 식각용액을 이용한 식각속도의 결과에서는 염산(HCl)의 첨가량에 따라 실리콘산화막과 실리콘질화막의 식각속도 차이가 감소하는 것을 확인할 수 있었다.
즉, 상기의 결과로부터 본 발명의 식각용액에 염산을 첨가함으로써 실리콘산화막 및 실리콘질화막의 식각에 있어서, 비정질 실리콘에 대한 데미지를 감소시킬 수 있다. 여기서, 상기 염산의 함량은 0.01 중량% 내지 0.5 중량%로 조절되는 것이 바람직할 수 있다. 더 바람직하게는 상기 염산의 함량은 0.05 중량% 내지 0.15 중량%로 조절되는 것이 바람직할 수 있다. 상기 염산을 0.05 중량% 미만으로 첨가하는 경우, 상기와 같은 비정질 실리콘에 대한 데미지 감소 효과는 미비할 수 있다. 이에 반해, 상기 염산을 0.15 중량%를 초과하여 첨가하는 경우, 식각액의 산성도가 바람직한 산성도값을 벗어나게 되어, 식각 선택비가 상이한 이종 절연막에 대해 층간 불균일한 식각이 발생 될 수 있다. 특히, 상기 염산을 0.5 중량%를 초과하여 첨가하는 경우, 상기와 같은 불균일한 식각이 발생된다.
또한, 상기 표 2의 결과에서 식각용액 내 염산이 첨가된 식각용액 즉, 비교예 3 및 비교예 4, 실시예 4 및 실시예 6의 식각용액으로부터 인산의 함량이 10 중량%를 초과하는 경우 실리콘산화막의 식각속도가 급격히 증가하는 것을 확인할 수 있었고, 인산의 함량이 0.1 중량% 미만인 경우 실리콘산화막과 실리콘질화막의 식각속도 차이가 350(Å/min) 이상으로 나타나는 것을 확인할 수 있었다.
뿐만 아니라 본 발명의 식각용액에 인산을 첨가함으로써 식각 프로파일과 균일도를 향상시키고 공정시간을 단축할 수 있는 효과가 있다.
상기의 결과로부터 본 발명의 구성 및 함량을 함유하는 실리콘산화막 및 실리콘질화막의 식각용액은 소자의 신뢰성을 높이는 장점이 있다.
Claims (11)
- 실리콘 산화막 및 실리콘 질화막을 동시에 식각하기 위한 식각용액으로,
전체 조성물 총 중량에 대하여 불화암모늄(NH4F) 5 내지 15 중량%, 인산(H3PO4) 0.1 내지 10 중량%, 불화수소암모늄(NH4HF2) 0.1 내지 5 중량%, 염산 0.01 내지 0.5 중량% 및 나머지는 탈이온수를 포함하는 식각용액. - 제 1항에 있어서,
상기 불화수소암모늄(NH4HF2)은 0.3 내지 3 중량%로 포함되는 식각용액. - 삭제
- 삭제
- 제 1 항 또는 제 2 항에 있어서,
상기 식각용액 중 염산은 0.05 내지 0.15 중량%로 포함되는 식각용액. - 전체 조성물 총 중량에 대하여 불화암모늄(NH4F) 5 내지 15 중량%, 인산(H3PO4) 0.1 내지 10 중량%, 불화수소암모늄(NH4HF2) 0.1 내지 5 중량%, 염산 0.05 내지 0.5 중량% 및 나머지는 탈이온수를 포함하는 식각용액을 준비하는 단계;
기판을 준비하는 단계;
상기 기판 상에 실리콘 산화막을 형성하는 단계;
상기 실리콘 산화막 상에 실리콘 질화막을 형성하는 단계;
상기 실리콘 질화막을 건식 식각하는 단계; 및
상기 식각용액을 이용하여 상기 실리콘 산화막을 습식 식각하는 단계;를 포함하는 절연막의 패턴 형성방법. - 삭제
- 제 6항에 있어서,
상기 기판을 준비하는 단계는:
반도체 기판을 준비하는 단계; 및
상기 반도체 기판 상에 비정형실리콘(α-Si)층, ITO 전도막 또는 이들의 순차로 적층된 도전층을 형성하는 단계를 포함하고,
상기 절연막을 습식 식각하는 단계는 상기 도전층의 부식 없이 상기 절연막을 식각하는 절연막의 패턴 형성방법. - 제 6 항 또는 제 8 항에 있어서,
상기 식각용액은 불화수소암모늄(NH4HF2)이 0.3 내지 3 중량%로 포함되는 절연막의 패턴 형성방법. - 삭제
- 제 6 항 또는 제 8 항에 있어서,
상기 식각용액 중 염산은 0.05 내지 0.15 중량%로 포함되는 절연막의 패턴 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110141002A KR101320421B1 (ko) | 2011-12-23 | 2011-12-23 | 식각용액 및 이를 이용한 절연막의 패턴 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110141002A KR101320421B1 (ko) | 2011-12-23 | 2011-12-23 | 식각용액 및 이를 이용한 절연막의 패턴 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130073251A KR20130073251A (ko) | 2013-07-03 |
KR101320421B1 true KR101320421B1 (ko) | 2013-10-23 |
Family
ID=48987746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110141002A KR101320421B1 (ko) | 2011-12-23 | 2011-12-23 | 식각용액 및 이를 이용한 절연막의 패턴 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101320421B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102008884B1 (ko) * | 2014-01-23 | 2019-08-09 | 동우 화인켐 주식회사 | 실리콘계 화합물막 식각액 조성물 |
TW201909264A (zh) | 2017-07-17 | 2019-03-01 | 美商應用材料股份有限公司 | 氮化物特徵的受控蝕刻 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998031768A1 (en) * | 1997-01-21 | 1998-07-23 | Ki Won Lee | A composition for cleaning and etching electronic display and substrate |
KR100823461B1 (ko) * | 2007-05-11 | 2008-04-21 | 테크노세미켐 주식회사 | 실리콘산화막 및 실리콘질화막 식각용 식각액 조성물 |
KR20100123131A (ko) * | 2009-05-14 | 2010-11-24 | 삼성전자주식회사 | 식각액 조성물 및 이를 이용한 어레이 기판의 제조방법 |
-
2011
- 2011-12-23 KR KR1020110141002A patent/KR101320421B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998031768A1 (en) * | 1997-01-21 | 1998-07-23 | Ki Won Lee | A composition for cleaning and etching electronic display and substrate |
KR100823461B1 (ko) * | 2007-05-11 | 2008-04-21 | 테크노세미켐 주식회사 | 실리콘산화막 및 실리콘질화막 식각용 식각액 조성물 |
KR20100123131A (ko) * | 2009-05-14 | 2010-11-24 | 삼성전자주식회사 | 식각액 조성물 및 이를 이용한 어레이 기판의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20130073251A (ko) | 2013-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100823461B1 (ko) | 실리콘산화막 및 실리콘질화막 식각용 식각액 조성물 | |
KR101316054B1 (ko) | 실리콘 산화막 식각용 조성물 및 이를 이용한 실리콘 산화막의 식각 방법 | |
TWI518765B (zh) | 改善化學機械硏磨平坦化的方法與裝置 | |
KR101972159B1 (ko) | 실리콘함유하드마스크를 구비한 반도체장치 및 그 제조 방법 | |
US8956972B2 (en) | Method for manufacturing semiconductor thick metal structure | |
KR20160077937A (ko) | 식각 조성물 및 이를 이용한 반도체 소자의 제조방법 | |
KR101769347B1 (ko) | 실리콘 질화막 식각용 조성물. | |
KR20150011298A (ko) | 하드 마스크 제거 기법 | |
KR101320421B1 (ko) | 식각용액 및 이를 이용한 절연막의 패턴 형성방법 | |
CN112410036B (zh) | 一种低选择性的bpsg和peteos薄膜的蚀刻液 | |
KR102008884B1 (ko) | 실리콘계 화합물막 식각액 조성물 | |
KR20130050613A (ko) | 식각액 조성물 및 이를 이용한 표시 기판의 제조 방법 | |
US20060105569A1 (en) | Method for manufacturing semiconductor device | |
KR20180106144A (ko) | 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법 | |
KR101976856B1 (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 | |
KR101037485B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR102443313B1 (ko) | 실란 화합물을 포함하는 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법 | |
KR102636997B1 (ko) | 폴리실리콘 식각액 제조용 조성물 및 이를 포함하는 폴리실리콘 식각액 | |
KR20160005640A (ko) | 복합금속막용 식각 조성물 및 이를 이용한 금속배선 형성방법 | |
KR102092338B1 (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 | |
KR102009529B1 (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 | |
US9337036B2 (en) | Method of forming copper sulfide film for reducing copper oxidization and loss | |
KR102092352B1 (ko) | 액정 표시 장치용 어레이 기판의 제조방법 | |
US20230303925A1 (en) | Etchant composition of titanium layer and etching method using the same | |
KR102378930B1 (ko) | 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160907 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170907 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190918 Year of fee payment: 7 |