KR101318217B1 - 액정 표시장치와 그 제조방법 - Google Patents

액정 표시장치와 그 제조방법 Download PDF

Info

Publication number
KR101318217B1
KR101318217B1 KR1020060095957A KR20060095957A KR101318217B1 KR 101318217 B1 KR101318217 B1 KR 101318217B1 KR 1020060095957 A KR1020060095957 A KR 1020060095957A KR 20060095957 A KR20060095957 A KR 20060095957A KR 101318217 B1 KR101318217 B1 KR 101318217B1
Authority
KR
South Korea
Prior art keywords
line
forming
conductive layer
layer
image display
Prior art date
Application number
KR1020060095957A
Other languages
English (en)
Other versions
KR20080030195A (ko
Inventor
유기현
황인호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060095957A priority Critical patent/KR101318217B1/ko
Publication of KR20080030195A publication Critical patent/KR20080030195A/ko
Application granted granted Critical
Publication of KR101318217B1 publication Critical patent/KR101318217B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 링크 라인의 신호전송 효율을 향상시킬 수 있는 액정 표시장치와 그 제조방법에 관한 것으로, 영상 표시부를 갖는 액정패널, 상기 액정패널 상에 실장되어 영상 표시부를 구동하는 구동 집적회로, 상기 구동 집적회로와 접속된 제 1 패드, 상기 액정패널 상에 형성되어 외부신호를 입력하는 제 2 패드, 절연막을 사이에 두고 제 1 및 제 2 라인이 중첩되도록 형성되어 상기 제 1 및 제 2 패드를 전기적으로 연결하는 링크라인을 포함하는 것을 특징으로 한다.
링크부, 링크라인, 패드부,

Description

액정 표시장치와 그 제조방법{Liquid crystal Display device and method for fabricating of the same}
도 1은 본 발명의 실시예에 따른 액정 표시장치를 나타낸 구성도.
도 2는 도 1에 도시된 링크부 및 패드부를 나타낸 구성도.
도 3은 본 발명의 실시예에 따른 도 2의 Ⅲ-Ⅲ'구간을 나타낸 단면도.
도 4는 본 발명의 다른 실시예에 따른 도 2의 Ⅲ-Ⅲ'을 나타낸 단면도.
도 5a 내지 도 5c는 도 4에 도시된 링크라인과 패드부의 제조방법을 단계적으로 도시한 공정 단면도.
도 6은 본 발명의 또 다른 실시예에 따른 도 2의 Ⅲ-Ⅲ'을 나타낸 단면도.
＊도면의 주요부분에 대한 부호의 설명＊
2 : 액정패널 4 : 구동 집적회로
6 : 회로필름 8 : 링크부
P : 화소영역 LkL : 링크라인
L1 : 제 1 라인 L2a : 반도체층
L2b : 소스/드레인층 L3 : 제 3 라인
GL1 내지 GLn : 제 1 내지 제 n 게이트 라인
DL1 내지 DLm : 제 1 내지 제 m 데이터 라인
본 발명은 액정 표시장치와 그 제조방법에 관한 것으로, 특히 링크라인의 신호전송 효율을 향상시킬 수 있는 액정 표시장치와 그 제조방법에 관한 것이다.
최근, 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 대두되고 있다.
평판 표시장치 중 액정 표시장치는 해상도, 컬러표시 및 화질 등이 우수하여 노트북, 데스크탑 모니터 및 모바일용 단말기에 활발하게 적용되고 있다.
액정 표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시장치는 액정셀을 가지는 액정패널과, 액정패널에 광을 조사하는 백 라이트 유닛 및 액정셀을 구동하기 위한 구동회로를 포함하여 구성된다.
여기서, 구동회로는 액정셀을 구동하기 위한 구동 집적회로(Drive Integrated Circuit)를 포함하는데, 구동 집적회로를 액정패널에 접속시키는 방식에 따라 테이프 캐리어 패키지(Tape Carrier Package), 칩 온 필름(Chip On Film) 및 칩 온 글래스(Chip On Glass; 이하 'COG'라 함) 등의 방식으로 나누어진다.
종래의 COG 방식을 이용한 액정 표시장치는 다수의 데이터 및 게이트 라인에 의해 정의되는 영역마다 화소셀이 형성된 액정패널과, 데이터 및 게이트 라인을 구 동하는 구동 집적회로와, 제어신호를 생성하여 구동 집적회로를 제어하는 제어부가 실장된 회로필름과, 제어부로부터의 제어신호를 구동 집적회로에 공급하기 위해 회로필름과 구동 집적회로를 전기적으로 연결시키는 링크부를 포함한다.
회로필름은 제어부로부터의 제어신호 및 구동전원 등을 구동 집적회로에 공급한다. 이때, 회로필름은 가요성 인쇄회로 필름(Flexible Printed Circuit Film)으로써 이방성 도전 필름(Anisotropic Conducting Film)에 의해 링크부의 일측 끝단에 구비된 패드부와 전기적으로 접속된다.
링크부는 다수의 링크라인으로 형성되며, 링크라인의 일측과 타측에는 패드가 형성된다. 링크라인의 일측 끝단은 패드에 형성된 컨택홀을 통해 도전성 물질과 전기적으로 연결되며 패드의 도전성 물질은 이방성 도전 필름과 접속되어 회로필름과 전기적으로 연결된다. 한편, 링크라인의 타측 끝단에도 패드가 형성되어 구동 집적회로와 전기적으로 연결시킨다. 여기서, 링크라인은 반도체 기판상에 데이터 및 게이트 라인과 같은 금속물질로 형성된다.
하지만, 링크부에 형성된 다수의 링크라인은 제한된 면적안에서 단일선으로 형성되며 그 폭이 수 마이크로 미터(㎛)에 이른다. 구체적으로, 각각의 링크라인들은 그 단면적이 매우 작기때문에 전기적인 신호를 전송하는데 있어서 저항이 크다. 이에 따라, 링크라인들의 신호전송 효율이 떨어지는 문제점이 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 링크라인의 신호전송 효율을 향상시킬 수 있는 액정 표시장치와 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 액정 표시장치는 영상 표시부를 갖는 액정패널, 상기 액정패널 상에 실장되어 영상 표시부를 구동하는 구동 집적회로, 상기 구동 집적회로와 접속된 제 1 패드, 상기 액정패널 상에 형성되어 외부신호를 입력하는 제 2 패드, 절연막을 사이에 두고 제 1 및 제 2 라인이 중첩되도록 형성되어 상기 제 1 및 제 2 패드를 전기적으로 연결하는 링크라인을 포함하는 것을 특징으로 한다.
상기 제 1 및 제 2 패드 각각은 상기 제 1 라인으로부터 연장된 제 1 도전층, 상기 제 2 라인으로부터 연장된 제 2 도전층, 상기 제 2 도전층 상에 형성된 보호막, 상기 제 1 도전층을 노출시키는 제 1 컨택홀, 상기 제 2 도전층을 노츨시키는 제 2 컨택홀, 상기 제 1 및 제 2 컨택홀을 통해 상기 제 1 및 제 2 라인을 전기적으로 연결시키는 제 3 도전층을 포함하는 것을 특징으로 한다.
상기 링크라인은 상기 제 3 도전층으로부터 연장되어 상기 보호막을 사이에 두고 상기 제 2 라인과 중첩되어 형성된 제 3 라인을 더 포함하는 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 액정 표시장치의 제조방법은 절연막을 사이에 두고 중첩된 제 1 및 제 2 라인을 갖는 링크라인을 형성하는 단계, 상기 링크라인의 양단에 각각 접속된 제 1 및 제 2 패드를 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 상기와 같은 특징을 갖는 본 발명의 실시예에 따른 액정 표시장치와 그 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 액정 표시장치를 나타낸 구성도이다.
도 1에 도시된 액정 표시장치는 영상을 표시하는 영상 표시부(IP)가 형성된 액정패널(2)과, 영상 표시부(IP)의 데이터 라인(DL1 내지 DLm)과 게이트 라인(GL1 내지 GLn)을 구동하는 구동 집적회로(4)와, 구동 집적회로(4)를 제어하기 위한 제어신호를 생성하는 제어부가 실장된 회로필름(6)과, 제어부로부터의 제어신호를 구동 집적회로(4)에 공급하기 위해 회로필름(6)과 구동 집적회로(4)를 전기적으로 연결시키는 링크부(8)와, 링크부(8)의 일측과 타측에 구비되어 회로필름(6)과 구동 집적회로(4)를 링크부(8)와 전기적으로 연결시키는 패드부(도시되지 않음)를 포함한다.
액정패널(2)은 다수의 게이트 라인(GL1 내지 GLn)과 다수의 데이터 라인(DL1 내지 DLm)에 의해 정의되는 각 화소영역(P)에 형성된 박막 트랜지스터(TFT; Thin Film Transistor)와, TFT와 접속된 액정 캐패시터를 구비한다. 액정 캐패시터는 TFT와 접속된 화소전극과, 화소전극과 액정을 사이에 두고 대면하는 공통전극으로 구성된다. TFT는 각각의 게이트 라인(GL1 내지 GLn)으로부터의 스캔펄스에 응답하여 각각의 데이터 라인(DL1 내지 DLm)으로부터의 데이터 신호를 화소전극에 공급한다. 액정 캐패시터는 화소전극에 공급된 데이터 신호와 공통전극에 공급된 공통전압의 차전압을 충전하고, 그 차전압에 따라 액정 분자들의 배열을 가변시켜 광투과율을 조절함으로써 계조를 구현한다. 그리고 액정 캐패시터에는 스토리지 캐패시터 가 병렬로 접속되어 액정 캐패시터에 충전된 전압이 다음 데이터 신호가 공급될 때까지 유지되게 한다. 스토리지 캐패시터는 화소전극이 이전 게이트 라인과 절연막을 사이에 두고 중첩되어 형성된다. 이와 달리 스토리지 캐패시터는 화소전극이 스토리지 라인과 절연막을 사이에 두고 중첩되어 형성되기도 한다.
한편, 모바일용 및 휴대용 액정 표시장치 등의 경우 다수의 게이트 라인(GL1 내지 GLn)이 액정패널(2)의 일측과 타측에 서로 교번적으로 배치되기도 한다.
구동 집적회로(4)는 게이트 구동부와 데이터 구동부가 내장되어 하나의 칩(One-Chip)으로 형성된다. 이에 따라, 구동 집적회로(4)는 도시되지 않은 제어부로부터의 데이터 및 게이트 제어신호에 따라 데이터 라인(DL1 내지 DLm)과 게이트 라인(GL1 내지 GLn)을 구동한다. 구체적으로, 구동 집적회로(4)는 게이트 제어신호에 응답하여 스캔펄스 즉, 게이트 하이펄스를 순차적으로 발생하여 게이트 라인(GL1 내지 GLn)으로 공급한다. 그리고 제어부로부터의 디지털 영상 데이터를 아날로그 영상 데이터로 변환하고 게이트 라인(GL1 내지 GLn)에 스캔펄스가 공급되는 1수평 주기마다 1수평 라인분의 아날로그 영상 데이터를 데이터 라인(DL1 내지 DLm)으로 공급한다. 즉, 아날로그 영상 데이터의 계조값에 따라 소정 레벨을 가지는 감마전압을 선택하고 선택된 감마전압을 데이터 라인(DL1 내지 DLm)으로 공급한다.
상술한 바와 같이 휴대용 및 모바일용 등의 액정 표시장치에는 게이트 구동부와 데이터 구동부가 하나의 구동 집적회로(4)에 형성되기도 하지만 게이트 및 데이터 구동부가 각각 다른 집적회로로 형성될 수도 있다.
회로필름(6)에는 도시되지 않았지만 구동 집적회로(4)에 게이트 및 데이터 제어신호, 영상 데이터 및 구동전원 등을 공급하는 제어부가 실장된다. 이에 따라, 회로필름(6)은 제어부로부터의 게이트 및 데이터 제어신호, 영상 데이터 및 구동전원 등을 구동 집적회로(4)로 공급한다. 여기서, 회로필름(6)은 가요성 인쇄회로 필름(Flexible Printed Circuit Film)으로써 이방성 도전 필름(Anisotropic Conducting Film)에 의해 링크부(8)의 일측에 구비된 패드부와 접속된다.
링크부(8)는 다수의 링크라인으로 형성되며, 각 링크라인은 게이트 물질, 소스/드레인 형성물질 및 투명 도전성 물질 등이 절연막을 사이에 두고 서로 중첩되도록 이중층 또는 삼중층으로 형성된다. 그리고 링크부(8)의 일측 및 타측에는 패드부가 각각 형성된다. 이러한 링크부(8)는 양단에 형성된 패드부 및 이방성 도전필름을 통해 회로필름(6)과 구동 집적회로(4)를 전기적으로 연결한다.
패드부는 각 링크라인의 양 끝단에 다수의 콘택홀을 형성하고, 다수의 콘택홀을 덮도록 도전성 물질을 형성함으로써 이중층 및 삼중층의 각 라인들을 전기적으로 연결시킨다.
상술한 바와 같은 본 발명의 링크라인과 패드부는 액정패널(2)의 하부 기판상에 TFT 어레이 공정시 일체화되어 형성된다.
도 2는 도 1에 도시된 링크부 및 패드부를 나타낸 구성도이다.
도 2에 도시된 링크부(8)와 제 1 및 제 2 패드부(PD1,PD2)는 그 형성영역을 최소화하기 위해 액정패널(2)의 하측에 일괄 배치된다. 링크부(8)는 다수의 링크라인(LkL)으로 구성되며, 다수의 링크라인(LkL)은 적어도 하나의 굴곡을 가진 형태로 형성될 수도 있다. 그리고 제 1 및 제 2 패드부(PD1,PD2)는 다수의 링크라인(LkL)의 일측과 타측에 각각 형성된다. 여기서 제 1 및 제 2 패드부(PD1,PD2)에는 적어도 하나의 컨택홀(CT1 내지 CT4)이 형성되어 이중층 또는 삼중층으로 형성된 링크라인(LkL)의 각 층을 전기적으로 연결한다.
도 3은 본 발명의 실시예에 따른 도 2의 Ⅲ-Ⅲ'구간을 나타낸 단면도이다.
도 3에 도시된 링크라인(LkL)은 기판(20)상에 게이트 물질로 형성된 제 1 라인(L1)과, 절연막(21)을 사이에 두고 제 1 라인(L1)과 서로 중첩되도록 반도체층(L2a) 및 소스/드레인 물질(L2b)로 형성된 제 2 라인(L2)과, 제 2 라인(L2)을 포함한 기판(20)의 전면에 형성된 보호막(23)을 포함한다. 여기서, 제 2 라인(L2)의 반도체층(L2a)과 소스/드레인 물질(L2b) 사이에는 도면으로 도시되지 않았지만 제 1 라인(L1)과 중첩되도록 오믹 콘택층이 더 형성된다.
제 1 패드(PD1)는 제 2 라인(L2)을 관통하여 제 1 라인(L1)에 접촉된 제 1 컨택홀(CT1)과, 보호막(23)을 관통하여 제 2 라인(L2)에 접촉된 제 2 컨택홀(CT2)과 제 1 및 제 2 컨택홀(CT1,CT2)을 통해 제 1 및 제 2 라인(L1,L2)을 전기적으로 연결하는 제 1 도전성 물질(24) 즉, 투명 도전층을 포함한다. 그리고 제 2 패드(PD2)는 보호막(23)을 관통하여 제 2 라인(L2a,L2b)에 접촉된 제 3 컨택홀(CT3)과 제 2 라인(L2a,L2b)을 관통하여 제 1 라인(L1)에 접촉된 제 4 컨택홀(CT4)과, 제 3 및 제 4 컨택홀(CT3,CT4)을 통해 제 1 및 제 2 라인(L1,L2)을 전기적으로 연결하는 제 2 도전성 물질(25) 즉, 투명 도전층을 포함한다.
상술한 바와 같은 링크라인(LkL)은 제 1 라인(L1)과 제 2 라인(L2)으로 구성 되어 그 폭이 수 마이크로 미터(㎛)로 형성되어도 단면적이 증가하여 저항을 감소시킬 수 있다. 그리고 제 1 내지 제 4 컨택홀(CT1 내지 CT4)과 제 1 라인(L1) 및 제 2 라인(L2)의 접촉면이 넓어서 컨택홀(CT1 내지 CT4)에 의한 저항 감소를 최소화할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 도 2의 Ⅲ-Ⅲ'을 나타낸 단면도이다.
도 4에 도시된 링크라인(LkL)과 제 1 및 제 2 패드부(PD1,PD2)는 도 3에 도시된 제 1 및 제 2 도전성 물질(24,25)을 제외한 나머지 구성이 모두 같다. 구체적으로, 도 4에 도시된 제 3 라인(L3)은 보호막(23)을 사이에 두고 제 1 및 제 2 라인(L1,L2)과 중첩되도록 형성된다. 즉, 제 1 및 제 2 도전성 물질(24,25)은 제 1 내지 제 4 컨택홀(CT1 내지 CT4)을 통해 제 1 및 제 2 라인(L1,L2)을 전기적으로 연결시킴과 아울러 제 1 및 제 2 라인(L1,L2)을 모두 덮도록 형성된다. 이에 따라, 본 발명의 다른 실시예에 따른 링크라인(LkL)은 제 1 및 제 2 라인(L1,L2)과 도전성 물질로 이루어진 제 3 라인(L3) 포함한다.
상술한 바와 같이 본 발명의 다른 실시예에 따른 링크라인(LkL)은 제 1 내지 제 3 라인(L3)으로 구성된다. 이에 따라, 그 폭이 수 마이크로 미터(㎛)로 형성되어도 그 단면적이 이중층으로 이루어진 링크라인(LkL)보다 증가하여 저항을 크게 감소시킬 수 있다. 그리고 제 1 내지 제 4 컨택홀(CT1 내지 CT4)과 제 1 라인(L1) 및 제 2 라인(L2)의 접촉면이 넓어서 컨택홀(CT1 내지 CT4)에 의한 저항 감소를 최소화할 수 있다.
도 5a 내지 도 5c는 도 4에 도시된 링크라인과 패드부의 제조방법을 단계적 으로 도시한 공정 단면도이다.
먼저, 도 5a에 도시된 바와 같이 기판(20)상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층을 증착한다. 그리고 마스크를 이용한 포토리소그래피 공정과 식각공정으로 제 1 라인(L1)을 형성한다. 여기서, 게이트 라인 및 제 1 라인(L1)을 형성하는 게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 단일층 또는 이중층 구조로 이용된다.
이 후, PECVD(Plasma Enhanced Chemical Vapor Deposion), 스퍼터링 등의 증착방법을 통해 절연막(21), 비정질 실리콘층(L2a), 도시되지 않은 n+ 비정질 실리콘층, 그리고 소스/드레인 금속층(L2b)이 순차적으로 형성된다. 그리고 소스/드레인 금속층(L2b) 위에 마스크를 이용한 포토리소그래피 공정을 수행하여 포토 레지스트 패턴(도시되지 않음)을 형성한다. 다음으로, 포토 레지스트 패턴을 이용한 건식 식각공정에 의해 n+ 비정질 실리콘층, 비정질 실리콘층(L2a) 및 소스/드레인 금속층(L2b)이 동시에 패터닝 된다. 이로써 제 2 라인(L2)을 구성하는 반도체층(L2a)과 소스/드레인 금속층(L2b) 등이 형성된다. 여기서 제 2 라인(L2)은 데이터 라인 형성시 동일하게 형성된다.
절연막(21)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질 또는 유기 절연물질이 이용된다. 그리고 소스/드레인 금속층(L2b)으로는 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta),몰리브덴(Mo) 등이 이용된다.
이 후, 반도체층(L2a)과 소스/드레인층(L2b)이 형성된 절연막(21) 상에 PECVD 등의 증착방법 또는 스핀리스 등의 코팅방법으로 보호막(25)을 전면에 형성 한다. 보호막(25)의 재료로는 절연막(21)과 같은 무기 절연물질이나 유전상수가 작은 아크릴계(acryl) 유기 화합물, 산화 실리콘(SiOx), 질화 실리콘(SiNx), BCB 또는 PFCB 등의 유기 절연물질이 이용된다.
다음으로, 도 5b에 도시된 바와 같이, 포토리소그래피 공정과 식각공정으로 보호막(25)을 패터닝하여 제 1 라인(L1)과 제 2 라인(L2)의 일부를 노출시키는 제 1 내지 제 4 컨택홀(CT1 내지 CT4)을 형성한다. 여기서, 제 1 및 제 4 컨택홀(CT1,CT4)은 보호막(25)과 절연막(21)을 관통하여 제 1 라인(L1)의 일부가 노출되도록 하지만, 제 2 및 제 3 컨택홀(CT2 및 CT3)은 보호막(25)만을 관통하기 때문에 제 2 라인(L2)의 일부 즉, 소스/드레인 금속층(L2b)의 일부분이 노출된 상태이다.
이 후, 도 5c에 도시된 바와 같이 제 1 라인(L1)과 제 2 라인(L2)을 전기적으로 연결시키기 위한 도전성 물질층, 다시 말해서 제 3 라인(L3)을 형성하기 위한 도전성 물질을 스퍼터링 등의 증착방법으로 형성한다. 여기서, 도전성 물질 즉, 제 3 라인(L3)은 제 1 라인(L1)과 제 2 라인(L2)을 전기적으로 연결시킴과 아울러 포토리소그래피 공정과 식각공정을 통해 제 1 및 제 2 라인(L1,L2)과 중첩되도록 형성된다.
제 3 라인(L3)의 형성물질인 도전성 물질 즉, 투명 도전층은 화소전극 형성시 동일하게 사용되는 것으로 ITO(Indium-Tin-Oxide), IZO, ITZO, TO 등이 이용된다. 이와 달리, 반 투과형의 액정 표시장치인 경우 ITO 등의 도전성 물질 대신 화상 표시영역의 반사전극과 동일한 반사 금속층으로 형성될 수도 있다.
도 6은 본 발명의 또 다른 실시예에 따른 도 2의 Ⅲ-Ⅲ'을 나타낸 단면도이다.
도 6에 도시된 링크라인(LkL)은 게이트 금속으로 형성된 제 1 라인(L1)과, 절연막(21)을 사이에 두고 제 1 라인(L1)과 중첩되도록 도전성 물질로 형성된 제 2 라인(L2)으로 이루어진다. 그리고 제 1 및 제 2 패드부(PD1,PD2)에는 각각 하나씩의 컨택홀(CT1,CT2)이 형성되어 제 1 라인(L1)과 제 2 라인(L2)을 전기적으로 연결시킨다.
본 발명의 또 다른 실시예에 따른 링크라인(LkL)과 제 1 및 제 2 패드부(PD1,PD2)의 제조 방법은 다음과 같다.
먼저, 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등을 단일층 또는 이중층 구조로 증착한 후, 패터닝하여 제 1 라인(L1)을 형성한다.
이어, 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등의 무기 절연물질 또는 유기 절연물질을 제 1 라인(L1)을 포함한 기판(20)의 전면에 증착한다.
다음으로, 비정질 실리콘, n+ 비정질 실리콘 및 소스/드레인 금속 등이 증착되나, 이는 포토리소그래피 공정과 식각공정에 의해 모두 제거된다.
이어, 절연막(21) 상에 PECVD 등의 증착방법 또는 스핀리스 등의 코팅방법으로 보호막이 전면에 형성된다. 그리고 포토리소그래피 공정과 식각공정을 수행하여 제 1 라인(L1)의 일부영역이 노출되도록 제 1 및 제 2 컨택홀(CT1,CT2)을 형성한다. 여기서, 보호막은 도 6에 도시된 바와같이 제 1 및 제 2 컨택홀(CT1,CT2) 형성시 식각공정에 의해 제거될 수도 있고, 도 5c에 도시된 바와 같이 제거되지 않을 수도 있다.
이 후, 제 2 라인(L2)을 형성하기 위해 ITO(Imdium-Tin-Oxide), IZO, ITZO, TO 등의 도전성 물질을 제 1 및 제 2 컨택홀(CT1,CT2)을 포함한 기판(20)의 전면에 형성한다. 그리고 포토리소그래피 공정과 식각공정을 수행하여 제 1 라인(L1)와 서로 중첩되도록 제 2 라인(L2)을 형성한다.
이와 같이, 본 발명의 또 다른 실시예에 따른 링크라인(LkL)은 게이트 금속으로 형성된 제 1 라인(L1)과 절연막(21)을 사이에 두고 제 2 라인(L2)이 형성되도록 한다. 여기서 제 2 라인(L2)은 투명 도전성 물질 ITO(Imdium-Tin-Oxide), IZO, ITZO, TO 등이 사용된다. 이에 따라, 링크라인(LkL)의 단면적을 증가시킴으로써 저항을 감소시킬 수 있다. 아울러 제 1 내지 제 3 라인(L1 내지 L3)으로 형성된 삼중층의 링크라인(LkL)과 달리 도전성 물질을 제 2 라인(L2)으로 형성하기 때문에 다수의 링크라인(LkL)과 패드부(PD1,PD2)가 형성되는 영역의 단차를 극복할 수도 있다.
이상에서 상술한 바와 같이, 본 발명의 실시예에 따른 링크라인(LkL)은 제 1, 제 2 및 제 3 라인(L1,L2,L3)이 전기적으로 연결되어 이중층 또는 삼중층 구조로 형성된다. 이에 따라, 링크라인(LkL)의 신호 전송효율을 증대시킬 수 있으면서도 링크라인(LkL)의 단선에 의한 불량을 방지할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자 에게 있어 명백할 것이다.
이상에서 상술한 바와 같은 본 발명에 따른 액정 표시장치와 그 제조방법에 있어서는 다음과 같은 효과가 있다.
본 발명은 제 1, 제 2 및 제 3 라인이 전기적으로 연결되어 이중층 또는 삼중층 구조의 링크라인을 형성한다. 이에 따라, 본 발명에 따른 액정 표시장치와 그 제조방법은 링크라인의 신호 전송효율을 증대시킬 수 있으면서도 링크라인의 단선에 의한 불량을 방지할 수 있다.

Claims (13)

  1. 영상 표시부를 갖는 액정패널;
    상기 액정패널 상에 실장되어 영상 표시부를 구동하는 구동 집적회로;
    상기 구동 집적회로와 접속된 제 1 패드;
    상기 액정패널 상에 형성되어 외부신호를 입력하는 제 2 패드;
    절연막을 사이에 두고 제 1 및 제 2 라인이 중첩되도록 형성되어 상기 제 1 및 제 2 패드를 전기적으로 연결하는 링크라인을 포함하고,
    상기 제 1 및 제 2 패드 각각은 상기 제 1 라인으로부터 연장된 제 1 도전층, 상기 제 2 라인으로부터 연장된 제 2 도전층, 상기 제 2 도전층 상에 형성된 보호막, 상기 제 1 도전층을 노출시키는 제 1 컨택홀, 상기 제 2 도전층을 노출시키는 제 2 컨택홀, 상기 제 1 및 제 2 컨택홀을 통해 상기 제 1 및 제 2 라인을 전기적으로 연결시키는 제 3 도전층을 포함하며,
    상기 링크라인은
    상기 제 3 도전층으로부터 연장되어 상기 보호막을 사이에 두고 상기 제 2 라인과 중첩되어 형성된 제 3 라인을 더 포함하는 것을 특징으로 하는 액정 표시장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 1 라인은 상기 영상 표시부의 게이트 라인 형성시 상기 게이트 라인과 같은 금속층으로 동일층에 형성되고,
    상기 제 2 라인은 상기 영상 표시부의 데이터 라인 형성시 상기 데이터 라인과 같은 금속층으로 동일층에 형성되고,
    상기 제 3 라인은 상기 영상 표시부의 화소전극과 같은 투명 도전층으로 동일층에 형성된 것을 특징으로 하는 액정 표시장치.
  5. 제 1 항에 있어서
    상기 제 1 및 제 2 패드 각각은
    상기 제 1 라인으로부터 연장된 제 1 도전층,
    상기 제 1 도전층 상에 형성된 절연막,
    상기 제 1 도전층을 노출시키는 다수의 컨택홀,
    상기 다수의 컨택홀을 통해 상기 제 1 라인과 전기적으로 연결된 제 2 도전 층을 포함하는 것을 특징으로 하는 액정 표시장치.
  6. 제 5 항에 있어서,
    상기 제 1 라인은 상기 영상 표시부의 게이트 라인 형성시 상기 게이트 라인과 같은 금속층으로 동일층에 형성되고,
    상기 제 2 라인은 상기 제 2 도전층으로부터 연장되어 상기 영상 표시부의 화소전극과 같은 투명 도전층으로 동일층에 형성된 것을 특징으로 하는 액정 표시장치.
  7. 절연막을 사이에 두고 중첩된 제 1 및 제 2 라인을 갖는 링크라인을 형성하는 단계;
    상기 링크라인의 양단에 각각 접속된 제 1 및 제 2 패드를 형성하는 단계를 포함하고,
    상기 제 1 및 제 2 패드 각각을 형성하는 단계는 상기 제 1 라인으로부터 연장된 제 1 도전층을 형성하는 단계, 상기 제 2 라인으로부터 연장된 제 2 도전층을 형성하는 단계, 상기 제 2 도전층 상에 보호막을 형성하는 단계, 상기 제 1 및 제 2 도전층을 노출시키도록 제 1 및 제 2 컨택홀을 형성하는 단계, 상기 제 1 및 제 2 컨택홀을 통해 상기 제 1 및 제 2 라인이 전기적으로 연결되도록 제 3 도전층을 형성하는 단계를 포함하며,
    상기 링크라인을 형성하는 단계는
    상기 제 2 라인을 덮도록 기판상에 보호막을 형성하는 단계; 및
    상기 제 3 도전층으로부터 연장되어 상기 보호막 상에 상기 제 2 라인과 중첩되도록 제 3 라인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시장치의 제조방법.
  8. 제 7 항에 있어서,
    상기 링크라인을 형성하는 단계는
    기판상에 상기 제 1 라인을 형성하는 단계,
    상기 제 1 라인을 덮도록 상기 기판상에 상기 절연막을 형성하는 단계,
    상기 제 1 라인과 중첩되도록 상기 절연막 상에 제 2 라인을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시장치의 제조방법.
  9. 삭제
  10. 삭제
  11. 제 8 항에 있어서,
    상기 제 1 라인은 영상 표시부의 게이트 라인 형성시 상기 게이트 라인과 같은 금속층으로 동일층에 형성되고,
    상기 제 2 라인은 상기 영상 표시부의 데이터 라인 형성시 상기 데이터 라인과 같은 금속층으로 동일층에 형성되고,
    상기 제 3 라인은 상기 영상 표시부의 화소전극과 같은 투명 도전층으로 동일층에 형성된 것을 특징으로 하는 액정 표시장치의 제조방법.
  12. 제 7 항에 있어서
    상기 제 1 및 제 2 패드 각각을 형성하는 단계는
    상기 제 1 라인으로부터 연장된 제 1 도전층을 형성하는 단계,
    상기 제 1 도전층 상에 절연막을 형성하는 단계,
    상기 제 1 도전층을 노출시키도록 제 1 컨택홀을 형성하는 단계,
    상기 제 1 컨택홀을 통해 상기 제 1 라인과 전기적으로 연결되도록 제 2 도전층을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시장치의 제조방법.
  13. 제 12 항에 있어서,
    상기 제 1 라인은 영상 표시부의 게이트 라인 형성시 상기 게이트 라인과 같은 금속층으로 동일층에 형성되고,
    상기 제 2 라인은 상기 제 2 도전층으로부터 연장되어 상기 영상 표시부의 화소전극과 같은 투명 도전층으로 동일층에 형성된 것을 특징으로 하는 액정 표시 장치의 제조방법.
KR1020060095957A 2006-09-29 2006-09-29 액정 표시장치와 그 제조방법 KR101318217B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060095957A KR101318217B1 (ko) 2006-09-29 2006-09-29 액정 표시장치와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060095957A KR101318217B1 (ko) 2006-09-29 2006-09-29 액정 표시장치와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080030195A KR20080030195A (ko) 2008-04-04
KR101318217B1 true KR101318217B1 (ko) 2013-10-16

Family

ID=39532381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060095957A KR101318217B1 (ko) 2006-09-29 2006-09-29 액정 표시장치와 그 제조방법

Country Status (1)

Country Link
KR (1) KR101318217B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150077510A (ko) * 2013-12-27 2015-07-08 엘지디스플레이 주식회사 영상 표시패널 및 이를 이용한 영상 표시장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103676386B (zh) * 2013-12-27 2016-10-05 京东方科技集团股份有限公司 一种显示面板及显示装置
KR102490884B1 (ko) * 2015-07-10 2023-01-25 삼성디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020073821A (ko) * 2001-03-16 2002-09-28 삼성전자 주식회사 서지 보호 회로부를 포함하는 반도체 소자 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020073821A (ko) * 2001-03-16 2002-09-28 삼성전자 주식회사 서지 보호 회로부를 포함하는 반도체 소자 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150077510A (ko) * 2013-12-27 2015-07-08 엘지디스플레이 주식회사 영상 표시패널 및 이를 이용한 영상 표시장치
KR102113623B1 (ko) * 2013-12-27 2020-05-22 엘지디스플레이 주식회사 영상 표시패널 및 이를 이용한 영상 표시장치

Also Published As

Publication number Publication date
KR20080030195A (ko) 2008-04-04

Similar Documents

Publication Publication Date Title
US10504800B2 (en) Array substrate for display device and manufacturing method thereof
KR100602062B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
US8537320B2 (en) Liquid crystal display device comprising first and second data link lines electrically connected to odd and even data lines respectively and crossing each other to connect even and odd data pad electrodes respectively
US7704766B2 (en) Transflective liquid crystal display device and method of fabricating the same
US7821040B2 (en) Thin film transistor substrate and fabricating method thereof
US9983451B2 (en) Rework method of array substrate for display device and array substrate formed by the method
US20050263762A1 (en) Amorphous silicon thin film transistor-liquid crystal display device and method of manufacturing the same
KR20080050679A (ko) 박막 트랜지스터 기판의 제조 방법
KR101318217B1 (ko) 액정 표시장치와 그 제조방법
KR100511353B1 (ko) 액정표시소자의 제조방법 및 이 방법에 의한 액정표시소자
KR20060068442A (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
KR101429921B1 (ko) 액정표시장치
KR20070072113A (ko) 액정표시소자 및 그 제조방법
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법
KR100803168B1 (ko) 반사-투과형 액정표시장치 및 그 제조방법
KR101747721B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR101136207B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100617033B1 (ko) 액정표시소자
KR101296628B1 (ko) 표시장치와 그 제조방법
KR20080048606A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20050035686A (ko) 액정표시장치 및 그 제조 방법
KR102141553B1 (ko) 액정표시장치용 어레이기판
KR20080001990A (ko) 액정표시패널 및 그 제조 방법
KR20050003518A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20110010410A (ko) 씨오지 타입 액정표시장치용 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 6