KR101311128B1 - 스핀 전달 토크 자기 랜덤 억세스 메모리 - Google Patents

스핀 전달 토크 자기 랜덤 억세스 메모리 Download PDF

Info

Publication number
KR101311128B1
KR101311128B1 KR1020120007110A KR20120007110A KR101311128B1 KR 101311128 B1 KR101311128 B1 KR 101311128B1 KR 1020120007110 A KR1020120007110 A KR 1020120007110A KR 20120007110 A KR20120007110 A KR 20120007110A KR 101311128 B1 KR101311128 B1 KR 101311128B1
Authority
KR
South Korea
Prior art keywords
layer
ferromagnetic
disposed
ferromagnetic layer
free
Prior art date
Application number
KR1020120007110A
Other languages
English (en)
Other versions
KR20130086396A (ko
Inventor
유천열
Original Assignee
인하대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인하대학교 산학협력단 filed Critical 인하대학교 산학협력단
Priority to KR1020120007110A priority Critical patent/KR101311128B1/ko
Publication of KR20130086396A publication Critical patent/KR20130086396A/ko
Application granted granted Critical
Publication of KR101311128B1 publication Critical patent/KR101311128B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 STT-MRAM을 제공한다. 이 STT-MRAM은 반강자성층, 반강자성층 상에 배치되고 타원 기둥 형상을 가지는 기준층, 기준층 상에 배치된 절연층, 및 절연층 상에 배치된 자유층을 포함한다. 기준층은 반강자성층 상에 배치된 제1 강자성층, 제1 강자성층 상에 배치된 비자성층, 및 비자성층 상에 배치된 제2 강자성층을 포함하고, 제1 강자성층의 자화 용이축은 제1 강자성층의 타원의 장축과 5 도 내지 20 도 비틀어진다.

Description

스핀 전달 토크 자기 랜덤 억세스 메모리{spin transfer torque magnetic random access memory}
본 발명은 자기 랜덤 억세스 메모리에 관한 것으로, 더 구체적으로 스핀 전달 토크 자기 랜덤 억세스 메모리에 관한 것이다.
최근 스핀 전달 토크 (spin transfer torque;STT) 현상을 이용한 새로운 개념의 자기 랜덤 억세스 메모리 (MRAM: magnetic random access memory) 에 대한 연구가 활발히 진행되고 있다. STT-MRAM은 DRAM의 속도 및 집적밀도와 비휘발성 메모리라는 우수한 성능을 가지고 있다.
STT-MRAM은 외부 자기장에 의해 자기터널접합의 자화방향을 바꾸는 방식이 아니라 직접 전류를 주입하여 자화 반전을 하는 방식이다. 따라서, 소장의 크기가 작아질수록 요구되는 전류밀도가 감소하여 고집적화에 유리하다. 그러나, STT-MRAM의 가장 해결하여야 할 과제는 자화 반전에 필요한 임계전류밀도를 감소시키는 것이다.
본 발명의 해결하고자 하는 일 기술적 과제는 자화 반전에 필요한 임계전류밀도를 감소시킨 STT-MRAM의 구조를 제공하는 것이다.
본 발명의 일 실시예에 따른 스핀 전달 토크 MRAM은 반강자성층; 상기 반강자성층 상에 배치되고 타원 기둥 형상을 가지는 기준층; 상기 기준층 상에 배치된 절연층; 및 상기 절연층 상에 배치된 자유층을 포함한다. 상기 기준층은 상기 반강자성층 상에 배치된 제1 강자성층; 상기 제1 강자성층 상에 배치된 비자성층; 및 상기 비자성층 상에 배치된 제2 강자성층을 포함하고, 상기 제1 강자성층의 자화 용이축은 상기 제1 강자성층의 타원의 장축과 5 도 내지 20 도 비틀어진다.
본 발명의 일 실시예에 있어서, 상기 제1 강자성층의 자화 용이축은 상기 제1 강자성층의 타원의 장축과 10 도 내지 15 도 비틀어질 수 있다.
본 발명의 일 실시예에 있어서, 상기 자유층은 차례로 적층된 제1 강자성 자유층, 비자성 자유층, 및 제2 강자성 자유층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 자유층은 차례로 적층된 CoFeB/Ru/CoFeB일 수 있다.
본 발명의 일 실시예에 있어서, 상기 자유층은 CoFeB, CoFe, NiFeSiB, 및 이들의 조합 중에서 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 절연층은 AlO 또는 MgO 을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 절연층은 제1 절연층; 상기 제1 절연층 상에 배치된 강자성층; 및 상기 강자성층 상에 배치된 제2 절연층을 포함할 수 있다.
본 발명의 일 실시예에 따른 STT-MRAM에서, 기준층의 자화방향을 타원의 장축방향과 평행하게 설계하는 것보다는 장축의 방향에서 약간 어긋나게 설계하는 것이 스위칭 임계전류를 40 퍼센트 이상 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 STT-MRAM의 기본 구조를 설명하는 도면이다.
도 2는 본 발명의 일 실시예에 따른 임계 전류밀도를 나타내는 도면이다.
도 3 내지 도 5는 본 발명의 다른 실시예들에 따른 STT-MRAM을 설명하는 도면들이다.
도 6은 본 발명의 또 다른 실시예에 따른 STT-MRAM 시스템을 설명하는 도면이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 구성요소는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 STT-MRAM의 기본 구조를 설명하는 도면이다.
도 1을 참조하면, STT-MRAM(100a)은 반강자성층(110), 상기 반강자성층(110) 상에 배치되고 타원 기둥 형상을 가지는 기준층(120), 상기 기준층(120) 상에 배치된 절연층(130), 및 상기 절연층(130) 상에 배치된 자유층(140)을 포함한다. 상기 기준층(120)은 상기 반강자성층(110) 상에 배치된 제1 강자성층(121), 상기 제1 강자성층(121) 상에 배치된 비자성층(122), 및 상기 비자성층(122) 상에 배치된 제2 강자성층(123)을 포함한다. 상기 제1 강자성층(121)의 자화 용이축은 상기 제1 강자성층(121)의 타원의 장축과 5 도 내지 20 도 비틀어져 있다.
STT- MRAM은 기준층(120) 상에 차례로 적층된 절연층(130) 및 자유층(140)을 포함한다. 상기 자유층(140)은 스핀 토크 현상에 의해 자화 방향이 좌(디지털 정보 "0")로 정렬, 또는 우(디지털 정보 "1")로 정렬된다. 상기 기준층(120)은 CoFeB, CoFe, NiFeSiB, 및 이들의 조합일 수 있다.
상기 자유층(140)은 스핀토크 전류에 의해 좌, 우로 스위칭이 되어 디지털 정보를 기록한다. 따라서, 상기 기준층(140)의 자화방향은 외부의 간섭에 영향을 받지 않도록 설계되어야 한다
상기 자유층(140)은 외부 스핀토크전류에 의해 가급적 낮은 전류밀도에서 자화 스위칭이 되는 것이 바람직하다. 특히, 자화 스위칭이 일어나는 임계 전류밀도가 높기 때문에, 임계 전류밀도 값을 줄이는 것이 매우 중요하다.
상기 절연층(130)은 터널링 자기저항 (TMR: tunneling magneto resistance)을 위해 필요하다. 통상적으로 절연층은 마그내슘 산화막(MgO) 또는 알루미늄 산화막(AlO)가 사용된다.
상기 기준층(120)은 상기 반강자성층(110) 상에 차례로 적층된 제1 강자성층(121), 비자성층(122), 및 제2 강자성층(123)으로 구성된다. 상기 기준층(120)은 서로 강한 반강자성 층간 결합을 이루어 외부 자기장에 대해 고정된 자화 방향을 유지한다. 또한 상기 반강자성층(110)은 제1 강자성층(121)의 자화방향을 특정 방향으로 유지시키는 역할을 한다. 이때, 전체적인 구조는 기둥 형상을 가지고, 그 단면은 타원의 형태를 가진다.
통상적으로, 상기 제1 강자성층(121)은 형상 자기 이방성을 이용하여 타원의 장축 방향이 자화 용이축이 되도록 설계된다. 통상적인 STT-MRAM에서는 제1 강자성층 또는 제2 강자성층의 자화 방향은 타원의 장축과 평행 또는 반평행하게 설계된다. 즉, 제1 강자성층의 자화 방향은 타원의 장축 방향과 평행하게 설계되고, 제2 강자성층의 자화방향은 타원의 장축 방향과 반평행하게 설계된다. 이에 따라, 상기 자유층(140)의 스위칭되는 자화 방향은 타원의 장축 방향과 평행, 반평형하게 결정된다. 이때, 제1 강자성층(121)의 자화방향은 제작 과정 중에서 외부자기장을 인가한 상태에서 온도를 반강자성층(110)의 닐(Neel) 온도 이상으로 증가시켰다가 식히는 과정을 통해서 결정된다. 통상적인 외부 자기장 인가 냉각 과정에서 외부 자기장의 방향은 타원의 장축과 평행한 방향으로 인가된다. 따라서 타원의 장축 방향이 상기 제1 강자성층(121)의 자화 용이축이 된다. 상기 제2 강자성층(123)의 자화 방향은 상기 비자성층(122)을 통한 제1 강자성층(121)과의 강한 반강자성 층간 교환결합을 통해서 제1 강자성층(121)의 자화 방향과는 반평행한 방향으로 정렬된다.
그러나, 본 발명에 따르면, 제1 강자성층의 자화 방향은 타원의 장축 방향에서 소정의 각도를 이룬다. 이에 따라, 자유층을 자기 반전하는 임계 전류 밀도는 감소된다.
제1 강자성층(121)의 자화 용이축은 외부 자기장 인가 냉각 과정에서 인가되는 외부 자기방의 방향에 의해 타원의 장축에서 일정한 각도(φ)를 가지도록 설정될 수 있다. 이 경우, 자화 용이축의 각도(φ)는 상기 반강자성층(110)의 교환바이어스 작용과 타원에 의한 형상자기 이방성 에너지에 의해 결정된다.제1 강자성층(121)의 자화 방향이 φ 로 결정이 되면, 제2 강자성층(123)은 φ+π 방향으로 정렬된다.
제1 강자성층(121)의 자화방향은 타원의 장축에 대해서 반시계 방향으로 φ 회전하여 배치되고, 제2 강자성층(123)의 자화방향은 타원의 장축에 대해서 φ+π 회전하여 배치된다.
자유층(140)은 타원의 형태에 의한 형상자기이방성과 제2 강자성층(123)과 제1 강자성층(121)에서 누설된 누설 자기장(stray field)의 영향으로 자화방향이 결정될 수 있다. 자유층(140)은 타원의 장축 방향에서 크게 어긋나지는 않는다.
본 발명의 일 실시예에 따르면, 기준층(120)의 자화 용이축이 타원의 장축에서 φ 만큼 회전된 구조는 자화 스위칭이 일어나는 임계전류 밀도를 감소시킬 수 있다. 이를 설명하기 위하여, 컴퓨터 시뮬레이션을 이용하였다.
도 2는 본 발명의 일 실시예에 따른 임계 전류밀도를 나타내는 도면이다.
도 1 및 2를 참조하면, 기준층(120)의 자화방향이 φ방향으로 정해져 있을 때, 자유층(140)의 자화방향이 스위칭이 되는 전류밀도를 컴퓨터 시뮬레이션을 통해서 구하였다.
이 컴퓨터 시뮬레이션에서, 자유층(140), 제2 강자성층(123), 및 제1 강자성층(121)의 포화자화는 각각 1.3 106 A/m 으로 가정하였다. 자유층(140), 제2 강자성층(123), 및 제1 강자성층(121)의 두께는 각각 2 nm로 설정하였다. 비자성층(122)과 절연층(130)의 두께는 1 nm 로 설정하였다. 구조체의 단면은 60 X 40 nm2이고, 로 시뮬레이션에서의 셀(cell)의 크기는 1 X 1 X 1 nm3이다. 반강자성층(110)과 제1 강자성층(121)과의 교환 바이어스 자기장은 4 X 105 A/m 로 +x-방향 (장축)으로 설정하였다. 강한 반강자성 층간 교환 상호작용 에너지는 -1 X 10-3 J/m2 를 설정하였다. 결정 자기이방성 에너지는 고려하지 않았으며, 교환 강성 상수 A (exchange stiffness constant A)는 2.0 X 10-11 J/m로 설정하고, 길버드 댕핑 상수 α(Gilbert damping constants α)는 0.02 로 설정하였다.
스위칭 임계 전류밀도가 φ=0 인 기존의 구조에서는 2.7 X 1011 A/m2 이다. 그러나, φ =10, 15 도(degree)인 경우, 임계 전류밀도는 약 1.65 X 1011 A/m2 로 , φ=0 인 기존의 구조에 비하여 약 40 퍼센트 정도 감소하였다. 따라서, 기준층(120)의 자화방향을 타원의 장축방향과 평행하게 설계하는 것보다는 장축의 방향에서 약간 어긋나게 설계하는 것이 스위칭 임계전류를 감소시킬 수 있다.
도 3은 본 발명의 다른 실시예에 따른 STT-MRAM(100b)을 설명하는 도면이다.
도 3을 참조하면, 기준층(120)은 타원 기둥 형태이고, 상기 자유층(140)은 원형일 수 있다.
본 발명의 변형된 실시예에 따르면, 상기 기준층(120)은 장축을 가지고 있으면서 대칭적인 다른 형태로 다양하게 변형될 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 STT-MRAM(100c)을 설명하는 도면이다.
도 4를 참조하면, 상기 절연층(130)은 제1 절연층(131), 상기 제1 절연층(131) 상에 배치된 강자성층(132), 상기 강자성층(132) 상에 배치된 제2 절연층(133)을 포함할 수 있다. 상기 절연층(130)은 이중 자기 터널 접합을 형성할 수 있다. 상기 제1 절연층(131) 및 상기 제2 절연층(133)은 MgO일 수 있고, 상기 강자성층(132)은 CoFeB일 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 STT-MRAM(100d)을 설명하는 도면이다.
도 5를 참조하면, 자유층(140)은 차례로 적층된 제1 강자성 자유층(141), 비자성 자유층(142), 및 제2 강자성 자유층(143)을 포함할 수 있다.
상기 제1 강자성층 및 상기 제2 강자성층은 CoFeB일 수 있고, 상기 비자성 자유층은 루세늄(Ru)일 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 STT-MRAM 시스템을 설명하는 도면이다.
도 6을 참조하면, STT-MRAM 시스템(10)은 기판(미도시) 상에 형성된 트렌지스터(94)와 상기 트렌지스터(94)의 게이트에 연결된 워드라인(92), 상기 트렌지스터(94)의 소스에 연결된 소스라인(91), 및 상기 트렌지스터(94)의 드레인에 연결된 STT-MRAM(100)을 포함할 수 있다. 상기 STT-MRAM(100)은 기판에 수직한 z축방향으로 타원 기둥 형상일 수 있다. 상기 STT-MRAM(100)의 일단은 상기 트렌지스터(94)의 드레인에 연결되고, 타단은 비트 라인(95)에 연결될 수 있다. 상기 비트라인(95)은 센스 엠프(98)에 연결된다.
쓰기 동작시, 읽기/쓰기 회로(96)는 쓰기 전압을 비트라인(95)과 소스 라인(91) 사이에 인가한다. 비트 라인(95)과 소스 라인(91) 사이의 전압의 극성에 따라, STT-MRAM(100)의 자유층(140)의 극성이 변경된다.
읽기 동작시, 읽기/쓰기 회로(96)는 읽기 전류를 발생시켜, 상기 비트라인(95)과 소스 라인(91) 사이에 인가한다. 전류는 트렌지스터(100)를 통하여 흐른다. 따라서, 상기 비트라인(95)과 소스 라인(91) 사이에 발생되는 전압차는 STT-MRAM(100)의 저항에 의존한다. 센스 엠프(98)는 이 전압차를 읽는다. 상기 센스 엠프(98)는 이 전압차를 기준값 제공부(97)의 기준값과 비교하여 증폭한다.
이상에서는 본 발명을 특정의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 이러한 실시예에 한정되지 않으며, 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 특허청구범위에서 청구하는 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 실시할 수 있는 다양한 형태의 실시예들을 모두 포함한다.
110: 반강자성층
120: 기준층
130: 절연층
140: 자유층
121: 제1 강자성층
122: 비자성층
123: 제2 강자성층

Claims (7)

  1. 반강자성층;
    상기 반강자성층 상에 배치되고 타원 기둥 형상을 가지는 기준층;
    상기 기준층 상에 배치된 절연층; 및
    상기 절연층 상에 배치된 자유층을 포함하고,
    상기 기준층은:
    상기 반강자성층 상에 배치된 제1 강자성층;
    상기 제1 강자성층 상에 배치된 비자성층; 및
    상기 비자성층 상에 배치된 제2 강자성층을 포함하고,
    상기 제1 강자성층의 자화 용이축은 상기 제1 강자성층의 배치 평면에서 상기 제1 강자성층의 타원의 장축과 5 도 내지 20 도 비틀어진 것을 특징으로 하는 스핀 전달 토크 MRAM.
  2. 제1 항에 있어서,
    상기 제1 강자성층의 자화 용이축은 상기 제1 강자성층의 타원의 장축과 10 도 내지 15 도 비틀어진 것을 특징으로 하는 스핀 전달 토크 MRAM.
  3. 제1 항에 있어서,
    상기 자유층은 차례로 적층된 제1 강자성 자유층, 비자성 자유층, 및 제2 강자성 자유층을 포함하는 것을 특징으로 하는 스핀 전달 토크 MRAM.
  4. 제3 항에 있어서,
    상기 제1 강자성 자유층은 CoFeB이고,
    상기 비자성 자유층은 Ru이고,
    상기 제2 강자성 자유층은 CoFeB인 것을 특징으로 하는 스핀 전달 토크 MRAM.
  5. 제1 항에 있어서,
    상기 자유층은 CoFeB, CoFe, NiFeSiB, 및 이들의 조합 중에서 적어도 하나를 포함하는 것을 특징으로 하는 스핀 전달 토크 MRAM.
  6. 제1 항에 있어서,
    상기 절연층은 AlO 또는 MgO을 포함하는 것을 특징으로 하는 스핀 전달 토크 MRAM.
  7. 제1 항에 있어서,
    상기 절연층은:
    제1 절연층;
    상기 제1 절연층 상에 배치된 강자성층;
    상기 강자성층 상에 배치된 제2 절연층을 포함하는 것을 특징으로 하는 스핀 전달 토크 MRAM.
KR1020120007110A 2012-01-25 2012-01-25 스핀 전달 토크 자기 랜덤 억세스 메모리 KR101311128B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120007110A KR101311128B1 (ko) 2012-01-25 2012-01-25 스핀 전달 토크 자기 랜덤 억세스 메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120007110A KR101311128B1 (ko) 2012-01-25 2012-01-25 스핀 전달 토크 자기 랜덤 억세스 메모리

Publications (2)

Publication Number Publication Date
KR20130086396A KR20130086396A (ko) 2013-08-02
KR101311128B1 true KR101311128B1 (ko) 2013-09-25

Family

ID=49213652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120007110A KR101311128B1 (ko) 2012-01-25 2012-01-25 스핀 전달 토크 자기 랜덤 억세스 메모리

Country Status (1)

Country Link
KR (1) KR101311128B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10177197B2 (en) * 2015-11-16 2019-01-08 Samsung Electronics Co., Ltd. Magnetic junctions having elongated free layers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168416A (ja) * 1999-12-06 2001-06-22 Alps Electric Co Ltd スピンバルブ型磁気抵抗効果素子及びそれを備えた薄膜磁気へッドとそれらの製造方法
JP2007294762A (ja) * 2006-04-26 2007-11-08 Hitachi Ltd 磁気メモリセル及びランダムアクセスメモリ
JP2009509357A (ja) * 2005-09-20 2009-03-05 グランディス，インコーポレーテッド 安定化させた強磁性自由層または強磁性自由層積層構造を有する磁性素子
WO2011005484A2 (en) * 2009-06-24 2011-01-13 New York University High speed low power magnetic devices based on current induced spin-momentum transfer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168416A (ja) * 1999-12-06 2001-06-22 Alps Electric Co Ltd スピンバルブ型磁気抵抗効果素子及びそれを備えた薄膜磁気へッドとそれらの製造方法
JP2009509357A (ja) * 2005-09-20 2009-03-05 グランディス，インコーポレーテッド 安定化させた強磁性自由層または強磁性自由層積層構造を有する磁性素子
JP2007294762A (ja) * 2006-04-26 2007-11-08 Hitachi Ltd 磁気メモリセル及びランダムアクセスメモリ
WO2011005484A2 (en) * 2009-06-24 2011-01-13 New York University High speed low power magnetic devices based on current induced spin-momentum transfer

Also Published As

Publication number Publication date
KR20130086396A (ko) 2013-08-02

Similar Documents

Publication Publication Date Title
Kawahara et al. Spin-transfer torque RAM technology: Review and prospect
US9608039B1 (en) Magnetic junctions programmable using spin-orbit interaction torque in the absence of an external magnetic field
US7486551B1 (en) Method and system for providing domain wall assisted switching of magnetic elements and magnetic memories using such magnetic elements
JP5206414B2 (ja) 磁気メモリセルおよび磁気ランダムアクセスメモリ
US7613036B2 (en) Memory element utilizing magnetization switching caused by spin accumulation and spin RAM device using the memory element
US7872906B2 (en) Unidirectional-current magnetization-reversal magnetoresistance element and magnetic recording apparatus
US20170179372A1 (en) Spin-orbit torque bit design for improved switching efficiency
US11790968B2 (en) Spintronic device, SOT-MRAM storage cell, storage array and in-memory computing circuit
US8411493B2 (en) Selection device for a spin-torque transfer magnetic random access memory
US8879307B2 (en) Magnetoresistive device and nonvolatile memory with the same
JPWO2012127722A1 (ja) 磁気メモリ
JP2017509146A (ja) 高密度低電力ｇｓｈｅ−ｓｔｔ ｍｒａｍのためのマルチレベルセル設計
US20070217256A1 (en) Magnetic recording element
WO2012173279A1 (ja) 不揮発磁性素子及び不揮発磁気装置
Seo et al. Spin-Hall magnetic random-access memory with dual read/write ports for on-chip caches
US8592930B2 (en) Magnetic memory element, magnetic memory and initializing method
WO2009110530A1 (ja) 半導体装置
US20130258750A1 (en) Dual-cell mtj structure with individual access and logical combination ability
JP2006332527A (ja) 磁気記憶素子
JP6436476B2 (ja) ５層磁気トンネル接合素子及び磁気メモリ装置
KR101311128B1 (ko) 스핀 전달 토크 자기 랜덤 억세스 메모리
Mojumder et al. Dual pillar spin-transfer torque MRAMs for low power applications
Wang et al. Compact modeling of high spin transfer torque efficiency double-barrier magnetic tunnel junction
WO2013171947A1 (ja) 記憶装置、記憶素子
KR100958469B1 (ko) 이중 자기저항 메모리 셀

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 5